JP5396837B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5396837B2
JP5396837B2 JP2008308832A JP2008308832A JP5396837B2 JP 5396837 B2 JP5396837 B2 JP 5396837B2 JP 2008308832 A JP2008308832 A JP 2008308832A JP 2008308832 A JP2008308832 A JP 2008308832A JP 5396837 B2 JP5396837 B2 JP 5396837B2
Authority
JP
Japan
Prior art keywords
film
insulating film
dielectric constant
low dielectric
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008308832A
Other languages
English (en)
Other versions
JP2010034490A (ja
Inventor
範之 阿佐見
保 大和田
直城 小原
請一郎 大平
宏文 綿谷
健一 梁井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008308832A priority Critical patent/JP5396837B2/ja
Publication of JP2010034490A publication Critical patent/JP2010034490A/ja
Application granted granted Critical
Publication of JP5396837B2 publication Critical patent/JP5396837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関する。
LSI等の半導体装置における信号の伝搬速度は、配線抵抗と配線間の寄生容量とに依存するが、近年の高集積化によって配線間隔が狭まるにつれ、配線間の寄生容量が増大して伝搬速度の向上が困難になりつつある。
そこで、信号の伝搬速度の向上を図るべく、酸化シリコン(SiO2)膜よりも比誘電率が低い低誘電率絶縁膜を層間絶縁膜として使用し、配線間の寄生容量が低減された半導体装置の実現化が進められている。層間絶縁膜として従来より使用されている酸化シリコン膜の比誘電率は4.0〜4.5程度であり、これよりも低い絶縁膜のことを一般に低誘電率絶縁膜と呼ぶ。
層間絶縁膜として形成される低誘電率絶縁膜には、寄生容量が低減できる程度に低い誘電率、配線間のリーク電流の抑制、及び機械的強度の維持等が要求される。
低誘電率絶縁膜として知られている膜としては、スピンオンプロセスにより成膜する有機系のポリアリーレン膜やポリアリルエーテル膜、無機系の水素シルセスキオキサン(HSQ: Hydrogen Silses Quioxane)膜、メチルシルセスキオキサン(MSQ: Methyl Silses Quioxane)膜、或いはHSQとMSQとの混合材料よりなる膜等がある。また、有機シロキサン系材料を用いてCVD法(化学的気相成長法)により形成されるシリコンオキシカーバイド(SiOC)膜も低誘電率絶縁膜の一例である。更に、絶縁物質中に空孔を形成することにより誘電率を低下させたポーラスシリカよりなる低誘電率絶縁膜や、酸化シリコンにフッ素を添加してなる低誘電率絶縁膜もある。
一方、配線については、アルミニウム配線よりも抵抗が低い銅配線を用いることで、配線抵抗を低下させて信号の伝搬速度の向上が図ることが実用化されている。
銅配線は、いわゆるダマシン法により形成される。ダマシン法では、層間絶縁膜の配線溝を銅膜で埋め込んだ後、層間絶縁膜上の余分な銅膜をCMP(Chemical Mechanical Polishing)法により研磨し、配線溝内にのみ銅膜を銅配線として残す。
そのようなダマシン法で形成された銅配線を上記の低誘電率絶縁膜と組み合わせることで、配線抵抗と寄生容量の双方が低減されて高速動作が可能な半導体装置を提供することが可能となる。
但し、低誘電率絶縁膜はプロセス中にダメージを受けてその誘電率が上昇することがある。例えば、低誘電率絶縁膜をプラズマに曝すとその表面にダメージ層が形成されることが知られている。
特開2000−68274号公報 特開2000−174019号公報 特開2004−193453号公報 特開2006−73799号公報 特開2006−73800号公報 特開2007−157768号公報 特開2007−73914号公報 特開2003−7699号公報 特開2002−256434号公報 特開2007−88017号公報 Quoc Toan Le et al., "Removal of Plasma-Modified Low-k layer Using Dilute HF: Influence of Concentration" Electrochemical and Solid-State Letter, 2005, 8 (7) F21-F24
半導体装置の製造方法において、絶縁膜の誘電率を低く維持すると共に、半導体装置の信頼性を高めることを目的とする。
以下の開示の一観点によれば、半導体基板の上方に、下から酸化シリコン膜よりも誘電率が低い低誘電率絶縁膜と、前記低誘電率絶縁膜よりも誘電率が高い絶縁膜を形成する工程と、前記低誘電率絶縁膜及び前記誘電率が高い絶縁膜に凹部を形成する工程と、前記誘電率が高い絶縁膜の上面と前記凹部内とに導電膜を形成する工程と、前記導電膜を研磨することにより、前記誘電率が高い絶縁膜の上面から前記導電膜を除去すると共に、前記凹部内に前記導電膜を残す工程と、引き続き、前記誘電率が高い絶縁膜及び前記導電膜を研磨することにより、前記誘電率が高い絶縁膜を除去して前記低誘電率絶縁膜を露出させると共に、前記凹部内に前記導電膜を残す工程と、前記誘電率が高い絶縁膜及び前記導電膜の研磨の後、前記導電膜の表面を還元性プラズマに曝す工程と、前記誘電率が高い絶縁膜及び前記導電膜の研磨の後、前記導電膜の表面をシリサイド化してシリサイド層を形成する工程と、前記シリサイド層の表面を窒化して窒化層を形成する工程と、前記窒化の後、炭素を含むガス又は液に前記低誘電率絶縁膜の上面を曝す工程と、前記炭素を含むガス又は液に曝した後、前記低誘電率絶縁膜の上面に紫外線を照射する工程と、前記紫外線を照射した後、前記導電膜の上にバリア絶縁膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
この半導体装置の製造方法によれば、炭素を含むガス又は液に絶縁膜の表面を曝し、次いで該表面に紫外線を照射することにより、絶縁膜のダメージを回復させることができ、絶縁膜の誘電率を低い値に維持することができる。
更に、研磨や還元性プラズマ処理のように、絶縁膜にダメージを与え得る工程が全て終了した後に上記のようにダメージを回復させるので、製造途中に絶縁膜が再びダメージを受けることがなくなり、ダメージ回復の実効を図ることが可能となる。
更に、絶縁膜の凹部に残された導電膜の表層にシリサイド層と窒化層とを形成することで、その導電膜とバリア絶縁膜との密着性が向上し、導電膜のエレクトロマイグレーションを防止できる。
(1)予備的事項の説明
本発明の実施の形態の説明に先立ち、本発明の予備的事項について説明する。
上記のように、低誘電率絶縁膜はプロセス中にダメージを受け易い。そのようなダメージを低減する方法の一例について以下に説明する。
図1〜図4は、低誘電率絶縁膜のダメージを低減するように考慮されたダマシン法による半導体装置の製造途中の断面図である。
最初に、図1(a)に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板1にSTI(Shallow Trench Isolation)用の溝を形成し、その中に素子分離絶縁膜2として酸化シリコン膜を埋め込む。
そして、素子分離絶縁膜2で画定されるシリコン基板1の活性領域に、イオン注入によりpウェル3を形成した後、活性領域の表面を熱酸化して厚さが約2nmのゲート絶縁膜4を形成する。
更に、ゲート絶縁膜4の上にポリシリコン膜をパターニングしてなるゲート電極5を形成する。ゲート電極5のゲート長は、例えば約65nmである。そして、シリコン基板1の上側全面に絶縁膜を形成し、それをエッチバックしてゲート電極5の横に絶縁性サイドウォール6として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
次いで、ゲート電極5と絶縁性サイドウォール6とをマスクにするイオン注入により、ゲート電極5の横のシリコン基板1にn型ソース/ドレイン領域8を形成する
続いて、シリコン基板1の上側全面にスパッタ法によりコバルト層等の高融点金属層を形成し、それをアニールしてシリコンと反応させ、n型ソース/ドレイン領域8の上に高融点金属シリサイド層7を形成する。
これにより、ゲート絶縁膜4、ゲート電極5、及びソース/ドレイン領域8等を有する電界効果型トランジスタTRの基本構造が完成する。
その後に、トランジスタTRを覆う第1の層間絶縁膜10として、CVD法によりPSG膜を1.5μm程度の厚さに形成する。ゲート電極5等を反映して第1の層間絶縁膜10の上面に形成された凹凸は、CMP法による研磨で平坦化される。
次いで、図1(b)に示すように、フォトリソグラフィとエッチングによりn型ソース/ドレイン領域8の上の第1の層間絶縁膜10にコンタクトホール10aを形成し、その中にn型ソース/ドレイン領域8と電気的に接続された導電性プラグ11を形成する。
導電性プラグ11を形成するには、まず、第1の層間絶縁膜10の上面とコンタクトホール10aの内面に、スパッタ法で窒化チタン膜を形成する。そして、その窒化チタン膜の上にCVD法によりタングステン膜を形成してコンタクトホール10aを完全に埋め込む。その後に、第1の層間絶縁膜10の上面の上の余分な窒化チタン膜とタングステンとをCMP法により研磨して除去し、これらの膜をコンタクトホール10a内にのみ導電性プラグ11として残す。
次に、図1(c)に示すように、導電性プラグ11と第1の層間絶縁膜10の上に、CVD法により酸化シリコン膜を厚さ約30nmに形成し、その酸化シリコン膜をエッチングストッパ膜13とする。
更に、このエッチングストッパ膜13の上に第2の層間絶縁膜14として低誘電率絶縁膜を厚さ約150nmに形成する。その低誘電率絶縁膜は、例えばCVD法により形成されたシリコンオキシカーバイド(SiOC)膜である。
その後に、第2の層間絶縁膜14の上にCMPの犠牲絶縁膜15としてCVD法により酸化シリコン膜を厚さ約50nmに形成する。
続いて、図2(a)に示すように、犠牲絶縁膜15の上にフォトレジストを塗布し、それを露光、現像することにより、配線溝形状の窓12aを備えたレジストパターン12を形成する。
そして、図2(b)に示すように、レジストパターン12をマスクにして絶縁膜13〜15をRIE(Reactive Ion Etching)によりエッチングし、これらの絶縁膜に配線溝14aを形成する。
そのエッチングは、各絶縁膜13〜15に対して個別にエッチングガスを切り替えることにより行われ、第2の層間絶縁膜14に対してはCF4ガスがエッチングガスとして使用される。CF4ガスに対する第2の層間絶縁膜14とエッチングストッパ膜13との選択比は比較的大きく、第2の層間絶縁膜14のエッチングはエッチングストッパ膜13の上で停止する。
一方、エッチングストッパ膜13と犠牲絶縁膜15に対してはCF4ガスとO2ガスとの混合ガスがエッチングガスとして使用される。
その後に、酸素プラズマを用いたアッシングによりレジストパターン12を除去する。
次に、図3(a)に示すように、犠牲絶縁膜15の上面と配線溝14aの内面とに、スパッタ法によりタンタル膜を厚さ約30nmに形成し、そのタンタル膜を銅拡散防止膜16とする。
更に、この銅拡散防止絶縁膜16の上にスパッタ法により銅シード層17を約30nm程度の厚さに形成した後、この銅シード層17を給電層にして電解銅めっきを行い、配線溝14aを銅めっき膜18で埋め込む。
続いて、図3(b)に示すように、銅拡散防止膜16、銅シード層17、及び銅めっき膜18をCMPにより研磨し、これらの膜を配線溝14a内にのみ一層目金属配線18aとして残す。
このCMPでは、低誘電率絶縁膜よりなる第2の層間絶縁膜14にダメージが入るのを防止するため、犠牲絶縁膜15の途中の深さで研磨を停止し、第2の層間絶縁膜14の上に犠牲絶縁膜15を残すようにする。
次に、図4(a)に示すように、一層目金属配線18aの上面に形成された自然酸化膜を除去するため、一層目金属配線18aを水素プラズマ等の還元性プラズマに曝す。
そして、図4(b)に示すように、銅の拡散を防止するバリア絶縁膜19としてCVD法により酸化シリコン膜を約50nm程度の厚さに形成する。
この後は、金属配線と層間絶縁膜との多層配線構造を形成する工程が行われるが、その詳細については省略する。
上記のダマシン法によれば、第2の層間絶縁膜14の上に犠牲絶縁膜15を形成したことで、図3(b)の銅めっき膜18に対するCMPが第2の層間絶縁膜14に直接及ばず、低誘電率絶縁膜よりなる第2の層間絶縁膜14がCMPによりダメージを受けるのを防止できる。
更に、一層目金属配線18aを図4(a)の還元性プラズマに曝すとき、この犠牲絶縁膜15により第2の層間絶縁膜14がプラズマ雰囲気から隔離されるので、第2の層間絶縁膜14がプラズマによって劣化して誘電率が上昇するのを抑制できる。
このように、犠牲絶縁膜15は、CMPやプラズマによるダメージを吸収し、第2の層間絶縁膜14にダメージが入るのを防止するように機能する。
その一方で、完成後の半導体装置においては、第2の層間絶縁膜14よりも誘電率が高い犠牲絶縁膜15が配線間に残るので、配線間の寄生容量を十分に低減できない。
そのため、寄生容量を十分に低減するには、犠牲絶縁膜15を省略するのが望まれる。但し、その場合は、第2の層間絶縁膜14にCMPやプラズマが直接的に作用し、これにより第2の層間絶縁膜14がダメージを受けるので、そのダメージから第2の層間絶縁膜14を回復させるプロセスが必要となる。
本願発明者は、どのようなプロセスがダメージ回復に有効かを調べるため、次のような調査を行った。
図5は、その調査で使用されたサンプルの断面図である。
そのサンプルを作成するに際しては、不純物をドープして低抵抗化が図られたシリコン基板20の上に、平行平板型プラズマCVD装置を用い、低誘電率絶縁膜21としてシリコンオキシカーバイド(SiOC)膜を200nmの厚さに形成した。成膜ガスとしてはテトラメチルシクロテトラシロキサン(TMCTS)を使用した。
そして、この低誘電率絶縁膜21の上に不図示のメタルマスクを配置し、メタルマスクの開口下の低誘電率絶縁膜21上に蒸着法により金膜を100nmの厚さに形成し、その金膜を上部電極22とした。なお、上部電極の平面形状は円形であり、その直径は1mmである。
この調査では、低誘電率絶縁膜21に対して様々なダメージを与えた後、そのダメージから回復させるための処理を施すことで、複数のサンプルを作製した。
次の表1は、各サンプルに対して行われたプロセスと、そのプロセスを行った後の低誘電率絶縁膜21の比誘電率とを示すものである。
Figure 0005396837
このうち、サンプルAでは、上記の低誘電率絶縁膜21の形成後に何のプロセスも行わないで上部電極22を形成した。
サンプルBでは、低誘電率絶縁膜21を250nmの厚さに形成した後、CMPによりその膜厚を50nm減少させ、その後に上部電極22を形成した。
サンプルCでは、サンプルBと同じ条件でCMPを行った後、低誘電率絶縁膜21の上面をヘキサメチルジシラザン(HMDS)の蒸気に曝した。このときの基板温度は80℃とし、処理時間は60秒とした。
そして、圧力が10TorrのHe雰囲気となっているチャンバ内において低誘電率絶縁膜21の上面に対して紫外線を10分間照射した。紫外線の光源としては高圧水銀ランプを用いた。その紫外線には150〜400nmのブロードバンドの波長が含まれる。また、紫外線の強度は350mW/cm2とした。その後、上部電極22を形成した。
サンプルDでは、低誘電率絶縁膜21を210nmの厚さに形成した後、その低誘電率絶縁膜21の表面を還元性プラズマに曝した。還元性プラズマとしては水素プラズマが用いられた。
その水素プラズマは、処理チャンバ内に流量が4000sccmの水素を供給しながら、圧力を1.8Torrに維持し、周波数が13.56MHzの高周波電力を120Wのパワーで処理チャンバ内に印加して生成した。また、処理時間は10秒とした。その後に、上部電極22を形成した。
サンプルEでは、まず、サンプルDと同じ条件で水素プラズマに低誘電率絶縁膜21を曝した。その後、低誘電率絶縁膜21の上面をHMDSの蒸気に曝した。そのときの基板温度は80℃とし、処理時間は60秒とした。
次いで、圧力が10Torrのヘリウム(He)雰囲気となっているチャンバ内において、低誘電率絶縁膜21の上面に対して紫外線を10分間照射した。紫外線の光源としては高圧水銀ランプを用いた。その紫外線には150〜400nmのブロードバンドの波長が含まれる。また、紫外線の強度は350mW/cm2とした。その後に、上部電極22を形成した。
図6は、これらのサンプルA〜Eにおける低誘電率絶縁膜21の比誘電率の測定結果を示す図である。なお、比誘電率の測定は、基板20と上部電極22との間の容量をLCRメータにより測定して行われた。
図6に示されるように、サンプルAでは、低誘電率絶縁膜21に対してCMPと還元性プラズマ処理のいずれも行わなかったことから、低誘電率絶縁膜21の本来の低い比誘電率が維持されている。
一方、低誘電率絶縁膜21に対してCMPを行ったサンプルBと、還元性プラズマ処理を行ったサンプルDでは、サンプルAと比較して低誘電率絶縁膜21の比誘電率が上昇している。これは、CMPや水素プラズマ処理によって低誘電率絶縁膜21にダメージが入ったためと考えられる。
このように誘電率が上昇したのでは、配線間の寄生容量が増大し、半導体装置の高速化が妨げられてしまう。
これに対し、サンプルCとサンプルEでは、低誘電率絶縁膜21の比誘電率が、サンプルAにおけるのと同じ程度に低い値が得られている。これは、低誘電率絶縁膜21の上面をHMDSの蒸気に曝し、更にその後に紫外線を照射したことで、CMPや水素プラズマ処理により低誘電率絶縁膜21が受けたダメージが回復したためと考えられる。
この結果から、低誘電率絶縁膜21のダメージ回復には、低誘電率絶縁膜21の上面をHMDSの蒸気に曝し、次いで紫外線を照射することが有効であることが明らかとなった。
低誘電率絶縁膜21が受けるダメージとその回復のメカニズムについて、本願発明者は以下のように考えている。
すなわち、低誘電率絶縁膜21は、比誘電率が88程度の高い値を有する水を吸湿することによる誘電率の上昇を抑えるために撥水性であるのが好ましく、成膜直後の時点ではその表面が疎水性であるSi−H結合やSi−CH3結合で終端されている。
ところが、CMPや水素プラズマ処理を行うと、これらの結合が破壊されて低誘電率絶縁膜21の表面に親水性のSi−OH結合が形成され、当該表面に大気中の水分が吸着して誘電率の上昇が引き起こされるものと予測される。
一方、ダメージの回復については、親水性の表面にヘキサメチルジシラザンの蒸気を供給し、次いで紫外線を照射すると、紫外線によって親水性のSi−OH結合が切られ、代わりに脱水縮合によってヘキサメチルジシラザンの炭素等がシリコン原子に結合するようになる。その結果、低誘電率絶縁膜21の表面が疎水性であるSi−H結合やSi−CH3結合で終端されるようになり、低誘電率絶縁膜21の吸湿による誘電率上昇が抑えられるものと推測される。
このように、低誘電率絶縁膜21のダメージ回復は、その表面にHMDSから炭素が供給されることでなされるため、HMDSに代えて、炭素を含むガス又は液に低誘電率絶縁膜21を曝しても、ダメージ回復を達成し得る。
炭素を含む液としては例えばHMDSのような有機溶媒がある。HMDS以外に使用可能な有機溶媒の例を挙げると、テトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、ヘプタメチルジシラザン、及びジメチルアミノトリメチルシランがある。
これらのうち、HMDSは、半導体装置の量産工場において広く使用されているため入手が容易であると共に、安価である点で他の有機溶媒よりも有利である。
また、ダメージ回復の手法については、これらの有機溶媒の蒸気を低誘電率絶縁膜21の上面に作用させてもよいし、有機溶媒中に低誘電率絶縁膜21を浸漬したり、低誘電率絶縁膜21の上面に有機溶媒を塗布したりすることでダメージの回復を図ってもよい。
一方、炭素を含むガスとしては、ハイドロカーボンガスや有機シランガスがある。
このうち、ハイドロカーボンガスとしては、エチレンガス又はアセチレンガスを使用し得る。
そして、有機シランガスとしては、テトラメチルシクロテトラシロキサンガス、トリシクロテトラシロキサンガス、ジメチルポリシロキサン(DMPS)ガス、及びトリメチルシリルアセチレン(TMSA)ガスのいずれかを使用し得る。
処理チャンバの中でこれらのガスに低誘電率絶縁膜21の表面を所定時間曝すことによりダメージの回復を行うことができる。
また、紫外線照射においては、親水性のSi−OH結合を切り易い150〜400nm程度の波長の光を使用するのが好ましい。
なお、その紫外線照射を酸素含有雰囲気中で行うと、低誘電率絶縁膜21の表層部分が酸化して誘電率が上昇するおそれがある。そのため、不活性ガスの雰囲気中において低誘電率絶縁膜21に紫外線を照射するようにするのが好ましい。
そのような不活性ガスとしては、例えば、ヘリウム(He)ガス、アルゴン(Ar)ガス、及び窒素(N2)ガスがある。また、酸化に伴う誘電率上昇を効果的に防止するには、これらのガスに微量に含まれる酸素濃度を50ppm以下に抑えるのが好ましい。
また、低誘電率絶縁膜21の配線溝に銅が埋め込まれている状態で紫外線を照射する場合、基板温度が高すぎると熱によって銅が流動化し、隣接する配線溝間でリーク電流が発生するおそれがある。そのため、銅が流動化しない程度に低い温度、例えば25〜300℃程度の温度で紫外線照射を行うのが好ましい。
更に、上記では低誘電率絶縁膜21としてシリコンオキシカーバイド(SiOC)膜を形成したが、これ以外の低誘電率絶縁膜でも上記と類似のメカニズムによってダメージの回復が図られると考えられる。そのような低誘電率絶縁膜としては、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンオキシカーバイド膜、及びシリコンカーバイド(SiC)膜等の炭素含有絶縁膜、或いはポーラスシリカ膜、若しくはこれらの積層膜がある。
(2)第1実施形態
本実施形態では、予備的事項で説明した低誘電率絶縁膜のダメージ回復の手法をダマシン法に適用する。
図7〜図17は、本実施形態に係る半導体装置の製造途中の断面図である。
この半導体装置を製造するには、まず、予備的事項で説明した図1(a)、(b)の工程を行う。
次いで、図7(a)に示すように、導電性プラグ11と第1の層間絶縁膜10の上に第1のエッチングストッパ膜28としてCVD法によりシリコンカーバイド(SiC)膜を厚さ50〜70nmに形成する。
そのシリコンカーバイド膜の成膜条件は特に限定されないが、本実施形態では、流量が1000sccmのテトラメチルシランガスと流量が2500sccmのCO2ガスとの混合ガスを成膜ガスとしてチャンバに供給する。そして、成膜ガスをプラズマ化するためのプラズマ化用の高周波電力として、周波数が13.56MHzでパワーが500〜600Wの高周波電力を成膜雰囲気に印加する。更に、シリコン基板1側にプラズマを引き込むためのバイアス用高周波電力として、周波数が1MHz以下、例えば2〜3kHzの高周波電力をチャンバ内の基板載置台に印加する。そして、チャンバ内の圧力を2.3〜8Torrに維持することで、上記のシリコンカーバイド膜が形成される。
なお、第1のエッチングストッパ膜28はシリコンカーバイド膜に限定されず、酸化シリコン膜、シリコンカーバイド(SiOC)膜、及び窒化シリコン(SiN)膜のいずれかを第1のエッチングストッパ膜28として形成してもよい。或いは、SiCN膜、酸窒化シリコン(SiON)膜、窒化ホウ素(BN)膜、フッ化炭素(CF)膜、及びSiCF膜のいずれかを第1のエッチングストッパ膜28として形成してもよい。
次いで、第1のエッチングストッパ膜28の上に、第2の層間絶縁膜29として低誘電率絶縁膜であるシリコンオキシカーバイド膜をCVD法で厚さ約250nmに形成する。
そのシリコンオキシカーバイド膜の成膜条件は特に限定されない。本実施形態では、テトラメチルシクロテトラシロキサン(TMCTS)ガス、酸素(O2)ガス、及び二酸化炭素(CO2)ガスの混合ガスを成膜ガスとして使用する。各ガスの流量比は、例えば、TMCTS:O2:CO2:=5:250:5000である。流量の測定単位はml/min又はsccmである。そして、これらのガスをチャンバに供給しながら、チャンバ内の下部電極にパワーが400Wで周波数が1MHz以下の低周波電力をバイアス用電力として印加する。更に、チャンバ内で下部電極に対向する上部電極に、パワーが600Wで周波数が13.56MHzの高周波電力をプラズマ化用電力として印加する。この状態でチャンバ内を4Torrに保持すると、1000〜1200nm/minの堆積速度でシリコンオキシカーバイド膜が成膜される。
ここで、第2の層間絶縁膜29を形成する前に、第1のエッチングストッパ膜28の表面に対してヘリウムプラズマ処理を行ってもよい。ヘリウムプラズマ処理を行うと、第1のエッチングストッパ膜28の表面の反応性が高まり、エッチングストッパ膜28と第2の層間絶縁膜29との密着性を向上させることができる。
そのようなヘリウムプラズマ処理の条件は特に限定されないが、処理時間を3〜40秒、ヘリウム流量を3000sccm、処理圧力を8Torrとするのが好ましい。また、ヘリウムガスをプラズマ化するための高周波電力のパワーは、例えば100Wに設定される。
また、第2の層間絶縁膜29として形成される低誘電率絶縁膜はシリコンオキシカーバイド膜に限定されない。ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンオキシカーバイド膜、シリコンカーバイド膜、及びポーラスシリカ膜のいずれか、或いはこれらの積層膜を第2の層間絶縁膜29として形成し得る。これについては第2の層間絶縁膜29の上方に形成される各層間絶縁膜についても同様である。
その後に、この第2の層間絶縁膜29の上にCVD法により酸化シリコン膜を厚さ約30nmに形成し、その酸化シリコン膜を第1のマスク膜30とする。
なお、第1のマスク膜30を形成する前に、上記と同じ条件で第2の層間絶縁膜29に対してヘリウムプラズマ処理を行うことにより、第2の層間絶縁膜29と第1のマスク膜30との密着性を高めるようにしてもよい。
更に、この第1のマスク膜30の上に、反射防止絶縁膜としてCVD法により窒化シリコン膜を形成してもよい。
続いて、図7(b)に示すように、第1のマスク膜30の上にフォトレジストを塗布し、それを露光、現像することにより、配線溝形状の窓32aを備えた第1のレジストパターン32を形成する。
次に、図8(a)に示す断面構造を得るまでの工程について説明する。
まず、窓32aを通じてRIEにより第1のマスク膜30と第1の層間絶縁膜29をエッチングし、第1の層間絶縁膜29に第1の配線溝29aを形成する。そのエッチングでは、エッチングガスとしてCF4ガスを使用すると共に、エッチング雰囲気の圧力を20mTorrにし、周波数が13.56MHzでパワーが250Wの高周波電力をエッチング雰囲気に印加する。
このようなエッチング条件に対して第1の層間絶縁膜29とエッチングストッパ膜28とのエッチング選択比は比較的大きいので、このエッチングはエッチングストッパ膜28上で停止する。
また、エッチングの初期に開口された第1のマスク膜30はハードマスクとして機能するので、エッチングの途中で第1のレジストパターン32が膜減りしたとしても第1の配線溝29aを綺麗に形成できる。
その後に、エッチングガスをCF4ガスとO2ガスとの混合ガスに変更することで、第1の配線溝29aの下のエッチングストッパ膜28をエッチングし、第1の配線溝29aの下に導電性プラグ11を露出させる。
この後に、酸素プラズマを用いたアッシングにより第1のレジストパターン32を除去する。
次いで、図8(b)に示すように、第1のマスク膜30の上面と第1の配線溝29aの内面とに、第1の銅拡散防止膜25としてスパッタ法によりタンタル膜を厚さ約30nmに形成する。なお、タンタル膜に代えて窒化タンタル(TaN)膜を第1の銅拡散防止膜25として形成してもよい。
更に、第1の銅拡散防止絶縁膜25の上にスパッタ法により第1の銅シード層26を約30nm程度の厚さに形成した後、この第1の銅シード層26を給電層にして電解銅めっきを行い、第1の配線溝29aを第1の銅めっき膜27で埋め込む。
なお、第1の銅めっき膜27に代えて銅合金膜等の導電膜で第1の配線溝29aを埋め込んでもよい。これについては、第2の層間絶縁膜29よりも上方に形成される各層間絶縁膜に埋め込まれる銅めっき膜についても同様である。
続いて、図9(a)に示すように、第1の銅拡散防止膜25、第1の銅シード層26、及び第1の銅めっき膜27をCMPにより研磨し、これらの膜を第1の配線溝29a内にのみ一層目金属配線27aとして残す。このようにして形成された一層目金属配線27aは、その下の導電性プラグ11と電気的に接続される。
ここで、図示のようにCMPにより第1のマスク膜30を完全に除去すると、研磨の後半にCMPが第2の層間絶縁膜29に直接行われることになり、第2の層間絶縁膜29がダメージを受けてその誘電率が低下する。
但し、予備的事項で説明したように、そのダメージはHMDS処理や紫外線照射によって回復し得るので、本実施形態では第2の層間絶縁膜29よりも誘電率の高い第1のマスク膜30を除去し、配線間の寄生容量の低減を図るようにする。
次いで、図9(b)に示すように、水素プラズマ等の還元性プラズマに一層目金属配線27aの表面を曝すことにより、該表面の自然酸化膜等を除去する。
この還元性プラズマ処理の条件は特に限定されないが、本実施形態ではCVDチャンバに水素ガスを4000sccmの流量で供給すると共に、周波数が13.56MHzでパワーが600Wのプラズマ化用の高周波電力をチャンバに印加する。そして、チャンバ内の圧力を約1.8Torrに維持しながら、約10秒間この還元性プラズマ処理を行う。
なお、水素プラズマに代えてアンモニアプラズマを用いることによりこの還元性プラズマ処理を行ってもよい。
次に、図10(a)に示すように、上記の還元性プラズマ処理を行ったのと同一のCVDチャンバ内にモノシランガスを供給することにより、一層目金属配線27aの表層部分のみを選択的にシリサイド化し、CuSi層等の第1のシリサイド層34を形成する。
シリサイド化の条件は特に限定されない。本実施形態では、CVDチャンバ内の圧力を1〜5Torrに維持し、基板温度を200〜450℃程度にしてこのシリサイド化を行う。また、モノシランガスに代えて、有機シランガスを使用してシリサイド化を行ってもよい。
続いて、図10(b)に示すように、窒素含有プラズマに第1のシリサイド層34を曝すことにより、第1のシリサイド層34の表面を窒化し、CuSiN層等の第1の窒化層36を形成する。
窒素含有プラズマとしては、例えばアンモニアプラズマが使用される。この場合、流量が1000sccmのアンモニアガスを処理チャンバに導入すると共に、周波数が13.56MHzでパワーが500Wのプラズマ化用の高周波電力を処理チャンバに印加する。そして、処理チャンバ内の圧力を約2.3Torrに維持し、処理時間を約6秒とする。
このようにして形成された第1の窒化層36は、一層目金属配線27a中の銅が上方に拡散するのを防止するために後で形成されるバリア絶縁膜との密着性を向上させる役割を担う。
ところで、ここまでの工程で第2の層間絶縁膜29はCMP以外にも様々なダメージを受けている。ダメージの原因となるプロセスとしては、例えば、図9(b)の還元性プラズマ処理や、図10(b)の窒素含有プラズマ処理等がある。
本実施形態では、このように第2の層間絶縁膜29に対してダメージを与え得るプロセスの全てを終えた後に、次のようにしてダメージ回復の工程を行う。
まず、図11(a)に示すように、第2の層間絶縁膜29と第1の窒化層36のそれぞれの上面をHMDSの蒸気に曝す。このようなHMDS処理は、例えば、常圧でバブリングしたHMDSを80℃に加熱して第2の層間絶縁膜29の表面に導入して行われる。また、処理時間は約30秒程度である。
なお、予備的事項で説明したように、HMDS以外の有機溶媒、ハイドロカーボンガス、又は有機シランガスを用いてこの処理を行ってもよい。
次いで、図11(b)に示すように、第2の層間絶縁膜29と第1の窒化層36のそれぞれの上面に紫外線を照射する。この紫外線照射は、例えばヘリウムガスの雰囲気中で処理チャンバ内の圧力を10Torrとし、強度が350mW/cm2の紫外線を約10分間照射して行われる。
また、紫外線を照射するときの温度を25〜300℃程度の低温とすることで、一層目金属配線27a中の銅が熱により流動化するのを抑制でき、流動化によって第1の配線溝29aから溢れた銅が原因で隣接する配線27a同士がショートするのを防止できる。
更に、ヘリウムガスのような不活性ガスの雰囲気中で紫外線照射を行うことにより、処理中に第2の層間絶縁膜29の表層部分が酸化してその誘電率が上昇するのを抑制できる。
予備的事項で説明したように、上記のようなHMDS処理とそれに続く紫外線照射によって、第2の層間絶縁膜29のダメージが回復し、第2の層間絶縁膜29の本来の低い誘電率を維持することが可能となる。
また、HMDS処理と紫外線照射の際、一層目金属配線27aの表層には第1のシリサイド層34と第1の窒化層36が形成されているので、一層目金属配線27a中の銅がこれらの処理中に酸化したり変質したりするおそれはない。
この後は、以下のようにしてデュアルダマシン法により一層目金属配線27aの上に二層目金属配線を形成する。
まず、図12(a)に示すように、第2の層間絶縁膜29と第1の窒化層36のそれぞれの上に、第1のバリア絶縁膜40、第3の層間絶縁膜41、エッチングストッパ膜42、第4の層間絶縁膜43、及び第2のマスク膜44をCVD法により積層する。
このうち、第1のバリア絶縁膜40としては、第1のエッチングストッパ膜28と同様の成膜条件により、例えば厚さ約50〜70nmのシリコンカーバイド(SiC)膜が形成される。その第1のバリア絶縁膜40は、一層目金属配線27a中の銅がその上方の第3の層間絶縁膜41に拡散するのを防止する役割を担うものであり、シリコンカーバイド膜に代えて、シリコンオキシカーバイド(SiOC)膜、酸化シリコン(SiO2)膜、及び窒化シリコン(SiN)膜のいずれかを形成してもよい。或いは、SiCN膜、酸窒化シリコン(SiON)膜、窒化ホウ素(BN)膜、フッ化炭素(CF)膜、及びSiCF膜のいずれかを第1のバリア絶縁膜40として形成してもよい。
そして、第3の層間絶縁膜41と第4の層間絶縁膜43としてはいずれもシリコンオキシカーバイド膜等の低誘電率絶縁膜が形成され、第3の層間絶縁膜41は150〜550nm程度の厚さ、第4の層間絶縁膜43は150〜370nm程度の厚さに形成される。その低誘電率絶縁膜の成膜にあたっては、第2の層間絶縁膜29と同様の成膜条件を用い、TMCTSガスをCVD法の成膜ガスとして使用する。
また、エッチングストッパ膜42としては厚さが約30nmのシリコンカーバイド膜が形成され、第2のマスク膜44としては厚さが約100nmの酸化シリコン膜が形成される。
ここで、各絶縁膜41〜44の形成前に、密着性向上のためのヘリウムプラズマ処理を下地に対して行ってもよい。そのヘリウムプラズマ処理の条件としては、例えば、処理時間3〜40秒、ヘリウム流量3000sccm、処理圧力8Torrが採用される。また、ヘリウムガスをプラズマ化するための高周波電力のパワーは、例えば100Wに設定される。
その後に、第2のマスク膜44の上にフォトレジストを塗布し、それを露光、現像することにより、配線溝形状の窓45aを備えた第2のレジストパターン45を形成する。
なお、第2のレジストパターン45の形成前に、露光時に露光光が反射するのを防止するための反射防止絶縁膜を第2のマスク膜44の上に形成してもよい。その反射防止絶縁膜は、例えば、CVD法により形成された窒化シリコン膜である。
次に、図12(b)に示すように、CF4ガスをエッチングガスとするRIEにより、窓45aを通じて第2のマスク膜44と第4の層間絶縁膜43とをエッチングし、これらの絶縁膜に第2の配線溝43aを形成する。
CF4ガスに対してエッチングストッパ膜42と第4の層間絶縁膜43とのエッチング選択比は比較的大きいので、このエッチングはエッチングストッパ膜42の上で停止する。
また、エッチングの初期に開口された第2のマスク膜44はハードマスクとして機能するので、エッチングの途中で第2のレジストパターン45が膜減りしたとしても第2の配線溝43aを綺麗に形成できる。
この後に、酸素プラズマを用いたアッシングにより第2のレジストパターン45を除去する。
次いで、図13(a)に示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の窓47aを備えた第3のレジストパターン47を形成する。
そして、図13(b)に示すように、窓47aを通じて絶縁膜40〜42をRIEによりエッチングすることにより、一層目金属配線27aの上のこれらの絶縁膜にホール41aを形成する。
このエッチングでは、第3の層間絶縁膜41に対するエッチングガスとしてはCF4ガスが使用され、エッチングストッパ膜42と第1のバリア絶縁膜40に対するエッチングガスとしてはCF4ガスとO2ガスとの混合ガスが使用される。
この後に、酸素プラズマを用いたアッシングにより第3のレジストパターン47を除去する。
次いで、図14(a)に示すように、第2のマスク膜44の上面と、第2の配線溝43a及びホール41aの内面とに、紫外線を照射する。
これにより、HMDS処理時(図11(a))に第2の層間絶縁膜29上に残留するHMDSと、該第2の層間絶縁膜29の表面との化学反応が促進され、シラノール基の脱水縮合が促される。
次に、図14(b)に示すように、ホール41aと第2の配線溝43aのそれぞれの内面、及び第2のマスク膜44の上面に、第2の銅拡散防止膜51としてスパッタ法によりタンタル膜を厚さ約30nmに形成する。第2の銅拡散防止膜51はタンタル膜に限定されず、窒化タンタル膜であってもよい。
更に、第2の銅拡散防止絶縁膜51の上にスパッタ法により第2の銅シード層52を約30nm程度の厚さに形成した後、第2の銅シード層52を給電層にして電解銅めっきを行い、第2の配線溝43aとホール41aを第2の銅めっき膜53で埋め込む。
なお、第2の銅めっき膜53に代えて、銅合金膜等の導電膜で第2の配線溝43aとホール41aを埋め込むようにしてもよい。
その後に、図15(a)に示すように、第2の銅拡散防止膜51、第2の銅シード層52、及び第2の銅めっき膜53をCMPにより研磨し、これらの膜を第2の配線溝43aとホール41a内にのみ二層目金属配線53aとして残す。
その二層目金属配線53aは、ホール41aを介してその下の一層目金属配線27aと電気的に接続される。
また、このCMPでは、第2のマスク膜44も研磨により除去され、研磨の後半には第4の層間絶縁膜43に対してCMPが直接行われることになる。そのようなCMPによって第4の層間絶縁膜43にダメージが入ったとしても、HMDS処理と紫外線照射を後述のように行うことでそのダメージは回復される。
次に、図15(b)に示すように、第1のシリサイド層34と第1の窒化層36を形成したのと同じ条件を用いて、二層目金属配線53aの表層部分に第2のシリサイド層55と第2の窒化層56とを形成する。
なお、これらの層55、56を形成する前に、図9(b)で説明したような還元性プラズマ処理を行うことで、二層目金属配線53aの表層の自然酸化膜を除去してもよい。
そして、図16(a)に示すように、第4の層間絶縁膜43と第2の窒化層56のそれぞれの上面をHMDSの蒸気に約30秒間曝す。そのHMDSの蒸気は、例えば、常圧でバブリングしたHMDSを80℃に加熱することにより生成される。
なお、HMDS以外の有機溶媒、ハイドロカーボンガス、又は有機シランガスを用いてこの処理を行ってもよい。
次に、図16(b)に示すように、ヘリウムガスの雰囲気中で第4の層間絶縁膜43と第2の窒化層56のそれぞれの上面に紫外線を約10分間照射する。その紫外線の強度は例えば350mW/cm2であり、処理チャンバ内の圧力は約10Torrである。
上記のようなHMDSとその後の紫外線照射によって、CMPやプラズマによって第4の層間絶縁膜43が受けたダメージが回復され、第4の層間絶縁膜43の誘電率を本来の低い値に維持することが可能となる。
この後に、図17に示すように、第4の層間絶縁膜43と第2の窒化層56のそれぞれの上に第2のバリア絶縁膜58としてCVD法によりシリコンカーバイド(SiC)膜を約50nmの厚さに形成する。
第2のバリア絶縁膜58は、二層目金属配線53a中の銅が上方に拡散するのを防止する役割を担う。
この後は、デュアルダマシン法により三層目金属配線を形成する工程に移るが、その詳細は省略する。
以上説明した本実施形態によれば、図11(a)、(b)で説明したHMDS処理と紫外線照射を行うことにより、第2の層間絶縁膜29として形成された低誘電率絶縁膜が製造途中で受けたダメージを回復することができる。
しかも、HMDS処理と紫外線照射は、第2の層間絶縁膜29にダメージを与え得るCMP、還元性プラズマ処理、及び窒素含有プラズマ処理の全てを終えた後に行われるので、第2の層間絶縁膜29が再びダメージを受ける余地がない。そのため、HMDS処理と紫外線照射によるダメージ回復の実効を図ることが可能となり、第2層間絶縁膜29の誘電率が本来の低い値に維持され、配線間の寄生容量が低減されて信号遅延の抑えられた半導体装置を提供することが可能となる。
そして、このようにダメージ回復が図られることから、本実施形態では第2の層間絶縁膜29を保護するための犠牲絶縁膜を形成する必要がなく、第2の層間絶縁膜29に対して直接CMPを行うことができるようになる。
更に、本実施形態では、一層目金属配線27aの表層部分に第1のシリサイド層34と第1の窒化層36を形成したので、一層目金属配線27aと第1のバリア絶縁膜40との密着性が向上する。その結果、一層目金属配線27aの銅原子が第1のバリア絶縁膜40近傍で動き難くなるので、印加電圧により銅原子が移動するエレクトロマイグレーションを防止でき、信頼性の高い半導体装置を提供することが可能となる。
また、上記のHMDS処理と紫外線照射を行うときには、一層目金属配線27aの表層部分が第1のシリサイド層34と第1の窒化層36で覆われているので、これらの処理の最中に一層目金属配線27aの銅が酸化したり変質するのを防止することも可能となる。
そして、上記のように第2の層間絶縁膜29の表層のダメージを回復できるので、該表層に一層目金属配線27a中の銅が拡散し難くなる。その結果、拡散した銅によるリークパスが第2の層間絶縁膜29に形成され難くなり、隣接する一層目金属配線27a同士のリーク電流を防止できる。
以上、第1実施形態について詳細に説明したが、本実施形態は上記に限定されない。
例えば、図1(b)で説明したような導電性プラグ11を形成する工程では、コンタクトホール10aにタングステン膜やタングステン合金膜等の導電膜を埋め込み、その後にこの導電膜に対してCMPを行う。このCMPの終了時には第1の層間絶縁膜10が露出するので、第1の層間絶縁膜10がCMPによってダメージを受ける可能性がある。
その場合にも、CMP後の第1の層間絶縁膜10に対してHMDS処理と紫外線照射とを行うことにより、ダメージを回復させることができる。
(3)第2実施形態
上記した第1実施形態では、酸化シリコン膜よりも誘電率が低いシリコンオキシカーバイド(SiOC)膜を各層間絶縁膜29、41、43(図17参照)として形成した。そして、プロセス中にそのシリコンオキシカーバイド膜が受けたダメージを、HMDS処理と紫外線照射によって回復させた。
なお、シリコンオキシカーバイド膜は、シリコン、酸素、及び炭素を含む膜の呼称であって、SiOC膜という表記の他に、SiCO膜と書かれる場合もある。
本実施形態では、プロセス中にダメージを受け難いシリコンオキシカーバイド膜について説明する。そのシリコンオキシカーバイド膜に対して上記のHMDS処理と紫外線照射とを行うことにより、プロセス中にシリコンオキシカーバイド膜の誘電率が上昇するのを第1実施形態よりも更に低減することができる。
まず、第1実施形態のようにTMCTガスを成膜ガスとするCVD法によりシリコンオキシカーバイド膜を形成した場合に、プロセス中にシリコンオキシカーバイド膜がどの程度ダメージを受けるかについて説明する。
図18は、調査に使用されたサンプルの断面図である。
そのサンプルを作成するに際しては、不純物をドープして低抵抗化が図られたシリコン基板60の上にシリコンオキシカーバイド膜61を200nmの厚さに形成した。
そのシリコンオキシカーバイド膜61を成膜するにあたっては、TMCTSガス、酸素(O2)ガス、及び二酸化炭素(CO2)ガスの混合ガスを成膜ガスとして使用した。各ガスの流量比は、例えば、TMCTS:O2:CO2:=5:250:5000である。流量の測定単位はml/min又はsccmである。そして、これらのガスをチャンバに供給しながら、チャンバ内の下部電極にパワーが400Wで周波数が1MHz以下の低周波電力をバイアス用電力として印加した。更に、チャンバ内で下部電極に対向する上部電極に、パワーが600Wで周波数が13.56MHzの高周波電力をプラズマ化用電力として印加した。この状態でチャンバ内を4Torrに保持すると、1000〜1200nm/minの堆積速度でシリコンオキシカーバイド膜61が成膜される。
そして、このようにして形成されたシリコンオキシカーバイド膜61の上に不図示のメタルマスクを配置し、メタルマスクの開口下のシリコンオキシカーバイド膜61上に蒸着法により金膜を100nmの厚さに形成し、その金膜を上部電極62とした。なお、上部電極の平面形状は円形であり、その直径は1mmである。
次の表2は、酸素プラズマ処理の有無によるシリコンオキシカーバイド膜61の比誘電率の違いについて示すものである。
Figure 0005396837
このうち、サンプルFでは、上記のシリコンオキシカーバイド膜61の形成後に何のプロセスも行わないで上部電極62を形成した。
一方、サンプルGでは、上部電極62を形成する前に、シリコンオキシカーバイド膜61に対して酸素プラズマ処理を行った。処理に際しては、圧力が200mTorrに減圧されたチャンバ内に酸素ガスを200sccmで供給し、パワーが200Wの高周波電力をチャンバ内に印加した。処理時間は30秒である。このような酸素プラズマ処理は、半導体装置の製造工程におけるアッシングに相当する。
また、比誘電率の測定は、基板60と上部電極62との間の容量をLCRメータにより測定して行われた。
表2に示されるように、サンプルGのシリコンオキシカーバイド膜61は酸素プラズマ処理によってダメージを受け、サンプルFよりも比誘電率が0.8も上昇する。
本願発明者は、酸素プラズマ処理によってシリコンオキシカーバイド膜がどのように変化するのかを調査すべく、酸素プラズマ処理を行った場合と行わなかった場合のそれぞれのシリコンオキシカーバイド膜について、その赤外線吸収スペクトルを測定した。測定にはFT-IR(Fourier Transform Infrared Spectrophotometer)が使用された。これにより得られたグラフを図19に示す。
図19の横軸は赤外線の波数を単位cm-1で示すものであり、縦軸は任意単位での赤外線の吸収量を示す。
図19に示されるように、酸素プラズマ処理の有無に関わらず、1230〜1300cm-1付近にピークが現れる。このピークは、シリコンオキシカーバイド膜表面の疎水性のSi−CH3結合に由来する。
二つのグラフを比較すると、酸素プラズマ処理を行った方がこのピークが低いことが分かる。このことから、酸素プラズマ処理を行うと、シリコンオキシカーバイド膜中の炭素が減少してSi−CH3結合が少なくなり、SiOC表面が親水性に近くなってしまうことが明らかとなった。膜表面が親水性になると、当該表面に大気中の水分が吸着して膜の誘電率が上昇するおそれがある。
このように、ダメージを受けたシリコンオキシカーバイド膜の誘電率が上昇する原因は、膜中の炭素が減少したことにあると考えられる。したがって、上記のTMCTSガスを使用する場合と比較して、シリコンオキシカーバイド膜の膜中の炭素濃度が高くなるような成膜ガスを使用することにより、シリコンオキシカーバイド膜がダメージを受けてもその誘電率を低い状態に維持できると考えられる。
そこで、本願発明者は、シリコンオキシカーバイド膜の成膜ガスとして、炭素−炭素の三重結合を骨格にもつトリメチルアセチレン(TMSA)と酸化剤との混合ガスに着目した。
TMSAは室温(20℃)で液体であるが、成膜に際しては、液体マスフローメータで流量を調節しながら、インジェクタによって減圧雰囲気中に噴霧して気化される。
また、酸化剤としては、例えば酸素ガス又は二酸化炭素ガスが使用される。このうち、二酸化炭素ガスは、化学的に安定であるため、形成されたシリコンオキシカーバイド膜の膜質の安定化に寄与すると期待できる。
成膜条件については特に限定されないが、各ガスの流量比をTMSA:O2:CO2=1:45:910とするのが好ましい。流量の測定単位はml/min又はsccmである。
そして、これらのガスをチャンバに供給しながら、チャンバ内の下部電極にパワーが175Wで周波数が1MHz以下の低周波電力をバイアス用電力として印加する。更に、チャンバ内で下部電極に対向する上部電極に、パワーが1000Wで周波数が13.56MHzの高周波電力をプラズマ化用電力として印加する。この状態でチャンバ内を6Torrに保持すると、2200〜2500nm/minの堆積速度でシリコンオキシカーバイド膜が成膜される。
次の表3は、このような条件で成膜されたシリコンオキシカーバイド膜の比誘電率が、酸素プラズマ処理によってどの程度上昇するのかを調査して得られたものである。
Figure 0005396837
なお、表3中のサンプルH、Iの構造は図18で説明したのと同様であり、上記の条件に従ってTMSAを用いてシリコンオキシカーバイド膜61を形成した。
但し、サンプルHに対しては、シリコンオキシカーバイド膜61の形成後に何のプロセスも行わないで上部電極62を形成した。
一方、サンプルIでは、上部電極62を形成する前に、シリコンオキシカーバイド膜61に対して酸素プラズマ処理を行った。処理に際しては、圧力が200mTorrに減圧されたチャンバ内に酸素ガスを200sccmで供給し、パワーが200Wの高周波電力をチャンバ内に印加した。処理時間は30秒である。
また、比誘電率の測定は、基板60と上部電極62との間の容量をLCRメータにより測定して行われた。
表3に示されるように、酸素プラズマ処理を行わないサンプルHでは、シリコンオキシカーバイド膜61の比誘電率が2.7となった。
これに対し、酸素プラズマを行ったサンプルIでは、シリコンオキシカーバイド膜61の比誘電率が2.8となり、サンプルGと比較して0.1程度しか誘電率が上昇しなかった。その上昇量は、シリコンオキシカーバイド膜の成膜ガスとしてTMCTSガスを使用する場合(表2)と比較して、はるかに少ない。
このことから、TMSAを使用して形成したシリコンオキシカーバイド膜は、酸素プラズマ処理の有無に関わらず、低い誘電率を維持できることが明らかとなった。
次の表4は、シリコンオキシカーバイド膜の元素組成比をラザフォード後方散乱分析装置により測定して得られたものである。
Figure 0005396837
なお、表4において、「本実施形態」とは、上記のようにTMSAを用いて形成したシリコンオキシカーバイド膜を指す。そして、「比較例」とは、第1実施形態のようにTMCTSを用いて形成したシリコンオキシカーバイド膜を指す。
この測定での誤差は±2%程度である。複数のサンプルに対する測定結果を平均して測定精度を上げても±1%程度の測定誤差があると推定される。
表4に示されるように、本実施形態のシリコンオキシカーバイド膜における炭素濃度は23%であり、比較離の濃度(21%)よりも炭素濃度が約1.1倍高いシリコンオキシカーバイド膜が得られている。
また、シリコン濃度に対する炭素濃度の比(C/Si)については、本実施形態では、比較例の約0.9に比べて約1.95倍も高い値が得られた。
このことから、本実施形態のようにTMSAを用いてシリコンオキシカーバイド膜を形成すると、TMCTSを用いる場合よりも膜中の炭素濃度が高められることが実際に確かめられた。
なお、表4によると、本実施形態に係るシリコンオキシカーバイド膜は、元素組成比の大小関係がシリコン<酸素<炭素のようになることも分かる。
また、本実施液形態では、水素、炭素、酸素、及びシリコンの各濃度の総和が100%になる。このことから、TMSAを用いて形成されたシリコンオキシカーバイド膜は、水素、炭素、酸素、及びシリコンのみからなる膜であることも理解できる。
図20は、表4で使用した本実施形態と比較例のそれぞれのシリコンオキシカーバイド膜の赤外線吸収スペクトルを測定して得られたグラフである。その測定にはFT-IRが使用された。
図20の横軸は赤外線の波数を単位cm-1で示すものであり、縦軸は任意単位での赤外線の吸収量を示す。
図20の各グラフにおいて、波数が1230〜1300cm-1付近のピークは膜中のSi−CH3結合に起因する。また、波数が930〜1230cm-1付近のピークは膜中のSi−O結合に起因する。そして、波数が660〜930cm-1付近のピークは膜中のSi−C結合に起因する。
上記のSi−O結合とSi−C結合の膜中での割合は、これらの結合のそれぞれに対応する930〜1230cm-1と660〜930cm-1の各範囲において個別に赤外線の吸収量を積分し、これらの積分値同士の割合を算出することで計算され得る。
その計算の結果、比較例ではSi−O結合とSi−C結合の膜中での割合が25.5%であったのに対し、本実施形態ではその約1.1倍の値となった。
また、Si−O結合とSi−CH3結合の膜中での割合についても、これらの結合のそれぞれに対応する930〜1230cm-1と1230〜1300cm-1の各範囲において個別に赤外線の吸収量を積分し、これらの積分値同士の割合を算出することで計算され得る。
その計算の結果、比較例ではSi−O結合とSi−CH3結合の膜中での割合が2.4%であったのに対し、本実施形態ではその約1.5倍の値となった。
これらの結果からも、TMSAを用いて形成されたシリコンオキシカーバイド膜が比較例よりも炭素リッチになることが明らかとなった。これと表3の結果から、シリコンオキシカーバイド膜の炭素量を増加することによって、酸素プラズマ処理時にシリコンオキシカーバイド膜の誘電率が上昇するのを抑制できることが裏づけられた。
図21は、酸素プラズマ処理の前と後のそれぞれにおいてシリコンオキシカーバイド膜の赤外線吸収スペクトルを測定し、酸素プラズマ処理後の測定値から処理前の測定値を引いて得られたグラフである。
なお、この測定は、表4で使用した本実施形態と比較例のそれぞれのシリコンオキシカーバイド膜について行われた。
また、図21の横軸は赤外線の波数を単位cm-1で示すものであり、縦軸は任意単位での赤外線の吸収量を示す。
図21のグラフにおいて、波数が3100〜3800cm-1付近のピークは、膜中のSi−OH結合に起因する。そのピークは比較例では明瞭に現れているが、本実施形態では殆ど現れていない。
つまり、本実施形態のようにTMSAを用いてシリコンオキシカーバイド膜を形成すると、そのシリコンオキシカーバイド膜に対して酸素プラズマ処理を行っても、誘電率上昇の原因となる親水性のSi−OH結合が膜中に殆ど発生しないことになる。このことは、表3のように本実施形態では酸素プラズマ処理によって誘電率が殆ど上昇しないこととよく符合する。
上記した各結果から、成膜ガスとしてTMSAを使用することにより、TMCTSを使用する場合よりも炭素リッチであり、酸素プラズマ処理によってダメージを受け難い低誘電率のシリコンオキシカーバイド膜を成膜できることが明らかとなった。
ところで、シリコンオキシカーバイド膜の膜中の炭素濃度が増加すると、上記のようにSi−C結合が形成されてダメージを受け難くなる一方で、膜の機械的強度の低下に繋がる可能性もある。
そこで、本願発明者は、TMSAを使用して形成されたシリコンオキシカーバイド膜の機械的強度を調べるべく、そのヤング率を測定することにした。
測定に際しては、まず、シリコン基板上にシリコンオキシカーバイド膜を250nmの厚さに形成した。そのシリコンオキシカーバイド膜の成膜条件は、表3のサンプルHにおけるのと同じである。
そして、ナノインデンタのダイヤモンド圧子をこのシリコンオキシカーバイド膜に150nmの深さまで押し込みながら、膜の深さ方向に対するヤング率の変化を測定した。
測定の結果、このシリコンオキシカーバイド膜のヤング率は約2〜10GPaであった。この値は、TMCTSを使用して形成されたシリコンオキシカーバイド膜のヤング率(5〜8GPa)と略同程度である。よって、本実施形態のようにTMSAを使用することにより、シリコンオキシカーバイド膜の機械的強度も維持し得ることが明らかとなった。
また、本願発明者は、本実施形態に係るシリコンオキシカーバイド膜に対し、以下のように紫外線照射や電子線照射を行うことにより、シリコンオキシカーバイド膜の機械的強度が更に高まることを見出した。
図22(a)は、TMSAを使用して形成されたシリコンオキシカーバイド膜の二つのサンプルに対し、それぞれ紫外線照射と電子線照射を行い、これにより膜のヤング率がどのように変化するのかを調査して得られたグラフである。
このグラフの横軸は、紫外線又は電子線の照射時間を示す。そして、縦軸は、これらを照射しない場合を基準にしたときのシリコンオキシカーバイド膜のヤング率の変化量を示す。
紫外線照射に際しては、照射時間を0〜400秒、基板温度を100〜600℃、紫外線の波長を200〜400nmとした。
一方、電子線照射に際しては、照射時間を0〜400秒、基板温度を100〜800℃、ドーズ量を10〜500μCとした。また、電子の加速電圧については−100〜−8000V、加速電子の電流量については6mAとした。
図22(a)に示されるように、紫外線照射と電子線照射のどちらにおいても、シリコンオキシカーバイド膜のヤング率を増加させることができる。
一方、図22(b)は、TMSAを使用して形成されたシリコンオキシカーバイド膜の二つのサンプルに対して上記のように紫外線照射と電子線照射を行い、これによりシリコンオキシカーバイド膜の誘電率がどのように変化するのかを調査して得られたグラフである。
このグラフの横軸は紫外線又は電子線の照射時間を示す。また、縦軸は、これらを照射しない場合を基準にしたときのシリコンオキシカーバイド膜の誘電率の変化量を示す。縦軸のマイナスの符号は、紫外線や電子線を照射しないときよりもシリコンオキシカーバイド膜の誘電率が低下していることを示す。
図22(b)に示されるように、紫外線と電子線のどちらを照射する場合でも、照射時間が0秒の場合と比較してシリコンオキシカーバイド膜の誘電率が低下している。よって、シリコンオキシカーバイド膜に紫外線や電子線を照射すると、膜の機械的強度が向上するだけでなく、シリコンオキシカーバイド膜の誘電率を低下させることもできる。
特に、電子線を照射する場合では、紫外線を照射する場合と比較して誘電率低下の傾向が著しい。例えば、照射時間が100〜250秒の範囲では、電子線を照射したシリコンオキシカーバイド膜の誘電率が紫外線を照射した場合よりも0.1程度も低下している。
そのような低誘電率化の傾向は、電子線の照射時間が180秒程度のときに特に顕著である。したがって、例えば成膜直後に誘電率が2.5でヤング率が5GPaのシリコンオキシカーバイド膜に対して電子線を180秒間照射すると、図22(a)、(b)の結果から、ヤング率を約8GPaに増加させ、かつ誘電率を約2.3に低下させることが可能となる。
また、紫外線照射と電子線照射とを比較すると、ヤング率の増加(図22(a))と誘電率の減少(図22(b))の双方とも電子線照射の方が優位である。これは、電子線のエネルギが紫外線のそれよりも高いため、ヤング率や誘電率といったシリコンオキシカーバイド膜の膜質を改善するのに有利であるためと考えられる。したがって、膜質改善時のTAT(Turn Around Time)を縮減するという点からすると、電子線照射の方が紫外線照射よりも有利である。
なお、紫外線照射と電子線照射の照射時間は図22(a)、(b)のグラフの範囲内に限定されない。例えば、紫外線照射については、シリコンオキシカーバイド膜に対する照射時間を0.5〜60分の範囲で行ってもよい。
ところで、上記の図19〜図22、及び表2〜表4の各調査はいずれもシリコン基板の全面に形成されたシリコンオキシカーバイド膜についてなされたものである。そのようなシリコンオキシカーバイド膜については、上記のようにTMSAを使用して形成することにより、ダメージに対する耐性の向上と機械的強度の維持との両立を図ることができる。
これに対し、実際の半導体装置では、シリコン基板の全面にシリコンオキシカーバイド膜を形成した後、エッチング等によってシリコンオキシカーバイド膜に溝やホール等のデバイスパターンが形成される。
本願発明者は、このようにデバイスパターンを形成した場合に、シリコンオキシカーバイド膜が受けるダメージについて、以下のようにして評価を行った。
まず、その評価の原理について説明する。
図23は、アッシングとして酸素プラズマ処理を行う前と後における、シリコンオキシカーバイド膜の赤外線吸収スペクトルを調査して得られたグラフである。なお、そのシリコンオキシカーバイド膜の成膜ガスとしては、本実施形態のTMSAに代えて、第1実施形態のTMCTSを使用した。
このグラフにおいて、波数が930〜1230cm-1付近のピークは、図20で説明したように膜中のSi−O結合に起因する。
図23に示されるように、そのピークの位置は、アッシングの後で高周波側にシフトしている。これは、アッシングによって、シリコンオキシカーバイド膜が酸化されたことを意味している。つまり、アッシングでダメージを受けた部分のシリコンオキシカーバイド膜は、ダメージを受ける前と比較して酸素含有量が増え、シリカ(SiO2)に近い組成となる。
したがって、アッシング等の酸素プラズマ処理後のシリコン基板をフッ酸に浸すと、そのシリコン基板上に形成されたシリコンオキシカーバイド膜のうち、酸素プラズマ処理によってダメージを受けてシリカになった部分がフッ酸に溶解し易くなる。
この現象を利用すれば、本実施形態のようにTMSAを用いて形成されたシリコンオキシカーバイド膜が、酸素プラズマ処理によってダメージを受けたか否かが評価できる。
その評価を行うための試料を以下の手順で作製した。図24(a)〜(c)は、その試料の作製方法について説明するための断面図である。
まず、図24(a)に示すように、シリコン基板70の上にCVD法によりシリコンオキシカーバイド膜71を厚さ約250nmに形成する。そして、このシリコンオキシカーバイド膜71の上に反射防止絶縁膜72としてCVD法により窒化シリコン膜を形成する。
その後に、反射防止絶縁膜72の上にフォトレジストを塗布し、それを露光、現像して、図示のような窓73aを備えたレジストパターン73を形成する。
次いで、図24(b)に示すように、レジストパターン73をマスクにしながら、反射防止絶縁膜72とシリコンオキシカーバイド膜71とをドライエッチングし、これらの膜に溝71aを形成する。
この後に、図24(c)に示すようにレジストパターン73をアッシングして除去する。
以上により、評価に使用する試料の基本構造が完成する。
このようにして作製した試料では、溝71aの側壁がドライエッチング(図24(b))とアッシング(図24(c))によってダメージを受けていると考えられる。
そこで、そのようなダメージの有無を調べるため、図24(c)のように溝71aが現れる断面でこの試料を切断し、体積濃度が約0.5%の希フッ酸に試料全体を30秒間浸して溝71aの側面がエッチングされるかどうかを確認した。確認には電子顕微鏡を用いた。
調査の結果、第1実施形態のようにTMCTSを用いてシリコンオキシカーバイド膜71を形成した場合には、溝71aの側面が大きくエッチングされてボイドが形成されているのが観察された。これは、既述のように、ダメージを受けたことによって溝71aの側面がシリカに近い組成になったためと考えられる。このことから、TMCTSを用いて形成されたシリコンオキシカーバイド膜は、ドライエッチングとアッシングによってダメージを受けることが改めて確認された。
一方、本実施形態のようにTMSAを用いてシリコンオキシカーバイド膜71を形成した場合には、上記のようなボイドは観察されなかった。このことから、TMSAを用いると、ドライエッチングやアッシングを行った後でもシリコンオキシカーバイド膜71の溝71aの側面の疎水性が維持され、当該側面が希フッ酸に対する耐性を呈することが明らかとなった。
なお、シリコンオキシカーバイド膜に代えてポーラスシリカよりなる低誘電率絶縁膜を形成した場合でも、溝71aの側面にボイドが発生した。よって、本実施形態のようにTMSAを用いて形成されたシリコンオキシカーバイド膜は、ポーラスシリカ膜と比較してもドライエッチングとアッシングに対する耐性が高いことが明らかとなった。
以上説明したように、本実施形態によれば、成膜ガスとしてTMSAと酸化剤との混合ガスを用いることにより、TMCTSを使用する場合よりも炭素リッチなシリコンオキシカーバイド膜を形成できる。
炭素リッチとなることで、酸素プラズマ等に曝されてもシリコンオキシカーバイド膜の中のSi−CH3結合が減少するのを抑えることができると共に、誘電率上昇の原因となる親水性のSi−OH結合が膜中に発生するのを抑制できる。
しかも、このように炭素リッチとなっても、シリコンオキシカーバイド膜の機械的強度が低下することもない。その結果、本実施形態では、酸素プラズマ等に曝されても低誘電率と機械的強度とを維持できるシリコンオキシカーバイド膜を提供することができる。
更に、このシリコンオキシカーバイド膜は酸素プラズマ処理等を行ってもその誘電率が2.8程度と低いので、低誘電率を維持するために成膜時に膜を多孔質にする必要がない。膜の多孔質化には成膜雰囲気にポロジェンを添加することにより行われるが、このような技術に頼らなくとも本実施形態ではシリコンオキシカーバイド膜の誘電率を低い状態に維持できる。
なお、上記ではシリコンオキシカーバイド膜の耐性を調査するためのプロセスとして酸素プラズマ処理を行ったが、これ以外のプロセスでもシリコンオキシカーバイド膜の耐性を維持できる。そのようなプロセスとしては、例えばドライエッチングやCMPがある。これらのプロセスでも、シリコンオキシカーバイド膜に誘電率上昇の原因となるSi−OH結合が発生する余地がある。そのため、本実施形態のようにTMSAを使用して炭素リッチなシリコンオキシカーバイド膜を形成すれば、当該シリコンオキシカーバイド膜にドライエッチングやCMPを行っても、その誘電率を低く維持することができる。
このようにTMSAを使用して形成したシリコンオキシカーバイド膜は、第1実施形態で説明した各層間絶縁膜29、41、43(図17参照)に好適である。そのシリコンオキシカーバイド膜は上記のようにプロセス中にダメージを受け難いが、このシリコンオキシカーバイド膜に対して第1実施形態のHMDS処理と紫外線照射を行うことにより、第1実施形態と比較してシリコンオキシカーバイド膜の誘電率を低い状態に維持しやすくなる。
但し、これらの層間絶縁膜29、41、43の全てに本実施形態のシリコンオキシカーバイド膜を適用しなくてもよく、層間絶縁膜29、41、43の少なくとも一つに本実施形態のシリコンオキシカーバイド膜を適用してもよい。その場合、残りの層間絶縁膜としては、ポーラスシリカよりなる多孔性の低誘電率絶縁膜を350nm程度の厚さに形成するのが好適である。
そのような多孔性の低誘電率絶縁膜の成膜方法は特に限定されない。例えば、ポロジェン含有のMSQとHSQの混合溶液をシリコン基板上に均一に塗布し、その塗膜を150〜350℃の基板温度でベークしてポロジェンを除き、その後に400℃程度の基板温度で塗膜の架橋反応を進めることで多孔性の低誘電率絶縁膜を形成し得る。
更に、本実施形態に係るシリコンオキシカーバイド膜が適用された層間絶縁膜29、41、43については、成膜後に紫外線照射又は電子線照射をするのが好ましい。これにより、図22(a)に示したように、シリコンオキシカーバイド膜のヤング率を成膜直後におけるよりも高めることが可能となる。
以上、第2実施形態について詳細に説明したが、本実施形態は上記に限定されない。
例えば、上記では、表3のように酸素プラズマ処理後のシリコンオキシカーバイド膜の誘電率が2.8となったが、配線間の寄生容量等の制限がゆるやかな場合には、酸素プラズマ処理後の誘電率が3.0以上になるようなシリコンオキシカーバイド膜を形成してもよい。
また、その他種々の変更、改良、組み合わせが可能なことは、当業者にとって自明であろう。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記絶縁膜の上面と前記凹部の中とに導電膜を形成する工程と、
前記導電膜を研磨することにより、前記絶縁膜の上面から前記導電膜を除去すると共に、前記凹部の中に前記導電膜を残す工程と、
前記研磨の後、前記導電膜の表面を還元性プラズマに曝す工程と、
前記研磨の後、前記導電膜の表面をシリサイド化してシリサイド層を形成する工程と、
前記シリサイド層の表面を窒化して窒化層を形成する工程と、
前記窒化の後、炭素を含むガス又は液に前記絶縁膜の上面を曝す工程と、
前記炭素を含むガス又は液に曝した後、前記絶縁膜の上面に紫外線を照射する工程と、
前記紫外線を照射した後、前記導電膜の上にバリア絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2) 前記絶縁膜として、酸化シリコン膜よりも誘電率が低い低誘電率絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記絶縁膜として、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンオキシカーバイド膜、シリコンカーバイド膜、及びポーラスシリカ膜のいずれか、或いはこれらの積層膜を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
(付記4) 前記絶縁膜として、炭素を含む絶縁膜を形成することを特徴とする付記1又は付記2に記載の半導体装置の製造方法。
(付記5) 前記還元性プラズマに曝す工程は、前記絶縁膜の上面を炭素を含むガス又は液に曝す工程、及び前記絶縁膜の上面に紫外線を照射する工程の前に行われることを特徴とする付記1〜4のいずれかに記載の半導体装置の製造方法。
(付記6) 前記シリサイド層を形成する工程は、前記導電膜の表面をモノシランガス又は有機シランガスに曝すことにより行われることを特徴とする付記1〜5のいずれかに記載の半導体装置の製造方法。
(付記7) 前記シリサイド層の表面を窒化する工程は、窒素を含むガスのプラズマに前記表面を曝すことにより行われることを特徴とする付記1〜6のいずれかに記載の半導体装置の製造方法。
(付記8) 前記絶縁膜の上面に紫外線を照射する工程は、不活性ガスの雰囲気中で行われることを特徴とする付記1〜7のいずれかに記載の半導体装置の製造方法。
(付記9) 前記不活性ガスとして、ヘリウムガス、アルゴンガス、及び窒素ガスのいずれかを使用することを特徴とする付記8に記載の半導体装置の製造方法。
(付記10) 前記絶縁膜の上面に紫外線を照射する工程は、酸素が50ppm以下の雰囲気で行われることを特徴とする付記1〜9のいずれかに記載の半導体装置の製造方法。
(付記11) 前記絶縁膜の上面に紫外線を照射する工程において、前記紫外線として波長が150〜400nmの光を使用することを特徴とする付記1〜10のいずれかに記載の半導体装置の製造方法。
(付記12) 前記絶縁膜の上面に紫外線を照射する工程は、前記半導体基板の温度を25〜300℃にして行われることを特徴とする付記1〜11のいずれかに記載の半導体装置の製造方法。
(付記13) 炭素を含むガス又は液に前記絶縁膜の上面を曝す工程は、有機溶媒又はその蒸気に前記絶縁膜の上面を曝すことにより行われることを特徴とする付記1〜12のいずれかに記載の半導体装置の製造方法。
(付記14) 前記有機溶媒としてヘキサメチルジシラン、テトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、ヘプタメチルジシラザン、及びジメチルアミノトリメチルシランのいずれかを使用することを特徴とする付記14に記載の半導体装置の製造方法。
(付記15) 炭素を含むガス又は液に前記絶縁膜の上面を曝す工程は、ハイドロカーボンガス又は有機シランガスに前記絶縁膜の上面を曝すことにより行われることを特徴とする付記1〜12のいずれかに記載の半導体装置の製造方法。
(付記16) 前記ハイドロカーボンガスとして、エチレンガス又はアセチレンガスを使用することを特徴とする付記15に記載の半導体装置の製造方法。
(付記17) 前記有機シランガスとして、テトラメチルシクロテトラシロキサンガス、トリシクロテトラシロキサンガス、DMPSガス、及びTMSAガスのいずれかを使用することを特徴とする付記15に記載の半導体装置の製造方法。
(付記18) 前記バリア絶縁膜として、シリコンカーバイド膜、シリコンオキシカーバイド膜、酸化シリコン膜、窒化シリコン膜、SiCN膜、酸窒化シリコン膜、窒化ホウ素膜、フッ化炭素膜、及びSiCF膜のいずれかを形成することを特徴とする付記1〜17のいずれかに記載の半導体装置の製造方法。
(付記19) 前記絶縁膜に凹部を形成する工程において、該凹部として配線溝を形成し、
前記導電膜を形成する工程において、銅膜又は銅合金膜を形成することを特徴とする付記1〜18のいずれかに記載の半導体装置の製造方法。
(付記20) 前記絶縁膜に凹部を形成する工程において、該凹部としてホールを形成し、
前記導電膜を形成する工程において、タングステン膜又はタングステン合金膜を形成することを特徴とする付記1〜18のいずれかに記載の半導体装置の製造方法。
(付記21) 前記絶縁膜を形成する工程において、トリメチルシリルアセチレンと酸化剤との混合ガスを成膜ガスとして使用する化学的気相成長法を用いて、前記絶縁膜としてシリコンオキシカーバイド膜を形成することを特徴とする付記1、2、4〜20のいずれかに記載の半導体装置の製造方法。
(付記22) 前記絶縁膜に凹部を形成する工程の後、前記絶縁膜の上面と前記凹部の中とに導電膜を形成する工程の前に、該絶縁膜の表面に対して紫外線又は電子線を照射する工程を更に有することを特徴とする付記21に記載の半導体装置の製造方法。
(付記23) 前記絶縁膜は、水素、炭素、酸素、及びシリコンのみからなる膜であることを特徴とする付記21に記載の半導体装置の製造方法。
(付記24) 前記絶縁膜を形成する工程の後に、該絶縁膜の表面をヘリウムプラズマに曝す工程を更に有することを特徴とする付記1〜23のいずれかに記載の半導体装置の製造方法。
図1(a)〜(c)は、ダマシン法による半導体装置の製造途中の断面図(その1)である。 図2(a)、(b)は、ダマシン法による半導体装置の製造途中の断面図(その2)である。 図3(a)、(b)は、ダマシン法による半導体装置の製造途中の断面図(その3)である。 図4は、ダマシン法による半導体装置の製造途中の断面図(その4)である。 図5は、調査に使用したサンプルの断面図である。 図6は、各サンプルにおける低誘電率絶縁膜の比誘電率の測定結果を示す図である。 図7(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その1)である。 図8(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その2)である。 図9(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その3)である。 図10(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その4)である。 図11(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その5)である。 図12(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その6)である。 図13(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その7)である。 図14(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その8)である。 図15(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その9)である。 図16(a)、(b)は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その10)である。 図17は、本発明の実施の形態に係る半導体装置の製造途中の断面図(その11)である。 図18は、第2実施形態の調査で使用されたサンプルの断面図である。 図19は、酸素プラズマ処理の前後におけるシリコンオキシカーバイド膜の赤外線吸収スペクトルを測定して得られたグラフである。 図20は、第2実施形態と比較例のそれぞれのシリコンオキシカーバイド膜の赤外線吸収スペクトルを測定して得られたグラフである。 図21は、酸素プラズマ処理の前と後のそれぞれにおいてシリコンオキシカーバイド膜の赤外線吸収スペクトルを測定し、酸素プラズマ処理後の測定値から処理前の測定値を引いて得られたグラフである。 図22(a)は、TMSAを使用して形成されたシリコンオキシカーバイド膜の二つのサンプルに対し、それぞれ紫外線照射と電子線照射を行い、これにより膜のヤング率がどのように変化するのかを調査して得られたグラフであり、図22(b)は、TMSAを使用して形成されたシリコンオキシカーバイド膜の二つのサンプルに対して紫外線照射と電子線照射を行い、これによりシリコンオキシカーバイド膜の誘電率がどのように変化するのかを調査して得られたグラフである。 図23は、酸素プラズマ処理を行う前と後における、シリコンオキシカーバイド膜の赤外線吸収スペクトルを調査して得られたグラフである。 図24(a)〜(c)は、第2実施形態で使用した試料の作製方法について説明するための断面図である。
符号の説明
1…シリコン基板、2…素子分離絶縁膜、3…pウェル、4…ゲート絶縁膜、5…ゲート電極、6…絶縁性サイドウォール、7…高融点金属シリサイド層7、8…n型ソース/ドレイン領域、10…第1の層間絶縁膜、10a…コンタクトホール、11…導電性プラグ、12…レジストパターン、12a…窓、13…エッチングストッパ膜、14…第2の層間絶縁膜、15…犠牲絶縁膜、16…銅拡散防止膜、17…銅シード層、18…銅めっき膜、18a…一層目金属配線、19…バリア絶縁膜、20…シリコン基板、21…低誘電率絶縁膜、22…上部電極、25…第1の銅拡散防止膜、26…第1の銅シード層、27…第1の銅めっき膜、27a…一層目金属配線、28…第1のエッチングストッパ膜、29…第2の層間絶縁膜、29a…第1の配線溝、30…第1のマスク膜、32…第1のレジストパターン、32a…窓、34…第1のシリサイド層、36…第1の窒化層、40…第1のバリア絶縁膜、41…第3の層間絶縁膜、42…エッチングストッパ膜、43…第4の層間絶縁膜、44…第2のマスク膜、45…第2のレジストパターン、45a…窓、47…第3のレジストパターン、47a…窓、51…第2の銅拡散防止膜、52…第2の銅シード層、53…銅めっき膜、53a…二層目金属配線、55…第2のシリサイド層、56…第1の窒化層、58…第2のバリア絶縁膜、60、70…シリコン基板、61…シリコンオキシカーバイド膜、62…上部電極、71…シリコンオキシカーバイド膜、71a…溝、72…反射防止絶縁膜、73…レジストパターン、73a…窓。

Claims (7)

  1. 半導体基板の上方に、下から酸化シリコン膜よりも誘電率が低い低誘電率絶縁膜と、前記低誘電率絶縁膜よりも誘電率が高い絶縁膜を形成する工程と、
    前記低誘電率絶縁膜及び前記誘電率が高い絶縁膜に凹部を形成する工程と、
    前記誘電率が高い絶縁膜の上面と前記凹部内とに導電膜を形成する工程と、
    前記導電膜を研磨することにより、前記誘電率が高い絶縁膜の上面から前記導電膜を除去すると共に、前記凹部内に前記導電膜を残す工程と、
    引き続き、前記誘電率が高い絶縁膜及び前記導電膜を研磨することにより、前記誘電率が高い絶縁膜を除去して前記低誘電率絶縁膜を露出させると共に、前記凹部内に前記導電膜を残す工程と、
    前記誘電率が高い絶縁膜及び前記導電膜の研磨の後、前記導電膜の表面を還元性プラズマに曝す工程と、
    前記誘電率が高い絶縁膜及び前記導電膜の研磨の後、前記導電膜の表面をシリサイド化してシリサイド層を形成する工程と、
    前記シリサイド層の表面を窒化して窒化層を形成する工程と、
    前記窒化の後、炭素を含むガス又は液に前記低誘電率絶縁膜の上面を曝す工程と、
    前記炭素を含むガス又は液に曝した後、前記低誘電率絶縁膜の上面に紫外線を照射する工程と、
    前記紫外線を照射した後、前記導電膜の上にバリア絶縁膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記誘電率が高い絶縁膜の材料は、酸化シリコン膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 炭素を含むガス又は液に前記低誘電率絶縁膜の上面を曝す工程は、有機溶媒又はその蒸気に前記低誘電率絶縁膜の上面を曝すことにより行われることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 炭素を含むガス又は液に前記低誘電率絶縁膜の上面を曝す工程は、ハイドロカーボンガス又は有機シランガスに前記低誘電率絶縁膜の上面を曝すことにより行われることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記低誘電率絶縁膜及び前記誘電率が高い絶縁膜に凹部を形成する工程において、該凹部として配線溝を形成し、
    前記導電膜を形成する工程において、銅膜又は銅合金膜を形成することを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記酸化シリコン膜よりも誘電率が低い低誘電率絶縁膜と、前記低誘電率絶縁膜よりも誘電率が高い絶縁膜を形成する工程において、トリメチルシリルアセチレンと酸化剤との混合ガスを成膜ガスとして使用する化学的気相成長法を用いて、前記低誘電率絶縁膜としてシリコンオキシカーバイド膜を形成することを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記低誘電率絶縁膜及び前記誘電率が高い絶縁膜に凹部を形成する工程の後、前記誘電率が高い絶縁膜の上面と前記凹部の中とに導電膜を形成する工程の前に、該誘電率が高い絶縁膜の表面に対して紫外線又は電子線を照射する工程を更に有することを特徴とする請求項6に記載の半導体装置の製造方法。
JP2008308832A 2008-06-27 2008-12-03 半導体装置の製造方法 Expired - Fee Related JP5396837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308832A JP5396837B2 (ja) 2008-06-27 2008-12-03 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008169235 2008-06-27
JP2008169235 2008-06-27
JP2008308832A JP5396837B2 (ja) 2008-06-27 2008-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010034490A JP2010034490A (ja) 2010-02-12
JP5396837B2 true JP5396837B2 (ja) 2014-01-22

Family

ID=41738584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308832A Expired - Fee Related JP5396837B2 (ja) 2008-06-27 2008-12-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5396837B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759262B2 (en) * 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
US10153351B2 (en) 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102616489B1 (ko) * 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98468A1 (en) * 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2005340460A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の形成方法
JP2007317817A (ja) * 2006-05-25 2007-12-06 Sony Corp 半導体装置の製造方法
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
JP2008060414A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010034490A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
US8445377B2 (en) Mechanically robust metal/low-k interconnects
EP1445797B1 (en) Chemical treatment of low-k dielectric films
JP5548332B2 (ja) 半導体デバイスの製造方法
US7217654B2 (en) Semiconductor device and method of manufacturing the same
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP4667165B2 (ja) 半導体装置の製造方法
JP5398258B2 (ja) 誘電体スタック及びそれを備える相互接続構造体
JP4142941B2 (ja) 半導体装置の製造方法
JP5380797B2 (ja) 半導体デバイスの製造方法
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
JP2008117903A (ja) 半導体装置の製造方法
JP2005236285A (ja) 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法
JP2001223269A (ja) 半導体装置およびその製造方法
KR100443028B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
US9236294B2 (en) Method for forming semiconductor device structure
JP2009147096A (ja) 半導体装置及びその製造方法
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
US20130247825A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP5396837B2 (ja) 半導体装置の製造方法
JP4684866B2 (ja) 半導体装置の製造方法
JP2011082308A (ja) 半導体装置の製造方法
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
WO2010113375A1 (ja) 半導体装置及びその製造方法
WO2009153857A1 (ja) 半導体装置及びその製造方法
JP2008010610A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5396837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees