JP2005197366A - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP2005197366A
JP2005197366A JP2004000575A JP2004000575A JP2005197366A JP 2005197366 A JP2005197366 A JP 2005197366A JP 2004000575 A JP2004000575 A JP 2004000575A JP 2004000575 A JP2004000575 A JP 2004000575A JP 2005197366 A JP2005197366 A JP 2005197366A
Authority
JP
Japan
Prior art keywords
substrate
cleaning
film
heating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004000575A
Other languages
English (en)
Inventor
Itsuki Sudo
敬己 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004000575A priority Critical patent/JP2005197366A/ja
Publication of JP2005197366A publication Critical patent/JP2005197366A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 Low−k膜中でボイドが形成されるのを抑制可能な半導体装置の製造方法を提供する。また、基板の洗浄とともに、後工程でLow−k膜中にボイドが形成されるのを防ぐことのできる基板処理装置を提供する。
【解決手段】 基板洗浄部22、基板加熱部23および基板搬送手段25を備えた基板処理装置21を使用する。基板洗浄部22では、基板載置台回転手段33によって基板載置台28を介して基板24が回転できるように構成されている。また、基板24の上方から薬液を供給する薬液供給手段41が設けられており、洗浄液、純水およびIPAのいずれかが基板24上に噴出される。一方、基板加熱部23では、基板載置台37に設けられたヒータ38によって基板24を加熱することができる。また、不活性ガス供給手段39によって、加熱チャンバ35内に不活性ガスを供給することができる。
【選択図】 図7

Description

本発明は、半導体装置の製造方法および基板処理装置に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜(以下、Low−k膜という。)を用いることが試みられてきた。
Low−k膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
ダマシン法は、具体的には、レジスト膜をマスクとしたLow−k膜のドライエッチングによって開口部を形成した後、レジスト膜をアッシングにより除去してから開口部に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により開口部を埋設するように銅膜を形成した後、開口部内にのみ銅膜を残すようにCMP(化学的機械研磨)法を用いて表面を平坦化することによって実現することができる。
上記の方法において、Low−k膜のドライエッチングにはフッ素含有ガスが用いられる。このエッチングガス由来のフッ素は、Low−k膜中に取り込まれた後に、加熱処理によりメッキ工程で使用される水分と反応してフッ化水素酸を生成する。このフッ化水素酸はLow−k膜を侵すので、Low−k膜中にボイド(空洞)が形成されて半導体装置の電気的特性の低下を招くという問題があった(例えば、非特許文献1参照。)。
テュー・ヤコブス(Thieu Jacobs)ら、超ポーラスLow−k材料中の空洞化、推定機構、検出および(空洞化を回避)可能な溶液(Voiding in Ultra Porous Low−k Materials, Proposed Mechanism, Detection and Possible Solutions)、2002年配線技術国際会議(International Interconnect Technology Conference 2002)、p.236−238
上記の問題に対しては、従来より、フッ素含有率の低いエッチングガスを用いて、Low−k膜のドライエッチングを行う方法が提案されている。しかしながら、この方法によってもLow−k膜中にフッ素が取り込まれるのを完全に抑制することはできない。
また、従来は、Low−k膜中への水分の浸入をメッキ工程に限定しており、ドライエッチングまたはアッシングの後に行う洗浄工程で水分が浸入することを考慮していなかった。
さらに、比誘電率が3.0以下のポーラスLow−k膜では膜の空孔率(porisity)が大きいために、ボイドが空孔を通じて成長し、より大きなボイドを形成するという問題もあった。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、Low−k膜中でボイドが形成されるのを抑制可能な半導体装置の製造方法を提供することにある。
また、本発明は、基板の洗浄とともに、後工程でLow−k膜中にボイドが形成されるのを防ぐことのできる基板処理装置を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明の半導体装置の製造方法は、半導体基板の上方に比誘電率が3.0以下である層間絶縁膜を形成する工程と、所定のパターンに加工されたレジスト膜をマスクとし、層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、層間絶縁膜に開口部を形成する工程と、レジスト膜をアッシングにより除去する工程と、アッシング後の半導体基板の表面に水を含む液体で洗浄処理を施す工程と、洗浄処理後の半導体基板を室温のイソプロピルアルコールと接触させる工程と、イソプロピルアルコールに接触後の半導体基板に不活性ガス雰囲気下で加熱処理を施す工程と、加熱処理後の開口部を埋設するように金属膜を形成する工程と、開口部内にのみ金属膜を残すようにCMP法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とするものである。
本発明の半導体装置の製造方法において、洗浄処理、イソプロピルアルコールとの接触および加熱処理は連続して行うことが好ましい。また、洗浄処理およびイソプロピルアルコールとの接触は同一のチャンバ内で連続して行うことが好ましい。
本発明の半導体装置の製造方法において、洗浄処理は室温〜70℃の範囲内の温度で行うことが好ましい。
また、本発明の半導体装置の製造方法において、加熱処理は150℃〜350℃の範囲内の温度で行うことが好ましい。
本発明の半導体装置の製造方法において、金属膜の形成はメッキ法により行うことができる。また、アッシングは、水素を含む還元性雰囲気下で行うことが好ましい。さらに、金属膜は銅膜とすることができ、金属配線層は銅配線層とすることができる。
本発明の基板処理装置は、基板洗浄部、基板加熱部およびこれらの間で基板を搬送する基板搬送手段を備えた枚葉式の基板処理装置である。本発明において、基板洗浄部は、洗浄チャンバと、この洗浄チャンバ内に設けられた第1の基板支持部と、この第1の基板支持部を回転させる基板支持部回転手段と、第1の基板支持部に支持された基板の上方から薬液を供給する薬液供給手段と、処理済みの薬液を洗浄チャンバから排出する排液手段とを有する。また、基板加熱部は、加熱チャンバと、この加熱チャンバ内に設けられた第2の基板支持部と、この第2の基板支持部に支持された基板を加熱する基板加熱手段と、加熱チャンバ内に不活性ガスを供給する不活性ガス供給手段と、加熱チャンバ内のガスを加熱チャンバから排出する排気手段とを有する。薬液供給手段は、洗浄液を供給する洗浄液供給手段と、純水を供給する純水供給手段と、イソプロピルアルコールを供給するイソプロピルアルコール供給手段とを備える。
本発明の基板処理装置において、洗浄液供給手段は、洗浄液の温度を調整する温度調整手段を有することができる。
また、本発明の基板処理装置において、基板加熱手段は、基板支持部に設けられたヒータとすることができる。
また、本発明の基板処理装置において、基板加熱部は、水素ガス供給手段をさらに有することができる。
本発明の基板処理装置において、排気手段は加熱チャンバに設けられた排気口とすることができる。この場合、基板加熱部は、排気口に吸引管を介して接続された真空ポンプをさらに有することができる。
本発明の半導体装置の製造方法によれば、洗浄処理後の半導体基板を室温のイソプロピルアルコールと接触させるので、層間絶縁膜中の水分をイソプロピルアルコールで置換して除去することができる。したがって、その後の加熱処理工程で層間絶縁膜中にフッ化水素酸が生成するのを防ぐことができる。また、加熱処理によって、フッ素およびIPAを層間絶縁膜中から除去することができるので、メッキ工程で層間絶縁膜中に侵入する水分によってフッ化水素酸が生成するのも防ぐことができる。以上により、フッ化水素酸によって層間絶縁膜が侵されるのを防ぐことができるので、層間絶縁膜中でのボイドの形成を抑制することが可能となる。
また、本発明の基板処理装置によれば、洗浄処理工程とIPAによる基板処理工程とを基板洗浄部で連続して行うことができるので、層間絶縁膜中に取り込まれた水分を効率的且つ速やかにIPAで置換することができる。また、IPAによる基板処理工程終了後、連続して加熱処理を行うことができるので、層間絶縁膜中のフッ素およびIPAを短時間で効率的に除去することができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。尚、MOSトランジスタ、拡散層およびプラグ形成などの通常のLSI製造工程については便宜上割愛し、金属配線の形成工程について説明する。
図1〜図6および図8は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
まず、半導体基板としてのシリコン基板1上に、エッチングストッパ膜としてのSiO膜2、拡散防止膜3、層間絶縁膜4、キャップ膜5およびCMPストッパ膜6を順に形成する(図1)。尚、本発明においては、キャップ膜5とCMPストッパ膜6とを区別して設けずに、これらを同一の材料からなる単層膜として構成してもよい。例えば、キャップ膜5がCMPストッパ膜としても機能する場合には、図1でCMPストッパ膜6を形成する必要はない。
本実施の形態では、層間絶縁膜4として、比誘電率が3.0以下である低誘電率の絶縁膜(Low−k膜)を用いる。このような膜であれば、如何なる方法によって形成された膜であってもよい。例えば、膜中に空孔(ポア)を有するポーラスな絶縁膜であってもよいし、空孔のない絶縁膜であってもよい。さらに、空孔を有する場合の空孔のサイズや空孔の密度などにも特に制限があるものではない。具体的には、SiO系、SiOC系、HSQ(水素化シルセスキオキサン)系、MSQ(メチルシルセスキオキサン)系、ポーラスHSQ系およびポーラスMSQ系などの無機絶縁膜の他に、フッ素を含む有機ポリマー系の絶縁膜なども用いることができる。
また、拡散防止膜3、キャップ膜5およびCMPストッパ膜6もできるだけ低い誘電率の絶縁膜であることが好ましい。但し、低誘電率の絶縁膜であれば、膜質、膜厚および形成方法などに特に制限があるものではない。尚、比較的誘電率の高い材料を用いる場合には、膜の特性を損ねない程度にできるだけ薄く形成することが好ましい。拡散防止膜3、キャップ膜5およびCMPストッパ膜6としては、例えば、SiO系、SiN系、SiC系またはAlO系などの無機絶縁膜などを用いることができる。
CMPストッパ膜6を形成した後は、所定のパターンを有するレジスト膜7を形成する(図1)。具体的には、CMPストッパ膜6の全面にレジスト膜(図示せず)を形成した後、所定のパターンを有するマスクを介してレジスト膜に露光光を照射する。次に、適当な現像液を用いてこのレジスト膜を現像することによって、所定のパターンを有するレジスト膜7を形成することができる。
露光光の種類は、半導体装置のデザイン・ルールに応じて適宜選択することができる。例えば、0.25μm〜0.13μmのデザイン・ルールではKrF(フッ化クリプトン)エキシマレーザ(波長:248nm)が、90nmのデザイン・ルールではArF(フッ化アルゴン)エキシマレーザ(波長:193nm)が、65nm以下のデザイン・ルールではFレーザ(波長:157nm)が、それぞれ露光装置の光源として用いられる。
次に、レジスト膜7をマスクとして、CMPストッパ膜6、キャップ膜5、層間絶縁膜4および拡散防止膜3を順にドライエッチングする。これにより、図2に示すように、SiO膜2に至る開口部8を形成することができる。
上記のドライエッチング工程においては、エッチングガスとしてフッ素を含有するガスを用いる。例えば、オクタフルオロブテン(C)、窒素(N)およびアルゴン(Ar)からなる混合ガスや、テトラフルオロメタン(CF)、ジフルオロメタン(CH)、ネオン(Ne)およびアルゴン(Ar)からなる混合ガスなどを用いることができる。このようなエッチングガスを使用することによって、層間絶縁膜4中にはフッ素(F)が取り込まれる(図2)。
ドライエッチングを終えた後は、不要となったレジスト膜7を除去するためにアッシングを行う。アッシングの際の温度が高いほどレジスト膜7の除去を速く行うことができるが、温度が高すぎると周辺材料へのダメージが大きくなって半導体装置の信頼性低下の原因となる。したがって、半導体基板1の表面温度が室温(25℃程度)〜350℃の範囲内(室温以上で350℃以下の範囲内。以下、同様。)で行うことが好ましい。
アッシングは酸素を用いて行うこともできるが、層間絶縁膜4にダメージを与えないためには、水素を含む還元性雰囲気下でのアッシングが好ましい。
アッシングを終えた後は、レジスト残渣9(図3)を除去するために、半導体基板1の表面に対して洗浄処理を施す。洗浄処理は、具体的には、回転状態にあるシリコン基板1に洗浄液を吹き付けてシリコン基板1を1枚づつ洗浄する枚様方式により行うことができる。また、複数枚のシリコン基板1を洗浄液に浸漬するバッチ方式により行うこともできる。尚、いずれの場合であっても、洗浄液による処理に続いて純水を用いた水洗処理を行うことが好ましい。
洗浄処理に使用する洗浄液は水を含む液体であって、レジスト残渣9を除去することができるとともに、層間絶縁膜4に対して実質的なダメージを与えないものであることを要する。また、洗浄処理時の温度を高くするほど、レジスト残渣9を速く除去することができるが、温度をあまり高くすると層間絶縁膜4に与えるダメージが大きくなるので、半導体基板1の表面温度が室温(25℃程度)〜70℃の範囲内にあるように設定することが好ましい。このような洗浄処理を行うことによって、レジスト残渣9を除去することができる一方で、層間絶縁膜4の内部には水分(HO)が取り込まれる(図4)。
本実施の形態においては、洗浄処理後のシリコン基板1を室温のイソプロピルアルコール(以下、IPAという。)と接触させることによって、図5に示すように、層間絶縁膜4中の水分をIPAで置換することを特徴としている。IPAは表面張力が小さく且つ浸透性が高いので、層間絶縁膜4の内部に入り込んだ水分と容易に置換することが可能である。また、その後の加熱処理によって、IPAを層間絶縁膜4から容易に除去することもできる。具体的には、シリコン基板1をIPAと接触させた後、窒素(N)ガスや、ヘリウム(He)ガスまたはアルゴン(Ar)ガスなどの不活性ガス雰囲気下で加熱処理を施すことによって、層間絶縁膜4中に取り込まれたフッ素とともにIPAを除去することができる(図6)。
ここで、洗浄処理後に加熱処理のみを行うことによっても、層間絶縁膜から水分を除去することは可能である。しかしながら、この場合、フッ素および水分が層間絶縁膜から抜け出す現象とともに、これらが層間絶縁膜中で反応してフッ化水素酸(HF)を生成する現象も起こる。一方、本実施の形態によれば、加熱処理を行う前にIPAとの接触によって層間絶縁膜中の水分を除去してしまうので、加熱処理の際に層間絶縁膜中でフッ素と水が反応してフッ化水素酸を生成することがない。したがって、加熱処理のみによってフッ素および水分を除去する場合に比較して、層間絶縁膜中でのボイドの形成を有効に阻止することが可能である。
加熱処理工程では、温度が高くなるほどフッ素およびIPAを有効に除去することができる。しかし、温度が高すぎると、周辺材料へのダメージを大きくして半導体装置の信頼性を低下させる。したがって、150℃〜350℃の範囲内の温度で加熱処理を行うことが好ましい。また、酸素による酸化反応を防ぐため、加熱処理は、窒素(N)ガスや、アルゴン(Ar)ガスまたはヘリウム(He)ガスなどの不活性ガス雰囲気下で行う。
尚、加熱処理は、水素(H)を添加した不活性ガス雰囲気下で行ってもよい。水素は分子サイズが小さく拡散距離が長いので、層間絶縁膜中を拡散してフッ素および水素を有効に除去することができる。また、水素を添加することによって、加熱処理の温度を低くすることも可能である。添加する水素の濃度は、不活性ガスに対して0.1体積%〜10体積%の範囲内であることが好ましく、1体積%〜4体積%の範囲内であることがより好ましい。
また、ボイドの発生率を低くするには、減圧下で加熱処理を行うことが好ましい。具体的には、1Pa〜100,000Pa(大気圧)の範囲内の圧力下で行うことが好ましく、100Pa〜10,000Paの範囲内の圧力下で行うことがより好ましい。
層間絶縁膜の比誘電率が低くなるほど、また、層間絶縁膜中の空孔率が大きくなるほどボイドの発生率は高くなるので、これらに応じて加熱処理時の温度、圧力および水素添加量を適宜調整することが好ましい。
上記の洗浄処理工程から加熱処理工程までは、図7に示す枚葉式の基板処理装置によって行うことができる。
図7の基板処理装置21は、基板洗浄部22、基板加熱部23およびこれらの間で基板24を搬送可能な基板搬送手段25とを有する。
基板洗浄部22は洗浄チャンバ26を有し、洗浄チャンバ26には基板出入口27が設けられている。基板24は、基板搬送手段25によって基板出入口27から洗浄チャンバ26の内部へ搬入された後、洗浄チャンバ26内に設けられた第1の基板支持部としての基板載置台28上に載置される。
また、基板洗浄部22は、基板載置台28上に載置された基板25の上方から薬液を供給する薬液供給手段41を有している。そして、薬液供給手段41は、洗浄液供給手段29、純水供給手段30およびIPA供給手段31を備えており、各手段を作動させることによって、基板25上に洗浄液、純水およびIPAのいずれかを噴出させることができるように構成されている。さらに、洗浄チャンバ26には排液手段としての排液口32が設けられていて、処理済みの洗浄液、純水およびIPAは、排液口32から排液口32に接続した配管42を通じて洗浄チャンバ26の外部へと排出される。
例えば、アッシングを終えた基板(図3に対応)を、基板搬送手段25によって基板出入口27から洗浄チャンバ26の内部に入れた後、基板載置台28上に載置する。基板載置台28には、基板支持部回転手段としての基板載置台回転手段33が設けられている。洗浄処理工程は、基板載置台回転手段33によって基板載置台28が回転した状態で、洗浄液供給手段29から洗浄液を基板の上に噴出して行う。
ここで、洗浄液供給手段29には、洗浄液の温度を調整可能な温度調整手段34が設けられていることが好ましい。具体的には、温度調整手段34は、室温(25℃)〜70℃の範囲内で洗浄液の温度を調整できる手段であることが好ましい。
次に、洗浄液供給手段29による洗浄液の供給を停止し、代わって純水供給手段30から純水を基板上に噴出する(水洗処理)。この際、基板載置台28は回転したままの状態にしておく。これにより、基板に付着した洗浄液を純水によって洗い流すことができる。
以上の工程によって、洗浄処理工程を終えた後は、純水供給手段30による純水の供給を停止し、代わってIPA供給手段31からIPAを基板上に噴出する。このときも基板載置台28は回転したままの状態にしておく。これにより、基板にIPAを接触させて、層間絶縁膜中の水分をIPAで置換することができる。尚、本実施の形態においては、噴出するIPAの液温を室温(25℃)に維持する手段が設けられていてもよい。所定量のIPAを噴出した後は、IPAの供給を停止することによって、IPAによる基板処理工程を終えることができる。
一方、基板加熱部23は加熱チャンバ35を有し、加熱チャンバ35には基板出入口36が設けられている。基板24は基板搬送手段25によって基板出入口36から加熱チャンバ35の内部へ搬入された後、加熱チャンバ35内に設けられた第2の基板支持部としての基板載置台37上に載置される。また、加熱チャンバ35には基板加熱手段が設けられていて、基板載置台37上に載置された基板24を加熱することができる。例えば、図7に示すように、基板載置台37に基板加熱手段としてのヒータ38を設けることによって、基板載置台37上の基板24を加熱することができる。
また、基板加熱部23は不活性ガス供給手段39を有しており、不活性ガス供給手段39を通じて加熱チャンバ35の内部に不活性ガスを供給することによって、不活性ガス雰囲気下での加熱処理が可能となる。さらに、加熱チャンバ35には排気手段としての排気口40が設けられていて、加熱チャンバ35内のガスは、排気口40から排気口40に接続した配管43を通じて加熱チャンバ35の外部へと排出される。
例えば、IPAによる基板処理工程を終えた基板(図5に対応)を、基板搬送手段25によって基板出入口27から洗浄チャンバ26の外へ取出し、続いて加熱チャンバ35へと搬送する。そして、基板出入口36から基板を加熱チャンバ35内へ入れ、基板載置台37上に載置する。次に、不活性ガス供給手段39から不活性ガスを供給し、加熱チャンバ35内を不活性ガス雰囲気とした後、基板の表面温度が150℃〜350℃の範囲内の適当な温度となるようにヒータ38の温度を調整する。所定時間経過した後、基板搬送手段25によって基板を加熱チャンバ35の外に取り出す。これにより、加熱処理工程を終えることができる。
上記の基板処理装置によれば、洗浄処理工程とIPAによる基板処理工程とを基板洗浄部で連続して行うことができるので、層間絶縁膜中に取り込まれた水分を効率的且つ速やかにIPAで置換することができる。また、IPAによる基板処理工程終了後、連続して加熱処理を行うことができるので、層間絶縁膜中のフッ素およびIPAを短時間で効率的に除去することができる。すなわち、本実施の形態の基板処理装置によれば、基板の洗浄とともに、後工程でLow−k膜中にボイドが形成されるのを防ぐことが可能となる。
尚、減圧下での加熱処理を行うために、図7の加熱処理部23には真空ポンプ(図示せず)が設けられていてもよい。具体的には、配管43を吸引管として用い、これに真空ポンプを接続することができる。さらに、加熱処理部23には、水素ガス供給手段(図示せず)が設けられていてもよい。これにより、水素ガスを含む不活性ガス雰囲気下での加熱処理が可能となる。
加熱処理を終えた後は、開口部8の内面に窒化タンタル(TaN)膜などのバリアメタル膜10を形成してから、銅層11を埋め込むことによって銅配線層12を形成する(図8)。具体的には、スパッタ法によってシード銅としての銅膜(図示せず)を形成した後にメッキ法を用いて開口部8を埋設するように銅層11を形成する。次に、開口部8内にのみ銅層11を残すようにCMP(化学的機械研磨)法を用いて表面を平坦化する。これにより、銅配線層12を形成することができる。
本実施の形態においては、加熱処理によって層間絶縁膜4中のフッ素を除去するので、銅配線層12を形成する際のメッキ工程で層間絶縁膜4中に水分が侵入してもフッ化水素酸が生成することはない。したがって、層間絶縁膜4中にボイドが形成されるのを防ぐことができる。
尚、本実施の形態においては、レジスト膜7をマスクとして、CMPストッパ膜6、キャップ膜5、層間絶縁膜4および拡散防止膜3を順にドライエッチングした後に、レジスト膜7をアッシングによって除去したが、本発明はこれに限られるものではない。例えば、レジスト膜7をマスクとして、CMPストッパ膜6、キャップ膜5および層間絶縁膜4をドライエッチングした後、レジスト膜7をアッシングによって除去してから、CMPストッパ膜6をマスクとして拡散防止膜3をドライエッチングしてもよい。この場合、拡散防止膜3のドライエッチング後に洗浄処理を行い、その後、IPAによる基板処理および加熱処理を行うことによって、層間絶縁膜4中に含まれるフッ素および水分を除去することができる。
本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における基板処理装置の断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。
符号の説明
1 シリコン基板
2 SiO
3 拡散防止膜
4 層間絶縁膜
5 キャップ膜
6 CMPストッパ膜
7 レジスト膜
8 開口部
9 レジスト残渣
10 バリアメタル膜
11 銅層
12 銅配線層
21 基板処理装置
22 基板洗浄部
23 基板加熱部
24 基板
25 基板搬送手段
26 洗浄チャンバ
27,36 基板出入口
28,36 基板載置台
29 洗浄液供給手段
30 純水供給手段
31 IPA供給手段
32 排液口
33 基板載置台回転手段
34 温度調整手段
35 加熱チャンバ
38 ヒータ
39 不活性ガス供給手段
40 排気口
41 薬液供給手段

Claims (10)

  1. 半導体基板の上方に、比誘電率が3.0以下である層間絶縁膜を形成する工程と、
    所定のパターンに加工されたレジスト膜をマスクとし、前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、前記層間絶縁膜に開口部を形成する工程と、
    前記レジスト膜をアッシングにより除去する工程と、
    前記アッシング後の前記半導体基板の表面に水を含む液体で洗浄処理を施す工程と、
    前記洗浄処理後の前記半導体基板を室温のイソプロピルアルコールと接触させる工程と、
    前記イソプロピルアルコールに接触後の前記半導体基板に不活性ガス雰囲気下で加熱処理を施す工程と、
    前記加熱処理後の前記開口部を埋設するように金属膜を形成する工程と、
    前記開口部内にのみ前記金属膜を残すようにCMP法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記洗浄処理、前記イソプロピルアルコールとの接触および前記加熱処理を連続して行う請求項1に記載の半導体装置の製造方法。
  3. 前記洗浄処理および前記イソプロピルアルコールとの接触を同一のチャンバ内で連続して行う請求項1または2に記載の半導体装置の製造方法。
  4. 前記洗浄処理を室温〜70℃の範囲内の温度で行う請求項1〜3のいずれか1に記載の半導体装置の製造方法。
  5. 前記加熱処理を150℃〜350℃の範囲内の温度で行う請求項1〜4のいずれか1に記載の半導体装置の製造方法。
  6. 前記アッシングを水素を含む還元性雰囲気下で行う請求項1〜5のいずれか1に記載の半導体装置の製造方法。
  7. 基板洗浄部、基板加熱部およびこれらの間で基板を搬送する基板搬送手段を備えた枚葉式の基板処理装置であって、
    前記基板洗浄部は、洗浄チャンバと、
    前記洗浄チャンバ内に設けられた第1の基板支持部と、
    前記第1の基板支持部を回転させる基板支持部回転手段と、
    前記第1の基板支持部に支持された前記基板の上方から薬液を供給する薬液供給手段と、
    処理済みの前記薬液を前記洗浄チャンバから排出する排液手段とを有し、
    前記基板加熱部は、加熱チャンバと、
    前記加熱チャンバ内に設けられた第2の基板支持部と、
    前記第2の基板支持部に支持された前記基板を加熱する基板加熱手段と、
    前記加熱チャンバ内に不活性ガスを供給する不活性ガス供給手段と、
    前記加熱チャンバ内のガスを前記加熱チャンバから排出する排気手段とを有し、
    前記薬液供給手段は、洗浄液を供給する洗浄液供給手段と、純水を供給する純水供給手段と、イソプロピルアルコールを供給するイソプロピルアルコール供給手段とを備えることを特徴とする基板処理装置。
  8. 前記洗浄液供給手段は、前記洗浄液の温度を調整する温度調整手段を有する請求項7に記載の基板処理装置。
  9. 前記基板加熱部は、水素ガス供給手段をさらに有する請求項7または8に記載の基板処理装置。
  10. 前記排気手段は前記加熱チャンバに設けられた排気口であり、前記基板加熱部は該排気口に吸引管を介して接続された真空ポンプをさらに有する請求項7〜9のいずれか1に記載の基板処理装置。
JP2004000575A 2004-01-05 2004-01-05 半導体装置の製造方法および基板処理装置 Pending JP2005197366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004000575A JP2005197366A (ja) 2004-01-05 2004-01-05 半導体装置の製造方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004000575A JP2005197366A (ja) 2004-01-05 2004-01-05 半導体装置の製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2005197366A true JP2005197366A (ja) 2005-07-21

Family

ID=34816343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004000575A Pending JP2005197366A (ja) 2004-01-05 2004-01-05 半導体装置の製造方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP2005197366A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243901A (ja) * 2007-03-26 2008-10-09 Interuniv Micro Electronica Centrum Vzw ダメージの入った多孔性誘電体の処理方法
JP2009004575A (ja) * 2007-06-21 2009-01-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JP2015133441A (ja) * 2014-01-15 2015-07-23 株式会社Screenホールディングス 基板処理装置および基板処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243901A (ja) * 2007-03-26 2008-10-09 Interuniv Micro Electronica Centrum Vzw ダメージの入った多孔性誘電体の処理方法
JP2009004575A (ja) * 2007-06-21 2009-01-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
US8524101B2 (en) 2007-06-21 2013-09-03 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device, and storage medium
JP2015133441A (ja) * 2014-01-15 2015-07-23 株式会社Screenホールディングス 基板処理装置および基板処理方法

Similar Documents

Publication Publication Date Title
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
US6797633B2 (en) In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning
US6844266B2 (en) Anisotropic etching of organic-containing insulating layers
JP4778660B2 (ja) 半導体装置の製造方法
US7750479B2 (en) Treatment of plasma damaged layer for critical dimension retention, pore sealing and repair
US6323121B1 (en) Fully dry post-via-etch cleaning method for a damascene process
US6720247B2 (en) Pre-pattern surface modification for low-k dielectrics using A H2 plasma
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US7332449B2 (en) Method for forming dual damascenes with supercritical fluid treatments
JP2005243903A (ja) 半導体装置の製造方法
US6605536B2 (en) Treatment of low-k dielectric films to enable patterning of deep submicron features
US20060073697A1 (en) Method for improving low-K dielectrics by supercritical fluid treatments
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
CN101005024B (zh) 减少多孔介电薄膜清洗期间损伤的处理方法
US20130233489A1 (en) Apparatus for wet etching while forming interconnect trench in insulating film
US7510965B2 (en) Method for fabricating a dual damascene structure
JP2005197366A (ja) 半導体装置の製造方法および基板処理装置
US20020090822A1 (en) Plasma treatment of low-k dielectric films to improve patterning
US6861348B2 (en) Pre-pattern surface modification of low-k dielectrics
JP2005223195A (ja) 層間絶縁膜の形成方法および半導体装置の製造方法
JP2009026866A (ja) 半導体装置及びその製造方法
JP2005197365A (ja) 半導体装置の製造方法
JP2011029662A (ja) 半導体装置
JP2005197367A (ja) 半導体装置の製造方法
JP2005228800A (ja) 半導体装置の製造方法