JP2009004575A - 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 - Google Patents

半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 Download PDF

Info

Publication number
JP2009004575A
JP2009004575A JP2007164170A JP2007164170A JP2009004575A JP 2009004575 A JP2009004575 A JP 2009004575A JP 2007164170 A JP2007164170 A JP 2007164170A JP 2007164170 A JP2007164170 A JP 2007164170A JP 2009004575 A JP2009004575 A JP 2009004575A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007164170A
Other languages
English (en)
Other versions
JP5272336B2 (ja
Inventor
Yuuki Chiba
祐毅 千葉
Shigeru Tawara
慈 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007164170A priority Critical patent/JP5272336B2/ja
Priority to US12/155,746 priority patent/US8524101B2/en
Publication of JP2009004575A publication Critical patent/JP2009004575A/ja
Application granted granted Critical
Publication of JP5272336B2 publication Critical patent/JP5272336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】層間絶縁膜にプラズマエッチングによりビアホール等の接続用ホールを形成するにあたり、接続用ホールの配列密度の大小に係らず均一性の高いエッチングを行うことの可能な半導体装置の製造方法等を提供する。
【解決手段】
本発明に係る半導体装置の製造方法は、基板上の層間絶縁膜１０上にパターンマスク１５を含む上層膜１６を形成し、次いで層間絶縁膜１０の表面が露出した状態で基板に脱水処理用のガスを供給して層間絶縁膜１０から水分を除去し、続いて層間絶縁膜１０をエッチングして、電気的接続部が埋め込まれる接続用ホールを形成する。
【選択図】図２

Description

本発明は、基板表面に成膜された層間絶縁膜をエッチングする技術に関する。
半導体デバイス（半導体装置）の製造工程において、基板である半導体ウエハ（以下、ウエハという。）上に多層配線構造を形成する工程、例えばデュアルダマシン工程においては、層間絶縁膜に上層及び下層の配線を接続するための電気的接続部（ビア）が埋め込まれる接続用ホール（ビアホール）と、上層の配線を埋め込むためのトレンチ（溝部）とからなる凹部を形成し、この凹部に配線金属である銅を埋め込み、その後余剰の配線金属をＣＭＰ（Chemical Mechanical Polishing）により研磨して除去することで１層分の配線回路部分を形成するようにしている。
上述の層間絶縁膜としては比誘電率であるｋ値が２．０〜３．２程度と低いシリコン、酸素、炭素及び水素を含む低誘電率膜（以下、ＳｉＯＣＨ膜という）等が知られており、またこの層間絶縁膜のすぐ上には、上層側に積層される犠牲膜等との密着性を向上させるため、あるいは後工程のＣＭＰにおいて層間絶縁膜を保護するため等の理由から、例えばＳｉＯ２等からなるキャップ膜が成膜される。
一方半導体デバイスである集積回路チップの中には、ケルビンビアホールやケルビンコンタクト等と呼ばれている電気的特性確認用のビアホールを、回路形成領域の外に備えたものがある。このケルビンビアホールは、主として集積回路が形成された後でその電気的抵抗を測定することにより回路全体のビアの特性を評価すること等に用いられるものであるが、これに加えて例えばチップの回路形成領域内におけるビアホールについても問題なく形成されているかといった評価にも適用することができる。
ところで上述のケルビンビアホールは、集積回路を構成する通常のビアホールよりも配列密度が例えば１０分の１以下とかなり小さい（図５のイメージ図参照）。このためキャップ膜のエッチングに引き続いてビアホールを形成しようとすると、ケルビンビアホールにおいてエッチングの抜け性が低下してしまう現象が報告されており（非特許文献１）、このような場合には下層の金属配線までビアホールを到達させることができないおそれがある。そこでこの部分にて十分な抜け性を確保しようとして、例えばエッチング時間を長くすると、通常のビアホールがオーバーエッチングされ、ビアホールが広がったり、下地の金属配線までがエッチングされてしまったりするといった不具合が起こる。
このように、同じ条件でエッチングをおこなっても通常のビアホールとケルビンビアホールとの間で層間絶縁膜の抜け性に差が生じる理由を、発明者らは層間絶縁膜１０１表面付近に存在する水分の濃度差によるものと推定している。以下、図６（ａ）、図６（ｂ）を参照しながらこのような抜け性の差を生じる推定メカニズムについて説明する。
図６（ａ）、図６（ｂ）は、エッチング前及びエッチング途中におけるウエハ表面の半導体デバイス１００の状態を模式的に示した縦断面図である。図中１０１は層間絶縁膜、１０２はキャップ膜、１０３は前記キャップ膜１０２を含む各種の膜が積層された上層膜であり、上層膜１０３の最上段には、通常のビアホール１１１やケルビンビアホール１１０のパターンが形成されたパターンマスクであるフォトレジスト膜１０４が積層されている。
半導体デバイス１００を構成する層間絶縁膜１０１を成すＳｉＯＣＨ膜等のいわゆるＬｏｗ−ｋ材料や、キャップ膜１０２を構成するＳｉＯ２膜、特にＴＥＯＳ（TetraEthyl OrthoSilicate）等の有機液体ソースを原料として成膜したＳｉＯ２膜等は吸湿性が高い。このため例えば共通の真空搬送室に複数のＣＶＤ成膜装置を備えたマルチチャンバシステムにて層間絶縁膜１０１、キャップ膜１０２を連続成膜するような場合であっても、層間絶縁膜１０１やキャップ膜１０２は真空搬送室中に微量に残存する水分を吸収してしまう。また最近では銅配線の埋め込み工程であるデュアルダマシンを効率よく行うために、多層の膜からなるいわゆる多層レジストが検討されており、この場合はキャップ膜１０２上にさらにキャップ膜１０２を含む上層膜１０３を積層していく工程において、ウエハをマルチチャンバから取り出し、大気搬送を行って、大気雰囲気中でスピンコーティング等により塗布膜を成膜する場合があり、このときにも多くの水分がキャップ膜１０２内に吸収されてしまう。また例えばウエハＷの端部においては、層間絶縁膜１０１はキャップ膜１０２で覆われていないため、このような部分が大気に接すると、層間絶縁膜１０１が直接水分を吸収してしまう場合もある。これらの水分は、例えばＨ２Ｏ分子の状態や、また例えば層間絶縁膜１０１を構成するＳｉＯＣＨ膜等のＳｉ原子と結合してＯＨ基の状態でキャップ膜１０２や層間絶縁膜１０１内に蓄えられると考えられるが、以下の説明ではこれらＨ２Ｏ分子やＯＨ基を総合して「水分」と呼ぶ。
このように層間絶縁膜１０１やキャップ膜１０２に水分が吸収される要因がプロセス中あるいはプロセス間に存在することにより、層間絶縁膜１０１にビアホールを形成する際にキャップ膜１０２のエッチングを行って層間絶縁膜の表面を露出させると、層間絶縁膜１０１中の水分が、真空雰囲気へと飛び出そうとビアホール１１０、１１１へと集まってくる（図６（ｂ）参照）。この現象は、層間絶縁膜１０１に直接吸収された水分やキャップ膜１０２中の水分が層間絶縁膜１０１側に拡散して、キャップ膜１０２と層間絶縁膜１０１との界面付近に水分が集まった状態となっていることに起因していると考えられる（図６（ａ）参照）。
このとき通常のビアホールにおいては、ビアホールの配列密度が高いので、水分は多数のビアホール１１１を介して真空雰囲気へと飛び出すことができるのに対して、ケルビンビアホール１１０においては、近傍に他のケルビンビアホール１１０が存在しないため、その周辺の水分が一斉に１つのケルビンビアホール１１０へと集まってきてしまう。
このような理由により、ケルビンビアホール１１０にある層間絶縁膜１０１表面付近の水分濃度は、通常のビアホール１１１のそれよりもはるかに高くなり、この多量の水分がエッチャント（活性種）と反応してエッチャントを死活させ、エッチングの進行を阻害する結果、ケルビンビアホール１１０にて層間絶縁膜１０１の抜け性が低下する現象が引き起こされてしまうものと考えられる。ここで、エッチャントはＨ２Ｏ分子により死活するとも考えられるが、本発明者はエッチャントが死活する原因として以下のようなメカニズムを考えている。層間絶縁膜１０１中のＨ２Ｏ分子はビアホールへ向けて集まってくるが、このときビアホールの下方の層間絶縁膜１０１はエッチング等の際にプラズマに晒されて例えばＳｉＯＣＨ膜の結合が切断され、Ｓｉ原子には未結合手が多数存在する状態となっている。このような状態となっているところにＨ２Ｏ分子が集まってくると、Ｈ２Ｏ分子とＳｉ原子の未結合手とが結合して多数のＯＨ基が形成される。こうして形成されたＯＨ基がエッチャントを死活させる大きな要因となっているものと予測される。
ここで非特許文献１にはＳｉＯＣＨ膜を成膜後、大気中に１日放置した場合と、１ヶ月放置した場合とについてＳｉＯＣＨ膜のエッチング速度を比較した結果が報告されている。この報告によれば、１日放置した場合と比較して、１ヶ月放置したＳｉＯＣＨ膜はエッチング速度が遅く、ビアホールの抜け性も悪化した。当該報告では、こうした抜け性悪化の原因は、放置期間中にＳｉＯＣＨ膜に吸収された水分量の違いによるものであるとの考察がされており、これらの実験結果やその考察は、既述したケルビンビアホールの抜け性低下の要因が層間絶縁膜１０１中の水分の影響によるものであるとする既述の推定メカニズムを裏付けている。
Momonoi, Y., Yonekura, K. and Izawa, M., "Investigation of reduction in etch rate of isolated holes in SiOCH" in Proc. Dry Process International Symposium 2-03, pp.7-8
本発明はこのような事情に基づいて行われたものであり、その目的は層間絶縁膜にプラズマエッチングによりビアホール等の接続用ホールを形成するにあたり、接続用ホールの配列密度の大小に係らず均一性の高いエッチングを行うことの可能な半導体装置の製造方法、この製造方法を記憶した記憶媒体及び半導体装置の製造装置を提供することにある。
本発明に係わる半導体装置の製造方法は、基板上の層間絶縁膜の上にパターンマスクを含む上層膜を形成する工程と、
次に前記層間絶縁膜の表面が露出した状態で前記基板に脱水処理用のガスを供給して層間絶縁膜から水分を除去する工程と、
その後前記層間絶縁膜をエッチングして、電気的接続部が埋め込まれる接続用ホールを形成する工程と、を含むことを特徴とする。
ここで前記上層膜は、前記層間絶縁膜の表面に成膜され、その上側の膜との密着性を向上させるための、または後工程の研磨工程における保護のためのキャップ膜を含み、前記層間絶縁膜の表面が露出した状態は、前記キャップ膜にホールを開けた状態である場合が好適である。また前記キャップ膜は、吸湿性の高い膜である場合や、金属アルコキシドを含む有機液体ソースの蒸気を原料として成膜されたシリコン酸化膜である場合が好適であり、更に前記上層膜が、エッチング時に犠牲となる犠牲膜を含んでいてもよい。
この他、上層膜を形成する工程は、エッチング時に犠牲膜となる塗布膜を大気雰囲気中で前記キャップ膜の表面に成膜する工程を含んでいることが好ましく、また前記層間絶縁膜は、シリコン、酸素、炭素及び水素を含む低誘電率膜であるとよい。また前記接続用ホールは、集積回路の一部をなす電気的接続部を評価するための電気的接続部が埋め込まれるホールを含むことが好ましく、前記脱水処理用のガスにはジピバロイルメタンガスを用いる場合が好適であり、この場合には前記層間絶縁膜から水分を除去する工程は、当該層間絶縁膜の表面が露出した基板を例えば５０℃以上３００℃以下の反内の温度に加熱しながら行うとよい。
次に、本発明に係る半導体装置の製造装置は、処理容器の下部に設けられた載置台と、
前記処理容器内にエッチングガスを供給するための第１のガス供給手段と、
前記処理容器内に脱水処理用のガスを供給するための第２のガス供給手段と、
前記エッチングガスをプラズマ化するためのプラズマ発生手段と、
前記処理容器内を真空排気するための手段と、
層間絶縁膜の上にパターンマスクを含む上層膜の形成された基板に対して、プラズマ化されたエッチングガスによりプラズマエッチングを行い、前記上層膜にホールを開けて前記層間絶縁膜を露出させるステップと、次に前記基板に脱水処理用のガスを供給して層間絶縁膜から水分を除去するステップと、その後前記層間絶縁膜をプラズマエッチングして、電気的接続部が埋め込まれる接続用ホールを形成するステップと、を実行するように各手段を制御する制御手段と、を備えたことを特徴とする。
ここで前記上層膜は、前記層間絶縁膜の表面に成膜され、その上側の膜との密着性を向上させるための、または後工程の研磨工程における保護のためのキャップ膜を含み、前記層間絶縁膜の表面を露出させるステップは、前記キャップ膜にホールを開けるステップを含むことが好ましい。また、前記脱水処理用のガスには、ジピバロイルメタンガスを用い、前記載置台上に載置された基板を加熱するための加熱手段を更に備え、前記制御手段は、前記層間絶縁膜から水分を除去するステップを、当該層間絶縁膜の表面が露出した状態の前記基板を例えば５０℃以上３００℃以下の温度に加熱しながら実行するとよい。
続いて、本発明に係る記憶媒体は、半導体装置の製造装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、前記プログラムは既述の半導体装置の製造方法を実行するためにステップが組まれていることを特徴とする。
本発明によれば、基板上の層間絶縁膜の上にパターンマスクを含む上層膜を形成した後、この層間絶縁膜を露出させた状態で基板に脱水処理用のガスを供給しているので、層間絶縁膜内に存在する水分が除去される。この結果、エッチング時にエッチャントが水分と反応して死活してしまうことによる層間絶縁膜のエッチングの抜け性低下を防止できる。特に、水分による抜け性の低下は、接続用ホール（ビアホール）の配列密度の小さな領域に形成された、いわゆるケルビンビアホールにて顕著となる。そこでこのケルビンビアホールに存在する水分を通常のビアホールに存在する水分と共に除去することにより、いずれのビアホールにも水分が殆どない状態となるため、エッチング速度が均一になり、基板の面内で均一なビアホールを形成することができる。
以下、本発明の実施の形態に用いられるエッチング装置５１の一例について、図１を参照しながら説明する。エッチング装置５１は、真空チャンバからなる処理容器２１と、この処理容器２１内の底面中央に配設された載置台３０と、処理容器２１の上面部に設けられた上部電極４０と、を備えている。処理容器２１は、表面にレジストパターンの形成されたウエハＷに対するプラズマエッチング処理を実行する処理空間である。処理容器２１は、その底面に排気口２２を備え、排気口２２は排気管２４を介して真空ポンプ等を含む排気装置２３に接続されている。処理容器２１の壁面には、外部の搬送手段により搬送されるウエハＷを処理容器２１内に搬入出するための搬送口２５が設けられており、この搬送口２５はゲートバルブ２６によって開閉可能となっている。また、処理容器２１は、接地されている。
載置台３０は、下部電極３１とこの下部電極３１を下方から支持する支持体３２とから構成され、絶縁部材３３を介して処理容器２１の底面に固定されている。載置台３０の上部には、静電チャック３４が設けられており、この静電チャック３４に接続された高圧直流電源３５より電圧を印加することにより、ウエハＷを載置台３０上に静電吸着することができる。
載置台３０の内部には、予め決めた温度に温調された冷媒を通流させるための冷媒流路３６が形成されており、載置台３０上のウエハＷ温度を所望の温度に冷却することができる。また載置台３０の内部には、ウエハＷの裏面に、Ｈｅ（ヘリウム）ガス等の熱伝導性のバックサイドガスを供給するためのガス流路３７が形成されており、このガス流路３７は載置台３０（静電チャック３４）表面に複数開口するガス供給孔３７１と連通している。
下部電極３１は、例えば周波数が１３．５６ＭＨｚの高周波電源３１１と整合器３１２を介して接続されており、ウエハＷに高周波のバイアス電力を印加することにより後述する上部電極４０にて発生したプラズマ中のイオンをウエハＷ表面に引き込む役割を果たす。また下部電極３１は、ハイパスフィルタ（ＨＰＦ）３０１を介して接地されている。
下部電極３１の外周縁部には、既述の静電チャック３４を囲むようにフォーカスリング３８が配置されている。フォーカスリング３８は、処理容器２１内に発生させたプラズマを載置台３０上のウエハＷ表面に集束させる役割を果たす。
上部電極４０は中空な円板状に形成されており、その下面には処理容器２１内へ後述のエッチングガス等を分散供給するための多数のガス供給孔４１が例えば均等に配置されてガスシャワーヘッドを構成している。また、上部電極４０の上面中央部はガス供給管４２に接続され、このガス供給管４２は絶縁部材２７を介して処理容器２１の上面中央部を貫通している。このガス供給管４２は上流側にて複数本に分岐し、分岐したガス供給管４２は夫々ガス供給源４３ａ〜４３ｄに接続されている。ガス供給源４３ａ〜４３ｄには、ウエハＷ上に積層された各種の膜をエッチングするための各種エッチングガス（ＣＦ４、ＣＯ、ＣＯ２）及びエッチングガスの濃度を調整するためのアルゴン（Ａｒ）ガス等が貯蔵されている。ここで図１中の４４は、例えばバルブとマスフローコントローラとにより構成され、処理容器２１への各ガスの供給量を制御するための流量制御部である。以上に説明したガス供給管４２、ガス供給源４３ａ〜４３ｄ及び流量制御部４４は、第１のガス供給手段を構成している。
また上部電極４０は、例えば下部電極３１側の高周波電源３１１よりも周波数の高い例えば６０ＭＨｚの高周波の高周波電源４０１と整合器４０２を介して接続されており、ガス供給管４２より供給されたエッチングガスをプラズマ化する役割を果たす。また上部電極４０はローパスフィルタ（ＬＰＦ）４５を介して接地されている。以上に述べた上部電極４０と下部電極３１とは、プラズマ発生手段を構成している。
エッチング装置５１は、例えばコンピュータからなる制御部２０を備えている。制御部２０は、例えば図示しないＣＰＵとプログラムとを備えたコンピュータからなり、プログラムには当該エッチング装置５１の作用、つまり、エッチングする膜の種類に応じたエッチングガスを供給し、このガスをプラズマ化してエッチングを行う動作や、後述する、エッチング中のウエハＷ表面を脱水処理する動作等に係る制御についてのステップ（命令）群が組まれている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の図示しない記憶媒体に格納され、そこからコンピュータにインストールされる。
更に本実施の形態に係るエッチング装置５１は、背景技術にて説明した層間絶縁膜１０１に含まれる水分の影響によるエッチングの抜け性の低下を防止するための機能を備えている。以下、当該機能にかかわる装置構成について説明する。
エッチングの抜け性低下を防止する機能に関しエッチング装置５１は、エッチング中のウエハＷ表面に脱水処理用のガスであるＤＰＭ（ジピバロイルメタン）の蒸気を供給する第２のガス供給手段を備えている。第２のガス供給手段は、既述のガス供給管４２と、このガス供給管４２の分岐配管の一つに接続されたＤＰＭ供給部４６と、当該分岐管に介設された流量制御部４４とから構成されており、ＤＰＭ供給部４６内の貯留部には液体ソースであるＤＰＭが貯留されている。ＤＰＭ供給部４６は例えば図示しない気化器を備えており、貯留部内のＤＰＭを気化させ、その気化したガスを処理容器２１へと供給するように構成されている。
また、載置台３０の例えば静電チャック３４内には、例えば抵抗発熱体より構成される加熱手段３４１を備えており、不図示の温度コントローラにより載置台３０上のウエハＷを所定の温度まで加熱することができるようになっている。
以下、上述の実施の形態に係るエッチング装置５１を用いてウエハＷ上に多層配線を形成する一連の工程の一部について図２、図３を参照しながら説明する。図２、図３は半導体装置の製造プロセスにおいて、半導体装置が段階的に製造されていく様子を示した断面図である。以下の説明においては、下地である層間絶縁膜９１、銅配線９２、下層配線用のキャップ膜９３及び銅配線からの銅イオンの拡散を防止するためのバリア膜９４が既にウエハＷ上に形成されており、その上に次の層の配線を形成する工程について説明する。
まず、エッチング装置５１のゲートバルブ２６を開き、搬送口２５を介して外部の搬送手段によりウエハＷを処理容器２１内に搬入して載置台３０上に載置する。このときウエハＷには、図２（ａ）に示すように下地９１〜９４の上に、当該エッチング装置５１によりビアホール等を形成される層間絶縁膜１０、この層間絶縁膜１０と上層との密着性向上や後段のＣＭＰ工程における層間絶縁膜１０保護のためのキャップ膜１１、レジストのエッチング耐性向上のためのボトムフォトレジスト膜１２、ボトムフォトレジスト膜１２をエッチングする際にマスクとなる酸化膜１３、フォトレジスト露光時の解像度向上のための反射防止膜１４及びビアホールに対応するパターンを形成されたフォトレジスト膜１５が下層からこの順に積層されている。
これらの各種の膜１０〜１５のうち、層間絶縁膜１０は例えばアルキルシランガス［Ｓｉ（ＣnＨ2n+1）mＨ4-m］を含む有機液体ソースの蒸気と酸素ガスとを用いてプラズマＣＶＤによって形成されたＳｉＯＣＨ膜であり、キャップ膜１１や酸化膜１３は例えばＴＥＯＳ等の金属アルコキシドを含む有機液体ソースの蒸気と酸素ガスとを用いたプラズマＣＶＤによって形成されたＳｉＯ２膜である。またボトムフォトレジスト膜１２や反射防止膜１４、フォトレジスト膜１５は、大気雰囲気中にて例えばスピンコーティング法により各種の膜原料を塗布することにより成膜されている。またこれらのうち、キャップ膜１１、ボトムフォトレジスト膜１２、酸化膜１３、反射防止膜１４及びフォトレジスト膜１５の５種類の膜は層間絶縁膜１０の上層膜１６を構成し、キャップ膜１１を除く４種類の膜１２〜１５はエッチング時の犠牲膜となる。
このような多層構造の形成されたウエハＷを載置台３０上に載置して、搬送手段を処理容器２１の外へ退避させた後、ゲートバルブ２６を閉じ、まず反射防止膜１４及び酸化膜１３のエッチングを行うため、排気装置２３を稼動させて処理容器２１内を例えば６．７〜１３．３Ｐａ（５０〜１００ｍＴｏｒｒ）の範囲の例えば１０Ｐａ（７５ｍＴｏｒｒ）まで真空引きする。そして、処理容器２１内の圧力をこの状態に保ったままガス供給源４３ｄよりＡｒガスを供給すると共に、ＣＦ４ガスを例えば１００〜３００ｓｃｃｍの範囲の流量で供給し、上部電極４０、下部電極３１に例えば５００〜１０００Ｗの範囲の高周波電力、例えば７５０Ｗの高周波電力を印加して、供給したガスをプラズマ化し、フォトレジスト膜１５のパターンに対応させて反射防止膜１４、酸化膜１３をエッチングする。
所定時間経過後、高周波電力の印加及びガスの供給を停止して処理容器２１内を排気し、ボトムフォトレジスト膜１２のエッチングを行う工程に移る。この工程においては、排気装置２３の排気量を調整し処理容器２１を例えば１．３〜４．０Ｐａ（１０〜３０ｍＴｏｒｒ）の範囲内の例えば２．７Ｐａ（２０ｍＴｏｒｒ）まで減圧し、ガス供給源４３ｂ、４３ｃよりＣＯガスを例えば５０〜１００ｓｃｃｍの流量、ＣＯ２ガスを例えば１００〜３００ｓｃｃｍの流量で夫々供給し、上部、下部電極３１、４０に先の工程と同様の高周波電力を印加して、これらのガスをプラズマ化しボトムフォトレジスト膜１２をエッチングする。
次いで、高周波電力の印加、ガスの供給を停止して処理容器２１内を排気し、キャップ膜１１のエッチングに移る。当該工程では、再び処理容器２１内の圧力、エッチングガス（ＣＦ４、Ａｒ）の供給量及び上部、下部電極３１、４０に印加する高周波電力を酸化膜１３、反射防止膜１４のエッチング工程と同じ条件に戻し、キャップ膜１１のエッチングを行う。また、これらの処理の間にフォトレジスト膜１５、反射防止膜１４、酸化膜１３が除去され、図２（ｂ）に示すように最上部にはボトムフォトレジスト１２が残っている状態になっている。
このようにして所定時間エッチングを行い、キャップ膜１１にホールが開けられると図２（ｂ）に示すように層間絶縁膜１０が露出した状態となる。このとき層間絶縁膜１０の表面付近では、背景技術にて図６（ｂ）を用いて説明したように、キャップ膜１０２を除去したことにより層間絶縁膜１０１中の水分がビアホール１１０、１１１から処理容器２１内へ飛び出そうとして、この領域に集まった状態となっており、特にケルビンビアホール１１０において水分濃度が高くなっている。ここで、図６（ｂ）の層間絶縁膜１０１、キャップ膜１０２及び上層膜１０３は、図２（ｂ）の層間絶縁膜１０、キャップ膜１１及び上層膜１６に夫々対応している。
このように、水分濃度が高い状態のまま層間絶縁膜１０のエッチングを続けてしまうと、エッチングガスが水分との反応によって消費されてしまい層間絶縁膜１０の抜け性が悪くなってしまう。そこでこのような不具合を防止するため、本実施の形態に係るエッチング装置５１では、キャップ膜１１にホールを開けて層間絶縁膜１０を露出した後、層間絶縁膜１０のエッチングを開始する前に、処理容器２１内に脱水処理用のＤＰＭガスを供給し、露出した層間絶縁膜１０から水分を除去するようにしている。
この脱水処理について説明すると、エッチングを開始して所定時間が経過し、キャップ膜１１にホールが形成されて層間絶縁膜１０の露出した状態となったら、高周波電力の印加及びガスの供給を停止して処理容器２１内を排気し、排気管２４下流の不図示のメインバルブを閉止する。次いで、冷媒流路３６からの冷媒の供給を停止して加熱手段３４１を作動させ、載置台３０上のウエハＷを例えば５０℃〜３００℃の温度範囲の例えば１５０℃まで加熱する。そして処理容器２１内にＤＰＭ供給部４６からＤＰＭガスを例えば処理容器２１内の圧力が２６６Ｐａ（２Ｔｏｒｒ）になるように供給する。
処理容器２１内に供給されたＤＰＭは、図２（ｃ）に示すようにエッチングにより開けられたホールを介して層間絶縁膜１０の表面に到達する。ＤＰＭはプロトン（Ｈ＋）を放出しやすいため、例えば層間絶縁膜１０内に存在するＯＨ基と結合してＨ２Ｏとして層間絶縁膜１０外へ放出することにより層間絶縁膜１０表面の脱水を促進する。この結果、ＤＰＭによる脱水処理を行った後は、図４にモデル的に示すように水分の多いケルビンビアホール１１０についてもエッチャントが水分によって死活することによるエッチングの抜け性の低下を十分抑えることができる程度に、即ちケルビンビアホール１１０と水分の少ない通常のビアホール１１１との間でエッチング速度が揃う程度まで層間絶縁膜１０表面の水分を除去することが可能となると考えられる。
このようにして処理容器２１内にＤＰＭガスを封入し、その状態で例えば数秒〜数十秒程度の時間が経過した後、既述のメインバルブを開放して処理容器２１内を排気し、加熱手段３４１による加熱を停止すると共に冷媒流路３６への冷媒供給を再開する。そして例えばキャップ膜１１のエッチングと同条件にて層間絶縁膜１０のエッチングを行い、図３（ａ）に示すように層間絶縁膜１０にビアホール１７を形成する。
以上に説明した工程を経てビアホール１７を形成した後、当該処理容器２１内にてアッシングを行う。このアッシング工程は、例えば酸素ガスを処理容器２１内に供給すると共に上部電極４０に高周波電力を印加してプラズマを発生させ、そのプラズマによりボトムフォトレジスト膜１２が灰化除去される。その後、層間絶縁膜１０にトレンチを形成するため処理容器２１からウエハＷを搬出して塗布装置に搬送し、レジストパターンを形成する。しかる後、このウエハＷを処理容器２１内に搬入し、レジストパターンを利用して層間絶縁膜１０にトレンチを形成する。
こうして図３（ｂ）に示すように、層間絶縁膜１０にビアホール１７、トレンチ１８が形成されたら、例えばＣＶＤ等によりこれらビアホール１７、トレンチ１８に銅を埋め込んだ後、ＣＭＰを行って図３（ｃ）に示すように１層分の配線構造（銅配線１９）が形成される。そしてこの銅配線１９のうち、ビアホール１７に埋め込まれた部分が下地側の銅配線９２との電気的接続部として機能する。
以上に説明した実施の形態によれば以下の効果がある。ウエハＷ上の層間絶縁膜１０の上にパターンマスク（フォトレジスト１５）を含む上層膜１６を形成した後、上層膜１６をエッチングして層間絶縁膜１０を露出させた状態でウエハＷに脱水処理用のＤＰＭガスを供給しているので、層間絶縁膜１０内に存在する水分が除去される。この結果、エッチング時にエッチャントが水分と反応して死活してしまうことによる層間絶縁膜１０のエッチングの抜け性低下を防止できる。
特に、水分による抜け性の低下は、周囲に他のビアホールのない、ケルビンビアホールにて顕著となる。そこでこのケルビンビアホール１１０に存在する水分を通常のビアホール１１１に存在する水分と共に除去することにより、いずれのビアホール１１０、１１１にも水分が殆どない状態となるため、面内におけるエッチング速度の均一性が高く、この結果集積回路領域の通常のビアホール１１１及びケルビンビアホール１１０のいずれについても良好に形成することができる。
ここで上述の実施の形態においては、脱水処理用のガスとしてＤＰＭを例示したが、脱水処理用のガスの種類はこれに限定されるものではない。例えばＴＭＤＳ（Tetramethyldisilazane）等のシラザン系のガス等についても層間絶縁膜１０の脱水処理用のガスとして利用することができる。また、脱水処理の対象となる層間絶縁膜１０もＳｉＯＣＨ膜等のＬｏｗ−ｋ膜に限定されるものではなく、ＳｉＯ２膜やＳｉＯＦ膜等であってもよい。このような場合等には、上層膜１６中にキャップ膜１１を含まない場合も考えられるが、上層膜１６にビアホール形成のためのパターンを形成して層間絶縁膜１０の表面が露出した後に層間絶縁膜１０の脱水処理を行うことにより上述の実施の形態と同様の効果を得ることができる。例えばＣＶＤ等によりＳｉＯ２膜を形成した後、その上に上層膜１６を形成する工程において、ＳｉＯ２膜が大気雰囲気に晒されて水分を吸収した状態のところに上層膜１６を形成していくと、層間絶縁膜１０の表面では図６（ａ）、図６（ｂ）に示したものと同様の現象が発生すると考えられるからである。
なお、本発明は、層間絶縁膜１０の上にフォトレジスト膜１５のパターンマスクを直接形成し、この状態で処理容器２１内にウエハＷを搬入し、この処理容器２１内で脱水処理用のガスの供給、層間絶縁膜のエッチングを順次行う場合も含まれる。即ち、処理容器２１内にウエハＷが搬入されたときには、既に前工程でパターンマスクが形成されていて、層間絶縁膜１０の表面が露出している状態である場合にも本発明は含まれる。また、実施の形態中に示したケルビンビアホール１１０は、電気的特性確認のために設けられたものに限られず、配列密度の小さい領域に形成されているビアホールであってもよい。
また、実施の形態ではコスト低減等の観点から気密な処理容器２１内に所定量のＤＰＭガスを供給する例について説明したが、脱水処理用のガスの供給方法はこの例に限られるものではない。例えば排気装置２３を稼動させて処理容器２１内を排気しながら脱水処理用のガスを処理容器２１内に連続供給する構成としてもよい。
[実験１]
ＤＰＭの脱水処理能力及び加熱温度の影響を確認するため、表面にＳｉＯＣＨ膜を形成したウエハＷにエッチング処理及びアッシング処理を行うことでＳｉＯＣＨ膜表面にＯＨ基を形成し、層間絶縁膜１０が水分を吸収した場合と同様の状態にした後、ＤＰＭガスによる脱水処理を行った。このウエハＷの温度を１５０℃、２００℃、２５０℃の温度に保った状態で容器内の圧力が２６６Ｐａ（２Ｔｏｒｒ）になるようＤＰＭガスを満たした処理容器内に１５０秒間載置した。処理後は、ウエハＷ上に純水を滴下して水の接触角を計測し、また昇温脱離ガス分析法（TDS, Thermal Desorption Spectroscopy）によりウエハＷに残存する水分量を計測した。
（実施例１）
１５０℃に加熱したウエハＷをＤＰＭガスで処理した。
（実施例２）
２００℃に加熱したウエハＷをＤＰＭガスで処理した。
（実施例３）
２５０℃に加熱したウエハＷをＤＰＭガスで処理した。
（比較例１）
ウエハＷに対してエッチング、アッシングのみを行い、ＤＰＭガスによる処理は行わなかった。
実験結果を表１に示す。接触角は、ウエハＷと液滴との接触面の端部における液滴の接線の角度であり、その値が大きいほどウエハＷ表面の疎水性が高い状態にあり、水分を吸収していない状態となっている。またＨ２Ｏ脱離ガス量は、ＴＤＳ法による分析の結果を示している。ＴＤＳ法においては、対象のウエハＷを５０〜３００℃の温度範囲で所定の速度で昇温し、各温度においてウエハＷ表面から脱離したガスを質量分析器にて分析し、水分に相当するピークの指示値を上記温度範囲について積分した結果であり、その値が小さい程ウエハＷ表面の水分量は少ないことを意味する。

（表１）
Figure 2009004575
表１に示した結果によれば、（実施例１）〜（実施例３）のいずれについても（比較例１）と比較して接触角の値が大きく、Ｈ２Ｏ脱離ガス量が小さくなっている。この結果からＤＰＭ処理によりウエハＷ表面を脱水処理できることが確認できた。また、（実施例１）〜（実施例３）の中では、ウエハＷ温度を１５０℃に加熱した（実施例１）の結果において接触角、Ｈ２Ｏ脱離ガス量のいずれについても最も良い結果が得られた。またウエハＷを１００℃に加熱して同様のＤＰＭガス処理を行った追加実験でも、ＤＰＭ処理なしの（比較例１）の場合に比べて接触角、Ｈ２Ｏ脱離ガス量の改善を確認している。
ケルビンビアホール１１０の抜け性の悪さは、層間絶縁膜１０中の水分が要因であることは既に背景にて述べた通りである。従って脱水処理用のガスとして代表したＤＰＭガスにより層間絶縁膜１０中の水分が除去されてから、本発明のように層間絶縁膜１０の表面が露出した状態で脱水処理し、その後エッチングすることによりケルビンビアホール１１０であってもエッチングの抜け性低下を抑えられることは明白である。
実施の形態に係るエッチング装置の縦断面図である。 実施の形態に係る半導体装置の製造プロセスの説明図である。 上記半導体装置の製造プロセスの第２の説明図である。 脱水処理を行った後の層間絶縁膜の状態を模式的に表した説明図である。 通常のビアホール及びケルビンビアホールの配列密度の違いを表したイメージ図である。 従来の半導体装置の製造プロセスにおける層間絶縁膜の状態を模式的に表した説明図である。
符号の説明
Ｗ ウエハ
１０ 層間絶縁膜
１１ キャップ膜
１２ ボトムフォトレジスト膜
１３ 酸化膜
１４ 反射防止膜
１５ フォトレジスト膜
１６ 上層膜
１７ ビアホール
１８ トレンチ
１９ 銅配線
２０ 制御部
２１ 処理容器
２２ 排気口
２３ 排気装置
２４ 排気管
２５ 搬送口
２６ ゲートバルブ
２７ 絶縁部材
３０ 載置台
３１ 下部電極
３１１ 高周波電源
３２ 支持体
３３ 絶縁部材
３４ 静電チャック
３４１ 加熱手段
３５ 高圧直流電源
３６ 冷媒流路
３７ ガス流路
３７１ ガス供給孔
３８ フォーカスリング
４０ 上部電極
４０１ 高周波電源
４１ ガス供給孔
４２ ガス供給管
４３ａ〜４３ｄ
ガス供給源
４４ 流量制御部
４６ ＤＰＭ供給部
５１ エッチング装置
１１０ ケルビンビアホール
１１１ 通常のビアホール

Claims (17)

  1. 基板上の層間絶縁膜の上にパターンマスクを含む上層膜を形成する工程と、
    次に前記層間絶縁膜の表面が露出した状態で前記基板に脱水処理用のガスを供給して層間絶縁膜から水分を除去する工程と、
    その後前記層間絶縁膜をエッチングして、電気的接続部が埋め込まれる接続用ホールを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記上層膜は、前記層間絶縁膜の表面に成膜され、その上側の膜との密着性を向上させるための、または後工程の研磨工程における保護のためのキャップ膜を含み、
    前記層間絶縁膜の表面が露出した状態は、前記キャップ膜にホールを開けた状態であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記キャップ膜は、吸湿性の高い膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記キャップ膜は、金属アルコキシドを含む有機液体ソースの蒸気を原料として成膜されたシリコン酸化膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記上層膜は、エッチング時に犠牲となる犠牲膜を含むことを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置の製造方法。
  6. 上層膜を形成する工程は、エッチング時に犠牲膜となる塗布膜を大気雰囲気中で前記キャップ膜の表面に成膜する工程を含むことを特徴とする請求項２、３または４のいずれか一つに記載の半導体装置の製造方法。
  7. 前記層間絶縁膜は、シリコン、酸素、炭素及び水素を含む低誘電率膜であることを特徴とする請求項１ないし６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記接続用ホールは、集積回路の一部をなす電気的接続部を評価するための電気的接続部が埋め込まれるホールを含むことを特徴とする請求項１ないし７のいずれか一つに記載の半導体装置の製造方法。
  9. 前記脱水処理用のガスは、ジピバロイルメタンガスであることを特徴とする請求項１ないし８のいずれか一つに記載の半導体装置の製造方法。
  10. 前記層間絶縁膜から水分を除去する工程は、当該層間絶縁膜の表面が露出した基板を加熱しながら行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記層間絶縁膜が露出した基板を加熱する温度は、５０℃以上３００℃以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 処理容器の下部に設けられた載置台と、
    前記処理容器内にエッチングガスを供給するための第１のガス供給手段と、
    前記処理容器内に脱水処理用のガスを供給するための第２のガス供給手段と、
    前記エッチングガスをプラズマ化するためのプラズマ発生手段と、
    前記処理容器内を真空排気するための手段と、
    層間絶縁膜の上にパターンマスクを含む上層膜の形成された基板に対して、プラズマ化されたエッチングガスによりプラズマエッチングを行い、前記上層膜にホールを開けて前記層間絶縁膜を露出させるステップと、次に前記基板に脱水処理用のガスを供給して層間絶縁膜から水分を除去するステップと、その後前記層間絶縁膜をプラズマエッチングして、電気的接続部が埋め込まれる接続用ホールを形成するステップと、を実行するように各手段を制御する制御手段と、を備えたことを特徴とする半導体装置の製造装置。
  13. 前記上層膜は、前記層間絶縁膜の表面に成膜され、その上側の膜との密着性を向上させるための、または後工程の研磨工程における保護のためのキャップ膜を含み、
    前記層間絶縁膜の表面を露出させるステップは、前記キャップ膜にホールを開けるステップを含むことを特徴とする請求項１２に記載の半導体装置の製造装置。
  14. 前記脱水処理用のガスは、ジピバロイルメタンガスであることを特徴とする請求項１２または１３に記載の半導体装置の製造装置。
  15. 前記載置台上に載置された基板を加熱するための加熱手段を更に備え、前記制御手段は、前記層間絶縁膜から水分を除去するステップを、当該層間絶縁膜の表面が露出した状態の前記基板を加熱しながら実行するように前記加熱手段を制御することを特徴とする請求項１４に記載の半導体装置の製造装置。
  16. 前記制御手段は、前記層間絶縁膜が露出した状態の前記基板を５０℃以上３００℃以下の温度範囲で加熱するように前記加熱手段を制御することを特徴とする請求項１５に記載の半導体装置の製造装置。
  17. 半導体装置の製造装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、
    前記プログラムは請求項１ないし１１のいずれか一つに記載された半導体装置の製造方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2007164170A 2007-06-21 2007-06-21 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置 Expired - Fee Related JP5272336B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007164170A JP5272336B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
US12/155,746 US8524101B2 (en) 2007-06-21 2008-06-09 Method and apparatus for manufacturing semiconductor device, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164170A JP5272336B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
JP2009004575A true JP2009004575A (ja) 2009-01-08
JP5272336B2 JP5272336B2 (ja) 2013-08-28

Family

ID=40135246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164170A Expired - Fee Related JP5272336B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置

Country Status (2)

Country Link
US (1) US8524101B2 (ja)
JP (1) JP5272336B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015055768A (ja) * 2013-09-12 2015-03-23 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
KR20100006756A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100953736B1 (ko) * 2009-07-27 2010-04-19 주식회사 아토 증착 장치 및 반도체 소자의 제조 방법
CN102376637A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 形成通孔的方法
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164715A (ja) * 1998-11-30 2000-06-16 Nec Corp コンタクトホール検査用標準試料、その製造方法およびコンタクトホール検査方法
JP2000340636A (ja) * 1999-05-31 2000-12-08 Okamoto Machine Tool Works Ltd デバイスウエハの搬送方法
JP2005197366A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および基板処理装置
JP2006339562A (ja) * 2005-06-06 2006-12-14 Renesas Technology Corp プラズマ処理方法及びそれを用いた半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239475B2 (ja) * 1992-10-14 2001-12-17 セイコーエプソン株式会社 半導体装置の製造方法
JPH10189579A (ja) * 1996-12-27 1998-07-21 Toshiba Corp 半導体装置の製造方法
WO2005104198A1 (ja) * 2004-04-22 2005-11-03 Fujitsu Limited 半導体基板およびその製造方法
JP4578471B2 (ja) * 2004-05-27 2010-11-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4803995B2 (ja) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007165350A (ja) * 2005-12-09 2007-06-28 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164715A (ja) * 1998-11-30 2000-06-16 Nec Corp コンタクトホール検査用標準試料、その製造方法およびコンタクトホール検査方法
JP2000340636A (ja) * 1999-05-31 2000-12-08 Okamoto Machine Tool Works Ltd デバイスウエハの搬送方法
JP2005197366A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および基板処理装置
JP2006339562A (ja) * 2005-06-06 2006-12-14 Renesas Technology Corp プラズマ処理方法及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015055768A (ja) * 2013-09-12 2015-03-23 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路

Also Published As

Publication number Publication date
US8524101B2 (en) 2013-09-03
US20080314520A1 (en) 2008-12-25
JP5272336B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
JP5272336B2 (ja) 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
TWI455203B (zh) 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
US20090001046A1 (en) Substrate processing method, substrate processing apparatus and recording medium
JP5100057B2 (ja) 半導体装置の製造方法
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US8288252B2 (en) Method for recovering damaged components in lower region of low dielectric insulating film
JP2008218959A (ja) エッチング方法および記憶媒体
JP4924245B2 (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP4800235B2 (ja) 処理方法
US8048687B2 (en) Processing method for recovering a damaged low-k film of a substrate and storage medium
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5544893B2 (ja) 基板処理方法及び記憶媒体
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
JP2006303422A (ja) プラズマ処理方法および半導体装置の製造方法
JP5941623B2 (ja) 処理方法および記憶媒体
JP4586626B2 (ja) エッチング方法および半導体装置の製造方法
JP5535368B2 (ja) 処理装置
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5272336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees