JP2006339562A - プラズマ処理方法及びそれを用いた半導体装置の製造方法 - Google Patents
プラズマ処理方法及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006339562A JP2006339562A JP2005165161A JP2005165161A JP2006339562A JP 2006339562 A JP2006339562 A JP 2006339562A JP 2005165161 A JP2005165161 A JP 2005165161A JP 2005165161 A JP2005165161 A JP 2005165161A JP 2006339562 A JP2006339562 A JP 2006339562A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- wafer
- processed
- film
- degassing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
ガス透過性が異なる膜を含む多層膜において、パターン差を低減し均一な加工を行うプラズマ処理方法およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】
マスク1と上層膜2と下層膜3が積層されている構造において、上層膜2をプラズマ10によりエッチングした後、下層膜3をエッチングする前に下層膜3からの脱ガスを待つステップを有する。
【選択図】 図1
ガス透過性が異なる膜を含む多層膜において、パターン差を低減し均一な加工を行うプラズマ処理方法およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】
マスク1と上層膜2と下層膜3が積層されている構造において、上層膜2をプラズマ10によりエッチングした後、下層膜3をエッチングする前に下層膜3からの脱ガスを待つステップを有する。
【選択図】 図1
Description
本発明は、半導体装置の製造技術に係り、特に、プラズマエッチングにより被処理ウエハにパターン形成を行うプラズマ処理技術に関する。
半導体集積回路の配線工程では、プラズマエッチングにより配線層間絶縁膜にパターン形成を行う。層間絶縁膜上には、あらかじめマスク層を積層し、リソグラフィまたはリソグラフィとエッチングの組み合わせでパターンを形成しておく。その後、プラズマエッチングにより、マスク層のパターンを層間絶縁膜へ転写する。層間絶縁膜としては、酸化シリコン膜や窒化シリコン膜が用いられている。マスクには、有機材料からなるフォトレジスト膜とシリコン膜、酸化シリコン膜、窒化シリコン膜、炭化シリコン膜といった材料を用いるハードマスクとが使われる。
一方、半導体集積回路の高速化のため、層間絶縁膜として従来の酸化シリコン膜より誘電率が低い低誘電率材料が採用され始めた(例えば、非特許文献1、非特許文献2参照)。低誘電率材料としては、フッ素含有酸化シリコン、炭素含有酸化シリコンといった無機系膜や有機系膜、さらに多孔質膜が検討され、一部実用化されている。上記低誘電率膜は、従来用いられていた酸化シリコン膜に比較すると機械的強度に劣る。そのため、上層に機械的強度に優れる酸化シリコンや炭化シリコン膜をキャップ膜として積層し、層間絶縁膜自体をも多層化する構造が採用されている。
M. Tada, et al., proc. IITC 2002 , p.12 (2002)
K. Higashi, et al., proc. IITC 2002 , p.15 (2002)
低誘電率膜は、機械的強度が劣るだけでなく、膜中を容易にガスが浸透する。この低誘電率膜の上層にはフォトリソグラフィでの反射防止膜やハードマスク、キャップ膜が積層されるが、これらの膜のガス浸透性が低誘電率膜より低い場合は低誘電率膜中に浸透したガスが閉じこめられる。エッチングにより上層膜を除去すると、その場所から下層の低誘電率膜中に閉じこめられていたガスが脱離する。この時、エッチングを行うパターンが密パターンであれば脱離ガスが各パターンに分散されるが、孤立パターンでは孤立した一つのパターンに集中してガスが脱離する。
したがって、脱離ガスがエッチング速度や開孔性といったエッチング特性に影響を与える場合、脱離ガス量がパターンで異なるためエッチング特性にもパターン差が生じてしまう問題がある。特に、低誘電率膜は大気中で吸湿するため、エッチングのような真空プロセスで水が脱離する。絶縁膜エッチングでは、主にフッ化炭素と窒素、酸素を組み合わせたガスを用いるため、水はフッ素と反応するか、または解離して酸素を生じるためエッチング特性を変化させる。そのため、エッチング特性にパターン差が生じ、均一加工を阻害する問題がある。
本発明の目的は、ガス透過性が異なる膜を含む多層膜において、パターン差を低減し均一な加工を行うプラズマ処理方法およびそれを用いた半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明では、下層に閉じこめられたガスの脱離量が加工パターンにより異なるため生じるエッチングのパターン差を解消する。
本発明の第一の観点は、エッチングプロセスにガス脱離ステップを追加することを特徴とする。上層膜のエッチング終了後にエッチングを中断し、下層膜からの脱ガスを待つ。その後、下層膜のエッチングを行う。ガス脱離ステップをエッチングと同じ真空容器内で行ってもよいし、エッチング用とは異なる容器で行っても効果がある。
本発明の第二の観点は、ウエハ保存環境の湿度または保存時間またはその両者を管理項目に加え履歴情報として記録する。この履歴情報に基づき、上述した第一の観点での脱ガス待ち時間等を最適化することでウエハの保存環境に依存しない安定した処理を行うことができる。
本発明の第三の観点は、パターン差を解消するためダミーパターンを設ける。孤立したパターンでは集中して脱ガスが生じる。そこで、孤立パターンの周囲にダミーパターンを形成し、ダミーパターンからも脱ガスさせることで集中を緩和する。また、パターンが密集している場合であっても密集部の端では密集部の中央に比較し脱ガスが多くなる。この場合も同様に、密集部の端にダミーパターンを設けることで脱ガスの集中を緩和することができる。ダミーパターンは、脱ガスを緩和させたいパターンの周囲にのみ形成すれば効果がある。
本発明の第四の観点は、脱ガス成分が上層膜により下層膜内に閉じこめられるのを抑制する。すなわち、上層にも下層と同程度のガス透過性を持った材料を用いることでガスが下層に閉じこめられないようにする。
本発明によれば、ガス透過性が異なる膜を含む多層膜において、パターン差を低減し均一な加工を行うプラズマ処理方法およびそれを用いた半導体装置の製造方法を実現できる。
以下、本発明の実施例について、図面を参照して詳述する。
(実施例1)
図1は、本発明の一実施例に係るプラズマ処理方法の手順を示す。
図1は、本発明の一実施例に係るプラズマ処理方法の手順を示す。
図1(A)に示すように、例えば、酸化シリコン膜であるTEOSの上層膜2と低誘電率材料であるSiOC膜の下層膜3の2層からなる層間膜を形成し、その上に反射防止膜17とフォトレジストマスク1を形成する。ここで、フォトレジストマスク1と反射防止膜17の替わりに、ポリシリコン膜や酸化シリコン膜、窒化シリコン膜、炭化シリコン膜などを用いたハードマスクを形成しても良い。また、上層膜2の材料として、TEOSの他に、ポリシリコン膜や窒化シリコン膜、炭化シリコン膜、低誘電率絶縁膜などを選んでも同様の効果が得られる。また、下層膜3としては、SiOC膜以外の炭素ドープ酸化シリコン膜やポーラス膜、有機膜等を用いても良い。
まず、図1(B)に示すように、プラズマ10により反射防止膜17と上層膜2をエッチングしパターンを形成する。このステップでは、上層膜2を0〜数十nm残してもよいし、逆に下層膜を0〜数十nmエッチングしてもよい。また、反射防止膜17と上層膜2を一度にエッチングしてもよいし、それぞれの膜に対し最適化し2ステップでエッチングしても良い。
次に、図1(C)に示すように、プラズマを発生させず下層膜3からの脱ガスを待つ脱ガスステップを行う。この間、処理室内へはガスを導入せずに排気し続けてもよいし、アルゴンガスや窒素ガスを導入して一定圧力になるよう排気してもよい。圧力は低い方が脱ガスには望ましいが、適度にガスを流した方が被処理ウエハ温度の安定化や被処理ウエハに付着する異物を防ぐのに適している。また、高温であるほど脱ガスが促進されるため、脱ガスステップ時に被処理ウエハ温度を高温に変更することが望ましい。この場合、エッチング条件と脱ガス条件でウエハ温度を短時間に切り替える必要がある。エッチングではウエハステージに冷媒を流して冷却を行うのが一般的だが、同時にヒーターをも内蔵させるか、または赤外線ランプをウエハ表面に照射するといった方法で冷却手段と加熱手段の両方を設置し短時間でウエハ温度を切り替える。
処理レシピで指定した時間が経過し脱ガスステップが終了した後、図1(D)に示すように下層膜3をプラズマ10でエッチングする。
以上の手順に示したように、本発明では、脱ガスステップにより下層膜3の脱ガス成分を排気した後に下層膜3のエッチングを行うことでパターン差が少ない処理を実現する。
以上の実施例では、上層膜2のエッチング後に脱ガスステップを行ったが、反射防止膜のエッチング後に行っても同様の効果が得られる。反射防止膜エッチング後に脱ガスステップを行う手順を、図5に示す。
図5(A)は、図1(A)で示したように、例えば、酸化シリコン膜であるTEOSの上層膜2と低誘電率材料であるSiOC膜の下層膜3の2層からなる層間膜を形成し、その上に反射防止膜17とフォトレジストマスク1を形成する。
次に、図5(B)に示すように、反射防止膜17をエッチングした後、図5(C)に示すように、脱ガスを行う。脱ガスステップ終了後、図5(D)に示すように、上層膜2と下層膜3のエッチングを行う。
また、脱ガスステップと下層膜3のエッチングを交互に行うことも有効である。プラズマエッチングでは、被処理ウエハにバイアスを印加するのが一般的であり、そのためエッチング時では被処理ウエハ表面の温度が上昇している。しかし、脱ガスステップでは、プラズマ生成及びウエハバイアス印加を停止するためウエハ表面温度が下がる。そこで、エッチングと脱ガスステップを短時間(数秒〜数十秒)で交互に行い表面温度の低下を抑制し脱ガスを効率よく行う。
図6は、上層膜2をエッチングした後の手順を示し、図6(C1)、図6(C2)に示す脱ガスステップと、図6(D1)、図6(D2)に示す下層膜3のエッチングとを交互に行う手順である。また、図6では、上記ステップを交互に2回繰り返したが、2回以上繰り返しても同様の効果が得られることは言うまでもない。
また、本プラズマ処理以前における工程間の保存時間や湿度を管理項目に加えて記録し、この記録を基に処理レシピの保存時間を変更することも有効である。工程間に管理項目を設けた例を、図2に示す。
図2に示す工程1は、例えば下層膜の成膜、工程2は上層膜の成膜、工程3はフォトレジストを用いたパターン形成を示す。図2では、各工程での管理項目に加え工程間での保管時間と湿度を記録する。工程間の管理項目を含む工程管理情報により脱ガス処理レシピを変更することで、脱ガス処理での不良発生を抑制すると共に処理時間を必要最低限にする。
以上の方法により、被処理ウエハの保管環境等の変動を受けることなくパターン差を抑制し、半導体装置を安定して製造することができる。
(実施例2)
本実施例では、実施例1で述べたチャンバー内での保持をエッチングチャンバーとは別のチャンバーで行う。被処理ウエハへのガス吸着を防ぐため真空中または外気と隔離された容器内を通して処理ウエハをエッチング用容器から脱ガス用容器へ搬送することが望ましい。脱ガスを、エッチングとは別のチャンバー(別の真空容器)で行うことで、脱ガスに適した環境を整えることが可能になると共に、エッチングチャンバーの稼働率が改善しスループットが向上する。図3に、その手順を示す。
本実施例では、実施例1で述べたチャンバー内での保持をエッチングチャンバーとは別のチャンバーで行う。被処理ウエハへのガス吸着を防ぐため真空中または外気と隔離された容器内を通して処理ウエハをエッチング用容器から脱ガス用容器へ搬送することが望ましい。脱ガスを、エッチングとは別のチャンバー(別の真空容器)で行うことで、脱ガスに適した環境を整えることが可能になると共に、エッチングチャンバーの稼働率が改善しスループットが向上する。図3に、その手順を示す。
図3は、第1のロードロック4、真空搬送室5、第1のエッチング室6、脱ガス室7、第2のエッチング室8、第2のロードロック9からなるマルチチャンバープラズマ処理装置の構成図である。真空搬送室5内では、ウエハ搬送用のロボットによりウエハを真空搬送室5に接続された各処理室へ搬送する。
処理ウエハ11は、図3(A)に示すように、ロードロック4内で真空状態に排気され、さらに真空搬送室5を経由して第1のエッチング室6へ送られる。第1のエッチング室6では、被処理ウエハ11に対し図1(B)に示すように上層膜2をエッチングする。
次に、図3(B)に示すように、被処理ウエハ11は真空搬送室5を介して脱ガス室7へ送られる。脱ガス室7では、一定時間被処理ウエハ11を真空中で保持し脱ガスを収束させる。脱ガス室7は保持専用室であるため、エッチング室とは異なり脱ガスに適した条件に温度、圧力、ガス雰囲気などを設定できる。温度としてはエッチング処理条件より高温な20℃以上が望ましいが、膜材料によって決定する必要がある。フォトレジストをマスクとして使用する場合は、膜組成の変化を避けるため、100〜150℃以下にする必要がある。TEOSやポリシリコンなどのハードマスクを用いる場合は、より高温の設定も可能となり、例えば、被処理ウエハ11を300℃に昇温しさらに不活性ガスであるアルゴンガスを流しながら、脱ガス室7内の圧力が1Paとなるよう排気抵抗を調整する。また、保持時間がエッチング処理時間より長い場合であっても、脱ガス室7に複数の処理ウエハを収容することで第1のエッチング室6での待ち時間を生じさせずに稼働率を上げることができる。さらに、保持時間は処理レシピで設定した時間でもよいし、例えば、脱ガス室7の圧力変動で決めても良い。
脱ガス室7で一定時間保持した被処理ウエハ11は、図3(C)に示すように、第2のエッチング室8へ搬送される。第2のエッチング室8では、図1(D)に示すように、下層膜3をエッチングする。また、マルチチャンバー装置の簡略化のため第2のエッチング室8を用いず、下層膜3のエッチングを第1のエッチング室6へ被処理ウエハ11を戻して行っても同様の効果があることは言うまでもない。
さらに簡略化した装置としては、脱ガスステップを真空搬送室5内で行う方法がある。マルチチャンバー装置の搬送室内には複数のウエハ保持アームを備えるのが一般的であるため、一つのアーム上で脱ガスステップを行うウエハを保持しつつ他方のアームで搬送を行うことが可能である。搬送室においても、ヒーターを設置する、ウエハに赤外線ランプ照射するといった方法でウエハを加熱し脱ガスを効率的に行うことができる。
以上のような手順を用いることにより、パターン差のないプラズマ処理を効率よく行うことができる。
(実施例3)
本実施例では、パターンを変更することでエッチング加工でのパターン差を抑制する手順を述べる。孤立したパターンや密集パターンの端では、パターンがない領域から脱ガス成分が移動してくるため脱ガス量が増えてしまう。そこで、周囲にダミーパターンを形成し、パターンがない領域からの脱ガス成分をダミーパターンから脱ガスさせる。具体的なダミーパターン配置を、図4にて説明する。
本実施例では、パターンを変更することでエッチング加工でのパターン差を抑制する手順を述べる。孤立したパターンや密集パターンの端では、パターンがない領域から脱ガス成分が移動してくるため脱ガス量が増えてしまう。そこで、周囲にダミーパターンを形成し、パターンがない領域からの脱ガス成分をダミーパターンから脱ガスさせる。具体的なダミーパターン配置を、図4にて説明する。
図4は、パターンを上方から見た図である。図4(A)では、孤立ホール12の周囲に4つのダミーホール13を形成する。ダミーパターンは周囲から集まる脱ガス成分を脱ガスさせればよいので、孤立ホール12の近傍にのみ形成すればよい。また、孤立パターンでは全方向から脱ガス成分が集まるので、可能な限り高次の回転対称性を持たせた配置でダミーパターンを形成するほうが望ましい。図4(A)では、孤立ホール12の口径と同距離の間隔を空けて孤立ホール12と同じ口径のホールを4回回転対称性配置で4つ形成している。
図4(B)では、密集したホールパターン14の端にダミーパターン13を1列加える例を示す。密集パターン14であっても、密集部の端ではパターンがない領域からの脱ガス成分が移動してくるため脱ガス量が多い。そこで、密集部端に1列のダミーパターン13を追加し、脱ガスの集中を緩和する。ホール以外のパターンの形状であっても同様の効果がある。
図4(C)では、孤立した溝15に対して溝ダミーパターン16を配置している。また、ダミーパターンの形状は本加工パターンと同じ形状でなくても効果が得られる。図4(C)では、孤立した溝15の右側にホールのダミーパターン13を1列に配置している。
これらのダミーパターンにより、本加工パターンでの脱ガスの集中を緩和し、パターン差が少ないプラズマ処理を行うことができる。
(実施例4)
本実施例では、上層膜と下層膜の材料を適切に選択することでプラズマ処理でのパターン差を抑制する方法について説明する。
本実施例では、上層膜と下層膜の材料を適切に選択することでプラズマ処理でのパターン差を抑制する方法について説明する。
図1に示す配線構造において、上層膜2のガス透過性が十分に高ければ、脱ガス成分は下層膜3に閉じこめられることなく上層膜2を透過して脱ガスする。そのため、疎パターンへの脱ガス集中を緩和させる。この場合、図1(C)に示す脱ガスステップを省略することが可能である。
以上詳述したように、本発明によれば、上層膜エッチング後に脱ガスを待つことで下層膜をエッチングする際のパターン差を小さくすることができる。また、処理ウエハの管理項目に保存時間や湿度を加えることで、パターン差を安定して小さくすることができる。また、脱ガスが集中するパターン近傍に脱ガス集中を緩和させるためダミーパターンを設けることで、エッチング時のパターン差を抑制することができる。また、上層膜と下層膜のガス透過性を同程度にすることで、脱ガスがエッチングされたパターンに集中することを抑制することができる。
1…フォトレジストマスク、2…上層膜(TEOS)、3…下層膜(SiOC)、
4…第一のロードロック、5…真空搬送室、6…第一のエッチング室、7…脱ガス室、8…第二のエッチング室、9…第二のロードロック、10…プラズマ、11…被処理ウエハ、12…孤立ホール、13…ホールダミーホール、14…密集パターン、15…孤立した溝パターン、16…溝ダミーパターン、17…反射防止膜。
4…第一のロードロック、5…真空搬送室、6…第一のエッチング室、7…脱ガス室、8…第二のエッチング室、9…第二のロードロック、10…プラズマ、11…被処理ウエハ、12…孤立ホール、13…ホールダミーホール、14…密集パターン、15…孤立した溝パターン、16…溝ダミーパターン、17…反射防止膜。
Claims (7)
- 被処理ウエハを真空容器内に設置し、プラズマを発生させて前記被処理ウエハを処理するプラズマ処理方法において、プラズマによる処理後、前記真空容器内で前記被処理ウエハを所定の時間だけプラズマを発生させないで待機させ、脱ガスを行なう処理ステップを有することを特徴とするプラズマ処理方法。
- 被処理ウエハを第1の真空容器内に設置し、プラズマを発生させて前記被処理ウエハを処理するプラズマ処理方法において、プラズマによる処理後、前記第1の真空容器とは異なる第2の真空容器内で、前記被処理ウエハを所定の時間だけプラズマを発生させないで待機させ、脱ガスを行なう処理ステップを有し、かつ、前記被処理ウエハを前記第1の真空容器と前記第2の真空容器との間で移動させる経路は、真空中または外気とは隔離された密閉容器内であることを特徴とするプラズマ処理方法。
- 請求項1又は2に記載のプラズマ処理方法において、前記プラズマを発生させない処理ステップとプラズマを発生させるステップとを少なくとも2回以上交互に繰り返すようにしたことを特徴とするプラズマ処理方法。
- 請求項1又は2に記載のプラズマ処理方法において、前記プラズマを発生させない処理ステップは、前記被処理ウエハの温度を20℃以上にして行なうことを特徴とするプラズマ処理方法。
- 請求項1又は2に記載のプラズマ処理方法において、前記プラズマ処理以前における前記被処理ウエハの保管時間、または前記被処理ウエハを保管した環境の湿度、または前記保管時間と前記湿度の両方の記録に基づき、前記プラズマを発生させない処理ステップの処理条件を決定することを特徴とするプラズマ処理方法。
- 請求項1又は2に記載のプラズマ処理方法において、前記被処理ウエハは、低誘電率材料からなる層間絶縁膜が形成された構造を有することを特徴とするプラズマ処理方法。
- 真空容器内で、プラズマエッチングにより2種類以上の異なる積層膜を含む構造の被処理ウエハ上にパターンを形成するプラズマ処理工程を有する半導体装置の製造方法において、前記プラズマ処理工程は、前記積層膜のうち上層膜をプラズマエッチングした後、前記被処理ウエハを所定の時間だけプラズマを発生させないで前記真空容器または別の真空容器内で待機させ、脱ガスを行なう処理ステップを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005165161A JP2006339562A (ja) | 2005-06-06 | 2005-06-06 | プラズマ処理方法及びそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005165161A JP2006339562A (ja) | 2005-06-06 | 2005-06-06 | プラズマ処理方法及びそれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339562A true JP2006339562A (ja) | 2006-12-14 |
Family
ID=37559824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005165161A Pending JP2006339562A (ja) | 2005-06-06 | 2005-06-06 | プラズマ処理方法及びそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339562A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004575A (ja) * | 2007-06-21 | 2009-01-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 |
JP2009076615A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 半導体装置の製造方法 |
JP2010519767A (ja) * | 2007-02-21 | 2010-06-03 | アプライド マテリアルズ インコーポレイテッド | 半導体構造をエッチングするための、パルス化反応ガスを補充するパルス化プラズマシステム |
-
2005
- 2005-06-06 JP JP2005165161A patent/JP2006339562A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010519767A (ja) * | 2007-02-21 | 2010-06-03 | アプライド マテリアルズ インコーポレイテッド | 半導体構造をエッチングするための、パルス化反応ガスを補充するパルス化プラズマシステム |
JP2009004575A (ja) * | 2007-06-21 | 2009-01-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 |
US8524101B2 (en) | 2007-06-21 | 2013-09-03 | Tokyo Electron Limited | Method and apparatus for manufacturing semiconductor device, and storage medium |
JP2009076615A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735002B2 (en) | Integrated apparatus for efficient removal of halogen residues from etched substrates | |
JP5271255B2 (ja) | 損傷を受けた誘電材料の除去方法 | |
JP4949091B2 (ja) | 基板処理装置、基板処理方法および記録媒体 | |
WO2015115002A1 (ja) | 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体 | |
JP2008109136A (ja) | 熱プロセスによってエッチングされた基板からハロゲン残渣を除去するための統合された方法 | |
TW201517123A (zh) | 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體 | |
JP2008192643A (ja) | 基板処理装置 | |
CN104137248A (zh) | 配置中的除污及剥除处理腔室 | |
JP2008235309A (ja) | 基板処理装置、基板処理方法および記録媒体 | |
JP4762998B2 (ja) | 処理方法及び記録媒体 | |
JP2008235315A (ja) | 基板処理装置、基板処理方法および記録媒体 | |
JP2008135632A (ja) | キャパシタ電極の製造方法と製造システムおよび記録媒体 | |
JP5544893B2 (ja) | 基板処理方法及び記憶媒体 | |
JP2006339562A (ja) | プラズマ処理方法及びそれを用いた半導体装置の製造方法 | |
JP5233097B2 (ja) | 基板処理方法、基板処理装置及び記憶媒体 | |
WO2016047493A1 (ja) | 基板処理方法、コンピュータ記憶媒体及び基板処理システム | |
JP2009238899A (ja) | 基板処理装置および基板処理方法 | |
JP4586626B2 (ja) | エッチング方法および半導体装置の製造方法 | |
WO2015011829A1 (ja) | 基板処理装置及び半導体装置の製造方法 | |
KR102608729B1 (ko) | 에칭 방법 및 에칭 장치 | |
JP2021089973A (ja) | エッチング方法 | |
JP7153499B2 (ja) | 酸素含有被処理体の処理方法及び処理装置 | |
JP4304945B2 (ja) | 金属膜の熱処理方法 | |
TW202201512A (zh) | 蝕刻方法及蝕刻裝置 | |
JP2008244034A (ja) | Cu配線の形成方法 |