KR102608729B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102608729B1
KR102608729B1 KR1020220016159A KR20220016159A KR102608729B1 KR 102608729 B1 KR102608729 B1 KR 102608729B1 KR 1020220016159 A KR1020220016159 A KR 1020220016159A KR 20220016159 A KR20220016159 A KR 20220016159A KR 102608729 B1 KR102608729 B1 KR 102608729B1
Authority
KR
South Korea
Prior art keywords
film
etching
gas
protective film
forming
Prior art date
Application number
KR1020220016159A
Other languages
English (en)
Other versions
KR20220117145A (ko
Inventor
도시키 가나키
노부히로 다카하시
메구미 우메모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220117145A publication Critical patent/KR20220117145A/ko
Application granted granted Critical
Publication of KR102608729B1 publication Critical patent/KR102608729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 기판의 표면에 형성된 복수 종류의 막 중, 원하는 막을 선택적으로 에칭하는 것이다. 에칭 가스에 대하여 각각 피에칭성을 갖는 제1 막 및 제2 막이 표면에 형성된 기판에, 수산기를 구비한 화합물, 혹은 물의 적어도 한쪽을 포함하는 보호막 형성용 가스를 공급하여, 상기 에칭 가스를 공급할 때 상기 제1 막 및 상기 제2 막 중, 상기 제1 막이 선택적으로 보호되도록 당해 제1 막을 피복하는 보호막을 형성하는 공정과, 상기 보호막이 형성된 상태에서, 상기 기판에 에칭 가스를 공급해서 상기 제2 막을 선택적으로 에칭하는 공정을 구비한다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
반도체 장치를 구성하는 데 있어서, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 형성된 각종 막에 대하여 에칭이 행하여진다. 예를 들어 특허문헌 1에는, low-k막이라고 불리는 층간 절연막이 형성된 웨이퍼에 대하여 에칭을 행하여, 배선을 매립하기 위한 오목부를 당해 층간 절연막에 형성하는 것에 대해서 기재되어 있다.
일본 특허 공개 제2016-63141호 공보
본 개시는, 기판의 표면에 형성된 복수 종류의 막 중, 원하는 막을 선택적으로 에칭할 수 있는 기술을 제공한다.
본 개시의 에칭 방법은, 에칭 가스에 대하여 각각 피에칭성을 갖는 제1 막 및 제2 막이 표면에 형성된 기판에, 수산기를 구비한 화합물, 혹은 물의 적어도 한쪽을 포함하는 보호막 형성용 가스를 공급하여, 상기 에칭 가스를 공급할 때 상기 제1 막 및 상기 제2 막 중, 상기 제1 막이 선택적으로 보호되도록 당해 제1 막을 피복하는 보호막을 형성하는 공정과,
상기 보호막이 형성된 상태에서, 상기 기판에 에칭 가스를 공급해서 상기 제2 막을 선택적으로 에칭하는 공정
을 구비한다.
본 개시에 의하면, 기판의 표면에 형성된 복수 종류의 막 중, 원하는 막을 선택적으로 에칭할 수 있다.
도 1은 본 개시의 일 실시 형태에 따른 에칭이 행하여지는 웨이퍼의 표면의 종단 측면도이다.
도 2a는 상기 에칭을 설명하는 공정도이다.
도 2b는 상기 에칭을 설명하는 공정도이다.
도 2c는 상기 에칭을 설명하는 공정도이다.
도 3a는 상기 에칭을 설명하는 공정도이다.
도 3b는 상기 에칭을 설명하는 공정도이다.
도 4a는 상기 에칭을 설명하는 공정도이다.
도 4b는 상기 에칭을 설명하는 공정도이다.
도 5a는 상기 에칭을 설명하는 공정도이다.
도 5b는 상기 에칭을 설명하는 공정도이다.
도 6은 에칭 처리 후의 웨이퍼의 표면의 종단 측면도이다.
도 7a는 에칭 시의 가스의 공급 타이밍의 일례를 나타내는 차트도이다.
도 7b는 에칭 시의 가스의 공급 타이밍의 일례를 나타내는 차트도이다.
도 8은 에칭을 행하기 위한 기판 처리 장치의 평면도이다.
도 9는 상기 기판 처리 장치에 마련되는 에칭 모듈의 종단 측면도이다.
도 10a는 상기 에칭을 설명하는 공정도이다.
도 10b는 상기 에칭을 설명하는 공정도이다.
도 10c는 상기 에칭을 설명하는 공정도이다.
도 11은 평가 시험의 결과를 나타내는 그래프도이다.
본 개시의 에칭 방법의 일 실시 형태에 따른 처리를 이하에 설명한다. 도 1은, 그 처리가 행하여지는 웨이퍼(W)의 표면부의 종단 측면도를 나타내고 있다. 도면 중 11은 SiGe(실리콘게르마늄)막이며, SiGe막(11)의 상측에는 산화실리콘(SiOx)막(12)이 적층되어 있다. 이 산화실리콘막(12)과 SiGe막(11)의 적층체에는, 오목부(13)가 형성되어 있고, 이 오목부(13) 내에는 폴리실리콘막(14)이 매립되어 있다. 또한, 폴리실리콘막(14)의 측벽과 오목부(13)의 측벽의 사이에는, 폴리실리콘막(14)의 측방을 둘러싸고, 폴리실리콘막(14)의 측벽 및 오목부(13)의 측벽에 각각 접하는 SiOCN막(15), 즉 실리콘, 산소, 질소 및 탄소에 의해 구성되는 막이 마련되어 있다. 따라서, 가로 방향으로 보아 산화실리콘막(12) 및 SiGe막(11)으로 이루어지는 적층체, SiOCN막(15), 폴리실리콘막(14)이 이 순으로 인접하도록 형성되어 있다. 폴리실리콘막(14)은 피에칭막이며, SiGe막(11)은 비에칭막이다.
SiOCN막(15)은, low-k막이라고 불리는 층간 절연막이며, 다공질막이다. 이 실시 형태의 개략을 설명해 둔다. 이 실시 형태에서는, 폴리실리콘막(14) 및 SiGe막(11) 중, 폴리실리콘막(14)을 선택적으로 에칭하는 것을 목적으로 한다. 그 때문에, 알코올 또는 물(수증기)로 이루어지는 보호막 형성용 가스의 공급과, 에칭 가스인 예를 들어 ClF3(삼불화 염소) 가스의 공급을 교대로 반복해서 행한다.
보호막 형성용 가스의 공급을 행하는 것은 폴리실리콘막(14) 및 SiGe막(11) 양쪽이, 에칭 가스에 대하여 피에칭성을 갖고 있기 때문이다. 가령 보호막 형성용 가스를 공급하지 않고 폴리실리콘막(14)의 에칭을 행한다고 하자. 그 경우, 폴리실리콘막(14)의 에칭이 진행되는 과정에서, 에칭 가스가 SiOCN막(15)의 구멍부를 통과하여, SiGe막(11)의 측벽에 공급되어버려, 당해 측벽이 에칭되어버린다. 상기 보호막 형성용 가스는, SiOCN막(15)의 구멍부에서의 에칭 가스의 통과를 방지하여, 그러한 SiGe막(11)의 에칭을 방지하기 위해서 공급된다.
보호막 형성용 가스에 대해서 상세하게 설명하면, 후술하는 평가 시험에서 나타내는 바와 같이 SiOCN막(15)에 대하여 비교적 높은 흡착성을 나타낸다. 따라서, 보호막 형성용 가스는, SiOCN막(15)의 표면에 비교적 많이 흡착된다. 즉, 당해 SiOCN막(15)의 구멍부를 형성하는 구멍 벽에 비교적 많이 흡착되어, 구멍부가 밀봉된다. 이 밀봉에 의해, 에칭 가스가 당해 구멍부를 통과해서 SiGe막(11)에 공급되는 것이 방지된다. 한편, 보호막 형성용 가스의 폴리실리콘막(14)에 대한 흡착성은 낮으므로, 폴리실리콘막(14) 상에는 보호막은 비교적 작은 막 두께로 형성된다. 그렇게 막 두께가 작은 보호막이 형성되어도 에칭 중에 소실되므로, 폴리실리콘막(14)은 에칭 가능하다.
또한, 하층의 SiGe막(11) 상에 마련된 산화실리콘막(12)에 대해서는, SiGe막(11)의 에칭을 방지하기 위한 마스크이며, 실리콘 함유 화합물이기 때문에, 폴리실리콘막(14)과 마찬가지로 에칭 가스에 대하여 피에칭성을 갖는다. 보호막 형성용 가스는, 이 산화실리콘막(12)에 대해서도 높은 흡착성을 가지므로, 산화실리콘막(12) 상에도 보호막이 형성된다. 즉, 에칭 중에는 산화실리콘막(12)에 대해서도 보호되므로, SiGe막(11)에 대해서는 상기와 같이 측방으로부터의 에칭이 방지될 뿐만 아니라, 상방으로부터의 에칭도 확실성 높게 방지되게 된다. 상기 폴리실리콘막(14), 산화실리콘막(12)에 대해서 보면, 에칭 중에 폴리실리콘막(14) 상의 보호막이 소실된 후에도 산화실리콘막(12) 상의 보호막이 남은 상태에서 에칭이 행하여진다. 즉, 형성되는 보호막의 두께 차이를 이용하여, 산화실리콘막(12) 및 폴리실리콘막(14) 중 폴리실리콘막(14)이 선택적으로 에칭되게 된다.
상기와 같이 보호막 형성용 가스의 흡착성에 막 사이에 차가 생기는 요인으로서는, 수소 결합의 형성 상태의 차가 관여하고 있다고 생각된다. 구체적으로 설명하면, 각 막의 표면은 수소 종단되어 있다. 즉 폴리실리콘막(14)이라면, 막의 최표면의 실리콘 원자는 수소 원자에 결합된 상태로 되어 있다. 그렇게 수소 종단된 실리콘 원자와, 수산기 혹은 물을 구성하는 수소 원자의 사이에서는 수소 결합이 형성되지 않는다. 한편, 산화실리콘막(12), SiOCN막(15)에 대해서도 수소 종단되어, 막의 최표면의 산소 원자나 질소 원자가 수소 원자에 결합되어 있지만, 이 상태의 산소 원자 혹은 질소 원자와, 수산기 혹은 물을 구성하는 수소 원자의 사이에서 수소 결합을 형성 가능하다. 이러한 차이가, 앞서 서술한 흡착성의 차로 된다고 생각된다. 또한, 이상으로 설명한 바와 같이 웨이퍼(W)의 각 막에 형성되는 보호막은, 액체이어도 되고 고체이어도 된다.
계속해서 도 2 내지 도 5를 참조하여, 웨이퍼(W)에 대하여 행하여지는 처리에 대해서, 순서를 따라 설명한다. 이들 도 2 내지 도 5는, 도 1에서 설명한 웨이퍼(W)의 표면부가 처리에 의해 변화하는 모습을 도시하는 모식도이며, 이들 각 도면에서 도시하는 처리는, 웨이퍼(W)가 처리 용기에 반입되고, 당해 처리 용기 내가 배기되어서 소정의 압력의 진공 분위기로 된 상태에서 행하여진다. 도면 중, SiOCN막(15)에 형성되어 있는 구멍부를 16으로 하고 있다. 또한, 앞서 서술한 보호막 형성용 가스로서 본 실시 형태에서는 메탄올(CH3OH)을 사용하고, 도면 중에서 부호 21을 부여해서 나타낸다. 또한, 상기 에칭 가스를 22로서 나타낸다. 그리고, 상기 메탄올(21)에 의해 SiOCN막(15) 및 산화실리콘막(12) 각각의 표면에 형성되는 보호막을 23으로서 나타낸다. 또한, 상기한 바와 같이 폴리실리콘막(14) 상에도 보호막(23)이 형성되지만, 이 보호막(23)은, SiOCN막(15) 및 산화실리콘막(12) 각각에 형성되는 보호막(23)에 비하여 얇기 때문에, 도시를 생략한다.
우선, 처리 용기 내에 기화된 메탄올(21)이 공급된다(스텝 S1, 도 2a, 도 2b). 상기한 바와 같이 메탄올(21)은 SiOCN막(15) 및 산화실리콘막(12)에 흡착되기 쉽기 때문에, 이들 각 막의 표면(상면)에의 흡착이 진행되어, 보호막(23)이 형성된다. 또한, SiOCN막(15)의 구멍 벽에 메탄올(21)이 흡착되어 구멍부(16)에 머물러, 구멍부(16)가 막힌다. 따라서, 상기한 바와 같이 보호막(23)은 구멍부(16)에도 형성된다.
계속해서, 처리 용기 내에의 기화된 메탄올(21)의 공급이 정지되고, 처리 용기 내에서는 배기와 예를 들어 N2(질소) 가스인 퍼지 가스의 공급이 행하여지는 상태로 된다(스텝 S2, 도 2c). 그에 의해, 각 막에 흡착되지 않아 보호막(23)을 형성하고 있지 않은 메탄올(21)에 대해서는, 배기되는 퍼지 가스의 기류를 타고 제거된다.
계속해서, 처리 용기 내에 에칭 가스(22)가 공급된다. 각 막에 형성된 보호막(23)은 에칭되는데, 상술한 바와 같이 폴리실리콘막(14) 상의 보호막(23)은 얇기 때문에 에칭 중에 소실된다. 따라서, SiOCN막(15) 및 산화실리콘막(12)에만 보호막(23)이 형성된 상태로 되어, 폴리실리콘막(14)이 선택적으로 에칭되어서 SiOCN막(15)의 상부측의 측벽이 노출된다(스텝 S3, 도 3a). 그리고, SiOCN막(15)의 상부측의 구멍부(16)가 메탄올(21)에 의해 막혀 있음으로써, 에칭 가스(22)가 구멍부(16)를 통과하여, SiGe막(11)의 측벽에 공급되는 것이 방지된다. 즉, 상술한 바와 같이 구멍부(16)를 통한 SiGe막(11)의 측방으로부터의 에칭이 방지된다. 그 후, 처리 용기 내에의 에칭 가스(22)의 공급이 정지되고, 처리 용기 내에서는 배기와 퍼지 가스의 공급이 행하여지는 상태로 되어(스텝 S4, 도 3b), 처리 용기 내에 잔류하는 에칭 가스(22)는, 처리 용기 내로부터 배기되는 퍼지 가스의 기류를 타고 제거된다.
계속해서, 처리 용기 내에 기화된 메탄올(21)이 공급된다. 즉, 다시 스텝 S1이 실행된다. 상기 스텝 S3에서 폴리실리콘막(14)이 에칭되어, SiOCN막(15)의 상부측의 측벽이 노출되어 있다. 따라서, 이 2회째의 스텝 S1에서 공급되는 가스 중의 메탄올(21)은, SiOCN막(15)에 있어서 1회째의 스텝 S1에서 메탄올(21)이 공급된 구멍부(16)보다도 하방의 구멍부(16)에 공급되어, 구멍 벽에 흡착되어서 당해 구멍부(16)를 막는다(도 4a). 또한, 노출된 SiOCN막(15)의 측벽에도 보호막(23)이 형성된다.
그 후, 스텝 S2의 처리 용기 내에서의 배기 및 퍼지 가스의 공급이 다시 행하여진다. 계속해서, 스텝 S3의 처리 용기 내에의 에칭 가스(22)의 공급이 행하여진다. 이때도 1회째의 에칭 시와 동일하게, 폴리실리콘막(14) 상에 형성된 보호막(23)은 빠르게 소실되는 한편, SiOCN막(15) 상 및 산화실리콘막(12) 상에는 보호막(23)이 남아, 폴리실리콘막(14)이 선택적으로 하방을 향해서 더 에칭된다. 그에 의해, SiOCN막(15)의 측벽에 있어서 노출되는 영역이 하방을 향해서 확대된다.
또한, 2회째의 스텝 S1에 의해, SiOCN막(15)에 있어서 메탄올(21)이 공급되는 영역이 하방으로 확대되어 있다. 그 때문에 폴리실리콘막(14)의 에칭에 의해 새롭게 노출되는 SiOCN막(15)의 측벽 부근의 구멍부(16)에는, 당해 메탄올(21)이 머무르고 있다. 따라서, 이 2회째의 스텝 S3에서도, 에칭 가스가 SiOCN막(15)의 구멍부(16)를 통과해서 산화실리콘막(12)을 에칭하는 것이 방지된다(도 4b). 이 에칭 후, 스텝 S4의 배기 및 퍼지 가스의 공급이 다시 행하여진다.
이렇게 순번대로 행하여지는 스텝 S1 내지 S4를 하나의 사이클로 하면, 예를 들어 상기 2회째의 스텝 S4가 행하여진 후에도, 당해 사이클이 반복해서 행하여져, 폴리실리콘막(14)이 하방으로 에칭된다. 그리고, 예를 들어 폴리실리콘막(14)이 모두 에칭되어서 소정 횟수의 사이클이 종료되면(도 5a), 웨이퍼(W)가 가열된다(스텝 S5). 그 가열에 의해, 보호막(23)을 형성하고 있는 메탄올(21)이 기화하여, 웨이퍼(W)로부터 제거된다(도 5b).
또한, 상기 일련의 처리에 있어서 에칭 시에는 메탄올(21)이 웨이퍼(W) 표면에 머무르는 것으로서 설명해 왔지만, 에칭 가스(22)와 반응함으로써 반응 생성물이 되어 웨이퍼(W) 표면에 머무르는 것도 생각할 수 있으며, 그렇게 반응 생성물로서 머무르고 있어도 된다. 그리고, 그렇게 반응 생성물이 생긴 경우, 스텝 S5에서는 당해 반응 생성물이 제거되도록 가열이 행하여진다. 즉, 이 스텝 S5의 가열은, 메탄올(21) 및/또는 반응 생성물을 제거하기 위한 가열이며, 구체적으로는 예를 들어 100℃ 내지 400℃로 웨이퍼(W)가 가열된다. 도 6은 스텝 S5의 실시 후의 웨이퍼(W)의 표면부를 나타내고 있으며, 폴리실리콘막(14)이 제거됨으로써 형성된 오목부(13) 내에는, 예를 들어 후의 공정에서 반도체 장치의 게이트가 형성된다.
이상과 같이 상기 실시 형태의 처리에 의하면, 산화실리콘막(12)과 폴리실리콘막(14)과 SiOCN막(15)의 사이에서의 메탄올(21)의 흡착성의 차를 이용하여, 폴리실리콘막(14)에 다른 막보다도 막 두께가 작은 보호막(23)을 형성한다. 그에 의해, 에칭 시에 있어서 다른 막에 대해서는 보호막(23)이 남아 피복되면서, 폴리실리콘막(14)에 대해서는 보호막(23)에 피복되어 있지 않은 상태로 할 수 있어, 당해 폴리실리콘막(14)을 선택적으로 에칭할 수 있다. 그리고, 그렇게 폴리실리콘막(14)을 에칭하는 데 있어서, SiOCN막(15)의 구멍부(16)에 있어서 형성되는 보호막(23)에 의해, 에칭 가스(22)의 당해 구멍부(16)의 통과를 방지하여, SiGe막(11)의 측방으로부터의 에칭을 방지할 수 있다. 또한, 이렇게 다공질막인 SiOCN막(15)의 구멍부가 밀봉됨으로써, 산화실리콘막(12)에 대해서도 측방으로부터의 에칭이 방지된다.
상기 스텝 S1 내지 S4에서 처리 용기의 배기 유량은 일정하여도 되고, 처리 용기 내의 불필요한 가스를 제거하기 위한 스텝 S2, S4에서의 배기 유량에 대해서는 보다 확실하게 가스를 제거할 수 있도록, 스텝 S1, S3의 배기 유량보다도 크게 해도 된다. 또한, 스텝 S2, S4에서는 퍼지 가스의 공급을 행하지 않고, 배기에 의해서만 불필요한 가스를 제거하도록 해도 된다.
도 1에서 도시한 웨이퍼(W)의 막 구조는 일례이며, 에칭되는 Si막으로서는 폴리실리콘막(14)에 한정되지 않고, 예를 들어 아몰퍼스 실리콘(α-Si)막이어도 된다. 또한, 다공질막에 대해서도 SiOCN막(15)에 한정되지는 않고, SiOCN막(15) 대신에 SiCO막, SiCOH막 등의 다공질막이 형성되어 있어도 된다.
또한 보호막 형성용 가스로서 알코올인 메탄올을 사용한 예를 나타냈지만, 상술한 바와 같이 수산기에 의한 각 막에 대한 흡착성의 차이를 이용하여, 상기와 같이 하층막(SiGe막(11))을 보호하면서, 폴리실리콘막(14)의 에칭을 행할 수 있으면 된다. 따라서, 에탄올, 이소프로필알코올 등의 메탄올 이외의 알코올도 보호막 형성용 가스로서 사용할 수 있고, 페놀류에 대해서도 보호막 형성용 가스로서 사용할 수 있다. 또한 수산기를 구비한 각종 화합물 혹은 물 중 복수종의 물질을 혼합한 가스를 보호막 형성용 가스로 해도 된다.
그런데, 상기 실시 형태에서는 스텝 S1 내지 S4를 3회 이상 반복하도록 나타냈지만, 반복 횟수는 상기 예에 한정되지 않고, 예를 들어 2회이어도 된다. 또한, 반복을 행하지 않고, 스텝 S1 내지 S4를 1회만 행해도 된다. 그런데, 불필요한 가스를 제거하는 상기 스텝 S2, S4는 생략해도 된다. 구체적으로, 처리 용기 내에의 보호막 형성용 가스, 에칭 가스의 공급 타이밍을 각각 나타내는 도 7a에 도시한 바와 같이, 보호막 형성용 가스 및 에칭 가스 중, 한쪽 가스의 공급 종료 시부터 간격을 두지 않고 다른 쪽 가스를 공급하도록 해도 된다. 또한, 그와 같이 스텝 S2, S4를 생략할 경우도, 보호막 형성용 가스, 에칭 가스를 각각 공급하는 스텝 S1, S3에 대해서는, 반복해서 행하는 것에 한정되지 않고, 1회만 행하도록 해도 된다.
또한, 보호막 형성용 가스 및 에칭 가스(22)는, 순번대로 공급하는 것에 한정되지 않는다. 즉, 보호막 형성용 가스 및 에칭 가스(22) 중, 한쪽 가스의 공급 종료 후에 다른 쪽 가스의 공급을 개시하는 것에 한정되지는 않고, 도 7b에 도시하는 바와 같이, 보호막 형성용 가스 및 에칭 가스(22)를 동시에 웨이퍼(W)에 공급해서 처리를 행해도 된다. 이렇게 보호막 형성용 가스 및 에칭 가스(22)를 동시에 공급하는 경우에는, 보호막(23)의 형성과 폴리실리콘막(14)의 에칭이 병행해서 행하여진다.
상술한 바와 같이 보호막을 형성해서 폴리실리콘막(14)을 에칭하는데, 에칭 후(스텝 S3 후)의 웨이퍼(W)의 표면에는 잔사가 부착되는 경우가 있다. 이 잔사는, 보호막 형성용 가스를 구성하는 C(탄소)와, 에칭 가스를 구성하는 F(불소)에 의해 구성되는 CF계 화합물, 즉 보호막 형성용 가스와, 에칭 가스의 반응 생성물이라고 생각된다. 이 잔사를 제거하기 위해서, 에칭 후의 스텝 S4에서, 퍼지 가스로서 불소를 함유하는 가스를 공급해도 된다. 잔사를 퍼지 가스와 반응시켜, 당해 잔사를 구성하는 화합물과는 다른 CF계 화합물로 변화시킴으로써, 승화시켜서 제거한다. 그렇게 잔사를 제거함으로써, 이미 설명한 바와 같이 스텝 S1 내지 S4를 반복해서 처리를 행하는 데 있어서, 잔사에 의해 에칭 가스의 폴리실리콘막(14)에의 공급이 저해되어버리는 것이 억제되어, 폴리실리콘막(14)의 에칭양의 저하를 방지할 수 있다.
또한, 스텝 S4의 퍼지는, 후술하는 N2 가스 등의 불활성 가스에 의해 행하는 것으로 하여, 상술한 바와 같이 스텝 S1 내지 S4를 반복해서 행한다. 이 반복 후, 스텝 S5의 가열 처리를 행하기 전에 불소를 함유하는 가스를 퍼지 가스로서 공급하여, 웨이퍼(W) 표면에 고인 잔사를 함께 승화시켜서 제거해도 된다. 이 경우에는, 처리 종료 후의 웨이퍼(W)에 대하여 잔사가 부착된 상태로 되는 것이 방지되어, 반도체 디바이스의 수율 저하가 억제되게 된다.
이 잔사를 승화시키기 위한 불소 함유 가스로서는, 에칭 가스와 동일한 가스이어도 되고, 달라도 된다. 구체예를 들면, ClF3(삼불화염소 가스) 가스, IF5(오불화요오드) 가스, BrF3(삼불화브롬) 가스, IF7(칠불화요오드) 가스 등을 사용할 수 있다. 또한, 상기한 바와 같이 잔사는, 보호막 형성용 가스의 탄소 원자에서 유래되는 것이라고 생각된다. 그 때문에 보호막 형성용 가스로서, 예를 들어 탄소 원자가 비교적 적은 화합물을 사용함으로써, 이 잔사의 발생량을 비교적 적게 하는, 또는 발생시키지 않도록 할 수 있다고 생각된다. 즉, 이 불소 함유 가스에 의한 잔사의 승화 공정은 필수적인 것이 아니다. 또한, 후술하는 평가 시험에 있어서 메탄올, 에탄올, 이소프로필알코올 및 물, 즉 탄소수가 매우 작아, 0 내지 3인 화합물에 대해서 보호막 형성용 가스로서 사용하는 것이 가능한 것으로 나타났다. 이들 화합물은, 상기 잔사의 발생량을 저감시키는 관점에서도 바람직하게 사용할 수 있다.
또한 상술한 실시 형태는, 스텝 S5에서는 메탄올(21) 및/또는 메탄올(21)과 에칭 가스 중의 불소의 반응 생성물이 SiOCN막(15)으로부터 제거되도록 웨이퍼(W)를 가열하고 있다. 그러나 메탄올(21) 및/또는 반응 생성물이, 산화실리콘막(12) 및 SiOCN막(15)의 표면(구멍부(16)의 표면을 포함함)에 흡착되어 있어도, 후공정의 처리나 제품의 실용상에 문제가 없으면, 그렇게 잔류하고 있어도 된다. 따라서, 스텝 S5의 가열 처리는 필수적이라고 한정할 수는 없다.
계속해서, 앞서 서술한 일련의 처리를 행하기 위한 기판 처리 장치(3)에 대해서, 도 8의 평면도를 참조하여 설명한다. 기판 처리 장치(3)는, 웨이퍼(W)를 반출입하기 위한 반출입부(31)와, 반출입부(31)에 인접해서 마련된 2개의 로드 로크실(41)과, 2개의 로드 로크실(41)에 각각 인접해서 마련된 2개의 열처리 모듈(40)과, 2개의 열처리 모듈(40)에 각각 인접해서 마련된 2개의 에칭 모듈(5)을 구비하고 있다.
반출입부(31)는, 제1 기판 반송 기구(32)가 마련됨과 함께 상압 분위기로 되는 상압 반송실(33)과, 당해 상압 반송실(33)의 측부에 마련된, 웨이퍼(W)를 수납하는 캐리어(34)가 적재되는 캐리어용 적재대(35)를 구비하고 있다. 도면 중 36은 상압 반송실(33)에 인접하는 오리엔타실이며, 웨이퍼(W)를 회전시켜서 편심량을 광학적으로 구하여, 제1 기판 반송 기구(32)에 대한 웨이퍼(W)의 위치 정렬을 행하기 위해서 마련된다. 제1 기판 반송 기구(32)는, 캐리어용 적재대(35) 상의 캐리어(34)와 오리엔타실(36)과 로드 로크실(41)의 사이에서 웨이퍼(W)를 반송한다.
각 로드 로크실(41) 내에는, 예를 들어 다관절 암 구조를 갖는 제2 기판 반송 기구(42)가 마련되어 있으며, 당해 제2 기판 반송 기구(42)는, 웨이퍼(W)를 로드 로크실(41)과 열처리 모듈(40)과 에칭 모듈(5)의 사이에서 반송한다. 열처리 모듈(40)을 구성하는 처리 용기 내 및 에칭 모듈(5)을 구성하는 처리 용기 내는, 진공 분위기로 되어 있고, 로드 로크실(41) 내는, 이러한 진공 분위기의 처리 용기 내와 상압 반송실(33)의 사이에서 웨이퍼(W)의 전달을 행할 수 있도록, 상압 분위기와 진공 분위기가 전환된다.
도면 중 43은 개폐 가능한 게이트 밸브이며, 상압 반송실(33)과 로드 로크실(41)의 사이, 로드 로크실(41)과 열처리 모듈(40)의 사이, 열처리 모듈(40)과 에칭 모듈(5)의 사이에 각각 마련되어 있다. 열처리 모듈(40)에 대해서는, 상기 처리 용기, 당해 처리 용기 내를 배기해서 진공 분위기를 형성하기 위한 배기 기구 및 처리 용기 내에 마련됨과 함께 적재된 웨이퍼(W)를 가열 가능한 적재대 등을 포함하여, 이미 설명한 스텝 S5를 실행할 수 있도록 구성되어 있다.
계속해서, 에칭 모듈(5)에 대해서 도 9의 종단 측면도를 참조하면서 설명한다. 이 에칭 모듈(5)은, 웨이퍼(W)에 스텝 S1 내지 S4의 처리를 행하는 모듈이며, 예를 들어 원형의 처리 용기(51)를 구비하고 있다. 즉, 스텝 S1 내지 S4의 처리는, 동일한 처리 용기 내에서 행하여진다. 처리 용기(51)는, 기밀인 진공 용기이며, 당해 처리 용기(51) 내의 하부측에는, 수평하게 형성된 표면(상면)에 웨이퍼(W)를 적재하는, 원형의 적재대(스테이지)(61)가 마련되어 있다. 도면 중 62는 적재대(61)에 매설된 스테이지 히터이며, 상기 스텝 S1 내지 S4의 처리를 행할 수 있도록 웨이퍼(W)를 소정의 온도로 가열한다. 도면 중 63은 적재부인 적재대(61)를 처리 용기(51)의 저면에 지지하는 지주이다. 도면 중 64는 수직인 승강 핀이며, 승강 기구(65)에 의해 적재대(61)의 표면을 돌출 함몰하여, 이미 설명한 제2 기판 반송 기구(42)와 적재대(61)의 사이에서 웨이퍼(W)의 전달을 행한다. 승강 핀(64)은 3개 마련되지만, 2개만 도시하고 있다.
도면 중 66은 처리 용기(51)의 측벽에 마련된 측벽 히터이며, 처리 용기(51) 내의 분위기의 온도를 조정한다. 또한, 처리 용기(51)의 측벽에는 도시하지 않은 개폐 가능한 웨이퍼(W)의 반송구가 마련되어 있다. 도면 중 67은 처리 용기(51)의 저면에 개구된 배기구이며, 배기관을 통해서 진공 펌프 및 밸브 등에 의해 구성되는 배기 기구(68)에 접속되어 있다. 배기 기구(68)에 의한 배기구(67)로부터의 배기 유량이 조정됨으로써, 처리 용기(51) 내의 압력이 조정된다.
적재대(61)의 상방에서 처리 용기(51)의 천장부에는, 보호막 형성용 가스 공급부 및 에칭 가스 공급부를 구성하는 가스 샤워 헤드(7)가, 당해 적재대(61)에 대향하도록 마련되어 있다. 가스 샤워 헤드(7)는, 샤워 플레이트(71), 가스 확산 공간(72) 및 확산판(73)을 구비하고 있다. 샤워 플레이트(71)는, 가스 샤워 헤드(7)의 하면부를 이루도록 수평하게 마련되고, 적재대(61)에 샤워 형상으로 가스를 토출하기 위해서, 가스 토출 구멍(74)이 다수 분산해서 형성되어 있다. 가스 확산 공간(72)은, 각 가스 토출 구멍(74)에 가스를 공급하기 위해서, 그 하방측이 샤워 플레이트(71)에 의해 구획되도록 형성된 편평한 공간이다. 이 가스 확산 공간(72)을 상하로 분할하도록 확산판(73)이 수평하게 마련되어 있다. 도면 중 75는 확산판(73)에 형성되는 관통 구멍이며, 확산판(73)에 다수 분산해서 천공되어 있다. 도면 중 77은 천장 히터이며, 가스 샤워 헤드(7)의 온도를 조정한다.
가스 확산 공간(72)의 상부측에는, 가스 공급관(78, 81)의 하류단이 접속되어 있다. 가스 공급관(78)의 상류측은, 유량 조정부(79)를 통해서 ClF3 가스의 공급원(70)에 접속되어 있다. 유량 조정부(79)는, 밸브나 매스 플로우 컨트롤러에 의해 구성되어 있어, 가스 공급관(78)의 하류측에 공급되는 가스의 유량을 조정한다. 또한 후술하는 각 유량 조정부에 대해서도, 유량 조정부(79)와 마찬가지로 구성되어 있어, 유량 조정부가 개재 설치되는 관의 하류측에 공급되는 가스의 유량을 조정한다.
가스 공급관(81)의 상류측은, 유량 조정부(82)를 통해서 메탄올 가스가 저류되는 탱크(83)에 접속되어 있어, 당해 메탄올 가스를 가스 공급관(81)의 하류측에 공급할 수 있도록 구성되어 있다. 또한, 예를 들어 가스 공급관(81)은, 유량 조정부(82)의 하류측에서 분기해서 가스 공급관(84)을 형성한다. 가스 공급관(84)은, 유량 조정부(85)를 통해서 N2(질소) 공급원(86)에 접속되어 있다. 따라서, 메탄올 가스, N2 가스를 각각 독립적으로 가스 샤워 헤드(7)에 공급할 수 있다.
에칭 모듈(5)에서 실시되는 상기 스텝 S1 내지 S4와, 가스 샤워 헤드(7)로부터 공급되는 가스의 대응에 대해서 나타내 둔다. 스텝 S1에서는, 상기한 탱크(83)로부터 메탄올 가스가 가스 샤워 헤드(7)에 공급되어, 처리 용기(51) 내에 공급된다. 스텝 S2, S4에서는, N2 가스 공급원(86)으로부터 N2 가스가 가스 샤워 헤드(7)에 공급되어, 처리 용기(51) 내에 퍼지 가스로서 공급된다. 스텝 S3에서는, 탱크(83) 및 N2 가스 공급원(86)으로부터의 가스의 공급은 정지되고, 공급원(70)으로부터 ClF3 가스가 가스 샤워 헤드(7)에 공급되어, 처리 용기(51) 내에 공급된다.
그런데, 도 8, 도 9에 도시하는 바와 같이 기판 처리 장치(3)는, 컴퓨터인 제어부(30)를 구비하고 있고, 이 제어부(30)는, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램에는, 앞서 서술한 웨이퍼(W)의 처리 및 웨이퍼(W)의 반송이 행해지도록 명령(각 스텝)이 내장되어 있고, 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크, DVD 등에 저장되어, 제어부(30)에 인스톨된다. 제어부(30)는, 당해 프로그램에 의해 기판 처리 장치(3)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로는, 에칭 모듈(5)의 동작, 열처리 모듈(40)의 동작, 제1 기판 반송 기구(32), 제2 기판 반송 기구(42)의 동작, 오리엔타실(36)의 동작이 제어 신호에 의해 제어된다. 상기 에칭 모듈(5)의 동작으로서는, 각 히터의 출력 조정, 가스 샤워 헤드(7)로부터의 각 가스의 급단, 배기 기구(68)에 의한 배기 유량의 조정, 승강 기구(65)에 의한 승강 핀(64)의 승강 등의 각 동작이 포함된다. 이 제어부(30) 및 에칭 모듈(5)에 의해 에칭 장치가 구성된다.
기판 처리 장치(3)에서의 웨이퍼(W)의 반송 경로를 설명한다. 도 1에서 설명한 바와 같이 각 막이 형성된 웨이퍼(W)를 저장한 캐리어(34)가 캐리어용 적재대(35)에 적재된다. 그리고, 이 웨이퍼(W)는, 상압 반송실(33)→오리엔타실(36)→상압 반송실(33)→로드 로크실(41)의 순으로 반송되어, 열처리 모듈(40)을 통해서 에칭 모듈(5)에 반송된다. 그리고, 이미 설명한 바와 같이 스텝 S1 내지 S4로 이루어지는 사이클이 반복해서 행하여져서 웨이퍼(W)가 처리된다. 계속해서, 웨이퍼(W)는, 열처리 모듈(40)에 반송되어 스텝 S5의 처리를 받는다. 그러한 후, 웨이퍼(W)는, 로드 로크실(41)→상압 반송실(33)의 순으로 반송되어, 캐리어(34)로 되돌려진다.
또한, 에칭 모듈(5)에서, 상기한 불소를 함유하는 가스(퍼지 가스)의 공급에 의한 에칭 후의 잔사의 제거를 행해도 된다. 에칭 가스인 ClF3 가스를, 당해 잔사 제거용 퍼지 가스로서 사용하는 경우에는, 상술한 바와 같이 에칭 모듈(5)의 배관계를 구성하면 된다. ClF3 가스와는 다른 가스를 잔사 제거용 퍼지 가스로서 사용하는 경우에는, 당해 퍼지 가스를 ClF3 가스, 메탄올 가스, N2 가스와는 독립적으로 가스 샤워 헤드에 공급할 수 있도록, 유량 조정부를 구비한 당해 퍼지 가스용 배관을 앞서 서술한 배관계에 추가하면 된다.
또한, 메탄올 가스의 공급과 에칭 가스의 공급은, 서로 다른 처리 용기 내에서 행하여지고, 반송 기구에 의해 이들 처리 용기간에서 웨이퍼(W)가 반송되는 구성이어도 된다. 단, 동일한 처리 용기 내에서 이들 가스의 공급을 행함으로써, 상기 사이클을 반복해서 행하는 데 있어서 웨이퍼(W)를 모듈간에서 반송하는 시간을 생략할 수 있다. 따라서, 기판 처리 장치(3)의 구성에 의하면, 스루풋의 향상을 도모할 수 있다.
그런데 도 1 내지 도 6에서는, 제1 막인 산화실리콘막(12)과, 제2 막인 폴리실리콘막(14)에 대하여 보호막 형성용 가스의 흡착성의 차이에 의해, 제1 막 두께, 제1 막 두께보다도 작은 제2 막 두께로 각각 보호막을 형성하여, 폴리실리콘막(14)이 선택적으로 에칭되는 예를 나타냈다. 후술하는 평가 시험에서 나타내는 바와 같이 보호막 형성용 가스로서는, 각종 막에 대하여 다른 흡착성을 나타내는데, 제1 막(보호되는 막) 및 제2 막(에칭되는 막) 중 제1 막쪽이 보호막 형성용 가스의 흡착성이 높으면, 제2 막에 대해서 선택적인 에칭을 행할 수 있다. 즉, 제1 막, 제2 막 중 제2 막의 선택적인 에칭을 행하는 데 있어서 웨이퍼(W)의 표면에 형성되는 제1 막, 제2 막으로서는, 각각 산화실리콘막(12), 폴리실리콘막(14)인 것에 한정되지는 않고, 보호막 형성용 가스에 대한 흡착성이 다른 것이면 된다.
실리콘 함유 화합물 중, 상기한 바와 같이 N 또는 O를 포함하는 화합물은, 수산기를 포함하는 화합물 혹은 물과 수소 결합을 형성하기 쉽다. 그 때문에 제1 막으로서는, 이미 예시한 SiOCN, 산화실리콘 이외에, 예를 들어 SiN을 사용할 수 있다. 제2 막으로서는, 예를 들어 N 또는 O를 포함하지 않는 실리콘 함유 화합물, 예를 들어 SiC(탄화실리콘)를 사용할 수 있다. 또한, 여기에서의 N 또는 O를 포함한다는 것은, 막의 구성 원소로서 포함하는 의미이며, 불순물로서 포함한다는 의미가 아니다.
구체적으로 처리 예를 설명하면, 예를 들어 도 10a에 도시하는 바와 같이, 웨이퍼(W) 표면에 SiC막(91)(제2 막)과, SiN막(92)(제1 막)이 배열되어 형성되어 있다고 하자. 보호막 형성용 가스를 공급하여, 보호막(23)이 SiC막(91) 상에 비해서 SiN막(92) 상에 더 두껍게 형성된다(도 10b). 에칭 가스(22)의 공급에 의해, SiN막(92)을 보호하면서 SiC막(91)을 에칭한다(도 10c).
그런데, 제2 막(에칭되는 막)에는 제2 막 두께로 보호막 형성용 가스에 의해 보호막을 형성한다고 설명했는데, 이 제2 막 두께에는 제로인 것이 포함된다. 즉, 보호막 형성용 가스가 제2 막에 대하여 흡착성을 갖지 않아, 제2 막에는 보호막이 형성되지 않아도 된다. 또한, 제1 막, 제2 막으로서는 실리콘 함유 화합물에 한정되지 않고, 예를 들어 금속막이어도 된다.
상술한 바와 같이 에칭 대상의 막으로서는, 도 1 내지 도 6에서 도시한 폴리실리콘막에 한정되는 것은 아니다. 그 때문에, 에칭 가스에 대해서도, 에칭하는 막에 따라서 적절히 선택된다. 앞서 서술한 Si, SiC 등의 실리콘 함유 화합물을 에칭하는 데 있어서는, ClF3 가스 이외에, 예를 들어 F2 가스, IF5 가스, BrF3 가스, IF7 가스 등의 불소 화합물로 이루어지는 가스를 사용할 수 있다.
상기 실시 형태에서는, 보호되는 제1 막, 에칭되는 제2 막이 가로 방향으로 배열되도록 나타냈지만, 이들 막은 각각 기판의 표면에 노출된 상태이면 되며, 예를 들어 세로 방향으로 각각 배치되어 있어도 된다. 즉, 이들 막의 위치 관계에 제한은 없다. 또한, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 취지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경 및/또는 조합이 행하여져도 된다.
(평가 시험)
본 개시의 기술에 관련해서 행하여진 평가 시험에 대해서 설명한다.
평가 시험으로서, 각각 수산기를 구비한 화합물인 메탄올, 에탄올, 이소프로필알코올 및 물에 대해서, Si를 포함하는 각종 분자에 대한 흡착 에너지를 시뮬레이션에 의해 측정하였다. 구체적으로는 Si(실리콘), SiC(탄화실리콘), SiN(질화실리콘), SiO2CN(=SiOCN) 및 SiO(산화실리콘)에 대한 흡착 에너지를 측정하였다.
도 11은, 평가 시험의 결과를 나타내는 막대그래프이다. 그래프의 종축은 흡착 에너지(단위: eV)를 나타내고 있고, 당해 흡착 에너지가 낮을수록 흡착되기 쉽다. 이 도 11에 도시하는 바와 같이 수산기를 구비한 화합물 및 물에 대해서, Si, SiC, SiN, SiO2CN, SiO간에서 흡착 에너지가 각각 다르다. 이들 중에서 SiN, SiO2CN, SiO에 대해서는, 수산기를 구비한 화합물 및 물의 흡착 에너지가 Si, SiC와 비교해서 크게 마이너스이다. 이렇게 수산기를 구비한 화합물 및 물이 Si, SiC와 비교해서 SiN, SiO2CN, SiO에 큰 흡착성을 갖는다.
이 평가 시험의 결과로부터, 실리콘 함유막의 종류마다 각종 수산기를 구비한 화합물, 및 물의 흡착성이 다른 것을 알 수 있다. 따라서, 실시 형태에서 설명한 바와 같이 이러한 수산기를 구비한 화합물, 및 물의 흡착성의 차이를 이용하여, 이러한 실리콘 함유막 중 하나의 막을 보호하는 한편 다른 막을 에칭할 수 있을 것으로 추정된다. 또한 도 11의 그래프로부터, Si와, SiO의 사이에서의 흡착 에너지의 차가 특히 큰 것으로 나타났다. 또한 Si와, SiOCN의 사이에서의 흡착 에너지의 차도 큰 것으로 나타났다. 따라서 실시 형태에서 설명한, 보호막(23)을 이용한 Si막의 선택적 에칭을 행할 수 있는 것을 알 수 있다. 또한, SiOCN에 대해서 수산기를 구비한 화합물, 및 물의 흡착 에너지가 낮으므로, 실시 형태에서 설명한 SiOCN막(15)의 구멍부(16)의 밀봉에 대해서, 충분히 행하는 것이 가능한 것을 알 수 있다.

Claims (11)

  1. 에칭 가스에 대하여 각각 피에칭성을 갖는 제1 막 및 제2 막이 표면에 형성된 기판에, 수산기를 포함한 화합물, 혹은 물의 적어도 한쪽을 포함하는 보호막 형성용 가스를 공급하여, 상기 에칭 가스를 공급할 때 상기 제1 막 및 상기 제2 막 중, 상기 제1 막이 선택적으로 보호되도록 당해 제1 막을 피복하는 보호막을 형성하는 공정과,
    상기 보호막이 형성된 상태에서, 상기 기판에 에칭 가스를 공급해서 상기 제2 막을 선택적으로 에칭하는 공정
    을 포함하는 에칭 방법.
  2. 제1항에 있어서, 상기 제1 막 및 상기 제2 막은, 서로 다른 종류의 실리콘 함유막인, 에칭 방법.
  3. 제2항에 있어서, 상기 제1 막은, 질소 또는 산소를 포함하는, 에칭 방법.
  4. 제3항에 있어서, 상기 제1 막은, SiOCN막, 산화실리콘막 및 질화 실리콘막의 어느 것이며, 상기 제2 막은 Si막 또는 SiC막인, 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기판에 있어서 상기 제1 막, 다공질막, 상기 제2 막이 이 순으로 인접해서 마련되고,
    상기 보호막을 형성하는 공정은, 상기 다공질막의 구멍부에 당해 보호막을 형성해서 당해 구멍부를 막는 공정을 포함하고,
    상기 제2 막을 선택적으로 에칭하는 공정은, 당해 다공질막의 구멍부가 막힌 상태에서 에칭 가스를 공급하는 공정을 포함하는, 에칭 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 수산기를 포함한 화합물은 알코올인, 에칭 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보호막을 형성하는 공정과, 상기 제2 막을 선택적으로 에칭하는 공정을 행한 후, 상기 보호막 혹은 상기 보호막과 상기 에칭 가스의 반응에 의해 생성되는 반응 생성물을 제거하기 위해서, 상기 기판을 가열하는 가열 공정을 포함하는, 에칭 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보호막을 형성하는 공정과, 상기 제2 막을 선택적으로 에칭하는 공정을 이 순으로 복수회 반복하는 반복 공정을 포함하는, 에칭 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보호막 형성용 가스와 상기 에칭 가스를 동시에 상기 기판에 공급하는 공정을 포함하고, 상기 제2 막을 선택적으로 에칭하는 공정은, 상기 보호막을 형성하는 공정과 동시에 행하여지는, 에칭 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 막을 선택적으로 에칭하는 공정에 의해 생긴 잔사를 제거하기 위해서, 불소를 함유하는 가스를 공급하는 잔사 제거 공정을 포함하는, 에칭 방법.
  11. 처리 용기와,
    상기 처리 용기 내에 마련되고, 당해 처리 용기 내에 공급되는 에칭 가스에 대하여 각각 피에칭성을 갖는 제1 막 및 제2 막이 표면에 형성된 기판을 적재하는 스테이지와,
    상기 처리 용기 내에 수산기를 포함한 화합물, 혹은 물의 적어도 한쪽을 포함하는 보호막 형성용 가스를 공급하여, 상기 에칭 가스를 공급할 때 상기 제1 막 및 상기 제2 막 중, 상기 제1 막이 선택적으로 보호되도록 당해 제1 막을 피복하는 보호막을 형성하기 위한 보호막 형성용 가스 공급부와,
    상기 보호막이 형성된 상태에서 상기 제2 막을 선택적으로 에칭하기 위해서, 상기 처리 용기 내에 상기 에칭 가스를 공급하는 에칭 가스 공급부
    를 포함하는 에칭 장치.
KR1020220016159A 2021-02-16 2022-02-08 에칭 방법 및 에칭 장치 KR102608729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021022826A JP2022124908A (ja) 2021-02-16 2021-02-16 エッチング方法及びエッチング装置
JPJP-P-2021-022826 2021-02-16

Publications (2)

Publication Number Publication Date
KR20220117145A KR20220117145A (ko) 2022-08-23
KR102608729B1 true KR102608729B1 (ko) 2023-12-04

Family

ID=82801448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016159A KR102608729B1 (ko) 2021-02-16 2022-02-08 에칭 방법 및 에칭 장치

Country Status (4)

Country Link
US (1) US20220262655A1 (ko)
JP (1) JP2022124908A (ko)
KR (1) KR102608729B1 (ko)
TW (1) TW202247267A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433462B1 (ko) 2001-03-02 2004-05-31 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법 및 이 패턴형성방법을 이용한액정표시장치의 제조방법
KR101414125B1 (ko) 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
KR102206178B1 (ko) 2018-03-27 2021-01-22 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102345313B1 (ko) 2019-07-31 2021-12-31 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
JP5712653B2 (ja) * 2011-02-08 2015-05-07 東京エレクトロン株式会社 プラズマエッチング方法
JP6315694B2 (ja) 2014-09-19 2018-04-25 東京エレクトロン株式会社 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433462B1 (ko) 2001-03-02 2004-05-31 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법 및 이 패턴형성방법을 이용한액정표시장치의 제조방법
KR101414125B1 (ko) 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
KR102206178B1 (ko) 2018-03-27 2021-01-22 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102345313B1 (ko) 2019-07-31 2021-12-31 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
JP2022124908A (ja) 2022-08-26
TW202247267A (zh) 2022-12-01
KR20220117145A (ko) 2022-08-23
US20220262655A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
CN110581067B (zh) 蚀刻方法及蚀刻装置
TW201920749A (zh) 蝕刻方法及殘渣去除方法
US11127597B2 (en) Etching method
US11011383B2 (en) Etching method
TW202137312A (zh) 蝕刻方法及蝕刻裝置
TWI791741B (zh) 蝕刻方法
KR102184067B1 (ko) 에칭 방법 및 에칭 장치
KR102608729B1 (ko) 에칭 방법 및 에칭 장치
CN111755329B (zh) 蚀刻方法和蚀刻装置
US11594417B2 (en) Etching method and apparatus
KR102276907B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN115461842A (zh) 蚀刻方法和蚀刻装置
US11581192B2 (en) Etching method and etching apparatus
WO2021200240A1 (ja) エッチング方法及びエッチング装置
JP7486398B2 (ja) エッチング方法およびエッチング装置
KR20230114193A (ko) 듀얼 고압 웨이퍼 처리설비를 이용한 웨이퍼 고압 처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant