TWI791741B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI791741B
TWI791741B TW108101934A TW108101934A TWI791741B TW I791741 B TWI791741 B TW I791741B TW 108101934 A TW108101934 A TW 108101934A TW 108101934 A TW108101934 A TW 108101934A TW I791741 B TWI791741 B TW I791741B
Authority
TW
Taiwan
Prior art keywords
film
etching
sige
based material
gas
Prior art date
Application number
TW108101934A
Other languages
English (en)
Other versions
TW201941283A (zh
Inventor
淺田泰生
折居武彥
高橋信博
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201941283A publication Critical patent/TW201941283A/zh
Application granted granted Critical
Publication of TWI791741B publication Critical patent/TWI791741B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供一種可相對於另者而以高選擇比來蝕刻SiGe系材料彼此在Ge濃度上會有所不同的一者之蝕刻方法。
對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理體，供給蝕刻氣體，而利用到開始第1SiGe系材料與第2SiGe系材料因該蝕刻氣體所致之蝕刻為止的潛伏時間之差異，來相對於另者而選擇性地蝕刻第1SiGe系材料與第2SiGe系材料的一者。

Description

蝕刻方法
本揭露係關於一種蝕刻SiGe系材料的蝕刻方法。
近年來，作為除了矽(以下記為Si)以外的新半導體材料已知有一種矽鍺(記為SiGe)，作為使用此SiGe的半導體元件係在層積有Si層與SiGe層後，便被要求要有相對於Si層來選擇性地蝕刻SiGe層或相對於SiGe層來選擇性地蝕刻Si層。
作為相對於Si來選擇性蝕刻SiGe的技術係已知有使用ClF3、XeF2來作為蝕刻氣體(專利文獻1)者，使用HF者(專利文獻2)，使用NF3氣體與O2氣體等的混合氣體之電漿者(專利文獻3)。又，作為相對於SiGe來選擇性蝕刻Si的技術係已知有一種將包含鍺之氣體添加至包含SF6或CF4之蝕刻氣體中來加以蝕刻的技術(專利文獻4)。
又，專利文獻5記載有一種藉由改變F2氣體及NH3氣體之比率，便可進行SiGe相對於Si的選擇性蝕刻以及Si相對於SiGe的選擇性蝕刻的技術。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特表2009-510750號公報
專利文獻2：日本特開2003-77888號公報
專利文獻3：日本特許第6138653號公報
專利文獻4：日本特開2013-225604號公報
專利文獻5：日本特開2016-143781號公報
另外，上述技術都僅是相對於Si而選擇性地蝕刻SiGe或是相對於SiGe 而選擇性蝕刻Si，但在最近係逐漸要求要可相對於另者而以高選擇比來蝕刻SiGe系材料彼此在Ge濃度上會有所不同的一者，而上述技術中並無法充分對應於此般蝕刻。
從而，本揭露係提供一種可相對於另者而以高選擇比來蝕刻SiGe系材料彼此在Ge濃度上會有所不同的一者之蝕刻方法。
本揭露一態樣相關的蝕刻方法係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理體，供給蝕刻氣體，而利用到開始該第1SiGe系材料與該第2SiGe系材料因該蝕刻氣體所致之蝕刻為止的潛伏時間之差異，來相對於另者而選擇性地蝕刻該第1SiGe系材料與該第2SiGe系材料的一者。
本揭露另一態樣相關的蝕刻方法係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理體，供給蝕刻氣體，來蝕刻該第1SiGe系材料與該第2SiGe系材料的一者，而複數次重複在實質上不會蝕刻另者的蝕刻時間之蝕刻處理以及處理空間之沖淨，而相對於另者，來選擇性地蝕刻該1SiGe系材料與該第2SiGe系材料的一者。
本揭露又一態樣相關的蝕刻方法係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理體，在低溫域下供給蝕刻氣體，而相對於另者來選擇性地蝕刻該第1SiGe系材料與該第2SiGe系材料的一者。
根據本揭露，便可幾乎不蝕刻另者而以高選擇比來蝕刻第1SiGe系材料及第2SiGe系材料的一者。
1、21‧‧‧半導體基板
11‧‧‧高Ge濃度SiGe膜
12‧‧‧低Ge濃度SiGe膜
13‧‧‧蝕刻遮罩
30‧‧‧層積構造
31‧‧‧高Ge濃度SiGe膜
32‧‧‧Si膜
33‧‧‧蝕刻遮罩
41‧‧‧絕緣膜(Low-k膜)
42‧‧‧低Ge濃度SiGe膜
43‧‧‧高Ge濃度SiGe膜
100‧‧‧處理系統
105、105’‧‧‧蝕刻裝置
143、143’‧‧‧處理氣體供給機構
175‧‧‧含氟氣體供給源
W‧‧‧半導體晶圓(被處理體)
圖1係用以概略性地說明第1實施形態之第1例相關的蝕刻方法之圖式。
圖2係顯示Si-10%Ge膜、Si-30%Ge膜在80℃、100℃、120℃時的蝕刻時間與蝕刻量之關係的圖式。
圖3係將圖2部分放大顯示之圖式。
圖4係用以概略性地說明第2實施形態之第1例相關的蝕刻方法之圖式。
圖5係顯示在以ClF3氣體來蝕刻Ge濃度為0%的Si膜時，蝕刻量之溫度依存性的圖式。
圖6係顯示在以ClF3氣體來蝕刻Ge濃度為30at%的SiGe膜(Si-30%Ge膜)時，蝕刻量之溫度依存性的圖式。
圖7係顯示在為低溫域之35℃與為高溫域之120℃下就Si-10%Ge膜、Si-30%Ge膜進行蝕刻時，Si-30%Ge膜相對於Si-10%Ge膜的蝕刻選擇比之圖式。
圖8A係顯示適用第1及第2實施形態之被處理體構造的第1例之概略剖面圖，且為蝕刻前之狀態的圖式。
圖8B係顯示適用第1及第2實施形態之被處理體構造的第1例之概略剖面圖，且為蝕刻後之狀態的圖式。
圖9A係顯示適用第1及第2實施形態之被處理體構造的第2例之概略剖面圖，且為蝕刻前之狀態的圖式。
圖9B係顯示適用第1及第2實施形態之被處理體構造的第2例之概略剖面圖，且為蝕刻後之狀態的圖式。
圖10係顯示搭載有用於第1實施形態及第2實施形態的實施之蝕刻裝置的處理系統一範例之概略構成圖。
圖11係顯示用以實施第1及第2實施形態的第1例之蝕刻方法的蝕刻裝置一範例的剖面圖。
圖12係顯示用以實施第1及第2實施形態的第2例之蝕刻方法的蝕刻裝置一範例的圖式。
以下，便參照添附圖式就本發明之實施形態來加以說明。
<第1實施形態>
首先，就第1實施形態來加以說明。
本實施形態中，係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理基板，供給蝕刻氣體(例如包含含氟氣體之氣體)，而藉由第1SiGe系材料與第2SiGe系材料到開始因該蝕刻氣體所致之蝕刻為止的潛伏時間會產生差異的溫度，並利用潛伏時間差，來相對於另者而選擇性地蝕刻第1SiGe系材料與第2SiGe系材料的一者。另外，本實施形態中，SiGe系材料亦包含Ge為0%的情況(亦即Si的情況)。
本實施形態第1例係準備具有第1膜及第2膜之被處理體，而對被處理體供給作為蝕刻氣體的含氟氣體，並相對於第2膜來選擇性地蝕刻第1膜，該第1膜係由作為第1SiGe系材料而Ge濃度相對較高之SiGe所構成，該第2膜係由作為第2SiGe系材料而Ge濃度相對較低之SiGe膜或是Ge為0%的Si膜所構成。除了含氟氣體之外，亦可供給Ar氣體等的非活性氣體。此時，第2膜幾乎不會被蝕刻，而較佳地係使第1膜相對於第2膜的選擇比為5以上。
含氟氣體系可使用ClF3氣體、F2氣體、IF7氣體等。
此時，在使用上述般之含氟氣體來作為蝕刻氣體時，由於Ge濃度較高之第1膜會較Ge濃度較小的第2膜要容易被蝕刻，故可藉由此化學反應性的差異，來相對於第2膜而選擇性地蝕刻第1膜，但特別是在高溫域中，於單純僅利用蝕刻氣體的化學反應性之差異的蝕刻中，第2膜亦會被蝕刻而較不佳。
相對於此，本範例中，在既定溫度範圍，特別是如下述般的高溫域中，是利用第1膜及第2膜之蝕刻反應的潛伏時間差，來進行選擇蝕刻。潛伏時間係指在供給蝕刻氣體後，到實際開始蝕刻反應為止的時間，如圖1所示，低Ge濃度之第2膜的潛伏時間(T2)會較高Ge濃度之第1膜的潛伏時間(T1)要長。藉由利用此潛伏時間差(△T)，便可充分地抑制第2膜之蝕刻，來蝕刻第1膜，以進行高選擇性之蝕刻。
如此般之潛伏時間差(△T)之所以會存在是因為相較於第1膜，作為難以被含氟氣體所蝕刻的自然氧化膜之SiO2膜會較多地形成在第2膜表面之故。
潛伏時間係可藉由蝕刻時之被處理體的溫度(蝕刻溫度)來加以調整，較佳地係以在第1膜與第2膜中能形成充分的潛伏時間差(△T)的方式來設定蝕 刻溫度。第1膜之蝕刻所需要的時間更佳地係第2膜之潛伏時間(T2)以下，亦即潛伏期間。藉此，便可幾乎不蝕刻第2膜，並以高選擇比而相對於第2膜來蝕刻第1膜。
本範例中，亦如上述般，作為低Ge濃度之第2膜雖容許Ge0%的Si膜，但在第1膜及第2膜都為SiGe膜時更能發揮效果。又，作為具體數值，高Ge濃度之第1膜的Ge濃度較佳地係20~50at%的範圍，更佳地係25~35at%，例如為30at%。又，第2膜的Ge濃度較佳地係0~20at%(不包含20at%)的範圍，更佳地係5~15at%，例如為10at%。
本實施形態中，蝕刻溫度較佳地係100℃以上的高溫域，更佳地係100~125℃。最佳地係120℃。SiGe膜係在以含氟氣體，例如ClF3氣體來進行蝕刻的情況下，有溫度愈低則愈容易被蝕刻的傾向，且自然氧化膜亦容易被蝕刻。雖因SiGe膜質而有所不同，但在80℃附近，則低Ge濃度之SiGe膜中，表面的自然氧化膜亦會容易被蝕刻，且潛伏時間會較短，會難以找出潛伏時間差。相對於此，在100℃以上的高溫域中，則SiGe膜表面的自然氧化膜及該膜本身之蝕刻速率會下降，且即便低Ge濃度的SiGe膜中自然氧化膜亦難以被蝕刻，可使低Ge濃度之第2膜的潛伏時間加長，而使潛伏時間差加長。特別是，在120℃附近，Ge為10at%的SiGe膜係可充分將潛伏時間加長至10min，且到蝕刻時間為10min左右為止，幾乎不會蝕刻低Ge濃度的第2膜，而可以高選擇比來蝕刻例如30at%的高Ge濃度之第1膜。然而，在蝕刻溫度為130℃以上時，高Ge濃度之第1膜亦會變得難以被蝕刻。
蝕刻時之壓力較佳地係10~1000mTorr(1.33~133Pa)之範圍，例如為120mTorr(16Pa)。
接著，就第1實施形態的第1例之實驗結果來加以說明。
在此，便使用ClF3氣體來作為蝕刻氣體，而就Ge濃度為10at%的SiGe膜(Si-10%Ge膜)、Ge濃度為30at%的SiGe膜(Si-30%Ge膜)，將蝕刻溫度改變為80℃、100℃、120℃，而求得蝕刻時間與蝕刻量的關係。將其結果顯示於圖2。又，圖3係將圖2部分放大顯示之圖式。
如該等圖所示，得知Si-10%Ge膜及Si-30%Ge膜的任一者在80℃下蝕刻 量會較多，又，在任一溫度下，Si-30%Ge膜的蝕刻量都會較Si-10%Ge膜要多。又，得知在80℃下，Si-10%Ge膜及Si-30%Ge膜的任一者潛伏時間都會較短，且Si-10%Ge膜亦會在短時間開始蝕刻，在600sec(10min)的Si-10%Ge膜之蝕刻量為10nm以上。相對於此，得知在蝕刻溫度為100℃下，Si-10%Ge膜的潛伏時間為100sec，而可進行利用與Si-30%Ge膜的潛伏時間差之蝕刻。又，在蝕刻時間為600sec(10min)下，Si-10%Ge膜之蝕刻量為3nm左右，而可抑制Si-10%Ge膜之蝕刻來蝕刻Si-30%Ge膜。又，在蝕刻溫度為120℃下，Si-10%Ge膜的潛伏時間為600sec(10min)，確認到在600sec的長期間下，便可以相對於Si-10%Ge膜的選擇比為無限大來蝕刻Si-30%Ge膜。又，在蝕刻溫度為120℃下，即便蝕刻時間為1200sec，Si-10%Ge膜的蝕刻量仍為較少的5nm左右。
接著，便就本實施形態之第2例來加以說明。第2例係準備具有第1膜及第2膜之被處理體，而對被處理體供給作為蝕刻氣體的含氟氣體及NH3氣體，並相對於第1膜來選擇性地蝕刻第2膜，該第1膜係由作為第1SiGe系材料而Ge濃度相對較高之SiGe所構成，該第2膜係由作為第2SiGe系材料而Ge濃度相對較低之SiGe膜或是Ge為0%的Si膜所構成。亦即，與第1例相反，會相對於Ge濃度較高之第1膜而選擇性地蝕刻Ge濃度較低之第2膜。此時，較佳地係使第2膜幾乎不會被蝕刻，而第2膜相對於第1膜的選擇比為5以上。
如此般，藉由追加NH3氣體來作為蝕刻氣體，來使Ge濃度的差異逆轉是因為藉由在含氟氣氣體添加NH3氣體，便可使表面為自然氧化膜之SiO2會容易被蝕刻之故。含氟氣體與第1例同樣，係可使用ClF3氣體、F2氣體、IF7氣體等。含氟氣體與NH3氣體之比率較佳地係在1/500~1的範圍。
本例中，第1膜及第2膜的Ge濃度係與第1例相同，僅在被蝕刻側有所不同。關於蝕刻溫度亦相同，較佳地係100℃以上，更佳地係100~125℃，最佳地係120℃。
<第2實施形態>
接著，便就第2實施形態來加以說明。
本實施形態中，係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料 與第2SiGe系材料的被處理體，供給蝕刻氣體(例如含有含氟氣體之氣體),來蝕刻第1SiGe系材料與第2SiGe系材料的一者，而複數次重複在實質上不會蝕刻另者的蝕刻時間之蝕刻處理以及處理空間之沖淨，而相對於另者，來選擇性地蝕刻1SiGe系材料與第2SiGe系材料的一者。另外，本實施形態中，SiGe系材料亦包含Ge為0%的情況(亦即Si的情況)。
本實施形態之第1例係準備具有第1膜及第2膜之被處理體，該第1膜係由作為第1SiGe系材料的Ge濃度相對較高之SiGe所構成，該第2膜係由作為第2SiGe系材料的Ge濃度相對較低之SiGe膜或是Ge為0%的Si膜所構成，而如圖4所示，對被處理體供給作為蝕刻氣體的含氟氣體，來蝕刻第1膜，而進行既定次重複在實質上不會蝕刻第2膜的蝕刻時間之蝕刻工序(S1)以及處理空間之沖淨工序(S2)。處理空間之沖淨工序(S2)係可藉由將區劃出處理空間之處理容器抽真空來加以進行。亦可與抽真空一同地將作為沖淨氣體之非活性氣體供給至處理空間。如此般，藉由重複既定次蝕刻工序(S1)與沖淨工序(S2)，便可幾乎不蝕刻第2膜，而相對於第2膜以高選擇比來蝕刻第1膜。此時，較佳地係使第2膜幾乎不會被蝕刻，而第1膜相對於第2膜之選擇比為5以上。
1次的蝕刻工序(S1)較佳地係在第2膜潛伏期間內，而於蝕刻第1膜的期間內結束。藉此，即便重複蝕刻工序(S1)，仍幾乎不會蝕刻第2表面之自然氧化膜，而可僅重複蝕刻第1膜來達成所欲蝕刻量。從而，本例中，即便第1膜及第2膜的潛伏時間差較小，由於仍可實質上只將第1膜蝕刻所欲量，故溫度限度會較第1例要廣。
含氟氣體與第1實施形態同樣，係可使用ClF3氣體、F2氣體、IF7氣體等。又，除了含氟氣體之外，亦可供給Ar氣體等的非活性氣體。
如上述，作為低Ge濃度之第2膜雖容許Ge0%的Si膜，但在在第1膜及第2膜都為SiGe膜時更能發揮效果。又，作為具體數值，高Ge濃度之第1膜的Ge濃度較佳地係20~50at%的範圍，更佳地係25~35at%，例如為30at%。又，第2膜的Ge濃度較佳地係0~20at%(不包含20at%)的範圍，更佳地係5~15at%，例如為10at%。
雖如上述，蝕刻溫度的限度會較第1實施形態要廣，但本例中蝕刻溫度仍較佳地係100℃以上，更佳地係100~125℃。最佳地係120℃。
本例中，較佳地，1次蝕刻工序(S1)的時間係1~10sec，1次沖淨工序(S2)的時間係5~30sec。又，蝕刻時之壓力較佳地係在10~1000mTorr(1.33~133Pa)的範圍，例如為120mTorr(16Pa)。
接著，便就本實施形態第2例來加以說明。第2例係準備具有第1膜及第2膜之被處理體，而對被處理體供給作為蝕刻氣體的含氟氣體及NH3氣體，來蝕刻第2膜，並進行既定次重複在實質上不會蝕刻第1膜的蝕刻時間之蝕刻工序以及處理空間之沖淨工序，該第1膜係由作為第1SiGe系材料而Ge濃度相對較高之SiGe所構成，該第2膜係由作為第2SiGe系材料而Ge濃度相對較低之SiGe膜或是Ge為0%的Si膜所構成。亦即，與第1例相反，會相對於Ge濃度較高之第1膜而選擇性地蝕刻Ge濃度較低之第2膜。此時，較佳地係使第2膜幾乎不會被蝕刻，而第2膜相對於第1膜的選擇比為5以上。
如此般，藉由追加NH3氣體來作為蝕刻氣體，並以與第1實施形態的第2例同樣的原理，來使Ge濃度的差異逆轉。
<第3實施形態>
接著，便就第3實施形態來加以說明。
本實施形態中，係對具有彼此在Ge濃度上會有所不同的第1SiGe系材料與第2SiGe系材料的被處理體，在低溫域下供給蝕刻氣體(例如含有含氟氣體之氣體)，而相對於另者來選擇性地蝕刻第1SiGe系材料與第2SiGe系材料的一者。本實施形態與利用潛伏時間差的第1實施形態有所不同，係是藉由兩者之蝕刻量的差來確保選擇性。另外，本實施形態中，SiGe系材料係包含Ge為0%的情況(亦即Si的情況)。
本實施形態第1例係準備具有第1膜及第2膜之被處理體，而對被處理體供給作為蝕刻氣體的含氟氣體，並相對於第2膜來選擇性地蝕刻第1膜，該第1膜係由作為第1SiGe系材料而Ge濃度相對較高之SiGe所構成，該第2膜係由作為第2SiGe系材料而Ge濃度相對較低之SiGe膜或是Ge為0%的Si膜所構成。除了含氟氣體之外，亦可供給Ar氣體等的非活性氣體。此時，較佳地 係使第2膜幾乎不會被蝕刻，而第1膜相對於第2膜的選擇比為5以上。
含氟氣體系可使用ClF3氣體、F2氣體、IF7氣體等。
此時，在使用上述般含氟氣體來作為蝕刻氣體時，由於Ge濃度較高之第1膜會較Ge濃度較小的第2膜要容易被蝕刻，故可藉由此化學反應性的差異，來相對於第2膜而選擇性地蝕刻第1膜。
蝕刻時的壓力較佳地係在10~1000mTorr(1.33~133Pa)的範圍，例如為120mTorr(16Pa)。
本實施形態中，蝕刻溫度係低溫域，較佳地係60℃以下，更佳地係在0~60℃的範圍。
關於其理由，便基於實際上掌握了溫度與蝕刻量之關係的圖5及圖6來說明如下。
圖5係顯示在以為含氟氣體之ClF3氣體來蝕刻Ge濃度為0%的Si膜時，蝕刻量之溫度依存性的圖式，並顯示出在20~120℃的各溫度下，蝕刻時間為30sec來進行蝕刻時的蝕刻量之傾向。另外，Si膜的蝕刻條件係ClF3氣體流量：20~500sccm，Ar氣體流量：100~1000sccm，壓力：500~3000mTorr。如該圖所示，Si膜之蝕刻量相對於溫度並不具有線性，而具有在80℃附近的中溫域蝕刻量較多，在60℃以下及100℃以上則蝕刻量較少的傾向。特別是，在60℃以下，Si膜的蝕刻量會變得更少。此般傾向，應是ClF3氣體下的Si膜蝕刻中化學吸附的特性會有較強的影響之故。此傾向應該在Ge量較少的SiGe膜(例如Si-10%Ge膜)中亦為相同。
另一方面，圖6係顯示在以ClF3氣體來蝕刻Ge濃度為30at%的SiGe膜(Si-30%Ge膜)時，蝕刻量之溫度依存性的圖式，並顯示出在20~120℃的各溫度下，蝕刻時間為30sec來進行蝕刻時的蝕刻量。另外，Si-30%Ge膜的蝕刻條件係ClF3氣體流量：1~100sccm，Ar氣體流量：100~1000sccm，壓力：10~1000mTorr。由此圖看來，便可觀察到Si-30%Ge膜係物理吸附特性較強，蝕刻量相對溫度具有線性，而可觀察到溫度愈低則蝕刻量會愈增加之傾向。
由圖5、圖6看來，可掌握到在Si-30%Ge膜的蝕刻量會變多，而Si膜之蝕刻量則會變少的60℃以下的低溫域下，相較於高溫域，Si-30%Ge膜相對 於Si的蝕刻選擇比可提高，而其數值會有溫度愈低而愈大的傾向。如下述圖7所示，顯示出Si-30%Ge膜相對於表示與Si膜類似的蝕刻傾向的Si-10%Ge膜的蝕刻選擇比為20以上的高數值。雖圖5、圖6只有到20℃為止的數據，但由該等圖的傾向看來，應至少到0℃為止均可得到高選擇比。如此般，在較佳地係60℃，更佳地係0~60℃，進一步地係20~60℃的低溫域下，便可相對於由Ge濃度相對較低(亦包含0%)的SiGe所構成之第2膜，不利用潛伏時間差，而是以極高的選擇比來蝕刻由Ge濃度相對較高的SiGe所構成之第1膜。
另外，雖因為溫度愈高則Si-30%Ge膜的蝕刻量會愈減少，而對Si-30%Ge膜相對於Si膜的蝕刻選擇比產生不利作用，但Si膜之蝕刻量在100℃以上會較在80℃附近要為下降。因此，即便在100℃以上的高溫域中，不利用潛伏時間差，仍可將Si-30%Ge膜相對於Si膜的蝕刻選擇比提的更高。然而，如第1實施形態所記載般，在高溫域下可藉由利用潛伏時間差，來相對於第2膜而以更高選擇性來蝕刻第1膜。
接著，便就第3實施形態第1例的實驗結果來加以說明。
首先，便使用ClF3氣體來作為蝕刻氣體，而就Ge濃度為10at%的SiGe膜(Si-10%Ge膜)、Ge濃度為30at%的SiGe膜(Si-30%Ge膜)，在為低溫域之35℃以及為高溫域之120℃下進行蝕刻。圖7係將此時之Si-30%Ge膜的蝕刻量作為橫軸，將Si-10%Ge膜的蝕刻量作為縱軸，而描繪出在35℃下進行蝕刻的情況與在120℃下進行蝕刻的情況之圖式。另外，此時的蝕刻條件係ClF3氣體流量：1~100sccm，Ar氣體流量：100~1000sccm，壓力：10~1000mTorr。如該圖所示，Si-30%Ge膜相對於Si-10%Ge膜的蝕刻選擇比在35℃的情況下為24.6，在120℃的情況下為11.2。由此結果看來，確認到在低溫域中可得到20以上的高蝕刻選擇比，在高溫域中雖無低溫域那樣高，但仍可得到10以上的蝕刻選擇比。
<適用第1及第2實施形態的被處理體之構造例>
接著，便就適用第1及第2實施形態的被處理體之構造例來加以說明。被處理體典型而言係半導體晶圓(以下僅記為晶圓)。
圖8A、圖8B係顯示被處理體構造第1例之圖式。
本範例中，如圖8A所示，係構成為在Si基板等的半導體基板1上，形成有作為蝕刻對象之第1膜而高Ge濃度的SiGe膜(例如Ge濃度30at%)11與作為第2膜而低Ge濃度的SiGe膜(例如Ge濃度10at%)12之層積構造。具體而言，係在半導體基板1上，依序層積有低Ge濃度SiGe膜12與高Ge濃度SiGe膜11，最上層為低Ge濃度SiGe膜12，並於其上形成有例如由SiO2膜所構成之蝕刻遮罩13。低Ge濃度SiGe膜12與高Ge濃度SiGe膜11的層積數只要為1次以上即可。
在此狀態下，將被處理體保持在既定溫度，而如第1實施形態第1例般，供給ClF3氣體等的含氟氣體，或是如第2實施形態第1例般，藉由重複含氟氣體之供給與沖淨，來蝕刻高Ge濃度SiGe膜11，而成為例如圖8B之狀態。此時，低Ge濃度SiGe膜12幾乎不會被蝕刻。圖8B中，雖會蝕刻高Ge濃度SiGe膜11的一部分，但亦可全部蝕刻。又，亦可使用Si膜來取代低Ge濃度SiGe膜12。
圖9A、圖9B係顯示被處理體構造第2例之圖式。
本範例中，如圖9A所示，係在Si基板等的半導體基板21上，透過絕緣膜(未圖示)，形成有作為蝕刻對象之第1膜而高Ge濃度的SiGe膜(例如Ge濃度30at%)31與Si膜32的層積構造體30，在層積構造體30兩側，於半導體基板21之源極及汲極所對應的部分，係透過Low-k膜等的絕緣膜41而具有：具有作為保護層之機能，而為第2膜的低Ge濃度SiGe膜(例如Ge濃度10at%)42；以及設置於其外側的高Ge濃度SiGe膜(例如Ge濃度30at%)43。層積構造體30係在半導體基板21上依序層積有Si膜32與高Ge濃度SiGe膜31，最上層為Si膜32，並於其上形成有例如由SiO2膜所構成的蝕刻遮罩33。
在此狀態下，將被處理體保持在既定溫度，而如第1實施形態第1例般，供給ClF3氣體等的含氟氣體，或是如第2實施形態第1例般，藉由重複含氟氣體之供給與沖淨，來蝕刻高Ge濃度SiGe膜31，而成為例如圖9B之狀態。此時，低Ge濃度SiGe膜42幾乎不會被蝕刻，而具有作為保護層之機能，使高Ge濃度SiGe膜(例如Ge濃度30at%)43不被蝕刻。
另外，上述2個構造例中，在第1實施形態及第2實施形態的第2例的情 況下，係成為高Ge濃度SiGe膜與低Ge濃度SiGe膜(或Si膜)會相反的狀態。
<處理系統>
接著，便就搭載有用於第1實施形態及第2實施形態之實施的蝕刻裝置之處理系統一範例來加以說明。
圖10係顯示處理系統一範例的概略構成圖。此處理系統100係具備有：會搬出入具有上述構造例所示之構造的被處理體之晶圓W的搬出入部102；鄰接設置於搬出入部102的2個裝載互鎖室103；分別鄰接設置於各裝載互鎖室103，而對晶圓W進行熱處理之熱處理裝置104；分別鄰接設置於各熱處理裝置104，而對晶圓W進行蝕刻之蝕刻裝置105；以及控制部106。
搬出入部102係具有將搬送晶圓W的第1晶圓搬送機構111設置於內部的搬送室112。第1晶圓搬送機構111係具有會略水平地保持晶圓W之2個搬送臂111a、111b。搬送室112之長邊方向側部係設置有載置台113，此載置台113係可連接例如3個收納FOUP等的複數片晶圓W之載具C。又，設置有會鄰接於搬送室112，而進行晶圓W之對位的對位腔室114。
在搬出入部102中，晶圓W會藉由搬送臂111a、111b來被加以保持，而藉由第1晶圓搬送機構111的驅動來在略水平面內直線前進移動或升降，以搬送至所欲位置。然後，藉由讓搬送臂111a、111b分別相對於載置台113之載具C、對位腔室114、裝載互鎖室103進行進退，來進行搬出入。
各裝載互鎖室103係分別在與搬送室112之間介設有閘閥116的狀態下，分別連結於搬送室112。各裝載互鎖室103內係設置有搬送晶圓W之第2晶圓搬送機構117。又，裝載互鎖室103係構成為可抽真空至既定真空度。
第2晶圓搬送機構117係具有多關節臂構造，且具有會略水平地保持晶圓W之拾取部。在此第2晶圓搬送機構117中，係在讓多關節臂收縮的狀態下，讓拾取器位在裝載互鎖室103內，而藉由讓多關節臂延伸，來讓拾取器到達至熱處理裝置104，可藉由進一步地延伸來到達至蝕刻裝置105，而可在裝載互鎖室103、熱處理裝置104以及蝕刻裝置105之間搬送晶圓W。
控制部106典型上係由電腦所構成，而具有：具有控制處理系統100之各構成部的CPU的主控制部；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機 等)；顯示裝置(顯示器等)；以及記憶裝置(記憶媒體)。控制部106之主控制部係例如基於記憶於記憶裝置所內建之記憶媒體或是記憶裝置所設置的記憶媒體的處理配方，來讓處理系統100實行既定動作。
如此般之處理系統100係將形成有上述構造的晶圓W收納於複數片載具C而搬送至處理系統100。處理系統100中，係在開啟大氣側閘閥116的狀態下，從搬出入部102之載具C，藉由第1晶圓搬送機構111的搬送臂111a、111b的任一者來將1片晶圓W搬送至裝載互鎖室103，而收授至裝載互鎖室103內之第2晶圓搬送機構117的拾取器。
之後，便關閉大氣側閘閥116來將裝載互鎖室103內真空排氣，接著開啟閘閥154，而將拾取器延伸至蝕刻裝置105，來將晶圓W朝蝕刻裝置105搬送。
之後，讓拾取器回到裝載互鎖室103，而關閉閘閥154，在蝕刻裝置105中藉由上述蝕刻方法，來進行例如高Ge濃度SiGe膜之蝕刻處理。
在結束蝕刻處理後，開啟閘閥122、154，而藉由第2晶圓搬送機構117之拾取器來將蝕刻處理後之晶圓W搬送至熱處理裝置104，以加熱去除蝕刻殘渣等。
在熱處理裝置104之熱處理結束後，藉由第1晶圓搬送機構111之搬送臂111a、111b的任一者來回到載具C。藉此，便結束1片晶圓的處理。
另外，在無須去除蝕刻殘渣等的情況，亦可不設置熱處理裝置104，在此情況，只要能藉由第2晶圓搬送機構117之拾取器來讓結束蝕刻處理後之晶圓W退至裝載互鎖室103，而藉由第1晶圓搬送機構111之搬送臂111a、111b的任一者來回到載具C的話即可。
<蝕刻裝置>
接著，便就用以實施第1及第2實施形態第1例之蝕刻方法的蝕刻裝置105一範例來詳細說明。
圖11係顯示蝕刻裝置105一範例的剖面圖。如圖11所示，蝕刻裝置105係具備作為區劃出處理空間的處理容器之密閉構造的腔室140，腔室140內部係設置有以使晶圓W成為略水平的狀態來進行載置的載置台142。又，蝕 刻裝置105係具備將蝕刻氣體供給至腔室140的氣體供給機構143、將腔室140內排氣之排氣機構144。
腔室140係藉由腔室本體151與蓋部152來加以構成。腔室本體151係具有略圓筒狀的側壁部151a與底部151b，而上部會成為開口，此開口會被蓋部152關閉。側壁部151a與蓋部152會藉由密封構件(未圖示)來加以密封，以確保腔室140內之氣密性。
蓋部152係具有：構成外側之蓋構件155；以及被嵌入至蓋構件155內側，並以面對載置台142的方式來設置之噴淋頭156。噴淋頭156係具有：具有為圓筒狀之側壁157a與上部壁157b的本體157；以及設置於本體157底部之噴淋板158。在本體157與噴淋板158之間係形成有空間159。
蓋構件155及本體157的上部壁157b係形成有會貫穿至空間159的氣體導入路徑161，此氣體導入路徑161係連接有下述氣體供給機構143的含氟氣體供給配管171。
噴淋板158係形成有複數氣體噴出孔162，而經由氣體供給配管171及氣體導入路徑161來將被導入至空間159的氣體從氣體噴出孔162來噴出至腔室140內之空間。
側壁部151a係設置有在與熱處理裝置104之間搬出入晶圓W的搬出入口153，此搬出入口153係可藉由閘閥154來加以開閉。
載置台142係俯視呈略圓形，而會被固定於腔室140之底部151b。載置台142內部係設置有調節載置台142之溫度的溫度調節器165。溫度調節器165係具備使例如溫度調節用媒體(例如水等)循環之管路，而藉由與流通於此般管路內的溫度調節用媒體進行熱交換，便可調節載置台142之溫度，而達成載置台142上的晶圓W之溫度控制。
氣體供給機構143係具有供給ClF3氣體等的含氟氣體之含氟氣體供給源175及供給Ar氣體等的非活性氣體之非活性氣體供給源176，該等係分別連接有含氟氣體供給配管171及非活性氣體供給配管172的一端。含氟氣體供給配管171及非活性氣體供給配管172係設置有進行流道之開閉動作及流量控制的流量控制器179。流量控制器179係藉由例如開閉閥及質流控制器來 加以構成。含氟氣體供給配管171的另端如上述，係連接於氣體導入路徑161。又，非活性氣體供給配管172的另端係連接於含氟氣體供給配管171。
從而，含氟氣體係從含氟氣體供給源175而經由含氟氣體供給配管171來被供給至噴淋頭156內，非活性氣體係從非活性氣體供給源176而經由非活性氣體供給配管172及含氟氣體供給配管171來被供給至噴淋頭156，該等氣體會從噴淋頭156之氣體噴出孔162來朝向腔室140內之晶圓W噴出。
該等氣體中含氟氣體為反應氣體，非活性氣體會作為稀釋氣體及沖淨氣體來被加以使用。藉由單獨供給含氟氣體或是將含氟氣體與非活性氣體混合而加以供給，便可得到所欲蝕刻性能。
排氣機構144係具有會連接於腔室140之底部151b所形成的排氣口181的排氣配管182，且會進一步地具有設置於排氣配管182且用以控制腔室140內之壓力的自動壓力控制閥(APC)183及用以將腔室140內排氣之真空泵184。
腔室140側壁係以插入至腔室140內之方式來設置有2個電容式真空計186a、186b，來作為測量腔室140內之壓力用的壓力計。電容式真空計186a係高壓用，電容式真空計186b係低壓用。在載置於載置台142的晶圓W附近係設置有檢測晶圓W之溫度的溫度感應器(未圖示)。
在此般蝕刻裝置105中，係將形成有上述構造的晶圓W搬入至腔室140內，而載置於載置台142。然後，使腔室140內之壓力為10~1000mTorr(1.33~133Pa)範圍，例如120mTorr，藉由載置台142之溫度調節器165來將晶圓W較佳地係成為100℃以上，更佳地係100~125℃，最佳地係120℃。
然後，在藉由第1實施形態第1例來進行蝕刻時，較佳地以1~100sccm的流量來將含氟氣體(例如ClF3氣體)供給至腔室140內，以蝕刻高Ge濃度SiGe膜。藉此，便幾乎不會蝕刻低Ge濃度SiGe膜或Si膜，而可相對該等以高選擇比來蝕刻高Ge濃度SiGe膜。此時，亦可與含氟氣體一同地以例如100~1000sccm的流量來供給Ar氣體等的非活性氣體。在蝕刻結束後，便以沖淨氣體來沖淨腔室140內，而將晶圓W從腔室140搬出。
在藉由第2實施形態第1例來進行蝕刻時，係重複進行較佳地以1~100sccm的流量來將含氟氣體(例如ClF3氣體)供給至腔室140內，以蝕刻高Ge濃度SiGe膜的蝕刻工序以及藉由抽真空或是抽真空與供給非活性氣體的併用來沖淨腔室140內之處理空間的沖淨工序，而以所欲蝕刻量來蝕刻高Ge濃度SiGe膜。藉此，便可幾乎不蝕刻低Ge濃度SiGe膜或Si膜，而相對於該等以高選擇比來蝕刻高Ge濃度SiGe膜。此時，在蝕刻工序中，亦可與含氟氣體一同地以例如100~1000sccm的流量來供給Ar氣體等的非活性氣體。在蝕刻結束後，便以沖淨氣體來沖淨腔室140內，而將晶圓W從腔室140搬出。
在藉由第1及第2實施形態第2例來進行蝕刻時，便會藉由圖12所示之蝕刻裝置105’來進行蝕刻。蝕刻裝置105’係使用具有含氟氣體供給源175、非活性氣體供給源176以及NH3氣體供給源177的氣體供給機構143’，來取代圖11之蝕刻裝置105的氣體供給機構143。NH3氣體供給源177係連接有NH3氣體供給配管173一端。NH3氣體供給配管173另端係連接於含氟氣體供給配管171。NH3氣體供給配管173係與含氟氣體供給配管171及非活性氣體供給配管172同樣地設置有流量控制器179。
藉由此般蝕刻裝置105’，而從圖5、圖6所示的2個構造例看來，便可就具有高Ge濃度SiGe膜與低Ge濃度SiGe膜(或Si膜)會呈相反狀態之構造的晶圓W，使用含氟氣體及NH3氣體，而相對於高Ge濃度SiGe膜以高選擇比來蝕刻低Ge濃度SiGe膜(或Si膜)。
<其他適用>
以上，雖已就實施形態來加以說明，但本次所揭露的實施形態在所有觀點上應都為例示而非限制。上述實施形態可在不超過添附申請專利範圍及其主旨下，而以各種形態來進行省略、置換、變更。
例如，上述實施形態的被處理體之構造體終究只是例示，只要為具有彼此Ge濃度會有所不同的第1SiGe系材料與第2SiGe系材料(包含Ge為0%的情況)之被處理體的話便可適用。又，關於上述處理系統或個別裝置之構造亦不過是例示，而可藉由各種構成之系統或裝置來實施本發明之蝕刻方法。
T1‧‧‧潛伏時間
T2‧‧‧潛伏時間
△T‧‧‧潛伏時間差

Claims (14)

  1. 一種蝕刻方法，係對具有Ge濃度係20~50at%的第1SiGe系材料與Ge濃度係5~15at%的第2SiGe系材料的被處理體，供給蝕刻氣體，而利用到開始該第1SiGe系材料與該第2SiGe系材料因該蝕刻氣體所致之蝕刻為止的潛伏時間之差異，來相對於另者而選擇性地蝕刻該第1SiGe系材料與該第2SiGe系材料的一者；該蝕刻時之溫度係100℃以上。
  2. 一種蝕刻方法，係對具有Ge濃度係20~50at%的第1SiGe系材料與Ge濃度係5~15at%的第2SiGe系材料的被處理體，供給蝕刻氣體，來蝕刻該第1SiGe系材料與該第2SiGe系材料的一者，而複數次重複在實質上不會蝕刻另者的蝕刻時間之蝕刻處理以及處理空間之沖淨，而相對於另者，來選擇性地蝕刻該1SiGe系材料與該第2SiGe系材料的一者；該蝕刻時之溫度係100℃以上。
  3. 如申請專利範圍第2項之蝕刻方法，其中1次該蝕刻處理之時間係1~10sec，1次該沖淨的時間係5~30sec。
  4. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該蝕刻時之溫度係100~125℃。
  5. 一種蝕刻方法，係對具有Ge濃度係20~50at%的第1SiGe系材料與Ge濃度係5~15at%的第2SiGe系材料的被處理體，在60℃以下的溫度下供給蝕刻氣體，而相對於另者來選擇性地蝕刻該第1SiGe系材料與該第2SiGe系材料的一者。
  6. 如申請專利範圍第5項之蝕刻方法，其中該蝕刻時之溫度係0~60℃。
  7. 如申請專利範圍第1至3、5、6項中任一者之蝕刻方法，其中蝕刻氣體係含有含氟氣體。
  8. 如申請專利範圍第7項之蝕刻方法，其中該含氟氣體係選自由ClF3氣體、F2氣體、IF7氣體所構成之群的至少一種。
  9. 如申請專利範圍第7項之蝕刻方法，其中該第1SiGe系材料係第1膜，該第2SiGe系材料係第2膜，而使用含氟氣體作為蝕刻氣體，來相對於 該第2膜而選擇性地蝕刻該第1膜。
  10. 如申請專利範圍第7項之蝕刻方法，其中該第1SiGe系材料係第1膜，該第2SiGe系材料係第2膜，而使用含氟氣體及NH3氣體作為蝕刻氣體，來相對於該第2膜而選擇性地蝕刻該第1膜。
  11. 如申請專利範圍第9項之蝕刻方法，其中該被處理體係構成為在基板上層積有1次以上的該第1膜及該第2膜。
  12. 如申請專利範圍第9項之蝕刻方法，其中該被處理體係在基板上形成有：具有作為蝕刻對象之該第1膜的構造部；設置於該構造部之外側，且具有與該第1膜相同之Ge濃度的非蝕刻對象SiGe膜；以及作為該非對象膜之保護層來被設置於該構造部與該非蝕刻對象SiGe膜之間的該第2膜。
  13. 如申請專利範圍第1至3、5、6項中任一者之蝕刻方法，其中蝕刻時之壓力係1.33~133Pa。
  14. 如申請專利範圍第9項之蝕刻方法，其中該第1膜的Ge濃度係25~35at%。
TW108101934A 2018-01-22 2019-01-18 蝕刻方法 TWI791741B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-007909 2018-01-22
JP2018007909 2018-01-22
JP2018224206A JP7145740B2 (ja) 2018-01-22 2018-11-29 エッチング方法
JP2018-224206 2018-11-29

Publications (2)

Publication Number Publication Date
TW201941283A TW201941283A (zh) 2019-10-16
TWI791741B true TWI791741B (zh) 2023-02-11

Family

ID=67472709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101934A TWI791741B (zh) 2018-01-22 2019-01-18 蝕刻方法

Country Status (3)

Country Link
JP (1) JP7145740B2 (zh)
KR (1) KR102208871B1 (zh)
TW (1) TWI791741B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP7509909B2 (ja) * 2020-04-21 2024-07-02 プラクスエア・テクノロジー・インコーポレイテッド シリコンゲルマニウム層のガス相選択的エッチングのための新規方法
WO2023017696A1 (ja) * 2021-08-10 2023-02-16 昭和電工株式会社 エッチング方法及び半導体素子の製造方法
JP2024143369A (ja) * 2023-03-30 2024-10-11 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270239A1 (en) * 2005-05-27 2006-11-30 Triyoso Dina H Reverse ALD
TW201515092A (zh) * 2013-10-08 2015-04-16 Hitachi High Tech Corp 乾蝕刻方法
TW201631653A (zh) * 2014-10-09 2016-09-01 Tokyo Electron Ltd 蝕刻方法
TW201701348A (zh) * 2015-02-03 2017-01-01 Tokyo Electron Ltd 蝕刻方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545286A (en) 1978-09-27 1980-03-29 Nec Corp Instantaneous break compensating unit
JP3974356B2 (ja) 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 ＳｉＧｅ膜のエッチング方法
DE102005004877A1 (de) 2005-02-03 2006-08-10 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US20070048956A1 (en) * 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP4966153B2 (ja) 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
JP5819243B2 (ja) 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270239A1 (en) * 2005-05-27 2006-11-30 Triyoso Dina H Reverse ALD
TW201515092A (zh) * 2013-10-08 2015-04-16 Hitachi High Tech Corp 乾蝕刻方法
TW201631653A (zh) * 2014-10-09 2016-09-01 Tokyo Electron Ltd 蝕刻方法
TW201701348A (zh) * 2015-02-03 2017-01-01 Tokyo Electron Ltd 蝕刻方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 G. S. Oehrlein, Y. Zhang, G. M. W. Kroesen, E. de Frésart, and T. D. Bestwick, Interactive effects in the reactive ion etching of SiGe alloys Interactive effects in the reactive ion etching of SiGe alloys Appl. Phys. Lett. 58(20) AIP Publishing 1991/5/20 2252~2254 *

Also Published As

Publication number Publication date
KR20190089749A (ko) 2019-07-31
JP2019129313A (ja) 2019-08-01
JP7145740B2 (ja) 2022-10-03
TW201941283A (zh) 2019-10-16
KR102208871B1 (ko) 2021-01-27

Similar Documents

Publication Publication Date Title
TWI791741B (zh) 蝕刻方法
US11011383B2 (en) Etching method
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR102316179B1 (ko) 기판 처리 방법 및 기억 매체
TW201701348A (zh) 蝕刻方法
TWI675420B (zh) 蝕刻方法
US11127597B2 (en) Etching method
TW201920749A (zh) 蝕刻方法及殘渣去除方法
US9691630B2 (en) Etching method
WO2012018010A1 (ja) 基板処理方法および基板処理装置
WO2018220973A1 (ja) エッチング方法
JPWO2013175872A1 (ja) ガス処理方法
TW202201512A (zh) 蝕刻方法及蝕刻裝置
CN111755329B (zh) 蚀刻方法和蚀刻装置
US11594417B2 (en) Etching method and apparatus
TW202201514A (zh) 蝕刻方法及蝕刻裝置
JP7486398B2 (ja) エッチング方法およびエッチング装置
KR102608729B1 (ko) 에칭 방법 및 에칭 장치
US20240006187A1 (en) Etching method and etching apparatus