TW201701348A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201701348A
TW201701348A TW105103142A TW105103142A TW201701348A TW 201701348 A TW201701348 A TW 201701348A TW 105103142 A TW105103142 A TW 105103142A TW 105103142 A TW105103142 A TW 105103142A TW 201701348 A TW201701348 A TW 201701348A
Authority
TW
Taiwan
Prior art keywords
gas
etching
chamber
respect
sige
Prior art date
Application number
TW105103142A
Other languages
English (en)
Other versions
TWI682453B (zh
Inventor
Nobuhiro Takahashi
Masasi Matumoto
Ayano Hagiwara
Koji Takeya
Junichiro Matsunaga
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201701348A publication Critical patent/TW201701348A/zh
Application granted granted Critical
Publication of TWI682453B publication Critical patent/TWI682453B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供一種蝕刻方法,其係在SiGe及Si共存 的被處理基板中,可使用相同的氣體系統且以同一裝置進行相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻。 在腔室內配置具有矽與矽鍺的被處理基 板,藉由將蝕刻氣體的氣體系統設成為F2氣體及NH3氣體,並使F2氣體與NH3氣體之比率改變的方式,進行相對於矽之矽鍺的選擇性蝕刻與相對於矽鍺之矽的選擇性蝕刻。

Description

蝕刻方法
本發明,係關於在矽鍺(SiGe)及矽(Si)共存的被處理基板中,相對於一方而以高選擇比蝕刻另一方的蝕刻方法。
近來,需要一種如下述之技術:在Si與SiGe共存的被處理基板中,相對於另一方而選擇性地蝕刻Si及SiGe的一方。作為像這樣的技術,係例如可列舉出如下述者:在具有Si與SiGe之層積構造被處理基板中,相對於另一方而選擇性地側蝕刻Si及SiGe的一方。
對於像這樣的要求,作為相對於Si而選擇性地蝕刻SiGe的技術,係已知使用ClF3、XeF2作為蝕刻氣體者(專利文獻1)及使用HF作為蝕刻氣體者(專利文獻2),作為相對於SiGe而選擇性地蝕刻Si的技術,係已知對包含有SF6或CF4之蝕刻氣體添加包含有鍺而進行蝕刻的技術(專利文獻3)。
[先前技術文獻] [專利文獻]
[專利文獻1]特表2009-510750號公報
[專利文獻2]日本特開2003-77888號公報
[專利文獻3]日本特開2013-225604號公報
上述技術,係皆需要如下述方式者:雖相對於Si而選擇性地蝕刻SiGe或僅相對SiGe而選擇性地蝕刻Si,但使用相同的氣體系統且以同一裝置進行SiGe的選擇性地蝕刻及Si的選擇性地蝕刻兩者。
因此,本發明,係提供一種蝕刻方法為課題,該蝕刻方法,係可在矽鍺(SiGe)及矽(Si)共存的被處理基板中,使用相同的氣體系統且以同一裝置進行相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻。
亦即,本發明,係提供一種蝕刻方法,其特徵係,在腔室內配置具有矽與矽鍺的被處理基板,藉由將蝕刻氣體的氣體系統設成為F2氣體及NH3氣體,並使F2氣體與NH3氣體之比率改變的方式,進行相對於矽之矽鍺的選擇性蝕刻與相對於矽鍺之矽的選擇性蝕刻。
在上述蝕刻方法中,可使用矽膜作為矽,並使用矽鍺膜作為矽鍺。
在進行相對於矽之矽鍺的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%設成為0~15%,並在進行相對於矽鍺之矽的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%設成為18~50%為較佳。在進行相對於矽之矽鍺的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%分別設成為0~10%,並在進行相對於矽鍺之矽的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%設成為30~50%為更佳。
在前述蝕刻之際,將載置被處理基板之載置台的溫度設成為30~130℃的範圍為較佳。
又,在前述蝕刻之際,將腔室內的壓力設成為66.7~667Pa為較佳。
相對於矽之矽鍺的選擇性蝕刻與相對於矽鍺之矽的選擇性蝕刻之任一,皆係藉由重複複數次蝕刻工程的循環蝕刻來進行為較佳。在該情況下,在前述蝕刻工程的期間,進行前述腔室內的排氣為較佳。
而且,亦可在前述選擇性蝕刻之前,將NH3氣體與HF氣體導入至前述腔室內而進行被處理基板表面之自然氧化膜的去除,又亦可在前述選擇性蝕刻後,將NH3氣體與HF氣體導入至前述腔室內而進行被處理基板 之蝕刻面的保護處理。
又,本發明,係提供一種記憶媒體,其係在電腦上動作,並記憶有用以控制蝕刻裝置之程式的記憶媒體,其特徵係,前述程式,係在執行時,以進行上述蝕刻方法的方式,使電腦控制前述蝕刻裝置。
根據本發明,可藉由將蝕刻氣體之氣體系統設成為F2氣體及NH3氣體,並使F2氣體及NH3氣體之比率改變的方式,以相同的氣體系統且同一腔室,進行相對於矽之矽鍺的選擇性蝕刻及相對於矽鍺之矽的選擇性蝕刻兩者。
1‧‧‧處理系統
2‧‧‧搬入搬出部
3‧‧‧裝載鎖定室
5‧‧‧蝕刻裝置
6‧‧‧控制部
11‧‧‧第1晶圓搬送機構
17‧‧‧第2晶圓搬送機構
40‧‧‧腔室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
61‧‧‧氣體導入噴嘴
63‧‧‧F2氣體供給源
64‧‧‧NH3氣體供給源
65‧‧‧HF氣體供給源
67‧‧‧F2氣體供給配管
68‧‧‧NH3氣體供給配管
71‧‧‧集合配管
W‧‧‧半導體晶圓
[圖1]表示搭載有用於實施本發明之實施形態之蝕刻方法之蝕刻裝置之處理系統之一例的概略構成圖。
[圖2]表示搭載於圖1之處理系統之熱處理裝置的剖面圖。
[圖3]表示搭載於圖1之處理系統之蝕刻裝置的剖面圖。
[圖4]表示實驗例1中之NH3氣體流量與poly-Si膜及SiGe膜之蝕刻量之關係的圖。
[圖5]表示針對形成有poly-Si膜與SiGe膜之層積膜 的晶圓,改變循環數而進行蝕刻之際之蝕刻面之狀態的SEM照片。
[圖6]表示針對形成有poly-Si膜的晶圓,改變循環數而進行蝕刻之際之蝕刻面之狀態的SEM照片。
以下,參閱圖面來說明本發明之實施形態。
<本發明之實施形態所使用之處理系統的一例>
圖1,係表示搭載有實施本發明之一實施形態之蝕刻方法之蝕刻裝置之處理系統之一例的概略構成圖。該處理系統1,係具備有:搬入搬出部2,搬入搬出Si與SiGe共存的被處理基板即半導體晶圓(以下,僅記載為晶圓)W;2個裝載鎖定室(L/L)3,鄰接地設置於搬入搬出部2;熱處理裝置4,分別鄰接地設置於各裝載鎖定室3,且對晶圓W進行熱處理;本實施形態之蝕刻裝置5,分別鄰接地設置於各熱處理裝置4,且對晶圓W進行蝕刻;及控制部6。
搬入搬出部2,係具有:搬送室(L/M)12,在內部設置有搬送晶圓W的第1晶圓搬送機構11。第1晶圓搬送機構11,係具有大致水平地保持晶圓W的2個搬送臂11a,11b。在搬送室12之長邊方向的側部,係設置有載置台13,在該載置台13,係可連接有例如3個可並排複數片晶圓W而收容的載體C。又,鄰接於搬送室 12,設置有使晶圓W旋轉而光學性地求出偏心量來進行對位的定位器14。
在搬入搬出部2中,晶圓W,係藉由搬送臂11a,11b來保持,藉由第1晶圓搬送機構11的驅動,在大致水平面內直進移動或升降,藉此搬送至所期望的位置。而且,藉由搬送臂11a,11b分別相對於載置台13上之載體C、定位器14、裝載鎖定室3進行進退的方式,進行搬入搬出。
各裝載鎖定室3,係在與搬送室12之間分別介設有閘閥16的狀態下,分別連接於搬送室12。在各裝載鎖定室3內,係設置有搬送晶圓W的第2晶圓搬送機構17。又,裝載鎖定室3,係構成為可抽真空至預定真空度為止。
第2晶圓搬送機構17,係具有多關節臂構造,並具有大致水平地保持晶圓W的拾取器。在該第2晶圓搬送機構17中,係在縮回多關節臂的狀態下,拾取器位於裝載鎖定室3內,藉由伸長多關節臂的方式,拾取器則到達熱處理裝置4,藉由進一步伸長的方式,可到達蝕刻裝置5,從而可在裝載鎖定室3、熱處理裝置4及蝕刻裝置5之間搬送晶圓W。
熱處理裝置4,係如圖2所示,具有:腔室20,可進行抽真空;及載置台23,在其中載置晶圓W,在載置台23,係埋設有加熱器24,藉由該加熱器24來加熱被施予蝕刻處理後的晶圓W,而氣化去除存在於晶圓W 的蝕刻殘渣。在腔室20的裝載鎖定室3側,係設置有在與裝載鎖定室3之間搬送晶圓的搬入搬出口20a,該搬入搬出口20a,係可藉由閘閥22來進行開關。又,在腔室20的蝕刻裝置5側,係設置有在與蝕刻裝置5之間搬送晶圓W的搬入搬出口20b,該搬入搬出口20b,係可藉由閘閥54來進行開關。在腔室20的側壁上部,係連接有氣體供給路徑25,氣體供給路徑25,係連接於N2氣體供給源30。又,在腔室20的底壁,係連接有排氣路徑27,排氣路徑27,係連接於真空泵33。在氣體供給路徑25,係設置有流量調節閥31,在排氣路徑27,係設置有壓力調整閥32,藉由調整該些閥的方式,使腔室20內成為預定壓力的N2氣體氛圍,而進行熱處理。亦可使用Ar氣體等、N2氣體以外的惰性氣體。
控制部6,係具有程序控制器91,該程序控制器91,係具備有控制處理系統1之各構成部的微處理器(電腦)。在程序控制器91,係連接有鍵盤或使用者介面92,該鍵盤,係操作者為了管理處理系統1而進行指令的輸入操作等,使用者介面92,係具有可視化地顯示處理系統1之運轉狀況的顯示器等。又,在程序控制器91,係連接有記憶部93,該記憶部93,係儲存有用以在程序控制器的控制下實現以處理系統1所執行的各種處理,例如後述之蝕刻裝置5中之處理氣體的供給或腔室內的排氣等之控制程式,或用以因應於處理條件而使處理系統1之各構成部執行預定處理的控制程式即處理配方或各 種資料庫等。配方,係被記憶於記憶部93中之適當的記憶媒體(未圖示)。而且,因應所需,從記憶部93呼叫任意配方而使程序控制器91執行,藉此,在程序控制器91的控制下,進行處理系統1中之所期望的處理。
本實施形態之蝕刻裝置5,係使用相同的氣體系統,蝕刻相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻者。其具體的構成,係在稍後進行詳細說明。
在像這樣的處理系統1中,係使用具有蝕刻對象即Si並更具有SiGe者作為晶圓W,且將複數片像這樣的晶圓W收納於載體C內而搬送至處理系統1。
在處理系統1中,係在開啟大氣側之閘閥16的狀態下,從搬入搬出部2的載體C,藉由第1晶圓搬送機構11之搬送臂11a、11b的任一,將1片晶圓W搬送至裝載鎖定室3,並收授至裝載鎖定室3內之第2晶圓搬送機構17的拾取器。
其後,關閉大氣側之閘閥16並對裝載鎖定室3內進行真空排氣,其次,開啟閘閥54,使拾取器伸長至蝕刻裝置5而將晶圓W搬送到蝕刻裝置5。
其後,使拾取器返回至裝載鎖定室3,關閉閘閥54,在蝕刻裝置5中如後述般地進行蝕刻處理。
在蝕刻處理結束後,開啟閘閥22、54,藉由第2晶圓搬送機構17的拾取器,一邊將蝕刻處理後的晶圓W搬送至熱處理裝置4,並將N2氣體導入至腔室20 內,一邊藉由加熱器24來加熱載置台23上的晶圓W,以加熱去除蝕刻殘渣等。
熱處理裝置4中之熱處理結束後,開啟閘閥22,藉由第2晶圓搬送機構17的拾取器,使載置台23上之蝕刻處理後的晶圓W退避至裝載鎖定室3,藉由第1晶圓搬送機構11之搬送臂11a、11b的任一返回至載體C。藉此,完成一片晶圓之處理。
另外,在處理系統1中,熱處理裝置4並非必需。在不設置熱處理裝置4時,係只要藉由第2晶圓搬送機構17之拾取器來使蝕刻處理結束後之晶圓W退避至裝載鎖定室3,藉由第1晶圓搬送機構11之搬送臂11a、11b的任一返回至載體C即可。
<蝕刻裝置之構成>
其次,詳細地說明用以實施本實施形態之蝕刻方法的蝕刻裝置5。
圖3,係表示蝕刻裝置5的剖面圖。如圖3所示,蝕刻裝置5,係具備有密閉構造的腔室40,在腔室40的內部,係設置有在大致水平的狀態下載置晶圓W的載置台42。又,蝕刻裝置5,係具備有:氣體供給機構43,對腔室40供給蝕刻氣體;及排氣機構44,對腔室40內進行排氣。
腔室40,係藉由腔室本體51及蓋部52所構成。腔室本體51,係具有大致圓筒形狀的側壁部51a與 底部51b,上部,係形成為開口,以蓋部52來關閉該開口。側壁部51a與蓋部52,係藉由密封構件(未圖示)來予以密封,以確保腔室40內之氣密性。蓋部52的頂壁,係從上方朝向腔室40內插入有氣體導入噴嘴61。
在側壁部51a,係設置有在與熱處理裝置4的腔室20之間搬入搬出晶圓W的搬入搬出口53,該搬入搬出口53,係可藉由閘閥54來進行開關。
載置台42,係於俯視下形成大致圓形,且固定於腔室40的底部51b。在載置台42的內部,係設置有調節載置台42之溫度的溫度調節器55。溫度調節器55,係具備有例如溫度調節用媒體(例如水等)所循環的管路,藉由與流經像這樣之管路內之溫度調節用媒體進行熱交換的方式,調節載置台42之溫度,並進行載置台42上之晶圓W的溫度控制。
氣體供給機構43,係具有:F2氣體供給源63,供給F2氣體;NH3氣體供給源64,供給NH3氣體;HF氣體供給源65,供給HF氣體;及Ar氣體供給源66,供給Ar氣體。又,具有:F2氣體供給配管67,連接於F2氣體供給源63;NH3氣體供給配管68,連接於NH3氣體供給源64;HF氣體供給配管69,連接於HF氣體供給源65;及Ar氣體供給配管70,連接於Ar氣體供給源66。該些配管,係連接於集合配管71,集合配管71,係連接於上述的氣體導入噴嘴61。而且,F2氣體、NH3氣體、HF氣體、Ar氣體,係可經由供給配管67,68,69, 70及集合配管71,從氣體導入噴嘴61導入至腔室40。
在F2氣體供給配管67、NH3氣體供給配管68、HF氣體供給配管69、Ar氣體供給配管70,係設置有進行流路之開關動作及流量控制的流量控制器72。流量控制器72,係藉由例如開關閥及質流控制器所構成。
另外,亦可在腔室40之上部設置噴淋板,經由噴淋板噴灑狀地供給所激發的氣體。
上述氣體中之F2氣體及NH3氣體,係用於主蝕刻的蝕刻氣體。又,HF氣體,係用於自然氧化膜去除或蝕刻處理後之膜的終端處理。又,Ar氣體,係使用來作為稀釋氣體或沖洗氣體。亦可使用N2氣體等的其他惰性氣體以代替Ar氣體,且亦可使用2種以上的惰性氣體。
排氣機構44,係具有排氣配管82(該排氣配管,係連接於形成在腔室40之底部51b的排氣口81),而且具有設置於排氣配管82並用以控制腔室40內之壓力的自動壓力控制閥(APC)83及用以對腔室40內行排氣的真空泵84。
在腔室40的側壁,係以插入至腔室40內的方式,設置有2個電容式壓力計86a、86b作為用以計測腔室40內之壓力的壓力計。電容式壓力計86a,係形成為高壓力用,電容式壓力計86b,係形成為低壓力用。在載置於載置台42之晶圓W的附近,係設置有檢測晶圓W之溫度的溫度感測器(未圖示)。
作為構成蝕刻裝置5之腔室40、載置台42等之各種構成零件的材質,係使用Al。構成腔室40的Al材,係亦可為純淨者,或者亦可為對內面(腔室本體51之內面等)施予陽極氧化處理者。另一方面,由於構成載置台42之Al的表面,係被要求有耐磨損性,因此,進行陽極氧化處理而在表面形成高耐磨損性的氧化物膜(Al2O3)為較佳。
<蝕刻裝置所致之蝕刻方法>
其次,說明關於像這樣構成的蝕刻裝置所致之蝕刻方法。
在本實施形態中,係使用Si與SiGe共存者來作為被處理體即晶圓W,並進行相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻。作為一例,可列舉出如下述之情形:在poly-Si膜與SiGe膜的層積構造中,相對於另一方而選擇性地蝕刻poly-Si膜與SiGe膜之一方。
在實施本實施形態的蝕刻方法時,係在開放蝕刻裝置5之閘閥54的狀態下,藉由裝載鎖定室3內之第2晶圓搬送機構17的拾取器,將晶圓W從搬入搬出口53搬入至腔室40內,並載置於載置台42。載置台42,係以溫度調節器55來予以調溫,載置於載置台42之晶圓W的溫度,係被控制成預定溫度。
其後,使拾取器返回至裝載鎖定室3,關閉閘 閥54,使腔室40內成為密閉狀態。
其次,一邊調節腔室40內的壓力,一邊將NH3氣體及HF氣體導入至腔室40內,去除形成於晶圓W的自然氧化膜。此時,除了NH3氣體及HF氣體以外,亦可供給Ar氣體作為稀釋氣體。又,在先將NH3氣體導入至腔室40內而使壓力穩定後,才導入HF氣體為較佳。
其後,一邊對腔室40內供給作為沖洗氣體的Ar氣體,一邊進行真空排氣而進行腔室40內之沖洗,接著,將氣體切換成F2氣體及NH3氣體,並將蝕刻氣體之氣體系統設成為F2氣體及NH3氣體而進行主蝕刻。此時,亦可添加Ar氣體作為稀釋氣體。在主蝕刻中,係以相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻,改變F2氣體及NH3氣體的比率而進行蝕刻。亦即,在F2氣體及NH3氣體的氣體系統中,由於SiGe,雖係被F2氣體蝕刻,但Si幾乎未被蝕刻,因此,可在F2氣體之比率較多的區域(包含有F2:100%)中,進行相對於Si之SiGe的選擇性蝕刻。另一方面,當NH3氣體的比率變高時,Si雖會被蝕刻,但由於SiGe被NH3保護而SiGe難以被蝕刻,因此,可進行相對於SiGe之Si的選擇性蝕刻。
具體而言,在相對於Si之SiGe的選擇性蝕刻中,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%(流量%)設成為0~15%(F2氣體的比 率,係85~100%)為較佳,在相對於SiGe之Si的選擇性蝕刻中,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%(流量%)設成為18~50%(F2氣體的比率,係50~82%)為較佳。藉此,能夠以大致2以上的選擇比來進行選擇性蝕刻。再更佳的是在相對於Si之SiGe的選擇性蝕刻中,相對於F2氣體及NH3氣體的合計之NH3氣體的比率,係以體積%(流量%)為0~10%,在相對於SiGe之Si的選擇性蝕刻中,相對於F2氣體及NH3氣體的合計之NH3氣體的比率,係以體積%(流量%)為30~50%。藉此,能夠以大致10以上的選擇比來進行選擇性蝕刻。
從提高相對於Si之SiGe的選擇比之觀點來看,雖係將F2氣體設成為100%(將NH3氣體設成為0%)為較佳,但可藉由以適當的量添加NH3氣體的方式,進行蝕刻速率之調整等。
主蝕刻之際之腔室40內的壓力,係SiGe的選擇性蝕刻及Si的選擇性蝕刻皆為66.7~667Pa(0.5~5Torr)的範圍為較佳。又,載置台42的溫度(大致晶圓之溫度),係SiGe的選擇性蝕刻及Si的選擇性蝕刻皆為30~130℃的範圍為較佳。
主蝕刻,係SiGe的選擇性蝕刻及Si的選擇性蝕刻皆為藉由重複複數次蝕刻工程的循環蝕刻來進行為較佳。
在循環蝕刻中,係在各蝕刻工程之間進行腔 室40內的沖洗。腔室40內的沖洗,雖係亦可僅為腔室內的真空排氣,但亦可與真空排氣同時地流入作為沖洗氣體的Ar氣體。
藉由進行循環蝕刻的方式,與蝕刻一次的情形相比,可降低蝕刻表面的粗糙度。又,即便提高NH3之比率且具有SiGe的保護功能,SiGe雖仍稍微被蝕刻,但由於SiGe蝕刻之際的醞釀時間比Si蝕刻之際的醞釀時間長,因此,可在Si的選擇性蝕刻之際,藉由進行循環蝕刻的方式,抑制SiGe之蝕刻而提高選擇性。
在循環蝕刻中,雖可藉由縮短蝕刻工程的時間且增加次數的方式,提高上述效果,但當次數變得過多時,由於生產率會下降,因此,亦考慮生產率而設成為適當的循環數為較佳。
在主蝕刻之際,在使用NH3氣體及F2氣體兩者時,係先將NH3氣體導入至腔室40內而使壓力穩定後,才導入F2氣體為較佳。又,亦可藉由Ar氣體使壓力穩定。
如上述,在進行主蝕刻後,一邊對腔室40內供給作為沖洗氣體的Ar氣體,一邊進行真空排氣而進行腔室40內之沖洗,其次,將氣體系統切換成NH3氣體及HF氣體,而進行蝕刻面之保護處理。
蝕刻面雖係極容易產生氧化,但可藉由進行NH3氣體及HF氣體所致之處理的方式,氫終結蝕刻面,從而可防止氧化。
如上述,根據本實施形態,可藉由將蝕刻氣體之氣體系統設成為F2氣體及NH3氣體,並使F2氣體及NH3氣體之比率改變的方式,以相同的氣體系統且同一腔室,進行相對於Si之SiGe的選擇性蝕刻及相對於SiGe之Si的選擇性蝕刻兩者。
<實驗例>
其次,說明實驗例。
[實驗例1]
在此,係準備形成有poly-Si膜的空白晶圓與形成有SiGe膜的空白晶圓,使用作為蝕刻氣體的F2氣體與NH3氣體,使NH3氣體流量改變而進行poly-Si膜及SiGe膜之蝕刻。此時之條件,係設成為F2氣體流量:180sccm、Ar氣體流量:1200sccm、溫度:80℃、壓力:4Torr/2Torr、處理時間:8sec/8sec,並使NH3氣體的流量在0~100sccm之間變化。
在圖4中,表示其結果。圖4,係表示NH3氣體流量與poly-Si膜及SiGe膜之蝕刻量之關係的圖。如該圖所示,可確認到:在蝕刻氣體僅為F2氣體時,poly-Si膜,係幾乎未被蝕刻,僅選擇性地蝕刻SiGe膜。相對於此,可確認到:隨著NH3氣體增加,poly-Si膜的蝕刻量會增加,相反地,SiGe膜之蝕刻量會下降。吾人認為這是因為poly-Si膜之蝕刻性雖因NH3氣體的增加而增 加,但當NH3氣體增加時,SiGe膜之蝕刻性因其保護作用而下降之緣故。
而且,可確認到:在NH3氣體的流量為0~30sccm左右(相對於NH3氣體流量之蝕刻氣體的合計流量之流量比率(體積比率):0~15%左右)時,相對於poly-Si膜之SiGe膜的蝕刻選擇比,係成為大致2以上,在0~20sccm(相對於NH3氣體流量之蝕刻氣體的合計流量之流量比率(體積比率):0~10%)時,相對於poly-Si膜之SiGe膜的蝕刻選擇比,係成為大致10以上,從而實現SiGe膜的選擇性蝕刻。另一方面,在NH3氣體的流量為40sccm(相對於NH3氣體流量之蝕刻氣體的合計流量之流量比率(體積比率):18.2%)時,相對於SiGe膜之poly-Si膜的蝕刻選擇比,係成為2左右,在NH3氣體的流量為100sccm(相對於NH3氣體流量之蝕刻氣體的合計流量之流量比率(體積比率):35.7%)時,相對於SiGe膜之poly-Si膜的蝕刻選擇比,係成為15左右,從圖4可確認到:NH3氣體之體積比率為18%以上且蝕刻選擇比為大致2以上、NH3氣體之體積比率為30%以上且蝕刻選擇比為大致10以上,從而實現poly-Si的選擇性蝕刻。藉由更增加NH3氣體之流量的方式,poly-Si膜之蝕刻選擇性可望進一步提高。
[實驗例2]
在此,係針對循環蝕刻之效果進行評估。
一開始,針對在Si形成有SiGe膜的晶圓,改變循環數而進行蝕刻。具體而言,係設成為將F2氣體流量:180sccm、Ar氣體流量:390sccm、N2氣體流量:810sccm、溫度:80℃、壓力:0.7Torr,並將每次的蝕刻時間及循環數改變為48sec×1循環、16sec×3循環、8sec×6循環、4sec×12循環。
圖5,係表示此時之SiGe膜之蝕刻面之狀態之掃描型電子顯微鏡(SEM)照片。如該圖所示,可確認到:將每次的蝕刻時間設成為短時間而循環數越增加,則SiGe膜之蝕刻面的粗糙度變得越良好。
其次,針對形成有poly-Si膜的晶圓,改變循環數而進行蝕刻。具體而言,係設成為F2氣體流量:250sccm、NH3氣體流量:50sccm、Ar氣體流量:1680sccm、溫度:80℃、壓力:2Torr,並將每次的蝕刻時間及循環數改變為16sec×2循環、11sec×3循環、8sec×4循環。
圖6,係表示此時之poly-Si膜之蝕刻面之狀態的SEM照片。如該圖所示,在poly-Si膜的情況下,亦可確認到:將每次的蝕刻時間設成為短時間而循環數越增加,則蝕刻面的粗糙度變得越良好。
<本發明之其他應用>
另外,本發明,係不限定於上述實施形態,可進行各種變形。例如,上述實施形態之裝置只不過是例示,另可 藉由各種構成之裝置來實施本發明之蝕刻方法。又,雖表示使用poly-Si膜作為Si並使用SiGe膜作為SiGe的例子,但亦可為磊晶成長後的單結晶。而且,雖表示關於使用半導體晶圓作為被處理基板的情形,但不限定於半導體晶圓,亦可為以LCD(液晶顯示器)用基板為代表的FPD(平板顯示器)基板或陶瓷基板等其他基板。
5‧‧‧蝕刻裝置
40‧‧‧腔室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
51‧‧‧腔室本體
51a‧‧‧側壁部
51b‧‧‧底部
52‧‧‧溫度調節器
53‧‧‧搬入搬出口
54‧‧‧閘閥
55‧‧‧溫度調節器
61‧‧‧氣體導入噴嘴
63‧‧‧F2氣體供給源
64‧‧‧NH3氣體供給源
65‧‧‧HF氣體供給源
66‧‧‧Ar氣體供給源
67‧‧‧F2氣體供給配管
68‧‧‧NH3氣體供給配管
69‧‧‧HF氣體供給配管
70‧‧‧Ar氣體供給配管
71‧‧‧集合配管
72‧‧‧流量控制器
81‧‧‧排氣口
82‧‧‧排氣配管
83‧‧‧自動壓力控制閥
84‧‧‧真空泵
86a‧‧‧電容式壓力計
86b‧‧‧電容式壓力計
W‧‧‧晶圓

Claims (11)

  1. 一種蝕刻方法,其特徵係,在腔室內配置具有矽與矽鍺的被處理基板,藉由將蝕刻氣體的氣體系統設成為F2氣體及NH3氣體,並使F2氣體與NH3氣體之比率改變的方式,進行相對於矽之矽鍺的選擇性蝕刻與相對於矽鍺之矽的選擇性蝕刻。
  2. 如申請專利範圍第1項之蝕刻方法,其中,矽,係矽膜,矽鍺,係矽鍺膜。
  3. 如申請專利範圍第1或2項之蝕刻方法,其中,在進行相對於矽之矽鍺的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%分別設成為0~15%,並在進行相對於矽鍺之矽的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%設成為18~50%。
  4. 如申請專利範圍第1或2項之蝕刻方法,其中,在進行相對於矽之矽鍺的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%分別設成為0~10%,並在進行相對於矽鍺之矽的選擇性蝕刻之際,係將相對於F2氣體及NH3氣體的合計之NH3氣體的比率以體積%設成為30~50%。
  5. 如申請專利範圍第1或2項之蝕刻方法,其中,在前述蝕刻之際,將載置被處理基板之載置台的溫度設成為30~130℃的範圍。
  6. 如申請專利範圍第1或2項之蝕刻方法,其中, 在前述蝕刻之際,將腔室內的壓力設成為66.7~667Pa。
  7. 如申請專利範圍第1或2項之蝕刻方法,其中,相對於矽之矽鍺的選擇性蝕刻與相對於矽鍺之矽的選擇性蝕刻之任一,皆係藉由重複複數次蝕刻工程的循環蝕刻來進行。
  8. 如申請專利範圍第7項之蝕刻方法,其中,在前述蝕刻工程的期間,進行前述腔室內的排氣。
  9. 如申請專利範圍第1或2項之蝕刻方法,其中,在前述選擇性蝕刻之前,將NH3氣體與HF氣體導入至前述腔室內,進行被處理基板表面之自然氧化膜的去除。
  10. 如申請專利範圍第1或2項之蝕刻方法,其中,在前述選擇性蝕刻後,將NH3氣體與HF氣體導入至前述腔室內,進行被處理基板之蝕刻面的保護處理。
  11. 一種記憶媒體,係在電腦上動作,並記憶有用以控制蝕刻裝置的程式,該記憶媒體,其特徵係,前述程式,係在執行時,以進行如申請專利範圍第1~10項中任一項之蝕刻方法的方式,使電腦控制前述蝕刻裝置。
TW105103142A 2015-02-03 2016-02-01 蝕刻方法 TWI682453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-019114 2015-02-03
JP2015019114A JP6426489B2 (ja) 2015-02-03 2015-02-03 エッチング方法

Publications (2)

Publication Number Publication Date
TW201701348A true TW201701348A (zh) 2017-01-01
TWI682453B TWI682453B (zh) 2020-01-11

Family

ID=56554693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103142A TWI682453B (zh) 2015-02-03 2016-02-01 蝕刻方法

Country Status (5)

Country Link
US (1) US9607855B2 (zh)
JP (1) JP6426489B2 (zh)
KR (1) KR101884510B1 (zh)
CN (1) CN105845562B (zh)
TW (1) TWI682453B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784174B (zh) * 2018-07-20 2022-11-21 日商東京威力科創股份有限公司 具有矽鍺合金之可控制蝕刻選擇性的氣相蝕刻
TWI791741B (zh) * 2018-01-22 2023-02-11 日商東京威力科創股份有限公司 蝕刻方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Screenホールディングス エッチング方法
US10332986B2 (en) * 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
JP6689159B2 (ja) 2016-08-22 2020-04-28 東京エレクトロン株式会社 エッチング方法およびdramキャパシタの製造方法
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP6719415B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
JP6971823B2 (ja) * 2017-12-13 2021-11-24 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
US11011383B2 (en) 2018-01-22 2021-05-18 Tokyo Electron Limited Etching method
JP7174180B2 (ja) * 2018-05-16 2022-11-17 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7072440B2 (ja) 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7113711B2 (ja) * 2018-09-25 2022-08-05 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
JP7229061B2 (ja) * 2019-03-26 2023-02-27 東京エレクトロン株式会社 基板のエッチング装置及びエッチング方法
JP7313201B2 (ja) 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN112771649B (zh) 2019-08-28 2022-04-19 玛特森技术公司 用于使用氟自由基处理工件的方法
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP7419783B2 (ja) * 2019-12-11 2024-01-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2021181613A1 (ja) * 2020-03-12 2021-09-16 株式会社日立ハイテク プラズマ処理方法
JP7360979B2 (ja) 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JPWO2023017696A1 (zh) * 2021-08-10 2023-02-16
JP2024044815A (ja) * 2022-09-21 2024-04-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN116741630B (zh) * 2023-08-14 2023-12-22 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
KR20030014832A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 트렌치 커패시터 및 그 제조방법
JP3974356B2 (ja) 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 SiGe膜のエッチング方法
WO2004095559A1 (ja) * 2003-04-22 2004-11-04 Tokyo Electron Limited シリコン酸化膜の除去方法及び処理装置
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 SiGe를 이용한 트렌치 커패시터 및 그 형성방법
US8105890B2 (en) * 2005-06-30 2012-01-31 Freescale Semiconductor, Inc. Method of forming a semiconductor structure
FR2889622A1 (fr) * 2005-08-08 2007-02-09 St Microelectronics Crolles 2 Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US8019812B2 (en) * 2007-04-13 2011-09-13 Microsoft Corporation Extensible and programmable multi-tenant service architecture
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
EP2494578B1 (en) * 2009-10-26 2016-06-15 Mapper Lithography IP B.V. Charged particle multi-beamlet lithography system, with modulation device
US8389416B2 (en) * 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
US8609508B2 (en) * 2010-12-08 2013-12-17 Stmicroelectronics, Inc. Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP5851349B2 (ja) * 2012-06-04 2016-02-03 株式会社日立ハイテクノロジーズ プラズマエッチング方法及びプラズマエッチング装置
US8759874B1 (en) * 2012-11-30 2014-06-24 Stmicroelectronics, Inc. FinFET device with isolated channel
US9236265B2 (en) * 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) * 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9224811B2 (en) * 2014-03-17 2015-12-29 Globalfoundries Inc Stacked semiconductor device
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9837254B2 (en) * 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
TWI587389B (zh) * 2014-08-12 2017-06-11 東京威力科創股份有限公司 基板處理方法
US10266397B2 (en) * 2014-08-13 2019-04-23 University Of South Carolina III-V nitride resonate structure based photoacoustic sensor
US10134585B2 (en) * 2014-08-19 2018-11-20 The Regents Of The University Of California Low temperature atomic layer deposition of oxides on compound semiconductors
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791741B (zh) * 2018-01-22 2023-02-11 日商東京威力科創股份有限公司 蝕刻方法
TWI784174B (zh) * 2018-07-20 2022-11-21 日商東京威力科創股份有限公司 具有矽鍺合金之可控制蝕刻選擇性的氣相蝕刻

Also Published As

Publication number Publication date
CN105845562B (zh) 2018-08-28
JP2016143781A (ja) 2016-08-08
KR101884510B1 (ko) 2018-08-01
KR20160095617A (ko) 2016-08-11
US20160225637A1 (en) 2016-08-04
TWI682453B (zh) 2020-01-11
US9607855B2 (en) 2017-03-28
CN105845562A (zh) 2016-08-10
JP6426489B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
TWI682453B (zh) 蝕刻方法
TWI648791B (zh) Etching method
JP6139986B2 (ja) エッチング方法
KR101802595B1 (ko) 에칭 방법 및 기억 매체
TWI806835B (zh) 蝕刻方法及dram電容器之製造方法
TWI648790B (zh) Etching method
TWI608536B (zh) Etching method and memory medium
JP6073172B2 (ja) エッチング方法
JP6393574B2 (ja) エッチング方法
JP2015073035A (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法
TW201941283A (zh) 蝕刻方法
US11594417B2 (en) Etching method and apparatus