CN105845562A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN105845562A
CN105845562A CN201610077423.2A CN201610077423A CN105845562A CN 105845562 A CN105845562 A CN 105845562A CN 201610077423 A CN201610077423 A CN 201610077423A CN 105845562 A CN105845562 A CN 105845562A
Authority
CN
China
Prior art keywords
gas
sige
relative
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610077423.2A
Other languages
English (en)
Other versions
CN105845562B (zh
Inventor
高桥信博
松本雅至
萩原彩乃
竹谷考司
松永淳郞
松永淳一郞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105845562A publication Critical patent/CN105845562A/zh
Application granted granted Critical
Publication of CN105845562B publication Critical patent/CN105845562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

提供在SiGe和Si共存的被处理基板中，能够使用相同的气体体系在同一装置内进行相对于Si选择性蚀刻SiGe、以及相对于SiGe选择性蚀刻Si的蚀刻方法。通过将具有硅和硅锗的被处理基板配置于腔室内，将蚀刻气体的气体体系设为F2气体和NH3气体，并改变F2气体与NH3气体的比率，从而进行相对于硅选择性蚀刻硅锗、以及相对于硅锗选择性蚀刻硅。

Description

蚀刻方法
技术领域
本发明涉及在硅锗(SiGe)和硅(Si)共存的被处理基板中相对于一者以高选择比蚀刻另一者的蚀刻方法。
背景技术
近来，在Si和SiGe共存的被处理基板中，寻求相对于Si和SiGe中的一者选择性地蚀刻另一者的技术。作为这样的技术，例如可以举出：在具有Si和SiGe的层叠结构的被处理基板中，相对于Si和SiGe中的一者选择性地侧蚀刻(side etching)另一者。
针对这样的要求，作为相对于Si选择性地蚀刻SiGe的技术，已知有作为蚀刻气体使用ClF3、XeF2的技术(专利文献1)以及使用HF的技术(专利文献2)，作为相对于SiGe选择性地蚀刻Si的技术，已知有在包含SF6、CF4的蚀刻气体中加入包含锗的气体进行蚀刻的技术(专利文献3)。
现有技术文献
专利文献
专利文献1：日本特表2009-510750号公报
专利文献2：日本特开2003-77888号公报
专利文献3：日本特开2013-225604号公报
发明内容
发明要解决的问题
上述技术均只不过是相对于Si选择性蚀刻SiGe、或者相对于SiGe选择性蚀刻Si，因而寻求使用相同的气体体系在同一装置内进行SiGe的选择性蚀刻和Si的选择性蚀刻这两者。
因此，本发明的课题在于，提供在硅锗(SiGe)和硅(Si)共存的被处理基板中，能够使用相同的气体体系在同一装置内进行相对于Si选择性蚀刻SiGe和相对于SiGe选择性蚀刻Si的蚀刻方法。
用于解决问题的方案
即，本发明提供一种蚀刻方法，其特征在于，将具有硅和硅锗的被处理基板配置于腔室内，将蚀刻气体的气体体系设为F2气体和NH3气体，通过改变F2气体与NH3气体的比率，从而进行相对于硅选择性蚀刻硅锗、以及相对于硅锗选择性蚀刻硅。
上述蚀刻方法中，作为硅可以使用硅膜，作为硅锗可以使用硅锗膜。
优选的是，进行相对于硅选择性蚀刻硅锗时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为0～15％；进行相对于硅锗选择性蚀刻硅时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为18～50％。进一步优选的是，进行相对于硅选择性蚀刻硅锗时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计分别设为0～10％；进行相对于硅锗选择性蚀刻硅时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为30～50％。
优选的是，在前述蚀刻时，将载置被处理基板的载置台的温度设为30～130℃的范围。
另外，优选的是，在前述蚀刻时，将腔室内的压力设为66.7～667Pa。
优选的是，相对于硅选择性蚀刻硅锗和相对于硅锗选择性蚀刻硅均通过重复多次蚀刻工序的循环蚀刻来进行。该情况下，优选的是，在前述蚀刻工序之间，进行前述腔室内的排气。
进而，可以先于前述选择性蚀刻，将NH3气体和HF气体导入至前述腔室内，进行被处理基板表面的自然氧化膜的去除，另外，可以在前述选择性蚀刻后，将NH3气体和HF气体导入至前述腔室内，进行被处理基板的蚀刻面的保护处理。
另外，本发明提供一种存储介质，其特征在于，其为存储有用于在电脑上操作来控制蚀刻装置的程序的存储介质，前述程序在实行时使电脑控制前述蚀刻装置用以进行上述蚀刻方法。
发明的效果
根据本发明，通过将蚀刻气体的气体体系设为F2气体和NH3气体，改变F2气体与NH3气体的比率，从而能够以相同的气体体系和同一腔室进行相对于硅选择性蚀刻硅锗和相对于硅锗选择性蚀刻硅这两者。
附图说明
图1为示出搭载有用于实施本发明的实施方式的蚀刻方法而使用的蚀刻装置的处理系统的一例的示意构成图。
图2为示出搭载于图1的处理系统的热处理装置的截面图。
图3为示出搭载于图1的处理系统的蚀刻装置的截面图。
图4为示出实验例1中的NH3气体流量与poly-Si膜和SiGe膜的蚀刻量的关系的图。
图5为示出对于形成有poly-Si膜与SiGe膜的层叠膜的晶圆、改变循环数进行蚀刻时的蚀刻面的状态的SEM照片。
图6为示出对于形成有poly-Si膜的晶圆、改变循环数进行蚀刻时的蚀刻面的状态的SEM照片。
附图标记说明
1：处理系统
2：输入/输出部
3：加载互锁室
5：蚀刻装置
6：控制部
11：第1晶圆输送机构
17：第2晶圆输送机构
40：腔室
42：载置台
43：气体供给机构
44：排气机构
61：气体导入喷嘴
63：F2气体供给源
64：NH3气体供给源
65：HF气体供给源
67：F2气体供给配管
68：NH3气体供给配管
71：集合配管
W：半导体晶圆
具体实施方式
以下，边参照附图边对本发明的实施方式进行说明。
＜本发明的实施方式中使用的处理系统的一例＞
图1为示出搭载有实施本发明的一个实施方式的蚀刻方法的蚀刻装置的处理系统的一例的概要构成图。该处理系统1具备：将Si和SiGe共存的被处理基板即半导体晶圆(以下，简单记作晶圆)W输入/输出的输入/输出部2；与输入/输出部2相邻地设置的2个加载互锁室(L/L)3；与各加载互锁室3分别相邻地设置的、对晶圆W进行热处理的热处理装置4；与各热处理装置4分别相邻地设置的、对晶圆W进行蚀刻的本实施方式的蚀刻装置5；以及，控制部6。
输入/输出部2具有：内部设置有输送晶圆W的第1晶圆输送机构11的输送室(L/M)12。第1晶圆输送机构11具有：大致水平地保持晶圆W的2个输送臂11a、11b。在输送室12的长度方向的侧部设有载置台13，该载置台13上可以连接例如3个能够并列收纳多张晶圆W的载体C。另外，与输送室12相邻地设置有定位器14，所述定位器14使晶圆W旋转而在光学上求出偏心量从而进行对准。
输入/输出部2中，晶圆W由输送臂11a、11b保持，通过第1晶圆输送机构11的驱动，在大致水平面内使其直进移动或升降，从而输送至期望的位置。然后，通过分别使输送臂11a、11b相对于载置台13上的载体C、定位器14、加载互锁室3进退，从而使其输入/输出。
各加载互锁室3以其与输送室12之间分别存在有闸阀16的状态分别与输送室12连接。在各加载互锁室3内设置有输送晶圆W的第2晶圆输送机构17。另外，加载互锁室3以能够抽真空至规定的真空度的方式构成。
第2晶圆输送机构17具有多关节臂结构，具有大致水平地保持晶圆W的拾取器(pick)。该第2晶圆输送机构17中，拾取器以缩短多关节臂的状态位于加载互锁室3内，通过伸展多关节臂，从而拾取器到达热处理装置4，进而通过伸展可以到达蚀刻装置5，可以将晶圆W在加载互锁室3、热处理装置4和蚀刻装置5之间输送。
热处理装置4如图2所示那样具有：能够抽真空的腔室20和在其中载置晶圆W的载置台23，在载置台23中埋设有加热器24，通过该加热器24将实施了蚀刻处理后的晶圆W加热，将存在于晶圆W的蚀刻残渣气化并去除。在腔室20的加载互锁室3一侧，在与加载互锁室3之间设置有输送晶圆的输入/输出口20a，该输入/输出口20a能够通过闸阀22开闭。另外，在腔室20的蚀刻装置5一侧，在与蚀刻装置5之间设置有输送晶圆W的输入/输出口20b，该输入/输出口20b能够通过闸阀54开闭。在腔室20的侧壁上部连接有气体供给路25，气体供给路25与N2气体供给源30连接。另外，在腔室20的底壁连接有排气路27，排气路27与真空泵33连接。在气体供给路25上设置有流量调节阀31，在排气路27上设置有压力调节阀32，通过调节这些阀，使腔室20内为规定压力的N2气体环境而进行热处理。也可以使用Ar气体等除了N2气体以外的非活性气体。
控制部6具有工艺控制器91，所述工艺控制器91具备控制处理系统1的各构成部的微处理机(电脑)。工艺控制器91与用户界面92相连接，所述用户界面92具有：操作员为了管理处理系统1而进行命令的输入操作等的键盘；使处理系统1的运转情况可视化显示的显示器等。另外，工艺控制器91与存储部93相连接，所述存储部93收纳有：用于利用工艺控制器的控制实现处理系统1中实行的各种处理、例如后述的蚀刻装置5中的处理气体的供给、腔室内的排气等的控制程序；用于根据处理条件而使处理系统1的各构成部实行规定的处理的控制程序即处理制程、各种数据库等。制程存储于存储部93中的适当的存储介质(没有图示)中。然后，根据需要从存储部93呼叫任意制程使工艺控制器91实行，从而在工艺控制器91的控制下、在处理系统1中进行期望的处理。
本实施方式的蚀刻装置5为使用相同的气体体系相对于Si选择性蚀刻SiGe和相对于SiGe选择性蚀刻Si的蚀刻装置。对于其具体的构成，后面详细说明。
这样的处理系统1中，作为晶圆W，使用具有作为蚀刻对象的Si、还有具有SiGe的晶圆，将多张这样的晶圆W收纳于载体C内并输送至处理系统1。
处理系统1中，以打开大气侧的闸阀16的状态，通过第1晶圆输送机构11的输送臂11a、11b中的任一个将1张晶圆W自输入/输出部2的载体C输送至加载互锁室3并传递至加载互锁室3内的第2晶圆输送机构17的拾取器。
之后，关闭大气侧的闸阀16并对加载互锁室3内进行真空排气，接着打开闸阀54，将拾取器伸展至蚀刻装置5，将晶圆W输送至蚀刻装置5。
之后，将拾取器返回至加载互锁室3，关闭闸阀54，在蚀刻装置5中，如后述那样进行蚀刻处理。
蚀刻处理结束后，打开闸阀22、54，通过第2晶圆输送机构17的拾取器将蚀刻处理后的晶圆W输送至热处理装置4，向腔室20内导入N2气体，同时通过加热器24对载置台23上的晶圆W进行加热，将蚀刻残渣等加热去除。
热处理装置4中的热处理结束后，打开闸阀22，通过第2晶圆输送机构17的拾取器使载置台23上的蚀刻处理后的晶圆W退避至加载互锁室3，通过第1晶圆输送机构11的输送臂11a、11b中的任一个返回至载体C。由此，一张晶圆的处理结束。
需要说明的是，处理系统1中，热处理装置4不是必须的。不设置热处理装置4的情况下，可以通过第2晶圆输送机构17的拾取器使蚀刻处理结束后的晶圆W退避至加载互锁室3，通过第1晶圆输送机构11的输送臂11a、11b中的任一个返回至载体C。
＜蚀刻装置的构成＞
接着，对用于实施本实施方式的蚀刻方法的蚀刻装置5进行详细说明。
图3为示出蚀刻装置5的截面图。如图3所示那样，蚀刻装置5具备密闭结构的腔室40，在腔室40的内部设置有以使晶圆W处于大致水平的状态载置的载置台42。另外，蚀刻装置5具备：向腔室40供给蚀刻气体的气体供给机构43、对腔室40内进行排气的排气机构44。
腔室40由腔室主体51和盖部52构成。腔室主体51具有大致圆筒形状的侧壁部51a和底部51b，上部形成开口，该开口由盖部52封闭。侧壁部51a和盖部52由密封构件(没有图示)密闭而可以确保腔室40内的气密性。在盖部52的顶壁上，自上方向腔室40内插入气体导入喷嘴61。
在侧壁部51a设置有在与热处理装置4的腔室20之间输入/输出晶圆W的输入/输出口53，该输入/输出口53能够通过闸阀54开闭。
载置台42俯视呈现大致圆形，固定于腔室40的底部51b。在载置台42的内部设置有调节载置台42的温度的温度调节器55。温度调节器55具备使例如温度调节用介质(例如水等)循环的管路，通过与在这样的管路内流动的温度调节用介质进行热交换，从而可以调节载置台42的温度，进行载置台42上的晶圆W的温度控制。
气体供给机构43具有：供给F2气体的F2气体供给源63；供给NH3气体的NH3气体供给源64；供给HF气体的HF气体供给源65；供给Ar气体的Ar气体供给源66。另外，具有：与F2气体供给源63连接的F2气体供给配管67；与NH3气体供给源64连接的NH3气体供给配管68；与HF气体供给源65连接的HF气体供给配管69；与Ar气体供给源66连接的Ar气体供给配管70。这些配管与集合配管71连接，集合配管71与上述气体导入喷嘴61连接。而且，F2气体、NH3气体、HF气体、Ar气体经由供给配管67、68、69、70和集合配管71自气体导入喷嘴61向腔室40导入。
在F2气体供给配管67、NH3气体供给配管68、HF气体供给配管69、Ar气体供给配管70上设置有进行流路的开闭动作和流量控制的流量控制器72。流量控制器72例如由开闭阀和质量流量控制器构成。
需要说明的是，在腔室40的上部设置有淋浴板，可以将介由淋浴板激发的气体以淋浴状供给。
上述气体中，F2气体和NH3气体为主蚀刻中使用的蚀刻气体。另外，HF气体用于去除自然氧化膜、蚀刻处理后的膜的终端处理。另外，Ar气体可以作为稀释气体、吹扫气体使用。可以使用N2气体等其他非活性气体代替Ar气体，也可以使用2种以上的非活性气体。
排气机构44具有：与形成于腔室40的底部51b的排气口81连接的排气配管82，进而具有：设置于排气配管82的、用于控制腔室40内的压力的自动压力控制阀(APC)83和用于对腔室40内进行排气的真空泵84。
在腔室40的侧壁，以插入腔室40内的方式设置有2个电容压力计(capacitance manometer)86a、86b来作为用于测量腔室40内的压力的压力计。电容压力计86a作为高压力用途，电容压力计86b作为低压力用途。在载置于载置台42的晶圆W的附近设置有检测晶圆W的温度的温度传感器(没有图示)。
作为构成蚀刻装置5的腔室40、载置台42等各种构成部件的材质，可以使用Al。构成腔室40的Al材料可以为无垢的材料，或者也可以为对内表面(腔室主体51的内表面等)实施了阳极氧化处理的材料。另一方面，构成载置台42的Al的表面要求耐磨耗性，因此，优选进行阳极氧化处理而在表面形成耐磨耗性高的氧化覆膜(Al2O3)。
＜利用蚀刻装置的蚀刻方法＞
接着，对利用如此构成的蚀刻装置的蚀刻方法进行说明。
本实施方式中，作为被处理体即晶圆W，使用Si和SiGe共存的晶圆，进行相对于Si选择性蚀刻SiGe、以及相对于SiGe选择性蚀刻Si。作为一例，可以举出：在poly-Si膜和SiGe膜的层叠结构中，相对于poly-Si膜和SiGe膜中的一者选择性地蚀刻另一者的情况。
实施本实施方式的蚀刻方法时，以使蚀刻装置5的闸阀54开放的状态，通过加载互锁室3内的第2晶圆输送机构17的拾取器，将晶圆W自输入/输出口53搬入至腔室40内，载置于载置台42。载置台42由温度调节器55进行温度调节，载置于载置台42的晶圆W的温度被控制在规定的温度。
之后，将拾取器返回至加载互锁室3，关闭闸阀54，使腔室40内为密闭状态。
接着，调节腔室40内的压力并且将NH3气体和HF气体导入至腔室40内，去除形成于晶圆W的自然氧化膜。此时，除了NH3气体和HF气体之外，也可以供给作为稀释气体的Ar气体。另外，优选将NH3气体首先导入至腔室40内使压力稳定，然后导入HF气体。
之后，向腔室40内供给作为吹扫气体的Ar气体并且进行真空排气，进行腔室40内的吹扫，接着将气体切换为F2气体和NH3气体，将蚀刻气体的气体体系设为F2气体和NH3气体进行主蚀刻。此时，也可以加入作为稀释气体的Ar气体。主蚀刻中，相对于Si选择性蚀刻SiGe和相对于SiGe选择性蚀刻Si通过改变F2气体和NH3气体的比率来进行蚀刻。即，F2气体和NH3气体的气体体系中，SiGe被F2气体蚀刻而Si基本不被蚀刻，因此，F2气体的比率多的区域(包含F2：100％)中，可以进行相对于Si选择性蚀刻SiGe。另一方面，NH3气体的比率变高时，Si被蚀刻而SiGe被NH3保护，从而SiGe难以被蚀刻，因此能够进行相对于SiGe选择性蚀刻Si。
具体而言，相对于Si选择性蚀刻SiGe时，优选将NH3气体相对于F2气体和NH3气体的总和的比率以体积％(流量％)计设为0～15％(F2气体的比率为85～100％)；相对于SiGe选择性蚀刻Si时，优选将NH3气体相对于F2气体和NH3气体的总和的比率以体积％(流量％)计设为18～50％(F2气体的比率为50～82％)。由此，可以以大约2以上的选择比进行选择性蚀刻。进一步优选的是，相对于Si选择性蚀刻SiGe时，NH3气体相对于F2气体和NH3气体的总和的比率以体积％(流量％)计为0～10％；相对于SiGe选择性蚀刻Si时，NH3气体相对于F2气体和NH3气体的总和的比率以体积％(流量％)计为30～50％。由此，可以以大约10以上的选择比进行选择性蚀刻。
从提高SiGe相对于Si的选择比的观点出发，优选将F2气体设为100％(使NH3气体为0％)，通过以适当的量添加NH3气体，从而可以进行蚀刻速率的调整等。
对于主蚀刻时的腔室40内的压力，SiGe的选择性蚀刻和Si的选择性蚀刻均优选为66.7～667Pa(0.5～5Torr)的范围。另外，对于载置台42的温度(大致为晶圆的温度)，SiGe的选择性蚀刻和Si的选择性蚀刻均优选为30～130℃的范围。
对于主蚀刻，SiGe的选择性蚀刻和Si的选择性蚀刻均优选通过重复多次蚀刻工序的循环蚀刻来进行。
循环蚀刻中，在各蚀刻工序之间进行腔室40内的吹扫。腔室40内的吹扫可以单纯地仅为腔室内的真空排气，也可以与真空排气同时地使作为吹扫气体的Ar气体流动。
通过进行循环蚀刻，与一次蚀刻的情况相比，可以减小蚀刻表面的粗糙度。另外，即使提高NH3的比率而具有保护SiGe的功能，SiGe也多少会被蚀刻，然而蚀刻SiGe时的孵育时间长于蚀刻Si时的孵育时间，因此通过在Si的选择性蚀刻时进行循环蚀刻，从而可以抑制SiGe的蚀刻而提高选择性。
循环蚀刻中，通过缩短蚀刻工序的时间而增加次数，从而可以提高上述效果，但次数过多时生产率降低，因此，优选也考虑生产率而设为适当的循环数。
主蚀刻时，使用NH3气体和F2气体这两者的情况下，优选首先将NH3气体导入至腔室40内使压力稳定后导入F2气体。另外，也可以利用Ar气体使压力稳定。
如以上那样进行主蚀刻，然后向腔室40内供给作为吹扫气体的Ar气体，且进行真空排气，进行腔室40内的吹扫，接着将气体体系更换为NH3气体和HF气体，进行蚀刻面的保护处理。
蚀刻面极容易产生氧化，但通过利用NH3气体和HF气体进行处理，从而可以将蚀刻面氢封端，从而可以防止氧化。
如上所述，根据本实施方式，通过将蚀刻气体的气体体系设为F2气体和NH3气体，并改变F2气体和NH3气体的比率，从而可以以相同气体体系且在同一腔室内进行相对于Si选择性蚀刻SiGe和相对于SiGe选择性蚀刻Si这两者。
＜实验例＞
接着，对实验例进行说明。
[实验例1]
此处，准备形成有poly-Si膜的无图形晶圆和形成有SiGe膜的无图形晶圆，使用F2气体和NH3气体作为蚀刻气体，改变NH3气体流量而进行poly-Si膜和SiGe膜的蚀刻。此时的条件设为：F2气体流量：180sccm；Ar气体流量：1200sccm；温度：80℃；压力：4Torr/2Torr；处理时间：8秒/8秒，使NH3气体的流量在0～100sccm之间变化。
将其结果示于图4。图4为示出NH3气体流量与poly-Si膜和SiGe膜的蚀刻量的关系的图。如该图所示那样确认了，蚀刻气体仅为F2气体时，poly-Si膜基本不被蚀刻，仅选择性地蚀刻SiGe膜。与此相对确认了，随着NH3气体增加，poly-Si膜的蚀刻量增加，相反地，SiGe膜的蚀刻量降低。可以认为这是由于，随着NH3气体的增加，poly-Si膜的蚀刻性增加，但NH3气体增加时，由于其保护作用而使SiGe膜的蚀刻性降低。
而且确认了，NH3气体的流量为0～30sccm左右(NH3气体流量相对于蚀刻气体的总流量的流量比率(体积比率)：0～15％左右)时，SiGe膜相对于poly-Si膜的蚀刻选择比变为大约2以上，NH3气体的流量为0～20sccm(NH3气体流量相对于蚀刻气体的总流量的流量比率(体积比率)：0～10％)时，SiGe膜相对于poly-Si膜的蚀刻选择比变为大约10以上，实现了SiGe膜的选择性蚀刻。另一方面，NH3气体的流量为40sccm(NH3气体流量相对于蚀刻气体的总流量的流量比率(体积比率)：18.2％)时，poly-Si膜相对于SiGe膜的蚀刻选择比变为2左右，NH3气体的流量为100sccm(NH3气体流量相对于蚀刻气体的总流量的流量比率(体积比率)：35.7％)时，poly-Si膜相对于SiGe膜的蚀刻选择比变为15左右，由图4确认了，NH3气体的体积比率为18％以上时，蚀刻选择比大约为2以上；NH3气体的体积比率为30％以上时，蚀刻选择比大约为10以上，实现了poly-Si的选择性蚀刻。通过进一步增加NH3气体的流量，可以期待poly-Si膜的蚀刻选择性进一步提高。
[实验例2]
此处，对循环蚀刻的效果进行评价。
最初，对于在Si上形成有SiGe膜的晶圆改变循环数进行蚀刻。具体而言，设为：F2气体流量：180sccm；Ar气体流量：390sccm；N2气体流量：810sccm；温度：80℃；压力：0.7Torr，使平均1次的蚀刻时间和循环数变为48秒×1个循环、16秒×3个循环、8秒×6个循环、4秒×12个循环。
图5为示出此时的SiGe膜的蚀刻面的状态的扫描型电子显微镜(SEM)照片。如该图所示那样，确认了，将平均1次的蚀刻时间设为短时间而且增加循环数时，SiGe膜的蚀刻面的粗糙度变得良好。
接着，对形成有poly-Si膜的晶圆，改变循环数而进行蚀刻。具体而言，设为：F2气体流量：250sccm；NH3气体流量：50sccm；Ar气体流量：1680sccm；温度：80℃；压力：2Torr，使平均1次的蚀刻时间和循环数变为16秒×2个循环、11秒×3个循环、8秒×4个循环。
图6为示出此时的poly-Si膜的蚀刻面的状态的SEM照片。如该图所示那样确认了，poly-Si膜的情况下也是，将平均1次的蚀刻时间设为短时间而且增加循环数时，蚀刻面的粗糙度变得良好。
＜本发明的其他应用＞
需要说明的是，本发明可以进行各种变形而不限定于上述实施方式。例如，上述实施方式的装置只不过是示例，可以通过各种构成的装置来实施本发明的蚀刻方法。另外，示出作为Si使用poly-Si膜、作为SiGe使用SiGe膜的例子，也可以为外延生长的单晶。进而，示出使用半导体晶圆作为被处理基板的情况，不限定于半导体晶圆，也可以为以LCD(液晶显示器)用基板为代表的FPD(平板显示器)基板、陶瓷基板等其它基板。

Claims (10)

1.一种蚀刻方法，其特征在于，通过将具有硅和硅锗的被处理基板配置于腔室内，将蚀刻气体的气体体系设为F2气体和NH3气体，并改变F2气体与NH3气体的比率，从而进行相对于硅选择性蚀刻硅锗、以及相对于硅锗选择性蚀刻硅。
2.根据权利要求1所述的蚀刻方法，其特征在于，硅为硅膜、硅锗为硅锗膜。
3.根据权利要求1或权利要求2所述的蚀刻方法，其特征在于，进行相对于硅选择性蚀刻硅锗时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为0～15％；进行相对于硅锗选择性蚀刻硅时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为18～50％。
4.根据权利要求1或权利要求2所述的蚀刻方法，其特征在于，进行相对于硅选择性蚀刻硅锗时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为0～10％；进行相对于硅锗选择性蚀刻硅时，将NH3气体相对于F2气体和NH3气体的总和的比率以体积％计设为30～50％。
5.根据权利要求1～权利要求4中的任一项所述的蚀刻方法，其特征在于，在所述蚀刻时，将载置被处理基板的载置台的温度设为30～130℃的范围。
6.根据权利要求1～权利要求5中的任一项所述的蚀刻方法，其特征在于，在所述蚀刻时，将腔室内的压力设为66.7～667Pa。
7.根据权利要求1～权利要求6中的任一项所述的蚀刻方法，其特征在于，相对于硅选择性蚀刻硅锗和相对于硅锗选择性蚀刻硅均通过重复多次蚀刻工序的循环蚀刻来进行。
8.根据权利要求7所述的蚀刻方法，其特征在于，在所述蚀刻工序之间，进行所述腔室内的排气。
9.根据权利要求1～权利要求8中的任一项所述的蚀刻方法，其特征在于，先于所述选择性蚀刻，将NH3气体和HF气体导入至所述腔室内，进行被处理基板表面的自然氧化膜的去除。
10.根据权利要求1～权利要求9中的任一项所述的蚀刻方法，其特征在于，在所述选择性蚀刻后，将NH3气体和HF气体导入至所述腔室内，进行被处理基板的蚀刻面的保护处理。
CN201610077423.2A 2015-02-03 2016-02-03 蚀刻方法 Active CN105845562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015019114A JP6426489B2 (ja) 2015-02-03 2015-02-03 エッチング方法
JP2015-019114 2015-02-03

Publications (2)

Publication Number Publication Date
CN105845562A true CN105845562A (zh) 2016-08-10
CN105845562B CN105845562B (zh) 2018-08-28

Family

ID=56554693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610077423.2A Active CN105845562B (zh) 2015-02-03 2016-02-03 蚀刻方法

Country Status (5)

Country Link
US (1) US9607855B2 (zh)
JP (1) JP6426489B2 (zh)
KR (1) KR101884510B1 (zh)
CN (1) CN105845562B (zh)
TW (1) TWI682453B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034019A (zh) * 2017-12-13 2019-07-19 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110071040A (zh) * 2018-01-22 2019-07-30 东京毅力科创株式会社 蚀刻方法
CN110581067A (zh) * 2018-06-08 2019-12-17 东京毅力科创株式会社 蚀刻方法及蚀刻装置
CN110942985A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN112530800A (zh) * 2019-09-18 2021-03-19 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN116741630A (zh) * 2023-08-14 2023-09-12 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
JP6689159B2 (ja) 2016-08-22 2020-04-28 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6719415B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
JP7145740B2 (ja) 2018-01-22 2022-10-03 東京エレクトロン株式会社 エッチング方法
JP7174180B2 (ja) * 2018-05-16 2022-11-17 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7072440B2 (ja) * 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
KR20210023851A (ko) * 2018-07-20 2021-03-04 도쿄엘렉트론가부시키가이샤 실리콘-게르마늄 합금의 제어 가능한 에칭 선택도를 가진 기상 에칭
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
JP7229061B2 (ja) * 2019-03-26 2023-02-27 東京エレクトロン株式会社 基板のエッチング装置及びエッチング方法
JP7313201B2 (ja) 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11257680B2 (en) 2019-08-28 2022-02-22 Mattson Technology, Inc. Methods for processing a workpiece using fluorine radicals
JP7419783B2 (ja) * 2019-12-11 2024-01-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2021181613A1 (ja) * 2020-03-12 2021-09-16 株式会社日立ハイテク プラズマ処理方法
JP7360979B2 (ja) 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JPWO2023017696A1 (zh) * 2021-08-10 2023-02-16
JP2024044815A (ja) * 2022-09-21 2024-04-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077888A (ja) * 2001-08-31 2003-03-14 Shibaura Mechatronics Corp ＳｉＧｅ膜のエッチング方法
US20080254635A1 (en) * 2005-09-30 2008-10-16 Hubert Benzel Method for Accelerated Etching of Silicon
CN101840884A (zh) * 2009-03-19 2010-09-22 东京毅力科创株式会社 衬底的蚀刻方法以及系统
JP2013225604A (ja) * 2012-04-23 2013-10-31 Hitachi High-Technologies Corp ドライエッチング方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
KR20030014832A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 트렌치 커패시터 및 그 제조방법
US7611995B2 (en) * 2003-04-22 2009-11-03 Tokyo Electron Limited Method for removing silicon oxide film and processing apparatus
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
CN101288180A (zh) * 2005-06-30 2008-10-15 飞思卡尔半导体公司 半导体结构的形成方法
FR2889622A1 (fr) * 2005-08-08 2007-02-09 St Microelectronics Crolles 2 Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
US8019812B2 (en) * 2007-04-13 2011-09-13 Microsoft Corporation Extensible and programmable multi-tenant service architecture
TW201142905A (en) * 2009-10-26 2011-12-01 Mapper Lithography Ip Bv Modulation device and charged particle multi-beamlet lithography system using the same
US8389416B2 (en) * 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
US8609508B2 (en) * 2010-12-08 2013-12-17 Stmicroelectronics, Inc. Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
WO2013121926A1 (ja) * 2012-02-13 2013-08-22 東京エレクトロン株式会社 半導体装置及びその製造方法
JP5851349B2 (ja) * 2012-06-04 2016-02-03 株式会社日立ハイテクノロジーズ プラズマエッチング方法及びプラズマエッチング装置
US8759874B1 (en) * 2012-11-30 2014-06-24 Stmicroelectronics, Inc. FinFET device with isolated channel
US9236265B2 (en) * 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) * 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9224811B2 (en) * 2014-03-17 2015-12-29 Globalfoundries Inc Stacked semiconductor device
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9837254B2 (en) * 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US9558962B2 (en) * 2014-08-12 2017-01-31 Tokyo Electron Limited Substrate processing method
US10266397B2 (en) * 2014-08-13 2019-04-23 University Of South Carolina III-V nitride resonate structure based photoacoustic sensor
US10134585B2 (en) * 2014-08-19 2018-11-20 The Regents Of The University Of California Low temperature atomic layer deposition of oxides on compound semiconductors
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077888A (ja) * 2001-08-31 2003-03-14 Shibaura Mechatronics Corp ＳｉＧｅ膜のエッチング方法
US20080254635A1 (en) * 2005-09-30 2008-10-16 Hubert Benzel Method for Accelerated Etching of Silicon
CN101840884A (zh) * 2009-03-19 2010-09-22 东京毅力科创株式会社 衬底的蚀刻方法以及系统
JP2013225604A (ja) * 2012-04-23 2013-10-31 Hitachi High-Technologies Corp ドライエッチング方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034019A (zh) * 2017-12-13 2019-07-19 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110034019B (zh) * 2017-12-13 2023-08-08 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110071040A (zh) * 2018-01-22 2019-07-30 东京毅力科创株式会社 蚀刻方法
CN110071040B (zh) * 2018-01-22 2024-04-09 东京毅力科创株式会社 蚀刻方法
CN110581067A (zh) * 2018-06-08 2019-12-17 东京毅力科创株式会社 蚀刻方法及蚀刻装置
CN110581067B (zh) * 2018-06-08 2023-11-21 东京毅力科创株式会社 蚀刻方法及蚀刻装置
CN110942985A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN110942985B (zh) * 2018-09-25 2024-04-05 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN112530800A (zh) * 2019-09-18 2021-03-19 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN116741630A (zh) * 2023-08-14 2023-09-12 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备
CN116741630B (zh) * 2023-08-14 2023-12-22 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Also Published As

Publication number Publication date
US20160225637A1 (en) 2016-08-04
CN105845562B (zh) 2018-08-28
US9607855B2 (en) 2017-03-28
TW201701348A (zh) 2017-01-01
KR101884510B1 (ko) 2018-08-01
TWI682453B (zh) 2020-01-11
JP6426489B2 (ja) 2018-11-21
JP2016143781A (ja) 2016-08-08
KR20160095617A (ko) 2016-08-11

Similar Documents

Publication Publication Date Title
CN105845562A (zh) 蚀刻方法
KR101790406B1 (ko) 에칭 방법 및 기억 매체
JP6139986B2 (ja) エッチング方法
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR20130011926A (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
KR102318825B1 (ko) 에칭 방법, 에칭 장치 및 기억 매체
JP6073172B2 (ja) エッチング方法
CN105122432B (zh) 蚀刻方法
US10312079B2 (en) Etching method
KR101802580B1 (ko) 에칭 방법 및 기억 매체
CN110071040A (zh) 蚀刻方法
CN110476225A (zh) 基板处理方法和存储介质
JP2015073035A (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法
TW201941283A (zh) 蝕刻方法
WO2021117368A1 (ja) エッチング方法およびエッチング装置
JP2014013841A (ja) 処理方法およびコンデショニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant