KR20130011926A - 어모퍼스 실리콘막의 성막 방법 및 성막 장치 - Google Patents

어모퍼스 실리콘막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20130011926A
KR20130011926A KR1020120075433A KR20120075433A KR20130011926A KR 20130011926 A KR20130011926 A KR 20130011926A KR 1020120075433 A KR1020120075433 A KR 1020120075433A KR 20120075433 A KR20120075433 A KR 20120075433A KR 20130011926 A KR20130011926 A KR 20130011926A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon film
film
gas
forming
Prior art date
Application number
KR1020120075433A
Other languages
English (en)
Other versions
KR101594936B1 (ko
Inventor
아키노부 가키모토
사토시 다카기
카즈마사 이가라시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130011926A publication Critical patent/KR20130011926A/ko
Application granted granted Critical
Publication of KR101594936B1 publication Critical patent/KR101594936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

(과제) 보다 평활한 표면을 갖고, 그리고, 더 한층의 박막화를 달성하는 것이 가능한 어모퍼스 실리콘막의 성막 방법을 제공하는 것이다.
(해결 수단) 하지(base; 2)를 가열하고, 가열한 하지(2)에 아미노실란계 가스를 공급하여, 하지(2) 표면에 시드층(3)을 형성하는 공정과, 하지(2)를 가열하고, 가열한 하지(2) 표면의 시드층(3)에 아미노기를 포함하지 않는 실란계 가스를 공급하여, 시드층(3) 상에 어모퍼스 실리콘막(4)을, 층성장하는 두께로 형성하는 공정과, 층성장하는 두께로 형성된 어모퍼스 실리콘막(4)을 에칭하여, 당해 어모퍼스 실리콘막(4)의 막두께(t)를 감소시키는 공정을 구비한다.

Description

어모퍼스 실리콘막의 성막 방법 및 성막 장치{METHOD AND APPARATUS FOR FORMING AMORPHOUS SILICON FILM}
본 발명은, 어모퍼스 실리콘막의 성막 방법 및 성막 장치에 관한 것이다.
어모퍼스 실리콘막은, 반도체 집적 회로 장치의 컨택트홀이나 라인의 매입 등에 사용된다. 어모퍼스 실리콘의 성막 방법은, 예를 들면, 특허문헌 1, 2에 기재되어 있다. 특히, 특허문헌 2에는, 디실란을 400～500℃에서 분해하여, 표면이 평활한 도전체층을 얻는 방법이 기재되어 있다.
최근, 반도체 집적 회로 장치의 고집적화에 수반하여, 컨택트홀이나 라인의 미세화가 진행되고 있다.
일본공개특허공보 소63-29954호 일본공개특허공보 평1-217956호
미세화가 진행된 컨택트홀이나 라인을 매입하기 위해서는, 어모퍼스 실리콘막의 더 한층의 박막화가 필수의 기술이 된다.
디실란은 박막화에 유리한 성막 재료인 반면, 디실란을 이용하여 성막한 어모퍼스 실리콘막으로는 양호한 스텝 커버리지를 얻기 어렵다. 이에 대하여, 실란은 디실란에 비교하여 양호한 스텝 커버리지를 얻기 쉽지만, 인큐베이션 시간(incubation time)이 길어, 박막화에는 불리한 성막 재료이다.
또한, 박막화와 함께, 보다 평활한 표면을 갖는 어모퍼스 실리콘막을 성막하는 것도 중요하다. 표면에 요철을 갖는 어모퍼스 실리콘막으로 컨택트홀이나 라인을 매입하면, 보이드(void)가 발생하기 때문이다.
본 발명은, 보다 평활한 표면을 갖고, 또한 더 한층의 박막화를 달성하는 것이 가능한 어모퍼스 실리콘막의 성막 방법 및 성막 장치를 제공한다.
본 발명의 제1 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법은, 하지(base) 상에 어모퍼스 실리콘막을 포함하는 막을 성막하는 성막 방법으로서, (1) 상기 하지를 가열하고, 상기 가열한 하지에 아미노실란계 가스를 공급하여, 상기 하지 표면에 시드층을 형성하는 공정과, (2) 상기 하지를 가열하고, 상기 가열한 하지 표면의 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급하여, 상기 시드층 상에 어모퍼스 실리콘막을, 층성장하는 두께로 형성하는 공정과, (3) 상기 층성장하는 두께로 형성된 상기 어모퍼스 실리콘막을 에칭, 바람직하게는 등방성 에칭하여, 당해 어모퍼스 실리콘막의 막두께를 감소시키는 공정을 구비한다.
본 발명의 제2 실시 형태에 따른 성막 장치는, 하지 상에 어모퍼스 실리콘막을 성막하는 성막 장치로서, 상기 어모퍼스 실리콘막이 형성되는 하지를 가진 피처리체를 수용하는 처리실과, 상기 처리실 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구와, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 기구와, 상기 처리 가스 공급 기구, 상기 가열 장치 및 상기 배기 기구를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 제1 실시 형태의 (1) 공정, (2) 공정 및 (3) 공정이 순차 실시되도록 상기 성막 장치를 제어한다.
본 발명에 의하면, 보다 평활한 표면을 갖고, 또한 더 한층의 박막화를 달성하는 것이 가능한 어모퍼스 실리콘막의 성막 방법 및 성막 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도이다.
도 2는 도 1의 방법의 시퀀스 중의 샘플 상태를 개략적으로 나타내는 단면도이다.
도 3은 퇴적 시간과 어모퍼스 실리콘막의 막두께와의 관계를 나타내는 도면이다.
도 4는 도 3 중의 파선틀A 내를 확대한 확대도이다.
도 5는 어모퍼스 실리콘막의 막두께와 어모퍼스 실리콘막 표면의 평균선 거칠기(Ra)와의 관계를 나타내는 도면이다.
도 6은 어모퍼스 실리콘막의 표면 및 단면의 이차 전자상을 나타내는 도면 대용 사진이다.
도 7은 어모퍼스 실리콘막의 표면 및 단면의 이차 전자상을 나타내는 도면 대용 사진이다.
도 8은 본 발명의 제2 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도이다.
도 9는 도 8의 방법의 시퀀스 중의 샘플 상태를 개략적으로 나타내는 단면도이다.
도 10은 어모퍼스 실리콘막의 표면 및 단면의 이차 전자상을 나타내는 도면 대용 사진이다.
도 11은 제1, 제2 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
(발명을 실시하기 위한 형태)
본원 발명자들은, 어모퍼스 실리콘막의 표면 러프니스가, 어모퍼스 실리콘막의 인큐베이션 시간에 관계되는 것은 아닐까라고 추측했다. 인큐베이션 시간이 길어지면 길어질수록, 핵의 사이즈가 불균일해지기 쉬워져, 핵의 발생 후에 퇴적이 시작되는 어모퍼스 실리콘의 표면 러프니스의 정밀도에 영향을 준다는 가정이다.
그러나, 어모퍼스 실리콘막의 인큐베이션 시간을 단축시키는 수법은 알려져있지 않다.
본원 발명자들은, 우선, 어모퍼스 실리콘막의 인큐베이션 시간의 단축에 성공하고, 그 결과, 어모퍼스 실리콘막의 표면 러프니스의 정밀도를 더욱 개선하는 것에 성공했다.
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 붙인다.
또한, 본 명세서에 있어서는, 어모퍼스 실리콘을, 어모퍼스 실리콘만을 가리키는 용어가 아니라, 어모퍼스 실리콘, 본 명세서에 있어서 개시하는 표면 러프니스의 정밀도를 달성할 수 있는 어모퍼스～나노 사이즈의 결정립이 모인 나노 결정 실리콘 및, 상기 어모퍼스 실리콘과 상기 나노 결정 실리콘이 혼재된 실리콘의 전부를 포함하는 용어라고 정의한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도, 도 2의 (A)～(E)는 도 1의 방법의 시퀀스 중의 샘플 상태를 개략적으로 나타내는 단면도이다.
우선, 도 2의 (A)에 나타내는 반도체 기판, 예를 들면, 실리콘 기판(1) 상에 두께 약 100㎚의 하지(2)가 형성된 샘플(도 2의 (A) 참조)을, 성막 장치의 처리실에 반입한다. 하지(2)의 일 예는, 실리콘 산화막이다. 그러나, 하지(2)는 실리콘 산화막으로 한정되는 것은 아니고, 예를 들면 실리콘 질화막, 실리콘 산질화막 등이라도 좋다.
다음으로, 도 1 및 도 2의 (B)에 나타내는 바와 같이, 하지(2)의 표면에 시드층(3)을 형성한다. 본 예에서는, 하지(2)를 가열하고, 가열한 하지(2)의 표면에 아미노실란계 가스를 흘림으로써, 하지(2)의 표면에 시드층(3)을 형성한다(스텝 1).
아미노실란계 가스의 예로서는,
BAS(부틸아미노실란)
BTBAS(비스터셔리부틸아미노실란)
DMAS(디메틸아미노실란)
BDMAS(비스디메틸아미노실란)
TDMAS(트리디메틸아미노실란),
DEAS(디에틸아미노실란),
BDEAS(비스디에틸아미노실란),
DPAS(디프로필아미노실란),
DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 본 예에서는, DIPAS를 이용했다.
스텝 1에 있어서의 처리 조건의 일 예는,
DIPAS 유량: 500sccm　
처리 시간: 5분　
처리 온도: 400℃
처리 압력: 53.2㎩(0.4Torr)이다. 스텝 1의 공정을, 본 명세서에서는 이하 프리플로우(preflow)라고 부른다.
다음으로, 도 1 및 도 2의 (C)～(D)에 나타내는 바와 같이, 시드층(3) 상에 어모퍼스 실리콘막(4)을 형성한다.
본 예에서는, 하지(2)를 가열하고, 가열한 하지(2)의 표면의 시드층(3)에 아미노기를 포함하지 않는 실란계 가스를 공급하고, 이 아미노기를 포함하지 않는 실란계 가스를 열분해시킴으로써, 시드층(3) 상에 어모퍼스 실리콘막(4)을 형성한다(스텝 2).
아미노기를 포함하지 않는 실란계 가스의 예로서는,
SiH4 　
Si2H6　
SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및,
SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 중 적어도 하나를 포함하는 가스를 들 수 있다. 본 예에서는, SiH4(모노실란)를 이용했다.
스텝 2에 있어서의 처리 조건의 일 예는,
SiH4 유량: 500sccm
처리 시간: 30분　
처리 온도: 500℃
처리 압력: 53.2㎩(0.4Torr)이다.
여기에서, 도 3에, 퇴적 시간과 어모퍼스 실리콘막(4)의 막두께와의 관계를 나타낸다. 도 3은 하지(2)를 실리콘 산화막(SiO2)으로 한 경우이다. 어모퍼스 실리콘막(4)의 막두께는, 처리 시간을 30분으로 했을 때, 45분으로 했을 때 및, 60분으로 했을 때의 세 점에서 측정했다.
도 3 중의 선 I은 프리플로우 있음의 경우, 선 II는 프리플로우 없음의 경우의 결과를 나타내고 있다. 선 I, II는, 측정된 3개의 막두께를 최소 이승법으로 직선 근사한 직선이며, 식은 다음과 같다.
선 I: y＝17.572x－20.855 … (1)　
선 II: y＝17.605x－34.929 … (2)　
도 3에 나타내는 바와 같이, 프리플로우 있음의 경우, 프리플로우 없음과 비교하여 어모퍼스 실리콘막(4)의 막두께가 증가하는 경향이 분명해졌다.
상기 (1), (2) 식을 y＝0, 즉 어모퍼스 실리콘막의 막두께를 "0"으로 했을 때, 선 I, II와 퇴적 시간과의 교점을 구한 것을 도 4에 나타낸다. 또한, 도 4는 도 3 중의 파선틀A 내를 확대한 확대도에 상당한다.
도 4에 나타내는 바와 같이, 하지(2)가 프리플로우 있음의 실리콘 산화막일 때, 어모퍼스 실리콘막(4)의 퇴적이, 처리 개시로부터 약 1.2분(x≒1.189)으로부터 시작된다. 이에 대하여, 프리플로우 없음의 실리콘 산화막일 때에는, 어모퍼스 실리콘막(4)의 퇴적이, 처리 개시로부터 약 2.0분(x≒1.984)으로부터 시작된다.
도 5에, 원자간력 현미경(AFM)을 이용하여 측정한 어모퍼스 실리콘막(4) 표면의 평균선 거칠기(표면 러프니스) Ra를 나타낸다. 도 5에 나타내는 결과에 있어서는, AFM의 스캔 사이즈를 1㎛, 스캔 레이트를 1.993㎐로 설정했다.
도 5에 나타내는 바와 같이, 프리플로우 있음의 경우, 프리플로우 없음과 비교하여, 평균선 거칠기(표면 러프니스) Ra는, 0.101～0.157㎚ 개선되어 있다.
이와 같이, 하지(2)에 대하여 아미노실란계 가스의 프리플로우를 행함으로써, 인큐베이션 시간을 약 2.0분으로부터 약 1.2분으로 단축할 수 있다. 그리고, 인큐베이션 시간을 단축할 수 있는 결과, 어모퍼스 실리콘막(4)의 표면 러프니스의 정밀도가 향상되어, 보다 평활한 표면을 갖는 어모퍼스 실리콘막(4)을 얻을 수 있다.
또한, 어모퍼스 실리콘막(4)은, 성막 초기 단계에서는, 아일랜드 형상(island shape)으로 성장하는, 소위 핵성장이 일어나고 있다(도 2의 (C)). 막두께가 증가하면, 어모퍼스 실리콘막(4)의 성장은, 핵성장으로부터 층성장으로 변화한다(도 2의 (D)).
시드층(3) 상에 모노실란을 이용하여 어모퍼스 실리콘막(4)을 형성한 경우, 막두께(t)가 대략 8㎚까지의 범위에서는 핵성장이 일어나고, 막두께(t)가 8㎚를 초과하면 층성장으로 변화한다. 본 예에서는, 어모퍼스 실리콘막(4)을, 층성장하는 두께로 형성한다.
다음으로, 도 1 및 도 2의 (E)에 나타내는 바와 같이, 층성장하는 두께로 형성된 어모퍼스 실리콘막(4)의 막두께를 감소시킨다. 본 예에서는, Cl2 가스를 이용하여, 층성장하는 두께로 형성된 어모퍼스 실리콘막(4)을, 예를 들면, 10분간 드라이 에칭한다. 희석 가스로서 N2 가스를 동시에 흘려도 좋다. 이에 따라, 막두께가 얇은 어모퍼스 실리콘막(4)을 얻을 수 있다(스텝 3).
스텝 3의 처리 조건의 일 예는,
Cl2/N2 유량: 300/500sccm　
처리 온도: 300℃
처리 압력: 39.9～66.5㎩(0.3～0.5Torr)　
처리 시간: 처리 시간을 조정하여, 어모퍼스 실리콘막(4)의 막두께를 제어한다.
도 6의 (A)는 Cl2 에칭(스텝 3) 후의 막두께 9.6㎚의 어모퍼스 실리콘막(4)의 SEM 사진, 도 6의 (B)는 막두께 9.6㎚의 어모퍼스 실리콘막(4)을 희(希)불산으로 에칭하여 핀 홀의 유무를 확인한 SEM 사진이다.
마찬가지로 도 7의 (A)는 막두께 8.0㎚의 어모퍼스 실리콘막(4)의 SEM 사진, 도 7의 (B)는 막두께 8.0㎚의 어모퍼스 실리콘막(4)을 희불산으로 에칭하여 핀 홀의 유무를 확인한 SEM 사진이다.
도 6의 (A)～도 7의 (B)에 나타내는 바와 같이, 층성장하는 두께에 도달하지 않은 어모퍼스 실리콘막(4)은, 에칭하면 핀 홀이 발생한다(도 7의 (B) 참조).
이에 대하여, 층성장하는 두께로 형성된 어모퍼스 실리콘막(4)에서는, 에칭해도 핀 홀이 발생하는 일이 없다(도 6의 (B)).
이와 같이, 어모퍼스 실리콘막(4)을 층성장하는 두께로 형성하고, 층성장하는 두께로 형성된 어모퍼스 실리콘막(4)을 에칭함으로써, 막두께가 얇은 어모퍼스 실리콘막(4)을 형성할 수 있다.
게다가, 본 예에서는, 어모퍼스 실리콘막(4)을 형성하기 전에, 아미노실란계 가스에 의해 하지에 프리플로우를 행하여, 시드층(3)을 형성하기 때문에, 표면 러프니스의 정밀도도 향상된다.
따라서, 제1 실시 형태에 의하면, 보다 평활한 표면을 갖고, 또한 더 한층의 박막화를 달성하는 것이 가능한 어모퍼스 실리콘막의 성막 방법을 얻을 수 있다.
(제2 실시 형태)
도 8은 본 발명의 제2 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도, 도 9의 (A)～(F)는 도 8의 방법의 시퀀스 중의 샘플 상태를 개략적으로 나타내는 단면도이다.
도 8에 나타내는 바와 같이, 제2 실시 형태가 제1 실시 형태와 상이한 부분은, 스텝 1과 스텝 2와의 사이에, 시드층(3)을 강화하는 공정(스텝 4)이 있는 것이다.
시드층(3)은, 어모퍼스 실리콘막(4)이 형성되는 하지, 본 예에서는, 하지(2), 예를 들면, 실리콘 산화막의 표면에, 실리콘의 핵을 균일하게 발생시켜, 모노실란을 흡착시키기 쉽게 하는 것이다. 마이크로한 시점에서 생각해 보면, 시드층(3)의 실리콘의 핵은 아일랜드 형상으로 균일하게 점재하고 있을지도 모르고, 핵 자체의 평면적인 사이즈는 매우 작은 것일지도 모른다. 그와 같이 생각하면, 핵 자체의 평면적인 크기를 크게 하고, 하지 표면 상에서 핵이 차지하는 면적을 크게 하여 시드층(3)을 아일랜드 형상으로부터 평면인 단층으로 끝없이 접근하는, 혹은 궁극적으로는 시드층(3)을 평면인 단층으로 하여, 어모퍼스 실리콘막(4)의 성장을 "핵성장"으로부터 "층성장"으로 접근해 가면, 시드층(3) 상에는, 층성장한 어모퍼스 실리콘막(4)을 얇게 형성하는 것이 가능해진다.
이 점에 입각하여, 제2 실시 형태에서는, 어모퍼스 실리콘막(4)을 형성하기 전에, 시드층(3)을 강화하는 공정을 도입했다. 시드층(3)을 강화하는 것의 구체예는, 시드층(3) 중의 실리콘의 핵 자체의 평면적인 크기를 크게 하고, 하지 표면 상에서 핵이 차지하는 면적을 크게 하는 것이다. 구체적인 방법예는, 모노실란을 이용하여 어모퍼스 실리콘막(4)을 형성하기 전에, 모노실란보다도 고차(高次)의 실란을 이용하여, 시드층(3)의 표면에 실리콘을 얇게 흡착시키는 것이다(도 9의 (C)). 보다 구체적으로는, 시드층(3)이 형성된 하지(2)를 가열하고, 모노실란보다도 고차의 실란가스, 본 예에서는 디실란(Si2H6) 가스를 공급한다.
스텝 4에 있어서의 처리 조건의 일 예는,
디실란 유량: 120sccm　
처리 시간: 30분　
처리 온도: 400℃　
처리 압력: 39.9㎩(0.3Torr)이다.
이와 같이, 모노실란을 공급하기 전에, 디실란가스를 공급하여 시드층(3)을 강화해 둠으로써, 도 9의 (D)～(E)에 나타내는 바와 같이, 층성장한 어모퍼스 실리콘막(4)의 막두께(t)를 보다 얇게 할 수 있다.
이어서, 층성장한 어모퍼스 실리콘막(4)을, 제1 실시 형태와 동일하게 에칭하여, 그의 막두께를 감소시킨다.
이러한 제2 실시 형태라도, 제1 실시 형태와 동일하게, 보다 얇은 어모퍼스 실리콘막(4)을 형성할 수 있다.
도 10의 (A)는 제2 실시 형태에 따라서 형성한 막두께 2.8㎚의 어모퍼스 실리콘막(4)의 SEM 사진, 도 10의 (B)는 그 어모퍼스 실리콘막(4)을 희불산으로 에칭하여, 핀 홀의 유무를 확인한 SEM 사진이다. 도 10의 (B)에 나타내는 바와 같이, 제2 실시 형태에 따라서 형성한 막두께 2.8㎚의 어모퍼스 실리콘막(4)에는, 핀 홀이 발생하지 않았다.
따라서, 도 10의 (A)～(B)에 나타내는 바와 같이, 제2 실시 형태에서는, 층성장하는 두께의 어모퍼스 실리콘막(4)을, 막두께 2.8㎚까지 얇게 할 수 있다.
이와 같이 제2 실시 형태는, 층성장한 어모퍼스 실리콘막(4)의 막두께(t)를 보다 얇게 할 수 있고, 또한 막두께(t)를 보다 얇게 할 수 있는 결과, 예를 들면, 제1 실시 형태에 비교하여, 어모퍼스 실리콘막(4)의 에칭 시간을 단축할 수 있다는 이점에 대해서도 얻을 수 있다.
(제3 실시 형태)
다음으로, 상기 제1, 제2 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 시스템의 일 예를 설명한다.
도 11은, 제1, 제2 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 11에 나타내는 바와 같이, 성막 장치(100)는, 하단이 개구된, 천정이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들면, 석영에 의해 형성되어 있다. 처리실(101) 내의 천정에는, 석영제의 천정판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들면, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 개재하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들면, 50～100매의 반도체 기판, 본 예에서는, 실리콘 기판(1)을 다단(多段)으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 따라, 처리실(101) 내에 피처리체, 예를 들면, 반도체 기판, 본 예에서는, 예를 들면, 하지로서 SiO2막이 미리 퇴적된 실리콘 기판(1)이 수용된다. 웨이퍼 보트(105)는 복수개의 지주(支柱; 106)를 가지며, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 기판(1)이 지지되게 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재하여 테이블(108) 상에 올려놓여져 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들면, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들면, 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지되어 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들면, O링으로 이루어지는 시일 부재(112)가 개설되어 있다. 이에 따라 처리실(101) 내의 시일성이 유지되어 있다. 회전축(110)은, 예를 들면, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 부착되어 있다. 이에 따라, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 및 이탈된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)를 갖고 있다.
처리 가스 공급 기구(114)는, 아미노실란계 가스 공급원(117), 아미노기를 포함하지 않는 실란계 가스 공급원(118) 및, 에칭 가스 공급원(119)을 포함하고 있다.
불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다. 불활성 가스는, 퍼지 가스 등에 이용된다. 불활성 가스의 일 예는 질소(N2) 가스이다.
아미노실란계 가스 공급원(117)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통하여, 분산 노즐(123a)에 접속되어 있다. 분산 노즐(123a)은 석영관으로 이루어지며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a)의 수직 부분에는, 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 아미노실란계 가스는, 각 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
아미노기를 포함하지 않는 실란계 가스 공급원(118)은, 유량 제어기(121b) 및 개폐 밸브(122b)를 통하여, 분산 노즐(123b)에 접속되어 있다. 분산 노즐(123b)도 또한, 석영관으로 이루어지며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123b)의 수직 부분에는, 분산 노즐(123a)과 동일하게, 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 아미노기를 포함하지 않는 실란계 가스는, 각 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
제1 실시 형태를 실시하는 경우에는, 아미노기를 포함하지 않는 실란계 가스 공급원(118)에는, 예를 들면, 모노실란 가스 공급원만을 갖게 하면 좋다. 또한, 제2 실시 형태를 실시하는 경우에는, 아미노기를 포함하지 않는 실란계 가스 공급원(118)에는, 예를 들면, 모노실란 가스 공급원과 디실란가스 공급원을 갖게 하면 좋다.
에칭 가스 공급원(119)은, 어모퍼스 실리콘막을 박막화하기 위한 에칭 가스를 공급한다. 에칭 가스의 일 예로서는, 제1, 제2 실시 형태에 있어서 설명한 바와 같이, Cl2 가스이다. 에칭 가스의 다른 예로서는, F2 가스, ClF3 가스를 들 수 있다. 에칭 가스 공급원(119)은, 유량 제어기(121c) 및 개폐 밸브(122c)를 통하여, 분산 노즐(123c)에 접속되어 있다. 분산 노즐(123c)은, 분산 노즐(123a, 123b)과 동일한 것이며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어진다. 또한, 도시는 되지 않지만, 분산 노즐(123c)의 수직 부분에는, 분산 노즐(123a, 123b)과 동일하게, 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 이에 따라, 에칭 가스는, 분산 노즐(123c)의, 도 11에서는 도시되지 않은 각 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통하여, 매니폴드의 측벽을 내측으로 관통하는 가스 도입 포트(128)에 접속되어 있다.
처리실(101) 내의, 분산 노즐(123a～123c)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 コ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 부착되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라서 상방으로 연장되어 있으며, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및, 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 예를 들면, 반도체 기판, 본 예에서는 실리콘 기판(1)을 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된다. 레시피는, 예를 들면, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(portable type)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 통하여 레시피를 적절히 전송시키도록 해도 좋다. 레시피는, 필요에 따라서, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 읽혀지고, 읽혀진 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어 하에, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 실시 형태에 따른 성막 방법의 스텝 1, 스텝 2 및, 스텝 3, 또는 상기 제2 실시 형태에 따른 성막 방법의 스텝 1, 스텝 4, 스텝 2, 스텝 3에 따른 처리를 성막 장치(100)에 순차 실시시킨다.
상기 제1, 제2 실시 형태에 따른 성막 방법은, 도 11에 나타내는 바와 같은 성막 장치(100)를 이용함으로써 실시할 수 있다.
또한, 도 11에 나타내는 성막 장치(100)에 의한 이점은, 어모퍼스 실리콘막(4)의 형성과, 어모퍼스 실리콘막(4)을 형성한 후의 Cl2 에칭을, 동일한 처리실(101)(로(furnace)) 내에서 연속하여 행할 수 있다는 것에 있다.
예를 들면, 어모퍼스 실리콘막(4)을 형성한 후, 실리콘 기판(1)을, 일단, 처리실(101)의 밖으로 취출해 버리면, 어모퍼스 실리콘막(4)의 표면에 실리콘 산화막(자연 산화막)이 형성되어 버린다. Cl2 가스는 실리콘 산화막을 에칭할 수는 없다. 에칭할 수 있었다고 해도, 그것은 실리콘 산화막(자연 산화막)의 핀 홀을 통한 에칭이 되기 때문에, 어모퍼스 실리콘막(4)을 균일하게 에칭할 수는 없다.
이 점, 도 11에 나타내는 성막 장치(100)에 의하면, 실리콘 기판(1)을 처리실(101)의 밖으로 취출하는 일 없이, 어모퍼스 실리콘막(4)에 대하여, Cl2 가스에 의한 드라이 에칭을 연속하여 행할 수 있기 때문에, 실리콘 산화막(자연 산화막)의 영향을 받는 일 없이, 어모퍼스 실리콘막(4)을 균일하게 에칭할 수 있다.
또한, 도 11에 나타내는 성막 장치(100)에 의하면, 시드층(3)의 형성과 어모퍼스 실리콘막(4)의 형성을 행하기 때문에, 표면 러프니스의 정밀도도 높고, 균질인 어모퍼스 실리콘막(4)을 얻을 수 있다. 게다가, 이 균질인 어모퍼스 실리콘막(4)에 대하여 원 위치(in situ)에서 Cl2 가스 에칭을 연속하여 행할 수 있기 때문에, 더 한층의 박막화가 달성된 어모퍼스 실리콘막(4)을 얻을 수 있다.
이상, 본 발명을 몇 개의 실시 형태에 따라서 설명했지만, 본 발명은 상기 몇 개의 실시 형태로 한정되는 일은 없고, 여러 가지 변형 가능하다.
예를 들면, 상기 일 실시 형태에 있어서는, 처리 조건을 구체적으로 예시했지만, 처리 조건은 상기 구체적인 예시로 한정되는 것은 아니다.
본 발명에 의한 이점인 어모퍼스 실리콘막의 표면 러프니스의 개선은, 아미노실란계 가스를 이용하여 하지(2)의 표면을 프리플로우하고, 하지(2)의 표면에 시드층(3)을 형성한 후, 아미노기를 포함하지 않는 실란계 가스를 시드층(3) 상에 공급하여 열분해시킴으로써, 어모퍼스 실리콘막(4)을 형성한다는 구성을 구비함으로써 얻어지는 것이다.
따라서, 처리 조건은, 상기 일 실시 형태에 기재한 구체적인 예시로 한정되는 것은 아니고, 실리콘 기판(1)의 크기, 처리실의 용적 변화 등에 따라서, 상기 이점을 손상시키지 않는 범위에서 변경할 수 있는 것은 물론이다.
또한, 아미노실란계 가스로서는 1가의 아미노실란계 가스, 예를 들면, DIPAS(디이소프로필아미노실란)가 좋다.
또한, 아미노실란은 분해시키지 않고, 예를 들면, 하지(2) 상에 흡착되도록 하는 것이 좋다. 예를 들면, DIPAS는 450℃ 이상에서 열분해된다. 아미노실란이 열분해되면, 성막되는 막 중에 탄소(C), 질소(N) 등의 불순물이 권입되어 버리는 경우가 있다. 아미노실란은 분해시키지 않고, 예를 들면, 하지(2) 상에 흡착되도록 함으로써, 성막되는 막 중에 불순물이 권입되어 버리는 사정을 억제할 수 있다는 이점을 얻을 수 있다.
또한, 상기 일 실시 형태에 있어서는, 아미노기를 포함하지 않는 실란계 가스로서,
SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의, 소위 고차 실란을 예시했다.
고차 실란으로서는, 예를 들면, SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
트리실란(Si3H8)
테트라실란(Si4H10)
펜타실란(Si5H12)
헥사실란(Si6H14)
헵타실란(Si7H16) 중 적어도 하나로부터 선택되는 것이 좋다.
또한, 예를 들면, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
사이클로트리실란(Si3H6)
사이클로테트라실란(Si4H8)
사이클로펜타실란(Si5H10)
사이클로헥사실란(Si6H12)
사이클로헵타실란(Si7H14) 중 적어도 하나로부터 선택되는 것이 좋다.
또한, 아미노실란계 가스와 아미노기를 포함하지 않는 실란계 가스(실리콘 소스)와의 조합을 고려한 경우에는, 아미노실란계 가스가 열분해되는 온도의 부근에서 열분해되기 쉬운 모노실란(SiH4), 디실란(Si2H6)이 좋다.
또한, 상기 일 실시 형태에 의한 방법은, 반도체 장치의 제조 프로세스에 이용될 수도 있다.
그 외에, 본 발명은 그 요지를 일탈하지 않는 범위에서 여러 가지로 변형할 수 있다.
1 : 실리콘 기판
2 : 하지
3 : 시드층
4 : 어모퍼스 실리콘막

Claims (10)

  1. 하지(base) 상에 어모퍼스 실리콘막을 포함하는 막을 성막하는 성막 방법으로서,
    (1) 상기 하지를 가열하고, 상기 가열한 하지에 아미노실란계 가스를 공급하여, 상기 하지 표면에 시드층을 형성하는 공정과,
    (2) 상기 하지를 가열하고, 상기 가열한 하지 표면의 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급하여, 상기 시드층 상에 어모퍼스 실리콘막을, 층성장하는 두께로 형성하는 공정과,
    (3) 상기 층성장하는 두께로 형성된 상기 어모퍼스 실리콘막을 에칭하여, 당해 어모퍼스 실리콘막의 막두께를 감소시키는 공정을 구비하는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  2. 제1항에 있어서,
    상기 (1) 공정과 상기 (2) 공정과의 사이에,
    (4) 상기 시드층이 형성된 하지를 가열하고, 상기 시드층의 표면에 상기 (2) 공정에서 이용된 실란계 가스보다도 고차의 실란계 가스를 공급하는 공정을, 추가로 구비하는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 에칭은, 등방성 에칭인 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  4. 제3항에 있어서,
    상기 등방성 에칭은, 드라이 에칭인 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  5. 제4항에 있어서,
    상기 드라이 에칭의 에천트는, 적어도 Cl2 가스, F2 가스, ClF3 가스 중 하나를 포함하는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 (2) 공정과 상기 (3) 공정이, 동일한 처리실 내에서 연속하여 행해지는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 아미노실란계 가스가,
    BAS(부틸아미노실란)
    BTBAS(비스터셔리부틸아미노실란)
    DMAS(디메틸아미노실란)
    BDMAS(비스디메틸아미노실란)
    TDMAS(트리디메틸아미노실란)
    DEAS(디에틸아미노실란)
    BDEAS(비스디에틸아미노실란)
    DPAS(디프로필아미노실란) 및,
    DIPAS(디이소프로필아미노실란) 중 적어도 하나를 포함하는 가스로부터 선택되고,
    상기 아미노기를 포함하지 않는 실란계 가스가,
    SiH4
    Si2H6
    SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및,
    SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  8. 제7항에 있어서,
    상기 SimH2m ＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
    트리실란(Si3H8)
    테트라실란(Si4H10)
    펜타실란(Si5H12)
    헥사실란(Si6H14)
    헵타실란(Si7H16) 중 적어도 하나로부터 선택되고,
    상기 SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
    사이클로트리실란(Si3H6)
    사이클로테트라실란(Si4H8)
    사이클로펜타실란(Si5H10)
    사이클로헥사실란(Si6H12)
    사이클로헵타실란(Si7H14) 중 적어도 어느 하나로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 어모퍼스 실리콘막의 성막 방법이, 반도체 장치의 제조 프로세스에 이용되는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 방법.
  10. 하지 상에 어모퍼스 실리콘막을 성막하는 성막 장치로서,
    상기 어모퍼스 실리콘막이 형성되는 하지를 가진 피처리체를 수용하는 처리실과, 상기 처리실 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구와, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 기구와, 상기 처리 가스 공급 기구, 상기 가열 장치 및 상기 배기 기구를 제어하는 컨트롤러를 구비하고,
    상기 컨트롤러가, 청구항 1에 기재된 (1) 공정, (2) 공정 및 (3) 공정이 순차 실시되도록 상기 성막 장치를 제어하는 것을 특징으로 하는 성막 장치.
KR1020120075433A 2011-07-22 2012-07-11 어모퍼스 실리콘막의 성막 방법 및 성막 장치 KR101594936B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-161196 2011-07-22
JP2011161196A JP5514162B2 (ja) 2011-07-22 2011-07-22 アモルファスシリコン膜の成膜方法および成膜装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150090935A Division KR101775950B1 (ko) 2011-07-22 2015-06-26 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Publications (2)

Publication Number Publication Date
KR20130011926A true KR20130011926A (ko) 2013-01-30
KR101594936B1 KR101594936B1 (ko) 2016-02-17

Family

ID=47534541

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120075433A KR101594936B1 (ko) 2011-07-22 2012-07-11 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020150090935A KR101775950B1 (ko) 2011-07-22 2015-06-26 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150090935A KR101775950B1 (ko) 2011-07-22 2015-06-26 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (2) US8802547B2 (ko)
JP (1) JP5514162B2 (ko)
KR (2) KR101594936B1 (ko)
CN (1) CN102891075B (ko)
TW (1) TWI470673B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105512A (ko) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 실리콘막의 성막 방법 및 기판 처리 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
KR101831936B1 (ko) 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
WO2016100792A1 (en) * 2014-12-19 2016-06-23 Sunedison Semiconductor Limited Systems and methods for performing epitaxial smoothing processes on semiconductor structures
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6623943B2 (ja) 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
CN106024707B (zh) * 2016-08-10 2018-11-13 昆山国显光电有限公司 阵列基板及其制备方法
CN106783543A (zh) * 2016-12-23 2017-05-31 武汉新芯集成电路制造有限公司 无定形硅的沉积方法和3d‑nand闪存的制作方法
US11791159B2 (en) * 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
JP2021082755A (ja) * 2019-11-21 2021-05-27 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ アモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法
JP2021064807A (ja) * 2021-01-13 2021-04-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JPH01217956A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd 導電体層とその製造方法および導電体層を使用したキャパシタとその製造方法
JPH0521378A (ja) * 1990-08-31 1993-01-29 Hitachi Ltd 半導体装置の製造方法
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
KR20090082749A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 비정질 실리콘막의 식각방법 및 이를 이용한액정표시장치의 제조방법
KR20110035935A (ko) * 2009-09-30 2011-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
JP4586841B2 (ja) * 2007-05-30 2010-11-24 カシオ計算機株式会社 薄膜トランジスタの製造方法
WO2009045964A1 (en) * 2007-10-01 2009-04-09 Applied Materials, Inc. Low temperature conformal oxide formation and applications
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JPH01217956A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd 導電体層とその製造方法および導電体層を使用したキャパシタとその製造方法
JPH0521378A (ja) * 1990-08-31 1993-01-29 Hitachi Ltd 半導体装置の製造方法
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
KR20090082749A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 비정질 실리콘막의 식각방법 및 이를 이용한액정표시장치의 제조방법
KR20110035935A (ko) * 2009-09-30 2011-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105512A (ko) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 실리콘막의 성막 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
TWI470673B (zh) 2015-01-21
KR101594936B1 (ko) 2016-02-17
CN102891075B (zh) 2015-11-18
US20130023110A1 (en) 2013-01-24
US20140342534A1 (en) 2014-11-20
US8802547B2 (en) 2014-08-12
JP5514162B2 (ja) 2014-06-04
KR20150082158A (ko) 2015-07-15
TW201310505A (zh) 2013-03-01
JP2013026513A (ja) 2013-02-04
KR101775950B1 (ko) 2017-09-07
US8895414B1 (en) 2014-11-25
CN102891075A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
KR101775950B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
JP4967066B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
JP5827384B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
KR101672081B1 (ko) 실리콘막의 성막 방법 및 성막 장치
JP6010161B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP5710819B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP2014197685A (ja) 凹状部分を有した被処理体上へのシリコン膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150626

Effective date: 20160120

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5