KR20190105512A - 실리콘막의 성막 방법 및 기판 처리 장치 - Google Patents

실리콘막의 성막 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20190105512A
KR20190105512A KR1020190023592A KR20190023592A KR20190105512A KR 20190105512 A KR20190105512 A KR 20190105512A KR 1020190023592 A KR1020190023592 A KR 1020190023592A KR 20190023592 A KR20190023592 A KR 20190023592A KR 20190105512 A KR20190105512 A KR 20190105512A
Authority
KR
South Korea
Prior art keywords
film
silicon film
gas
etching
silicon
Prior art date
Application number
KR1020190023592A
Other languages
English (en)
Other versions
KR102490920B1 (ko
Inventor
미츠히로 오카다
다츠야 미야하라
게이스케 후지타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190105512A publication Critical patent/KR20190105512A/ko
Application granted granted Critical
Publication of KR102490920B1 publication Critical patent/KR102490920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 표면 평활성이 우수한 극박막의 실리콘막을 형성하는 것이 가능한 실리콘막의 성막 방법을 제공하는 것이다. 일 실시 형태의 실리콘막의 성막 방법은, 하지 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정과, 상기 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 상기 실리콘막의 막 두께를 줄이는 에칭 공정을 갖는다.

Description

실리콘막의 성막 방법 및 기판 처리 장치{SILICON FILM FORMING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 실리콘막의 성막 방법 및 기판 처리 장치에 관한 것이다.
종래, 하지에 아미노실란계 가스를 공급해서 시드층을 형성하고, 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급해서 실리콘막을 형성함으로써, 실리콘막의 박막화를 실현하는 방법이 알려져 있다(예를 들어, 특허문헌 1 참조). 또한, 하지 상에 아몰퍼스 실리콘막을 형성한 후, Cl2 가스를 사용해서 아몰퍼스 실리콘막을 건식 에칭하여 막 두께를 줄임으로써, 아몰퍼스 실리콘막의 박막화와 표면의 평활화를 실현하는 방법이 알려져 있다(예를 들어, 특허문헌 2 참조). 이 방법에서는, 표면 평활성이 우수하고, 핀 홀을 갖지 않는 박막 실리콘을 형성할 수 있다.
일본 특허 공개 제2014-127694호 공보 일본 특허 공개 제2013-26513호 공보
그러나, 상기 방법에서는, 가일층의 박막화의 요구에 대응해서 실리콘막을 박막화하는 것이 곤란하다.
그래서, 본 발명의 일 형태에서는, 표면 평활성이 우수한 극박막의 실리콘막을 형성하는 것이 가능한 실리콘막의 성막 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 관한 실리콘막의 성막 방법은, 하지 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정과, 상기 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 상기 실리콘막의 막 두께를 줄이는 에칭 공정을 갖는다.
본 발명의 다른 형태에 관한 기판 처리 장치는, 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 가스 공급 수단과, 상기 기판 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정과, 상기 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 상기 실리콘막의 막 두께를 줄이는 에칭 공정을 실행하도록 제어하는 제어 수단을 포함한다.
개시하는 실리콘막의 성막 방법에 의하면, 표면 평활성이 우수한 극박막의 실리콘막을 형성할 수 있다.
도 1은 본 발명의 실시 형태에 따른 종형 열처리 장치의 일례를 도시하는 단면도이다.
도 2는 도 1의 종형 열처리 장치의 처리 용기를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 형태에 따른 실리콘막의 성막 방법의 일례를 나타내는 흐름도이다.
도 4는 핀 홀의 유무의 평가 방법의 설명도이다.
도 5는 실리콘막의 표면 SEM상을 도시하는 도면이다.
도 6은 실리콘막의 표면 SEM상을 도시하는 도면이다.
도 7은 실리콘막의 표면 SEM상을 도시하는 도면이다.
도 8은 실리콘막의 표면 SEM상을 도시하는 도면이다.
도 9는 실리콘막의 막 두께와 핀 홀 수의 관계를 도시하는 도면이다.
도 10은 L&S(Line&Space) 패턴의 단면 형상을 도시하는 도면이다.
도 11은 a-Si막에 대한 에칭 가스의 에칭 속도의 온도 의존성을 도시하는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 구성에 대해서는, 동일한 번호를 부여함으로써 중복된 설명을 생략한다.
[기판 처리 장치의 전체 구성]
본 발명의 실시 형태에 따른 실리콘막의 성막 방법이 실시 가능한 기판 처리 장치에 대해서, 뱃치식 종형 열처리 장치를 예로 들어 설명한다. 도 1은, 본 발명의 실시 형태에 따른 종형 열처리 장치의 일례를 도시하는 단면도이다.
기판 처리 장치(1)는, 기판인 반도체 웨이퍼(이하, 「웨이퍼(W)」라고 함) 를 수용하는 처리 용기(34)와, 처리 용기(34)의 하단의 개구부를 기밀하게 막는 덮개부(36)와, 처리 용기(34) 내에 수용 가능하고, 복수의 웨이퍼(W)를 소정 간격으로 보유 지지하는 기판 보유 지지구인 웨이퍼 보트(38)와, 처리 용기(34) 내에 소정의 가스를 도입하는 가스 공급 수단(40)과, 처리 용기(34) 내의 가스를 배기하는 배기 수단(41)과, 웨이퍼(W)를 가열하는 가열 수단(42)을 갖고 있다.
처리 용기(34)는, 하단부가 개방된 천장이 있는 원통 형상의 내부관(44)과, 하단부가 개방되고 내부관(44)의 외측을 덮는 천장이 있는 원통 형상의 외부관(46)을 갖는다. 내부관(44) 및 외부관(46)은, 석영 등의 내열성 재료에 의해 형성되어 있고, 동축형으로 배치되어 이중관 구조로 되어 있다.
내부관(44)의 천장부(44A)는, 예를 들어 평탄하게 되어 있다. 내부관(44)의 일측에는, 그 길이 방향(상하 방향)을 따라 가스 노즐을 수용하는 노즐 수용부(48)가 형성되어 있다. 본 발명의 실시 형태에서는, 도 2에 도시된 바와 같이, 내부관(44)의 측벽의 일부를 외측을 향해서 돌출시켜 볼록부(50)을 형성하고, 볼록부(50) 내를 노즐 수용부(48)로서 형성하고 있다.
또한, 노즐 수용부(48)에 대향시켜 내부관(44)의 반대측 측벽에는, 그 길이 방향(상하 방향)을 따라 폭 L1의 직사각 형상의 개구부(52)가 형성되어 있다.
개구부(52)는, 내부관(44) 내의 가스를 배기할 수 있도록 형성된 가스 배기구이다. 개구부(52)의 수직 길이는, 웨이퍼 보트(38)의 수질 길이와 동일하거나, 또는, 웨이퍼 보트(38)의 수직 길이 보다도 길게 상하 방향으로 각각 연장되도록 해서 형성되어 있다. 즉, 개구부(52)의 상단은, 웨이퍼 보트(38)의 상단에 대응하는 위치 이상의 높이로 연장되어 위치되고, 개구부(52)의 하단은, 웨이퍼 보트(38)의 하단에 대응하는 위치 이하의 높이로 연장되어 위치되어 있다. 구체적으로는, 도 1에 도시되는 바와 같이, 웨이퍼 보트(38)의 상단과 개구부(52)의 상단의 사이의 높이 방향의 거리(L2)는 0mm 내지 5mm 정도의 범위 내이다. 또한, 웨이퍼 보트(38)의 하단과 개구부(52)의 하단의 사이의 높이 방향의 거리(L3)는 0mm 내지 350mm 정도의 범위 내이다.
처리 용기(34)의 하단은, 예를 들어 스테인리스강에 의해 형성되는 원통 형상의 매니폴드(54)에 의해 지지되어 있다. 매니폴드(54)의 상단에는 플랜지부(56)가 형성되어 있고, 플랜지부(56) 상에 외부관(46)의 하단부를 설치해서 지지하도록 되어 있다. 플랜지부(56)와 외부관(46)의 하단부의 사이에는 O링 등의 시일 부재(58)를 개재시켜 외부관(46) 내를 기밀 상태로 하고 있다.
매니폴드(54)의 상부의 내벽에는, 원환 형상의 지지부(60)가 마련되어 있고, 지지부(60) 상에 내부관(44)의 하단부를 설치해서 이것을 지지하도록 되어 있다. 매니폴드(54)의 하단의 개구부에는, 덮개부(36)가 O링 등의 시일 부재(62)를 개재해서 기밀하게 설치되어 있고, 처리 용기(34)의 하단의 개구부, 즉, 매니폴드(54)의 개구부를 기밀하게 막도록 되어 있다. 덮개부(36)는, 예를 들어 스테인리스강에 의해 형성된다.
덮개부(36)의 중앙부에는, 자성유체 시일부(64)를 통해서 회전축(66)이 관통되어 마련되어 있다. 회전축(66)의 하부는, 보트 엘리베이터로 이루어지는 승강 수단(68)의 암(68A)에 회전 가능하게 지지되어 있다.
회전축(66)의 상단에는 회전 플레이트(70)가 마련되어 있고, 회전 플레이트(70) 상에 석영제의 보온 대(72)를 통해서 웨이퍼(W)를 보유 지지하는 웨이퍼 보트(38)가 적재되도록 되어 있다. 따라서, 승강 수단(68)을 승강시킴으로써 덮개부(36)와 웨이퍼 보트(38)는 일체로서 상하 이동하여, 웨이퍼 보트(38)를 처리 용기(34) 내에 대하여 삽입 분리할 수 있게 되어 있다.
가스 공급 수단(40)은, 매니폴드(54)에 마련되어 있고, 내부관(44) 내에 처리 가스, 퍼지 가스 등의 가스를 도입한다. 가스 공급 수단(40)은, 복수(예를 들어 3개)의 석영제의 가스 노즐(76, 78, 80)을 갖고 있다. 각 가스 노즐(76, 78, 80)은, 내부관(44) 내에 그 길이 방향을 따라서 마련됨과 함께, 그 기단이 L자형으로 굴곡되어 매니폴드(54)를 관통하도록 해서 지지되어 있다.
가스 노즐(76, 78, 80)은, 도 2에 도시된 바와 같이, 내부관(44)의 노즐 수용부(48) 내에 둘레 방향을 따라 일렬이 되도록 설치되어 있다. 각 가스 노즐(76, 78, 80)에는, 그 길이 방향을 따라서 소정의 간격으로 복수의 가스 구멍(76A, 78A, 80A)이 형성되어 있어, 각 가스 구멍(76A, 78A, 80A)으로부터 수평 방향을 향해서 각 가스를 방출할 수 있게 되어 있다. 소정의 간격은, 예를 들어 웨이퍼 보트(38)에 지지되는 웨이퍼(W)의 간격과 동일해지도록 설정된다. 또한, 높이 방향의 위치는, 각 가스 구멍(76A, 78A, 80A)이 상하 방향으로 인접하는 웨이퍼(W)간의 중간에 위치하도록 설정되어 있어, 각 가스를 웨이퍼(W)간의 공간부에 효율적으로 공급할 수 있게 되어 있다.
가스의 종류로서는, 성막 가스, 에칭 가스 및 퍼지 가스가 사용되고, 각 가스를 유량 제어하면서 필요에 따라 각 가스 노즐(76, 78, 80)을 통해서 공급할 수 있게 되어 있다.
성막 가스는, 실리콘 함유 가스이면 된다. 실리콘 함유 가스로서는, 예를 들어 DIPAS(디이소프로필아미노실란), 3DMAS(트리스디메틸아미노실란), BTBAS(비스터셔리부틸아미노실란) 등의 아미노실란계 가스, SiH4(모노실란), Si2H6(디실란), DCS(디클로로실란), HCD(헥사클로로디실란) 등의 아미노기를 포함하지 않는 실란계 가스를 들 수 있다.
에칭 가스는, 브롬 또는 요오드를 함유하는 가스이면 된다. 브롬을 함유하는 가스로서는, 예를 들어 Br2(브롬), HBr(브롬화수소)을 들 수 있다. 요오드를 함유하는 가스로서는, 예를 들어 I2(요오드), HI(요오드화수소)를 들 수 있다.
퍼지 가스는, 불활성 가스이면 된다. 불활성 가스로서는, 예를 들어 N2(질소), Ar(아르곤)을 들 수 있다.
또한, 매니폴드(54)의 상부의 측벽이며, 지지부(60)의 상방에는, 가스 출구(82)가 형성되어 있어, 내부관(44)과 외부관(46)의 사이의 공간부(84)를 통해서 개구부(52)로부터 배출되는 내부관(44) 내의 가스를 배기할 수 있게 되어 있다. 가스 출구(82)에는, 배기 수단(41)이 마련된다. 배기 수단(41)은, 가스 출구(82)에 접속된 배기 통로(86)를 갖고 있으며, 배기 통로(86)에는, 압력 조정 밸브(88) 및 진공 펌프(90)가 순차 개재 마련되어, 처리 용기(34) 내를 진공화할 수 있게 되어 있다.
외부관(46)의 외주측에는, 외부관(46)을 덮도록 원통 형상의 가열 수단(42)이 마련되어 있다. 가열 수단(42)은, 처리 용기(34) 내에 수용되는 웨이퍼(W)를 가열한다.
이렇게 형성된 기판 처리 장치(1)의 전체 동작은, 예를 들어 컴퓨터 등의 제어 수단(110)에 의해 제어된다. 또한, 기판 처리 장치(1)의 전체 동작을 행하는 컴퓨터의 프로그램은, 기억 매체(112)에 기억되어 있다. 기억 매체(112)는, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, 플래시 메모리, DVD 등이면 된다.
[실리콘막의 성막 방법]
본 발명의 실시 형태에 따른 실리콘막의 성막 방법에 대해서 설명한다. 도 3은, 본 발명의 실시 형태에 따른 실리콘막의 성막 방법의 일례를 나타내는 흐름도이다.
본 발명의 실시 형태에 따른 실리콘막의 성막 방법은, 하지 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정 S1과, 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 실리콘막의 막 두께를 줄이는 에칭 공정 S2를 갖는다. 본 발명의 실시 형태에서는, 먼저, 소정 간격을 갖고 다수매의 웨이퍼(W)를 보유 지지한 웨이퍼 보트(38)를 처리 용기(34) 내에 반입한다. 이어서, 동일한 처리실인 처리 용기(34) 내에서 진공 분위기 하에서 성막 공정 S1 및 에칭 공정 S2를 연속해서 행함으로써, 웨이퍼(W) 상에 원하는 막 두께의 실리콘막을 성막한다. 또한, 각 공정간에 있어서, 처리 용기(34) 내의 가스를 치환하는 퍼지 공정을 행해도 된다. 이어서, 처리 용기(34) 내로부터 실리콘막이 성막된 웨이퍼(W)를 보유 지지한 웨이퍼 보트(38)를 반출한다. 또한, 성막 공정 S1 및 에칭 공정 S2는, 상이한 처리실에서 행해도 된다.
성막 공정 S1은, 하지 상에 성막 가스를 공급해서 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 공정이다. 성막 공정 S1에서 성막하는 실리콘막은, 핀 홀이 발생하지 않는 막 두께의 실리콘막인 것이 바람직하고, 그의 막 두께는, 실리콘막의 성막 조건에 따라서 선택된다. 예를 들어, 막 두께가 25Å 이하인 경우에 실리콘막에 핀 홀이 발생하는 성막 조건의 경우, 성막 공정 S1에서는, 하지 상에 25Å보다도 두꺼운 막 두께의 실리콘막을 성막하는 것이 바람직하고, 예를 들어 25Å보다도 5Å 두꺼운 30Å의 막 두께의 실리콘막을 성막하는 것이 바람직하다. 즉, 핀 홀 한계보다도 5Å 이상 두껍게 성막하는 것이 바람직하다.
성막 공정 S1은, 예를 들어 하지에 아미노실란계 가스를 공급해서 하지의 표면에 시드층을 형성하는 시드층 형성 스텝과, 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급해서 시드층 상에 실리콘막을 성막하는 실리콘막 성막 스텝을 갖는 공정이면 된다. 또한, 시드층 형성 스텝과 실리콘막 성막 스텝의 사이에, 시드층에 실리콘막 성막 스텝에서 사용되는 실란계 가스보다도 고차의 실란계 가스를 공급하는 다른 실리콘막 성막 스텝을 갖고 있어도 된다. 또한, 각 공정간에서, 처리 용기(34) 내의 가스를 치환하는 퍼지 공정을 갖고 있어도 된다.
에칭 공정 S2는, 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 실리콘막의 막 두께를 줄임으로써, 실리콘막의 막 두께를 원하는 막 두께로 조정하는 공정이다. 이때, 브롬 또는 요오드를 함유하는 에칭 가스를 사용한 실리콘막의 에칭은, 실리콘막의 표면 조도를 악화시키지 않으면서 컨포멀한 에칭이 되기 때문에, 표면적이 큰 요철 패턴이어도 제어성 좋게 에칭할 수 있다. 또한, 에칭 공정 S2는, 생산성의 관점에서, 성막 공정 S1보다도 높은 온도에서 행하는 것이 바람직하다.
퍼지 공정은, 처리 용기(34) 내의 가스를 치환하는 공정이다. 퍼지 공정에서는, 처리 용기(34) 내에 가스 노즐(80)로부터 퍼지 가스를 도입하여, 처리 용기(34) 내에 잔존하는 성막 가스나 에칭 가스를 퍼지 가스로 치환한다.
이상에서 설명한 바와 같이, 본 발명의 실시 형태에 따른 실리콘막의 성막 방법은, 먼저, 하지 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막한다. 이에 의해, 원하는 막 두께의 실리콘막보다도 핀 홀이 적은 실리콘막을 성막할 수 있다. 이어서, 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 실리콘막의 막 두께를 줄임으로써, 실리콘막의 막 두께를 원하는 막 두께로 조정한다. 이에 의해, 실리콘막의 표면 조도를 악화시키지 않으면서 컨포멀한 에칭이 되기 때문에, 표면적이 큰 요철 패턴이어도 제어성 좋게 에칭할 수 있다. 그 결과, 표면 평활성이 우수한 극박막의 실리콘막을 형성할 수 있다.
[실시예 1]
본 발명의 실시 형태에 따른 실리콘막의 성막 방법의 작용·효과를 확인한 실시예 1에 대해서 설명한다.
<샘플>
실시예 1에서 제작한 샘플에 대해서 설명한다.
(샘플 1A 내지 1F)
산화막이 형성된 실리콘 기판 상에 막 두께가 50Å인 실리콘막을 성막한 후(성막 공정 S1), 실리콘막을 에치 백하여(에칭 공정 S2), 막 두께가 19Å, 20Å, 21Å, 23Å, 25Å, 26Å인 실리콘막을 형성하였다. 실리콘 기판 및 산화막은 하지의 일례이며, 실리콘막은 핀 홀의 유무를 평가하는 대상의 막의 일례이다. 막 두께가 19Å, 20Å, 21Å, 23Å, 25Å, 26Å인 실리콘막이 형성된 실리콘 기판을, 각각 샘플 1A, 1B, 1C, 1D, 1E, 1F로 하였다. 또한, 성막 공정 S1 및 에칭 공정 S2에서의 프로세스 조건은 이하와 같다.
·성막 공정 S1(시드층 형성 스텝)
기판 온도: 380℃
처리 용기(34) 내의 압력: 1.0Torr(133.3Pa)
가스: DIPAS
·성막 공정 S1(실리콘막 성막 스텝)
기판 온도: 470℃
처리 용기(34) 내의 압력: 3.0Torr(399.9Pa)
가스: DCS/SiH4
·에칭 공정 S2
기판 온도: 550℃
처리 용기(34) 내의 압력: 20 내지 80Torr(2666 내지 10666Pa)
가스: HBr
(샘플 2A 내지 2G)
산화막이 형성된 실리콘 기판 상에 막 두께가 25Å, 27.7Å, 33.7Å, 34.8Å, 39.5Å, 42.8Å, 54.7Å인 실리콘막을 성막하였다. 막 두께가 25Å, 27.7Å, 33.7Å, 34.8Å, 39.5Å, 42.8Å, 54.7Å인 실리콘막이 형성된 실리콘 기판을, 각각 샘플 2A, 2B, 2C, 2D, 2E, 2F, 2G로 하였다. 또한, 성막 공정 S1에서의 프로세스 조건은 샘플 1A 내지 1F1과 마찬가지이다.
(샘플 3A)
산화막이 형성된 실리콘 기판 상에 막 두께가 50Å인 실리콘막을 성막한 후(성막 공정 S1), 실리콘막을 에치 백하여(에칭 공정 S2), 막 두께가 15Å인 실리콘막을 형성하고, 샘플 3A로 하였다. 또한, 성막 공정 S1 및 에칭 공정 S2에서의 프로세스 조건은 이하와 같다.
·성막 공정 S1(시드층 형성 스텝)
기판 온도: 380℃
처리 용기(34) 내의 압력: 1.0Torr(133.3Pa)
가스: DIPAS
·성막 공정 S1(다른 실리콘막 성막 스텝)
기판 온도: 380℃
처리 용기(34) 내의 압력: 1.0Torr(133.3Pa)
가스: Si2H6
·성막 공정 S1(실리콘막 성막 스텝)
기판 온도: 470℃
처리 용기(34) 내의 압력: 3.0Torr(399.9Pa)
가스: DCS/SiH4
·에칭 공정 S2
기판 온도: 550℃
처리 용기(34) 내의 압력: 20 내지 80Torr(2666 내지 10666Pa)
가스: HBr
(샘플 4A)
산화막이 형성된 실리콘 기판 상에 막 두께가 15Å인 실리콘막을 성막하고, 샘플 4A로 하였다. 또한, 성막 공정 S1에서의 프로세스 조건은 샘플 3A와 마찬가지이다.
<평가 방법>
실리콘막의 표면의 핀 홀의 유무의 평가 방법에 대해서 설명한다. 도 4는, 핀 홀의 유무의 평가 방법의 설명도이다. 도 4의 (a)는 실리콘 기판 상에 산화막 및 실리콘막을 성막한 샘플의 개략 단면 및 주사형 전자 현미경(SEM: Scanning Electron Microscope)에 의한 표면 화상을 나타낸다. 도 4의 (b)는 도 4의 (a)의 샘플을 0.5wt％의 DHF(희불산)에 10분간을 침지한 샘플의 개략 단면 및 표면 SEM상을 나타낸다. 도 4의 (c)는 도 4의 (b)의 샘플을 33℃로 조온한 2.5％의 TMAH(수산화테트라메틸암모늄)에 침지한 샘플의 개략 단면 및 표면 SEM상을 나타낸다.
먼저, 도 4의 (a)에 도시된 바와 같이, 실리콘 기판(201) 상에 산화막(202) 및 실리콘막(203)이 성막된 샘플 1A 내지 1F, 2A 내지 2G, 3A, 4A를 준비한다. 이때, 도 4의 (a)에 도시된 바와 같이, 실리콘막(203)에 핀 홀(204)이 발생한 경우에도, 핀 홀(204)의 사이즈가 미소하기 때문에 표면 SEM상에서 핀 홀(204)의 유무를 평가하는 것은 곤란하다.
이어서, 도 4의 (b)에 도시된 바와 같이, 실리콘 기판(201)을 0.5wt％의 DHF에 10분간 침지한다. 이때, DHF는 실리콘막을 거의 에칭하지 않지만, 산화막을 에칭하는 성질을 가지므로, 실리콘막(203)이 에칭 마스크로서 기능하여, 실리콘막(203)에 발생한 핀 홀(204)을 통해서 산화막(202)의 일부가 에칭된다. 이에 의해, 산화막(202)의 표면에, 평면으로 보아 실리콘막(203)에 발생한 핀 홀(204)보다도 큰 직경을 갖는 오목부(205)가 형성된다.
이어서, 도 4의 (c)에 도시된 바와 같이, 실리콘 기판(201)을 33℃로 조온한 2.5％의 TMAH에 침지한다. 이때, TMAH는 실리콘막/산화막 선택비가 높으므로, 실리콘막(203)이 에칭되어 제거되고, 산화막(202)이 잔존한다. 이에 의해, 실리콘막(203)에 발생한 핀 홀(204)과 대응하는 위치에 오목부(205)가 형성된 산화막(202)이 표면에 노출된다.
이어서, 도 4의 (c)에서 얻어진 샘플의 표면을 SEM에 의해 관찰하여, 표면 SEM상을 취득한다. 또한, 화상 해석 소프트웨어를 사용해서 표면 SEM상 상의 핀 홀을 검출하여, 핀 홀 수를 계측한다. 또한, 화상 해석 소프트웨어로서는, 다양한 소프트웨어를 이용 가능하다. 이에 의해, 핀 홀의 유무 및 핀 홀 수를 명료하게 확인할 수 있다.
<평가 결과 1>
샘플 1B 및 샘플 2A에 대해서, 상술한 평가 방법에 의해, 실리콘막의 표면의 핀 홀의 유무를 평가하였다. 도 5 및 도 6은 산화막의 표면 SEM상을 나타내는 도면이며, 각각 샘플 1B 및 샘플 2A의 산화막의 표면 SEM상을 나타낸다.
샘플 1B에서는 핀 홀이 발생하지 않은 것에 반해(도 5 참조), 샘플 2A에서는 다수의 핀 홀이 발생하였다(도 6 참조). 이 결과로부터, 성막 공정 S1 후에 에칭 공정 S2를 실시함으로써, 실리콘막의 표면에 핀 홀이 발생하는 것을 방지하여, 표면 평활성이 우수한 극박막의 실리콘막을 형성할 수 있다고 생각된다.
<평가 결과 2>
샘플 3A 및 샘플 4A에 대해서, 상술한 평가 방법에 의해, 실리콘막의 표면의 핀 홀의 유무를 평가하였다. 도 7 및 도 8은 산화막의 표면 SEM상을 나타내는 도면이며, 각각 샘플 3A 및 샘플 4A의 산화막의 표면 SEM상을 나타낸다.
샘플 3A에서는 핀 홀이 발생하지 않은 것에 반해(도 7 참조), 샘플 4A에서는 다수의 핀 홀이 발생하였다(도 8 참조). 이 결과로부터, 성막 공정 S1 후에 에칭 공정 S2를 실시함으로써, 실리콘막의 표면에 핀 홀이 발생하는 것을 방지하여, 표면 평활성이 우수한 극박막의 실리콘막을 형성할 수 있다고 생각된다.
<평가 결과 3>
샘플 1A 내지 1F 및 샘플 2A 내지 2G에 대해서, 상술한 평가 방법에 의해, 실리콘막의 표면의 핀 홀 수를 평가하였다. 도 9는, 실리콘막의 막 두께와 핀 홀 수의 관계를 도시하는 도면이다. 도 9 중, 횡축은 실리콘막의 막 두께(Å)를 나타내고, 종축은 실리콘막의 표면의 핀 홀 수(개)(관찰 에어리어: 약 1.2㎛×0.9㎛)를 나타낸다. 또한, 도 9 중, 원 표시는 샘플 1A 내지 1F를 나타내고, 삼각 표시는 샘플 2A 내지 2G를 나타낸다.
도 9의 원 표시로 나타내는 샘플 1A 내지 1F에서는, 막 두께가 19Å인 경우에 1개의 핀 홀이 발생하였지만, 막 두께가 20Å, 21Å, 23Å, 25Å, 26Å인 경우에는 핀 홀이 전혀 발생하지 않았다. 한편, 도 9의 삼각 표시로 나타내는 샘플 2A 내지 2G에서는, 막 두께가 34.8Å, 39.5Å, 42.8Å, 54.7Å인 경우에는 핀 홀은 발생하지 않았지만, 막 두께가 25Å, 27.7Å, 33.7Å인 경우에는 각각 410개, 224개, 9개의 핀 홀이 발생하였다. 이들의 결과로부터, 성막 공정 S1 후에 에칭 공정 S2를 실시함으로써, 실리콘막의 표면에 핀 홀이 발생하는 것을 방지하여, 표면 평활성이 우수한 극박막의 실리콘막을 형성할 수 있다고 생각된다.
[실시예 2]
실시예 2에서는, 에칭 가스의 일례인 HBr을 사용한 경우에 얻어지는 실리콘막의 단면 형상 및 표면 형상에 대해서, SEM 및 원자간력 현미경(AFM: Atomic Force Microscope)에 의해 평가하였다. 또한, 비교를 위해서, 에칭 가스로서 염소(Cl2)를 사용한 경우에 얻어지는 실리콘막의 단면 형상 및 표면 형상에 대해서도 마찬가지로 평가하였다.
먼저, 표면에 라인 앤 스페이스(L&S) 패턴이 형성된 실리콘 기판의 요철 형상을 따라서 실리콘 산화막을 형성하였다. 계속해서, 실리콘 산화막에 아미노실란계 가스인 DIPAS를 공급해서 제1 시드층을 형성하고, 제1 시드층에 Si2H6을 공급해서 제2 시드층을 형성하였다. 계속해서, 제2 시드층에 SiH4를 공급해서 L&S 패턴에 대하여 컨포멀하게 아몰퍼스 실리콘(a-Si)막을 형성하였다. 계속해서, a-Si막에 대하여 에칭 가스로서 Cl2 또는 HBr을 공급해서 a-Si막의 막 두께를 줄였다. 또한, 제1 시드층, 제2 시드층 및 a-Si막의 합계 막 두께는 약 25nm이었다. 또한, Cl2를 사용한 에칭에서는 처리 용기(34) 내의 압력을 3.0Torr(399.9Pa), 기판 온도를 325℃로 하고, HBr을 사용한 에칭에서는 처리 용기(34) 내의 압력을 20Torr(2666Pa), 기판 온도를 550℃로 하였다.
이어서, 제작한 샘플의 단면 형상을 SEM에 의해 평가하였다.
도 10은 L&S 패턴의 단면 형상을 도시하는 도면이며, 도 10의 (a)는 HBr을 사용해서 a-Si막을 에칭한 샘플의 단면 형상을 나타내고, 도 10의 (b)는 Cl2를 사용해서 a-Si막을 에칭한 샘플의 단면 형상을 나타낸다. 또한, 실리콘 기판과 a-Si막의 사이에 형성된 실리콘 산화막은 a-Si막에 비하여 매우 얇은 막이기 때문에, 도 10의 (a) 및 도 10의 (b)에 나타내는 도면에서는 확인할 수 없었다.
도 10의 (a)에 도시된 바와 같이, HBr을 사용해서 a-Si막을 에칭한 경우, 실리콘 기판의 L&S 패턴에 대하여 컨포멀하게 성막된 a-Si막이 컨포멀하게 에칭되어 있는 것을 알 수 있다. 바꾸어 말하면, L&S 패턴의 라인 측벽의 상부에 잔존하는 a-Si막의 막 두께(Ttop)와, L&S 패턴의 라인 측벽의 하부에 잔존하는 a-Si막의 막 두께(Tbtm)가 거의 동일하여, L&S 패턴의 스페이스의 단면 형상이 대략 U자형인 것을 알 수 있다.
한편, 도 10의 (b)에 도시된 바와 같이, Cl2를 사용해서 a-Si막을 에칭한 경우, 실리콘 기판의 L&S 패턴에 대하여 컨포멀하게 성막된 a-si막이 L&S 패턴의 라인 측벽의 하부보다도 상부에서 많이 에칭되어 있는 것을 알 수 있다. 바꾸어 말하면, L&S 패턴의 라인 측벽의 상부에 잔존하는 a-Si막의 막 두께(Ttop)가, L&S 패턴의 라인 측벽의 하부에 잔존하는 a-Si막의 막 두께(Tbtm)보다도 얇아져, L&S 패턴의 스페이스의 단면 형상이 대략 V자형인 것을 알 수 있다.
이상으로부터, HBr을 사용해서 a-Si막을 에칭함으로써, 요철 형상에 대하여 컨포멀하게 성막된 a-Si막을 컨포멀하게 에칭할 수 있다고 할 수 있다.
이어서, 제작한 샘플의 표면 형상을 AFM에 의해 평가하였다.
AFM에 의한 평가의 결과, a-Si막을 에칭하기 전의 L&S 패턴의 라인 표면에서의 표면 조도(Ra)는 0.289이었다. 또한, HBr을 사용해서 a-Si막을 에칭한 경우, L&S 패턴의 라인 표면의 표면 조도(Ra)는 0.244로, a-Si막을 에칭하기 전보다도 평활한 표면이 얻어졌다. 한편, Cl2를 사용해서 a-Si막을 에칭한 경우, L&S 패턴의 라인 표면의 표면 조도(Ra)는 0.342로, a-Si막을 에칭하기 전보다도 표면 조도(Ra)가 큰 값이 되었다.
이상으로부터, HBr을 사용해서 a-Si막을 에칭함으로써, 표면 평활성이 우수한 a-Si막을 형성할 수 있다고 할 수 있다.
[실시예 3]
실시예 3에서는, 에칭 가스의 일례인 HBr의 a-Si막에 대한 에칭 속도의 온도 의존성에 대해서 평가하였다. 또한, 비교를 위해서, Cl2를 이용하여 a-Si막을 에칭한 경우에서의 에칭 속도의 온도 의존성에 대해서도 평가하였다.
도 11은, a-Si막에 대한 에칭 가스의 에칭 속도의 온도 의존성을 도시하는 도면이다. 도 11에서는, 에칭 온도(℃)를 횡축에 나타내고, 에칭 속도(Å/min)를 종축에 나타내었다. 또한, 도 11에서, 일반적인 a-Si막의 성막 온도대를 파선으로 둘러싼 범위로서 나타낸다.
도 11에 도시되는 바와 같이, HBr을 에칭 가스로 했을 경우, 일반적으로 사용되는 온도(예를 들어 380℃ 내지 530℃)에서 a-Si막을 성막한 후, a-Si막의 성막 온도와 동일 정도 또는 약간 높은 온도에서 a-Si막의 에칭을 행할 수 있다. 그 때문에, a-Si막의 에칭을 행하기 전의 온도 안정화에 거의 시간을 요하지 않는다.
한편, Cl2를 에칭 가스로 했을 경우, 일반적으로 사용되는 온도에서 a-Si막을 성막한 후에 에칭을 행하면, a-Si막을 성막한 후, 에칭에 의해 감소하는 a-Si막의 막 두께를 제어할 수 있는 온도(예를 들어 350℃ 이하)까지 온도를 낮출 필요가 있다. 그 때문에, a-Si막의 에칭을 행하기 전의 온도 안정화에 요하는 시간이 길어진다.
이상으로부터, a-Si막을 에칭할 경우, 에칭 가스로서 HBr을 사용함으로써, a-Si막의 에칭을 행하기 전의 온도 안정화에 요하는 시간을 단축할 수 있어, 생산성이 향상된다.
이상, 본 발명을 실시하기 위한 형태에 대해서 설명했지만, 상기 내용은, 발명의 내용을 한정하는 것은 아니며, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다.
상기 실시 형태에서는, 기판 처리 장치로서, 한번에 복수의 웨이퍼에 대하여 처리를 행하는 뱃치식 종형 열처리 장치를 예로 들어 설명했지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 웨이퍼를 1매씩 처리하는 매엽식 장치이어도 된다. 또한, 예를 들어 처리 용기 내의 회전 테이블 상에 배치한 복수의 웨이퍼를 회전 테이블에 의해 공전시켜, 원료 가스가 공급되는 영역과, 원료 가스와 반응하는 반응 가스가 공급되는 영역을 차례로 통과시켜 웨이퍼의 표면에 성막하는 세미 뱃치식의 장치이어도 된다.
201 : 실리콘 기판 202 : 산화막
203 : 실리콘막 204 : 핀 홀
205 : 오목부

Claims (10)

  1. 하지 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정과,
    상기 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 상기 실리콘막의 막 두께를 줄이는 에칭 공정
    을 포함하는 실리콘막의 성막 방법.
  2. 제1항에 있어서,
    상기 실리콘막의 막 두께는, 핀 홀이 발생하지 않는 막 두께인 실리콘막의 성막 방법.
  3. 제1항에 있어서,
    상기 성막 공정은,
    상기 하지에 아미노실란계 가스를 공급해서 상기 하지의 표면에 시드층을 형성하는 시드층 형성 스텝과,
    상기 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급해서 상기 시드층 상에 다른 실리콘막을 성막하는 제1 실리콘막 성막 스텝을 포함하는 실리콘막의 성막 방법.
  4. 제3항에 있어서,
    상기 시드층 형성 스텝과 상기 제1 실리콘막 성막 스텝의 사이에, 상기 시드층에 상기 제1 실리콘막 성막 스텝에서 사용되는 상기 실란계 가스보다도 고차의 실란계 가스를 공급하는 제2 실리콘막 성막 스텝을 포함하는 실리콘막의 성막 방법.
  5. 제1항에 있어서,
    상기 하지의 표면에는, 요철이 형성되어 있고,
    상기 성막 공정은, 상기 하지의 요철에 대하여 컨포멀하게 상기 실리콘막을 성막하는, 실리콘막의 성막 방법.
  6. 제1항에 있어서,
    상기 하지의 표면에는, 요철이 형성되어 있고,
    상기 에칭 공정은, 상기 하지의 요철에 성막된 상기 실리콘막을 컨포멀하게 에칭하는, 실리콘막의 성막 방법.
  7. 제1항에 있어서,
    상기 성막 공정과 상기 에칭 공정은, 동일한 처리실 내에서 연속해서 행하여지는, 실리콘막의 성막 방법.
  8. 제1항에 있어서,
    상기 에칭 공정은, 상기 성막 공정보다도 높은 온도에서 행해지는, 실리콘막의 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 에칭 가스는, 적어도 Br2 가스, HBr 가스, I2 가스, HI 가스 중 어느 것을 포함하는, 실리콘막의 성막 방법.
  10. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 가스 공급 수단과,
    상기 기판 상에 원하는 막 두께보다도 두꺼운 막 두께의 실리콘막을 성막하는 성막 공정과, 상기 실리콘막에 브롬 또는 요오드를 함유하는 에칭 가스를 공급해서 상기 실리콘막의 막 두께를 줄이는 에칭 공정을 실행하도록 제어하는 제어 수단
    을 포함하는 기판 처리 장치.
KR1020190023592A 2018-03-05 2019-02-28 실리콘막의 성막 방법 및 기판 처리 장치 KR102490920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-038719 2018-03-05
JP2018038719A JP7058520B2 (ja) 2018-03-05 2018-03-05 シリコン膜の成膜方法及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20190105512A true KR20190105512A (ko) 2019-09-17
KR102490920B1 KR102490920B1 (ko) 2023-01-25

Family

ID=67768200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190023592A KR102490920B1 (ko) 2018-03-05 2019-02-28 실리콘막의 성막 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (2) US10892162B2 (ko)
JP (1) JP7058520B2 (ko)
KR (1) KR102490920B1 (ko)
CN (1) CN110233096B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096155A1 (ko) * 2019-11-11 2021-05-20 주식회사 동진쎄미켐 원자층 증착 및 기상 증착용 기판 표면 개질제 및 이를 이용한 기판 표면의 개질 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011926A (ko) * 2011-07-22 2013-01-30 도쿄엘렉트론가부시키가이샤 어모퍼스 실리콘막의 성막 방법 및 성막 장치
JP2014127694A (ja) 2012-12-27 2014-07-07 Tokyo Electron Ltd シリコン膜の成膜方法および成膜装置
KR20170104381A (ko) * 2016-03-07 2017-09-15 도쿄엘렉트론가부시키가이샤 오목부 내의 결정 성장 방법 및 처리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733820A (en) * 1995-04-27 1998-03-31 Sharp Kabushiki Kaisha Dry etching method
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011926A (ko) * 2011-07-22 2013-01-30 도쿄엘렉트론가부시키가이샤 어모퍼스 실리콘막의 성막 방법 및 성막 장치
JP2013026513A (ja) 2011-07-22 2013-02-04 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2014127694A (ja) 2012-12-27 2014-07-07 Tokyo Electron Ltd シリコン膜の成膜方法および成膜装置
KR20170104381A (ko) * 2016-03-07 2017-09-15 도쿄엘렉트론가부시키가이샤 오목부 내의 결정 성장 방법 및 처리 장치

Also Published As

Publication number Publication date
CN110233096B (zh) 2023-11-24
US20210090887A1 (en) 2021-03-25
US10892162B2 (en) 2021-01-12
US20190272995A1 (en) 2019-09-05
KR102490920B1 (ko) 2023-01-25
JP2019153715A (ja) 2019-09-12
US11600490B2 (en) 2023-03-07
CN110233096A (zh) 2019-09-13
JP7058520B2 (ja) 2022-04-22

Similar Documents

Publication Publication Date Title
US8753984B2 (en) Method and apparatus for forming silicon nitride film
US8945339B2 (en) Film formation apparatus
US8895414B1 (en) Method and apparatus for forming amorphous silicon film
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
TW201835381A (zh) 藉由熱ald及peald沉積氧化物膜之方法
TWI686505B (zh) 矽膜之形成方法與形成裝置及記錄媒體
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20150015384A (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
JP2011014872A (ja) アモルファスカーボン膜の形成方法および形成装置
KR20140029501A (ko) 미세 패턴의 형성 방법
JP2012147017A (ja) 成膜装置
KR20190105512A (ko) 실리콘막의 성막 방법 및 기판 처리 장치
KR102582447B1 (ko) 성막 방법 및 성막 장치
US9552981B2 (en) Method and apparatus for forming metal oxide film
KR20190110028A (ko) 클리닝 방법 및 성막 장치
US20220411920A1 (en) Substrate processing method and substrate processing device
KR20200020612A (ko) 성막 방법 및 성막 장치
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
KR20200011876A (ko) 성막 방법 및 성막 장치
JP2019129161A (ja) 基板処理方法と基板処理システム
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
KR102512325B1 (ko) 막 형성 방법 및 기판 처리 장치
JP2022186306A (ja) 成膜方法及び成膜装置
KR20220135171A (ko) 실리콘막의 형성 방법 및 처리 장치
TW202334478A (zh) 氧化矽之拓撲選擇性膜形成之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant