CN102891075B - 非晶硅膜的成膜方法及成膜装置 - Google Patents

非晶硅膜的成膜方法及成膜装置 Download PDF

Info

Publication number
CN102891075B
CN102891075B CN201210251656.1A CN201210251656A CN102891075B CN 102891075 B CN102891075 B CN 102891075B CN 201210251656 A CN201210251656 A CN 201210251656A CN 102891075 B CN102891075 B CN 102891075B
Authority
CN
China
Prior art keywords
amorphous silicon
mentioned
silicon film
film
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210251656.1A
Other languages
English (en)
Other versions
CN102891075A (zh
Inventor
柿本明修
高木聪
五十岚一将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102891075A publication Critical patent/CN102891075A/zh
Application granted granted Critical
Publication of CN102891075B publication Critical patent/CN102891075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种非晶硅膜的成膜方法及成膜装置。该非晶硅膜的成膜方法包括以下工序：加热基底，向加热了的基底供给氨基硅烷类气体，在基底表面上形成晶种层；加热基底，向加热了的基底表面的晶种层供给不含氨基的硅烷类气体，在晶种层上将非晶硅膜形成为层成长的厚度；对形成为层成长的厚度的非晶硅膜进行蚀刻，减小该非晶硅膜的膜厚。

Description

非晶硅膜的成膜方法及成膜装置
技术领域
本发明涉及一种非晶硅膜的成膜方法及成膜装置。
背景技术
非晶硅膜用于半导体集成电路装置的接触孔、线的嵌入等。例如在专利文献1、2中记载有非晶硅的成膜方法。特别是在专利文献2中记载有一种将乙硅烷在400℃～500℃下分解而获得表面平滑的导电体层的方法。
近年来，伴随着半导体集成电路装置的高集成化，正在进行接触孔、线的微细化。
专利文献1：日本特开昭63－29954号公报
专利文献2：日本特开平1－217956号公报
为了嵌入进行了微细化的接触孔、线，非晶硅膜的进一步薄膜化成为必需技术。
乙硅烷是一种有利于薄膜化的成膜材料，另一方面，在使用乙硅烷形成的非晶硅膜中难以获得良好的台阶覆盖率。而与乙硅烷相比，硅烷易于获得良好的台阶覆盖率，但是孵育时间较长，是一种不利于薄膜化的成膜材料。
另外，在进行薄膜化的同时形成具有更平滑的表面的非晶硅膜也是重要的。这是因为，若利用在表面具有凹凸的非晶硅膜来嵌入接触孔、线，则会产生有空隙。
发明内容
本发明提供一种具有更平滑的表面、并且能够实现进一步薄膜化的非晶硅膜的成膜方法及成膜装置。
本发明的第1技术方案的非晶硅膜的成膜方法是用于在基底上形成包括非晶硅膜的膜的非晶硅膜的成膜方法，其中，该非晶硅膜的成膜方法包括以下工序：（1）加热上述基底，向上述加热了的基底供给氨基硅烷类气体，在上述基底表面上形成晶种层；（2）加热上述基底，向上述加热了的基底表面的晶种层供给不含氨基的硅烷类气体，在上述晶种层上将非晶硅膜形成为层成长的厚度；（3）对形成为上述层成长的厚度的上述非晶硅膜进行蚀刻，减小该非晶硅膜的膜厚。该蚀刻优选为各向同性蚀刻。
本发明的第2技术方案的成膜装置是用于在基底上形成非晶硅膜的成膜装置，其中，该成膜装置具有：处理室，其用于收容被处理体，该被处理体具有供上述非晶硅膜形成的基底；处理气体供给机构，其用于向上述处理室内供给处理所使用的气体；加热装置，其用于对收容在上述处理室内的上述被处理体进行加热；排气机构，其用于对上述处理室内进行排气；控制器，其用于控制上述处理气体供给机构、上述加热装置及上述排气机构，上述控制器控制上述成膜装置，以便依次实施第1技术方案的（1）工序、（2）工序及（3）工序。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
附图说明
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
图1是表示本发明的第1实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图。
图2A～图2E是概略表示图1的方法的顺序中的样品的状态的剖视图。
图3是表示沉积时间与非晶硅膜的膜厚之间的关系的图。
图4是对图3中的虚线框A内进行了放大的放大图。
图5是表示非晶硅膜的膜厚与非晶硅膜表面的平均线粗糙度Ra之间的关系的图。
图6A及图6B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。
图7A及图7B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。
图8是表示本发明的第2实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图。
图9A～图9F是概略表示图8的方法的顺序中的样品的状态的剖视图。
图10A及图10B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。
图11是概略表示能够实施第1实施方式的非晶硅膜的成膜方法、第2实施方式的非晶硅膜的成膜方法的成膜装置的一个例子的剖视图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
本申请的发明人们推测非晶硅膜的表面粗糙度是不是与非晶硅膜的孵育时间有关。假设为：孵育时间越长，核的尺寸越易于出现偏差，从而对在产生核之后开始沉积的非晶硅膜的表面粗糙度的精度带来影响。
但是，并未公知有缩短非晶硅膜的孵育时间的技术。
本申请的发明人们首先成功地缩短了非晶硅膜的孵育时间，其结果，成功地进一步改善了非晶硅膜的表面粗糙度的精度。
以下，参照附图说明本发明的实施方式。另外，在所有图中，对通用的部分标注通用的附图标记。
另外，在本说明书中，将非晶硅定义为不是单指非晶硅的用语，而是将非晶硅、能够实现在本说明书中公开的表面粗糙度的精度的非晶态～纳米尺寸的晶粒聚集而成的纳米结晶硅以及混有上述非晶硅、上述纳米结晶硅而成的硅全都包括在内的用语。
第1实施方式
图1是表示本发明的第1实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图，图2A～图2E是概略表示图1的方法的顺序中的样品的状态的剖视图。
首先，将在图2A所示的半导体基板、例如硅基板1上形成有厚度约100nm的基底2的样品（参照图2A）输入成膜装置的处理室中。基底2的一个例子为硅氧化膜。但是，基底2并不限定于硅氧化膜，例如也可以是硅氮化膜、硅氮氧化膜等。
接着，如图1及图2B所示，在基底2的表面上形成晶种层3。在本例中，通过加热基底2，并使氨基硅烷类气体流向加热了的基底2的表面，在基底2的表面上形成晶种层3（步骤1）。
作为氨基硅烷类气体的例子，能够列举出BAS（丁基氨基硅烷）、BTBAS（双叔丁基氨基硅烷）、DMAS（二甲氨基硅烷）、BDMAS（双（二甲氨基）硅烷）、TDMAS（三（二甲氨基）硅烷）、DEAS（二乙基氨基硅烷）、BDEAS（双（二乙基氨基）硅烷）、DPAS（二丙基氨基硅烷）、DIPAS（二异丙基氨基硅烷）等。在本例中使用了DIPAS。
步骤1中的处理条件的一个例子如下：
DIPAS流量：500sccm
处理时间：5min
处理温度：400℃
处理压力：53.2Pa（0.4Torr）。在本说明书中，以下将步骤1的工序称作预流动（preflow）。
接着，如图1及图2C～图2D所示，在晶种层3上形成非晶硅膜4。
在本例中，通过加热基底2，向加热了的基底2的表面的晶种层3供给不含氨基的硅烷类气体，使该不含氨基的硅烷类气体热分解，从而在晶种层3上形成非晶硅膜4（步骤2）。
作为不含氨基的硅烷类气体的例子，能够列举出含有用SiH4、Si2H6、SimH2m+2（其中，m为3以上的自然数）式表示的硅的氢化物及用SinH2n（其中，n为3以上的自然数）式表示的硅的氢化物中的至少一种的气体。在本例中，使用了SiH4（单硅烷）。
步骤2中的处理条件的一个例子如下：
SiH4流量：500sccm
处理时间：30min
处理温度：500℃
处理压力：53.2Pa（0.4Torr）。
在此，图3示出了沉积时间与非晶硅膜4的膜厚之间的关系。图3是将基底2设为硅氧化膜（SiO2）的情况。非晶硅膜4的膜厚是在将处理时间设为30min时、设为45min时及设为60min时这3个点测量的。
图3中的线I表示有预流动的情况下的结果，线II表示无预流动的情况下的结果。线I、II是利用最小二乘法对所测量的3个膜厚进行了线性近似而得到的直线，方程式如下所述。
线I：y＝17.572x－20.855…（1）
线II：y＝17.605x－34.929…（2）
如图3所示，与无预流动的情况相比，在有预流动的情况下，非晶硅膜4的膜厚增加的倾向是显而易见的。
图4示出了在将上述（1）、（2）式设为y＝0、即将非晶硅膜的膜厚设为“0”时、求出线I、II与沉积时间的交点。另外，图4相当于将图3中的虚线框A内放大的放大图。
如图4所示，当基底2为有预流动的硅氧化膜时，非晶硅膜4自开始处理约1.2min（x≈1.189）时开始沉积。而当基底2为无预流动的硅氧化膜时，非晶硅膜4自开始处理约2.0min（x≈1.984）时开始沉积。
图5示出了使用原子力显微镜（AFM）测量得到的非晶硅膜4的表面的平均线粗糙度（表面粗糙度）Ra（Ra75）。在图5所示的结果中，将AFM的扫描尺寸设定为1μm，将扫描频率设定为1.993Hz。
如图5所示，与无预流动的情况相比，在有预流动的情况下，平均线粗糙度（表面粗糙度）Ra改善了0.101nm～0.157nm。
这样，通过对基底2进行氨基硅烷类气体的预流动，能够将孵育时间从约2.0min缩短到约1.2min。而且，作为能够缩短孵育时间的结果，非晶硅膜4的表面粗糙度的精度提高，能够获得具有更平滑的表面的非晶硅膜4。
另外，非晶硅膜4在成膜初始阶段发生了呈岛状成长的所谓核成长（图2C）。若膜厚增加，则非晶硅膜4的成长从核成长变化为层成长（图2D）。
当使用单硅烷在晶种层3上形成了非晶硅膜4时，在直至膜厚t为约8nm的范围内发生核成长，若膜厚t超过8nm，则变化为层成长。在本例中，将非晶硅膜4形成为层成长的厚度。
接着，如图1及图2E所示，减小形成为层成长的厚度的非晶硅膜4的膜厚。在本例中，使用Cl2气体对形成为层成长的厚度的非晶硅膜4进行例如10分钟的干蚀刻。也可以同时流动N2气体来作为稀释气体。由此，能够获得膜厚较薄的非晶硅膜4（步骤3）。
步骤3的处理条件的一个例子如下：
Cl2/N2流量：300sccm/500sccm
处理温度：300℃
处理压力：39.9Pa～66.5Pa（0.3Torr～0.5Torr）
处理时间：调整处理时间，控制非晶硅膜4的膜厚。
图6A是Cl2蚀刻（步骤3）后的膜厚9.6nm的非晶硅膜4的SEM照片，图6B是利用稀氢氟酸对膜厚9.6nm的非晶硅膜4进行蚀刻来确认有无针孔的SEM照片。
同样地图7A是膜厚8.0nm的非晶硅膜4的SEM照片，图7B是利用稀氢氟酸对膜厚8.0nm的非晶硅膜4进行蚀刻来确认有无针孔的SEM照片。
如图6A～图7B所示，若对未达到层成长的厚度的非晶硅膜4进行蚀刻，则会产生针孔（参照图7B）。
而在形成为层成长的厚度的非晶硅膜4中，即使进行蚀刻也不会产生针孔（图6B）。
这样，通过将非晶硅膜4形成为层成长的厚度，并对形成为层成长的厚度的非晶硅膜4进行蚀刻，能够形成膜厚较薄的非晶硅膜4。
而且，在本例中，由于在形成非晶硅膜4之前利用氨基硅烷类气体对基底进行预流动而形成有晶种层3，因此表面粗糙度的精度也提高。
因而，采用第1实施方式，能够获得一种具有更平滑的表面、并且能够实现进一步薄膜化的非晶硅膜的成膜方法。
第2实施方式
图8是表示本发明的第2实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图，图9A～图9F是概略表示图8的方法的顺序中的样品的状态的剖视图。
如图8所示，第2实施方式与第1实施方式的不同之处在于，在步骤1与步骤2之间存在对晶种层3进行强化的工序（步骤4）。
晶种层3是在供非晶硅膜4形成的基底、在本例中为基底2、例如硅氧化膜的表面上均匀地产生硅核而使基底易于吸附单硅烷的晶种层。若从微观的角度考虑，则晶种层3的硅核或许呈岛状均匀地散布，或许核自身的平面尺寸极小。如此考虑时，如果增大核自身的平面大小，增大核在基底表面上所占的面积并使晶种层3从岛状无限地接近平面的单层、或者如果最终使晶种层3成为平面的单层，并使非晶硅膜4的成长从“核成长”接近“层成长”，则能够在晶种层3上较薄地形成由层成长而成的非晶硅膜4。
鉴于这一点，在第2实施方式中，在形成非晶硅膜4之前，引入了对晶种层3进行强化的工序。对晶种层3进行强化的具体例子是增大晶种层3中的硅核自身的平面大小而增大核在基底表面上所占的面积。具体的方法例子是在使用单硅烷形成非晶硅膜4之前使用比单硅烷高级的硅烷来使硅较薄地吸附在晶种层3的表面上（图9C）。更具体来说，对形成有晶种层3的基底2进行加热，供给比单硅烷高级的硅烷气体、在本例中为乙硅烷（Si2H6）气体。
步骤4中的处理条件的一个例子如下：
乙硅烷流量：120sccm
处理时间：30min
处理温度：400℃
处理压力：39.9Pa（0.3Torr）。
这样，通过在供给单硅烷之前供给乙硅烷气体来预先对晶种层3进行强化，如图9D～图9E所示，能够使层成长而成的非晶硅膜4的膜厚t更薄。
接着，与第1实施方式同样地对层成长而成的非晶硅膜4进行蚀刻，减小其膜厚。
这样的第2实施方式也能够与第1实施方式同样地形成更薄的非晶硅膜4。
图10A是根据第2实施方式形成的膜厚2.8nm的非晶硅膜4的SEM照片，图10B是利用稀氢氟酸对该非晶硅膜4进行蚀刻来确认有无针孔的SEM照片。如图10B所示，在根据第2实施方式形成的膜厚2.8nm的非晶硅膜4上未产生有针孔。
因此，如图10A～图10B所示，在第2实施方式中，能够使层成长的厚度的非晶硅膜4变薄到膜厚2.8nm。
这样，第2实施方式能够使层成长而成的非晶硅膜4的膜厚t更薄，而且，作为能够使膜厚t更薄的结果，例如也能够获得与第1实施方式相比能够缩短非晶硅膜4的蚀刻时间这样的优点。
第3实施方式
接着，说明能够实施上述第1实施方式、第2实施方式的非晶硅膜的成膜方法的成膜系统的一个例子。
图11是概略表示能够实施第1实施方式、第2实施方式的非晶硅膜的成膜方法的成膜装置的一个例子的剖视图。
如图11所示，成膜装置100具有下端开口的有顶部的圆筒体状的处理室101。处理室101整体例如由石英形成。在处理室101内的顶部设用石英制的顶板102。在处理室101的下端开口部，例如夹着O型环等密封构件104连结有由不锈钢成形为圆筒体状的歧管103。
歧管103支承处理室101的下端。晶圆舟皿105能够从歧管103的下方插入到处理室101内，其中，该晶圆舟皿105为石英制，其能够分多层地将多张、例如50张～100张半导体基板、在本例中为硅基板1作为被处理体进行载置。由此，将被处理体、例如半导体基板、在本例中例如为作为基底而预先沉积有SiO2膜的硅基板1收容到处理室101内。晶圆舟皿105具有多根支柱106，利用形成在支柱106上的槽来支承多张硅基板1。
晶圆舟皿105借助石英制的保温筒107载置在工作台108上。工作台108支承在旋转轴110上，该旋转轴110贯穿盖部109，该盖部109为不锈钢制的，用于对歧管103的下端开口部进行开闭。在旋转轴110的贯穿部上例如设有磁性流体密封件111，气密地密封旋转轴110并以旋转轴110能够旋转的方式支承旋转轴110。在盖部109的周边部与歧管103的下端部之间设有例如由O型环构成的密封构件112。由此保持了处理室101内的密封性。旋转轴110例如安装在由舟皿升降机等升降机构（未图示）支承的臂113的顶端。由此，晶圆舟皿105及盖部109等一体升降并相对于处理室101内插入或取出。
成膜装置100具有向处理室101内供给处理所使用的气体的处理气体供给机构114。
处理气体供给机构114包括氨基硅烷类气体供给源117、不含氨基的硅烷类气体供给源118及蚀刻气体供给源119。
非活性气体供给机构115包括非活性气体供给源120。非活性气体被用作吹扫气体等。非活性气体的一个例子为氮（N2）气。
氨基硅烷类气体供给源117经由流量控制器121a及开闭阀122a与分散喷嘴123a相连接。分散喷嘴123a由石英管构成，其贯穿歧管103的侧壁而到达内侧，向上方弯曲，铅垂地延伸。在分散喷嘴123a的铅垂部分隔开规定间隔地形成有多个气体喷出孔124。氨基硅烷类气体从各个气体喷出孔124沿水平方向大致均匀地朝向处理室101内喷出。
不含氨基的硅烷类气体供给源118经由流量控制器121b及开闭阀122b与分散喷嘴123b相连接。分散喷嘴123b也由石英管构成，其贯穿歧管103的侧壁而到达内侧，向上方弯曲，铅垂地延伸。在分散喷嘴123b的垂直部分与分散喷嘴123a同样地隔开规定间隔地形成有多个气体喷出孔124。不含氨基的硅烷类气体从各个气体喷出孔124沿水平方向大致均匀地朝向处理室101内喷出。
在实施第1实施方式的情况下，只要使不含氨基的硅烷类气体供给源118例如仅包括单硅烷气体供给源即可。另外，在实施第2实施方式的情况下，只要使不含氨基的硅烷类气体供给源118例如包括单硅烷气体供给源和乙硅烷气体供给源即可。
蚀刻气体供给源119供给用于使非晶硅膜薄膜化的蚀刻气体。作为蚀刻气体的一个例子，如在第1实施方式、第2实施方式中所述那样为Cl2气体。作为蚀刻气体的其他例子，能够列举出F2气体、ClF3气体。蚀刻气体供给源119经由流量控制器121c及开闭阀122c与分散喷嘴123c相连接。分散喷嘴123c是与分散喷嘴123a、123b相同的分散喷嘴，由石英管构成，其贯穿歧管103的侧壁而到达内侧，向上方弯曲，铅垂地延伸。另外，虽未图示，但是在分散喷嘴123c的垂直部分，与分散喷嘴123a、123b同样地隔开规定间隔地形成有多个气体喷出孔124。由此，蚀刻气体从分散喷嘴123c的、在图11中未图示的各个气体喷出孔124沿水平方向大致均匀地朝向处理室101内喷出。
非活性气体供给源120经由流量控制器121d及开闭阀122d与气体导入部128相连接，该气体导入部128贯穿歧管的侧壁而到达内侧。
在处理室101的、与分散喷嘴123a～分散喷嘴123c相反一侧的部分，设有用于对处理室101内进行排气的排气口129。通过将处理室101的侧壁沿着上下方向切去而细长地形成排气口129。在处理室101的与排气口129对应的部分，通过焊接以覆盖排气口129的方式安装有截面成形为コ字状的排气口覆盖构件130。排气口覆盖构件130沿着处理室101的侧壁向上方延伸，在处理室101的上方构成气体出口131。在气体出口131上连接有包括真空泵等的排气机构132。排气机构132通过对处理室101内进行排气而将处理所使用的处理气体排出，并使处理室101内的压力为与处理相应的处理压力。
在处理室101的外周设有筒体状的加热装置133。加热装置133使供给到处理室101内的气体活化，并且对收容在处理室101内的被处理体、例如半导体基板、在本例中为硅基板1进行加热。
成膜装置100的各部利用由例如微处理器（计算机）构成的控制器150来控制。在控制器150上连接有由供操作者为了管理成膜装置100而进行指令的输入操作等的键盘、对成膜装置100的工作状况进行可视化显示的监视器等构成的用户界面151。
在控制器150上连接有存储部152。存储部152存储有用于在控制器150的控制下实现在成膜装置100中执行的各种处理的控制程序、用于按照处理条件使成膜装置100的各个构成部分执行处理的程序即制程程序。制程程序例如存储在存储部152中的存储介质中。存储介质既可以是硬盘、半导体存储器，也可以是CD－ROM、DVD、闪存器等可移动的存储器。另外，也可以从其他装置、例如经由专用线路适当地传送制程程序。根据需要按照来自用户界面151的指示等从存储部152读取制程程序，控制器150执行基于所读出的制程程序的处理，由此，成膜装置100在控制器150的控制下实施所希望的处理。
在本例中，在控制器150的控制下，使成膜装置100依次实施基于上述第1实施方式的成膜方法的步骤1、步骤2及步骤3或上述第2实施方式的成膜方法的步骤1、步骤4、步骤2、步骤3的处理。
上述第1实施方式、第2实施方式的成膜方法能够通过使用如图11所示的成膜装置100来实施。
另外，图11所示的成膜装置100的优点在于能够在同一处理室101（炉）内连续进行非晶硅膜4的形成和形成了非晶硅膜4之后的Cl2蚀刻。
例如，在形成了非晶硅膜4之后，一旦将硅基板1取出到处理室101外，则会在非晶硅膜4的表面上形成硅氧化膜（自然氧化膜）。Cl2气体不能对硅氧化膜进行蚀刻。即使能够进行蚀刻，其也只是通过硅氧化膜（自然氧化膜）的针孔进行的蚀刻，因此不能对非晶硅膜4均匀地进行蚀刻。
在这一点上，采用图11所示的成膜装置100，由于不将硅基板1取出到处理室101外，而能够对非晶硅膜4连续进行利用Cl2气体进行的干蚀刻，因此不会受到硅氧化膜（自然氧化膜）的影响，而能够对非晶硅膜4均匀地进行蚀刻。
而且，采用图11所示的成膜装置100，由于形成晶种层3和非晶硅膜4，因此能够获得表面粗糙度的精度较高且均质的非晶硅膜4。而且，能够在当场（in－situ）对该均质的非晶硅膜4连续进行Cl2气体蚀刻，因此能够获得实现了进一步薄膜化的非晶硅膜4。
以上，按照几个实施方式说明了本发明，但是本发明并不限定于上述几个实施方式，能够进行各种变形。
例如，在上述一实施方式中，具体例示了处理条件，但是处理条件并不限于上述具体例示。
作为本发明的优点的非晶硅膜的表面粗糙度的改善是由于具有如下构成而获得的：使用氨基硅烷类气体在基底2的表面进行预流动，在基底2的表面上形成了晶种层3之后，向晶种层3上供给不含氨基的硅烷类气体并使该不含氨基的硅烷类气体热分解，从而形成非晶硅膜4。
因而，处理条件并不限于上述一实施方式所记载的具体例示，当然能够根据硅基板1的大小、处理室的容积变化等在不损害上述优点的范围内进行变更。
另外，作为氨基硅烷类气体优选1价氨基硅烷类气体、例如DIPAS（二异丙基氨基硅烷）。
而且，优选使氨基硅烷不分解，而例如使氨基硅烷吸附在基底2上。例如，DIPAS在450℃以上发生热分解。若氨基硅烷发生热分解，则有时碳（C）、氮（N）等杂质会混入所形成的膜中。通过使氨基硅烷不分解而例如使氨基硅烷吸附在基底2上，能够获得能够抑制杂质混入所形成的膜中的情况这样的优点。
另外，在上述一实施方式中，作为不含氨基的硅烷类气体，例示了用SimH2m+2（其中，m为3以上的自然数）式表示的硅的氢化物及用SinH2n（其中，n为3以上的自然数）式表示的硅的氢化物、即所谓的高级硅烷。
作为高级硅烷、例如用SimH2m+2（其中，m为3以上的自然数）式表示的硅的氢化物优选从丙硅烷（Si3H8）、丁硅烷（Si4H10）、戊硅烷（Si5H12）、己硅烷（Si6H14）、庚硅烷（Si7H16）中至少一种硅烷中选择。
另外，例如用SinH2n（其中，n为3以上的自然数）式表示的硅的氢化物优选从环丙硅烷（Si3H6）、环丁硅烷（Si4H8）、环戊硅烷（Si5H10）、环己硅烷（Si6H12）、环庚硅烷（Si7H14）中至少一种硅烷中选择。
而且，在考虑了氨基硅烷类气体与不含氨基的硅烷类气体（硅源）之间的组合的情况下，优选在氨基硅烷类气体热分解的温度附近易于热分解的单硅烷（SiH4）、乙硅烷（Si2H6）。
另外，上述一实施方式的方法也能够用于半导体装置的制造工艺。
此外，本发明能够在不脱离其主旨的范围内进行各种变形。
采用本发明，能够提供一种具有更平滑的表面、并且能够实现进一步薄膜化的非晶硅膜的成膜方法及成膜装置。
本申请以2011年7月22日向日本特许厅提交的日本专利申请（申请号：第2011－161196号）为基础主张优先权，将其全部公开内容作为参照包含在本说明书中。

Claims (10)

1.一种非晶硅膜的成膜方法，其用于在基底上形成包括非晶硅膜的膜，其特征在于，
该非晶硅膜的成膜方法包括以下工序：
(1)加热上述基底，向上述加热了的基底供给氨基硅烷类气体，在上述基底表面上形成晶种层；
(2)加热上述基底，向上述加热了的基底表面的晶种层供给不含氨基的硅烷类气体，在上述晶种层上将非晶硅膜形成为层成长的厚度，
其中，非晶硅膜在成膜初始阶段发生核成长，随着膜厚增加，非晶硅膜的成长从核成长变化为层成长；
(3)对形成为上述层成长的厚度的上述非晶硅膜进行蚀刻，减小该非晶硅膜的膜厚。
2.根据权利要求1所述的非晶硅膜的成膜方法，其特征在于，
在上述(1)工序与(2)工序之间还包括以下工序：
(4)对形成有上述晶种层的基底进行加热，向上述晶种层的表面供给比在上述(2)工序中使用的硅烷类气体高级的硅烷类气体。
3.根据权利要求1所述的非晶硅膜的成膜方法，其特征在于，
上述蚀刻为各向同性蚀刻。
4.根据权利要求3所述的非晶硅膜的成膜方法，其特征在于，
上述各向同性蚀刻为干蚀刻。
5.根据权利要求4所述的非晶硅膜的成膜方法，其特征在于，
上述干蚀刻的蚀刻剂至少含有Cl2气体、F2气体、ClF3气体中的一种气体。
6.根据权利要求1所述的非晶硅膜的成膜方法，其特征在于，
在同一处理室内连续进行上述(2)工序和上述(3)工序。
7.根据权利要求1所述的非晶硅膜的成膜方法，其特征在于，
上述氨基硅烷类气体从含有BAS(丁基氨基硅烷)、BTBAS(双叔丁基氨基硅烷)、DMAS(二甲氨基硅烷)、BDMAS(双(二甲氨基)硅烷)、TDMAS(三(二甲氨基)硅烷)、DEAS(二乙基氨基硅烷)、BDEAS(双(二乙基氨基)硅烷)、DPAS(二丙基氨基硅烷)、DIPAS(二异丙基氨基硅烷)中至少一种的气体中进行选择，
上述不含氨基的硅烷类气体从含有用SiH4、Si2H6、SimH2m+2式表示的硅的氢化物及用SinH2n式表示的硅的氢化物中至少一种的气体中进行选择，其中，m、n为3以上的自然数。
8.根据权利要求7所述的非晶硅膜的成膜方法，其特征在于，
上述用SimH2m+2式表示的硅的氢化物从丙硅烷(Si3H8)、丁硅烷(Si4H10)、戊硅烷(Si5H12)、己硅烷(Si6H14)、庚硅烷(Si7H16)中的至少一种硅烷中进行选择，其中，m为3以上的自然数，
上述用SinH2n式表示的硅的氢化物从环丙硅烷(Si3H6)、环丁硅烷(Si4H8)、环戊硅烷(Si5H10)、环己硅烷(Si6H12)、环庚硅烷(Si7H14)中的至少任意一种硅烷中进行选择，其中，n为3以上的自然数。
9.根据权利要求1所述的非晶硅膜的成膜方法，其特征在于，
上述非晶硅膜的成膜方法用于半导体装置的制造工艺。
10.一种成膜装置，其用于在基底上形成非晶硅膜，其特征在于，
该非晶硅膜的成膜装置具有：处理室，其用于收容被处理体，该被处理体具有供上述非晶硅膜形成的基底；处理气体供给机构，其用于向上述处理室内供给处理所使用的气体；加热装置，其用于对收容在上述处理室内的上述被处理体进行加热；排气机构，其用于对上述处理室内进行排气；控制器，其用于控制上述处理气体供给机构、上述加热装置及上述排气机构，
上述控制器控制上述成膜装置，以便依次实施权利要求1所述的(1)工序、(2)工序及(3)工序。
CN201210251656.1A 2011-07-22 2012-07-19 非晶硅膜的成膜方法及成膜装置 Active CN102891075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-161196 2011-07-22
JP2011161196A JP5514162B2 (ja) 2011-07-22 2011-07-22 アモルファスシリコン膜の成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
CN102891075A CN102891075A (zh) 2013-01-23
CN102891075B true CN102891075B (zh) 2015-11-18

Family

ID=47534541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210251656.1A Active CN102891075B (zh) 2011-07-22 2012-07-19 非晶硅膜的成膜方法及成膜装置

Country Status (5)

Country Link
US (2) US8802547B2 (zh)
JP (1) JP5514162B2 (zh)
KR (2) KR101594936B1 (zh)
CN (1) CN102891075B (zh)
TW (1) TWI470673B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
US10332781B2 (en) * 2014-12-19 2019-06-25 Globalwafers Co., Ltd. Systems and methods for performing epitaxial smoothing processes on semiconductor structures
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6623943B2 (ja) 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
CN106024707B (zh) * 2016-08-10 2018-11-13 昆山国显光电有限公司 阵列基板及其制备方法
CN106783543A (zh) * 2016-12-23 2017-05-31 武汉新芯集成电路制造有限公司 无定形硅的沉积方法和3d‑nand闪存的制作方法
JP7058520B2 (ja) * 2018-03-05 2022-04-22 東京エレクトロン株式会社 シリコン膜の成膜方法及び基板処理装置
US11791159B2 (en) * 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
JP2021082755A (ja) * 2019-11-21 2021-05-27 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ アモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法
JP2021064807A (ja) * 2021-01-13 2021-04-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315889A (zh) * 2007-05-30 2008-12-03 卡西欧计算机株式会社 硅膜的干刻蚀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JP2835723B2 (ja) 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
JP3193402B2 (ja) * 1990-08-31 2001-07-30 株式会社日立製作所 半導体装置の製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
WO2009045964A1 (en) * 2007-10-01 2009-04-09 Applied Materials, Inc. Low temperature conformal oxide formation and applications
KR20090082749A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 비정질 실리콘막의 식각방법 및 이를 이용한액정표시장치의 제조방법
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315889A (zh) * 2007-05-30 2008-12-03 卡西欧计算机株式会社 硅膜的干刻蚀方法

Also Published As

Publication number Publication date
KR101775950B1 (ko) 2017-09-07
KR20130011926A (ko) 2013-01-30
US20130023110A1 (en) 2013-01-24
KR20150082158A (ko) 2015-07-15
TWI470673B (zh) 2015-01-21
TW201310505A (zh) 2013-03-01
US8895414B1 (en) 2014-11-25
US20140342534A1 (en) 2014-11-20
US8802547B2 (en) 2014-08-12
JP2013026513A (ja) 2013-02-04
JP5514162B2 (ja) 2014-06-04
CN102891075A (zh) 2013-01-23
KR101594936B1 (ko) 2016-02-17

Similar Documents

Publication Publication Date Title
CN102891075B (zh) 非晶硅膜的成膜方法及成膜装置
JP4967066B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP6082712B2 (ja) シリコン膜の成膜方法および薄膜の成膜方法
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
JP5635164B2 (ja) 成膜方法および成膜装置
JP6322305B2 (ja) 薄膜の成膜方法
JP6010161B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP5710819B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant