CN112530800A - 蚀刻方法和基板处理系统 - Google Patents

蚀刻方法和基板处理系统 Download PDF

Info

Publication number
CN112530800A
CN112530800A CN202010926933.9A CN202010926933A CN112530800A CN 112530800 A CN112530800 A CN 112530800A CN 202010926933 A CN202010926933 A CN 202010926933A CN 112530800 A CN112530800 A CN 112530800A
Authority
CN
China
Prior art keywords
etching
plasma
wafer
gas
silicon germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010926933.9A
Other languages
English (en)
Inventor
高桥信博
宫田一史
浅田泰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112530800A publication Critical patent/CN112530800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明涉及蚀刻方法和基板处理系统。[课题]适当地进行硅锗层的侧面蚀刻。[解决方案]一种蚀刻方法，其为对交替地层叠有硅层与硅锗层的基板的硅锗层进行侧面蚀刻的方法，所述方法包括如下工序：对前述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体，从而对前述附着物的表面进行改性的工序；和，对前述硅锗层供给含氟气体，从而对前述硅锗层进行侧面蚀刻的工序。

Description

蚀刻方法和基板处理系统
技术领域
本公开涉及蚀刻方法和基板处理系统。
背景技术
专利文献1中公开了一种方法，其为对硅进行促进蚀刻的方法，用蚀刻气体ClF3或XeF2对硅在无等离子体下进行蚀刻。根据专利文献1中记载的方法，通过向存在于基板上的硅层导入锗，从而将基板转化为复合半导体，利用前述蚀刻气体进行蚀刻。
专利文献2中公开了一种方法，其为以金属类物质或其化合物为材质的构件的微细加工方法，加工用的反应性气体含有ClF、ClF3、ClF5中的至少一种。根据专利文献2中记载的方法，可以以高的加工速度、且简便地进行半导体集成电路的制造工艺中的蚀刻。
现有技术文献
专利文献
专利文献1：日本特表2009-510750号公报
专利文献2：日本特开平1-92385号公报
发明内容
发明要解决的问题
本公开所涉及的技术适当地进行硅锗层的侧面蚀刻。
用于解决问题的方案
本公开的一方案为一种蚀刻方法，其为对交替地层叠有硅层与硅锗层的基板的硅锗层进行侧面蚀刻的方法，所述方法包括如下工序：对前述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体，从而对前述附着物的表面进行改性的工序；和，对前述硅锗层供给含氟气体，从而对前述硅锗层进行侧面蚀刻的工序。
发明的效果
根据本公开，可以适当地进行硅锗层的侧面蚀刻。
附图说明
图1为示出负载(Loading)的发生例的说明图。
图2为示出前处理的样子的一例的说明图。
图3为示意性示出晶圆处理系统的构成的一例的俯视图。
图4为示出通过前处理残留的附着物的一例的表。
图5为示出等离子体处理装置的构成的一例的纵剖视图。
图6为示出侧面蚀刻后的晶圆的样子的一例的说明图。
图7为示出等离子体处理装置的另一构成的一例的纵剖视图。
附图标记说明
1 晶圆处理系统
61 等离子体处理装置
62 蚀刻处理装置
D 附着物
W 晶圆
Wn 排列面
具体实施方式
半导体器件中，含有硅的膜在广泛的范围内被用于各种用途。例如硅锗(SiGe)膜、硅(Si)膜被用于栅电极、晶种层等。而且，半导体器件的制造工序中，进行了如下操作：将这些SiGe膜与Si膜交替地层叠在基板上而形成，然后，仅对SiGe膜选择性地进行侧面蚀刻，从而形成Si纳米线(NW：Nano Wire)。
上述专利文献1和专利文献2中公开的技术为用于进行该SiGe膜的侧面蚀刻的方法。例如根据专利文献1中公开的蚀刻方法，向存在于基板上的Si层导入锗，从而将基板转化为复合半导体(SiGe层)，例如使用ClF3进行蚀刻。另外，例如根据专利文献2中公开的蚀刻方法，对于将以Si等为中心的金属类物质作为材质的构件，例如使用含有ClF3的反应性气体进行蚀刻。
然而，这样的SiGe膜的侧面蚀刻中，要求均匀地控制层叠后的各SiGe膜的蚀刻量，但如图1所示那样，各SiGe膜中，蚀刻量有时变得不整齐(负载，Loading)。认为，该Loading是由于例如由SiGe膜的侧面蚀刻的前工序的后述反应性离子蚀刻(RIE：Reactive IonEtching)所导致的损坏层的形成、附着物的残留。
然而，对于该Loading，专利文献1和专利文献2中没有记载，即，以往的侧面蚀刻方法中存在改善的余地。
本公开所涉及的技术适当地进行硅锗层的侧面蚀刻。以下，对于作为本实施方式的基板处理系统的晶圆处理系统和晶圆处理方法，边参照附图边进行说明。需要说明的是，本说明书和附图中，实质上具有同一功能构成的要素中，标注同一符号，从而省略重复说明。
＜SiGe膜的侧面蚀刻的前工序＞
首先，对作为前述的前工序的RIE处理进行说明。
如前述，SiGe膜的侧面蚀刻中，作为上述蚀刻处理的前工序，对于如图2(a)所示那样交替地形成于作为基板的晶圆W上的SiGe层与Si层、和形成于其表面的氧化膜层Ox进行RIE处理。RIE处理中，为了适当地进行SiGe膜的侧面蚀刻，如图2(b)所示那样，进行用于使SiGe层与Si层的交替地排列的各层的端面(以下，称为“排列面Wn”)暴露的蚀刻处理。RIE处理中，对于形成于晶圆W上的Si膜和SiGe膜，例如供给HBr、Cl2、He、O2(CF4)。对于形成于Si膜和SiGe膜的表面的氧化膜层Ox，例如供给CF4。
上述RIE处理中，在Si层、SiGe层和氧化膜层Ox的蚀刻后，进行排列面Wn的清洗，但如图2(b)所示那样，该清洗中无法去除的附着物(沉积物)D残留于排列面Wn。作为附着物D，例如考虑碳(C)、氟化氢(CF)、氧化物(O)、溴(Br)、氯(Cl)等各种附着物D。
而且，如此，附着物D残留于排列面Wn的情况下，在之后的SiGe膜的侧面蚀刻中，蚀刻气体被该附着物D妨碍，有时无法适当地进行SiGe膜的蚀刻。即，认为，由于残留于排列面Wn的附着物D而蚀刻气体无法均匀地供给至各SiGe层，成为前述Loading的原因。
本公开的技术中的晶圆处理系统中，通过适当地去除上述各种附着物D，从而改善由于SiGe层的去除而产生的Loading。
＜晶圆处理系统＞
接着，对改善侧面蚀刻中的Loading的本实施方式的晶圆处理系统的构成进行说明。图3为示意性示出晶圆处理系统1的构成的概要的俯视图。本实施方式中，晶圆处理系统1中，对于在表面交替地层叠有SiGe层与Si层的晶圆W，例如实施BT(Breakthrough)处理、等离子体处理和侧面蚀刻处理等各种处理。需要说明的是，对于搬入至晶圆处理系统1的晶圆W预先实施前述的前工序，各种附着物D残留于排列面Wn。
晶圆处理系统1具有如下构成：大气部10与减压部11借助加载互锁真空装置20a、20b一体地被连接。大气部10中，进行能收纳多个晶圆W的盒C的搬入/搬出。在减压部11中，在减压气氛下，对晶圆W实施期望的处理。
加载互锁真空装置20a将从大气部的后述的大气压输送装置30输送的晶圆W交换至减压部11的后述的减压输送装置50，因此，暂时保持晶圆W。
在加载互锁真空装置20a上连接有用于供给气体的给气部(未作图示)和用于排出气体的排气部(未作图示)，构成为：利用该给气部和排气部，内部能切换成大气压气氛与减压气氛。即，加载互锁真空装置20a如下构成：在大气压气氛的大气部10与减压气氛的减压部11之间适当地能进行晶圆W的交接。
需要说明的是，加载互锁真空装置20b具有与加载互锁真空装置20a同样的构成，将从减压部11的后述的减压输送装置50输送的晶圆W交换至大气部10的后述的大气压输送装置30，因此，暂时保持晶圆W。
需要说明的是，加载互锁真空装置20a、20b的数量、配置不限定于本实施方式，可以任意设定。
大气部10具有：具备后述的晶圆输送机构40的大气压输送装置30、和载置能收纳多个晶圆W的盒C的盒装卸台31。
大气压输送装置30由能密闭内部的矩形的壳体形成，壳体的内部维持为大气压气氛。在构成大气压输送装置30的壳体的长边的一侧面配置有盒装卸台31，并列设置有多个例如3个盒载置台32。在构成大气压输送装置30的长边的另一侧面并列设置有加载互锁真空装置20a、20b。需要说明的是，在盒装卸台31设有用于进一步调节晶圆W的朝向的定位器装置(未作图示)。
需要说明的是，盒载置台32的数量、配置不限定于本实施方式，可以任意设定。
在大气压输送装置30的内部设有用于输送晶圆W的晶圆输送机构40。晶圆输送机构40具有用于大致水平地保持晶圆W的2根输送臂41a、41b。输送臂41a、41b分别以能沿水平方向伸缩和转弯的方式构成。另外，晶圆输送机构40具有设置于输送臂41a、41b的下方的升降部(未作图示)。利用升降部，输送臂41a、41b分别沿垂直方向升降自由地构成。而且，晶圆输送机构40成为如下构成：边利用输送臂41a、41b中的任意一者保持晶圆W边进行输送。
减压部11具有：减压输送装置50、BT处理装置60、等离子体处理装置61、蚀刻处理装置62。需要说明的是，本实施方式中，对于减压部11，设有例如2个蚀刻处理装置62。
减压输送装置50由能密闭的例如在俯视下呈大致多边形形状(图示的例子中为六边形)的方式形成的壳体构成，并连接于上述加载互锁真空装置20a、20b。减压输送装置50以能将内部维持为期望的减压气氛(真空状态)的方式构成。
在减压输送装置50的壳体的外侧，以包围壳体的周囲的方式配置有BT处理装置60、等离子体处理装置61、蚀刻处理装置62、和加载互锁真空装置20a、20b。加载互锁真空装置20a、BT处理装置60、等离子体处理装置61、蚀刻处理装置62、蚀刻处理装置62、加载互锁真空装置20b例如如下配置：从加载互锁真空装置20a在俯视下沿顺时针方向依次并列排列，另外，对于壳体的侧面部分别对置。
BT处理装置60如图4所示那样，进行前工序的RIE处理中残留的附着物D中的、氧化物(O)的附着物D的去除。具体而言，例如对附着物D残留的排列面Wn供给氟化氢(CF)系的气体(例如四氟甲烷：CF4)，从而去除残留于排列面Wn的氧化物(O)。
等离子体处理装置61如前述，进行前工序的RIE处理中残留的附着物D中、由BT处理未被去除的附着物D的改性。即，例如如图4所示那样，进行碳(C)、氟化氢(CF)、溴(Br)、氯(Cl)等附着物D的改性。具体而言，例如使等离子体化的还原性气体、例如本实施方式中氢自由基作用于附着物D残留的排列面Wn，从而进行附着物D的表面改性。需要说明的是，附着物D的“改性”是指，例如去除附着物D、例如在附着物D的表面形成龟裂、小孔。换言之，附着物D的“改性”是指，以物理的方式去除残留于排列面Wn上的附着物D，或者通过使残留于排列面Wn上的附着物D变形，后述的蚀刻处理装置62中蚀刻气体容易到达排列面Wn的SiGe层。
需要说明的是，对于等离子体处理装置61的详细的构成如后述。
蚀刻处理装置62通过对由BT处理和等离子体处理进行附着物D的去除和改性后的晶圆W供给氟系的反应性气体、例如ClF3、F2Cl3、F2等，从而进行SiGe层的侧面蚀刻。
BT处理装置60、等离子体处理装置61和蚀刻处理装置62分别以能将装置的内部维持为期望的减压气氛(真空状态)的方式构成。需要说明的是，BT处理装置60、等离子体处理装置61和蚀刻处理装置62的数量、配置不限定于本实施方式，可以任意设定。即，例如可以对于减压部11设置2个等离子体处理装置61来代替蚀刻处理装置62。
在减压输送装置50的壳体的内部设有用于输送晶圆W的晶圆输送机构70。晶圆输送机构70具有大致水平地保持晶圆W的2根输送臂71a、71b。输送臂71a、71b分别以能沿水平方向伸缩和转弯的方式构成。另外，晶圆输送机构70具有设置于输送臂71a、71b的下方的升降部(未作图示)。利用升降部，输送臂71a、71b分别沿垂直方向升降自由地构成。而且，晶圆输送机构70成为如下构成：利用输送臂71a、71b中的任意者边保持晶圆W边进行输送。
以上的晶圆处理系统1中设有控制装置80。控制装置80例如为具备CPU、存储器等的计算机，具有程序存储部(未作图示)。程序存储部中存储有用于控制晶圆处理系统1中的晶圆W的处理的程序。另外，程序存储部中，还存储有控制上述各种处理装置、输送装置等驱动体系的动作、用于实现晶圆处理系统1中的后述的晶圆处理的程序。需要说明的是，上述程序可以存储于能由计算机读取的存储介质H，且从该存储介质H安装于控制装置80。
＜等离子体处理装置＞
接着，对上述等离子体处理装置61的详细构成进行说明。图5为示意性示出等离子体处理装置61的构成的概要的纵剖视图。
如图5所示那样，等离子体处理装置61具有：用于收纳晶圆W的腔室100；将晶圆W载置在腔室100内的载置台101；向腔室100内供给处理气体的给气部110；使供给的处理气体等离子体化的远程等离子体生成部120；和，用于排出腔室100内的处理气体的排气部130。需要说明的是，如上述，本实施方式中，作为处理气体，例如可以使用还原性气体。
在腔室100的侧壁，设有用于搬入/搬出晶圆W的搬入/搬出口(未作图示)，借助该搬入/搬出口，与减压输送装置50连接。搬入/搬出口由闸阀(未作图示)成为开闭自由。
载置台101具有：用于载置晶圆W的上部台102；和，固定于腔室100的底面、且用于支撑上部台102的下部台103。在上部台102的内部，设有用于调节晶圆W的温度的温度调节机构104。
给气部110具有向载置于载置台101的晶圆W供给处理气体的喷头111。喷头111在腔室100的顶面与载置台101对置地设置。在喷头111的下表面(喷淋板)设有用于供给处理气体的供给口112。
在腔室100的上部，设有使供给的处理气体等离子体化的远程等离子体生成部120。远程等离子体生成部120上连接有用于传送微波的导波管121，导波管121连接于产生微波的微波发生机构122。需要说明的是，微波的产生方法没有特别限定，可以使用磁控管、激励器等。
而且，在远程等离子体生成部120上，借助处理气体供给管123连接有处理气体供给源124。
需要说明的是，连接于远程等离子体生成部120的处理气体供给源124的数量不限定于本实施方式，可以任意设计。上述情况下，例如自各处理气体供给源供给的处理气体不限定于还原性气体，例如可以任意选择N2气体、He气体。
在处理气体供给管123上设有用于调节该处理气体供给管123的开闭动作、和处理气体的流量的流量调节器125。流量调节器125例如具有开闭阀和质量流量控制器。
排气部130在载置台101的外侧方具有设于腔室100的底部的排气管131。排气管131上，连接有用于将腔室100内抽真空并排气的排气机构132。而且，排气管131上设有自动压力控制阀(APC)133。利用这些排气机构132和自动压力控制阀133，可以控制腔室100内的压力。
本实施方式的晶圆处理系统1如以上构成。接着，对利用晶圆处理系统1所进行的晶圆处理进行说明。需要说明的是，如上述，对于搬入至晶圆处理系统1的晶圆W预先实施前述的前工序，各种附着物D残留于排列面Wn。
首先，将收纳有多张晶圆W的盒C搬入至晶圆处理系统1的盒装卸台31，载置于盒载置台32。之后，利用晶圆输送机构40，从盒C取出1张晶圆W，搬入至加载互锁真空装置20a。
如果将晶圆W搬入至加载互锁真空装置20a内，则加载互锁真空装置20a的内部被密闭而被减压。之后，如果成为加载互锁真空装置20a的内部相对于大气压为减压的状态(真空状态)，则同样地与减压至真空状态的状态的减压输送装置50连通。然后，利用晶圆输送机构70，将晶圆W从加载互锁真空装置20a输送至减压输送装置50。
将搬入至减压输送装置50的晶圆W接着利用晶圆输送机构70输送至BT处理装置60。
在BT处理装置60中，实施前工序中附着于晶圆W的附着物D中的、氧化物(O)系的附着物D的去除(BT处理)。具体而言，对于残留于晶圆W的排列面Wn上的附着物D，例如供给CF4等氟化氢(CF)系气体，从而氧化物(O)系的附着物D以CO2、CO的形式被去除。
将BT处理装置60中的BT处理结束了的晶圆W接着利用晶圆输送机构70输送至等离子体处理装置61。
在等离子体处理装置61中，进行前工序中附着于晶圆W的附着物D中的、未由BT处理去除的附着物D、即、碳(C)、氟化氢(CF)、溴(Br)、氯(Cl)、等附着物D的改性(远程等离子体处理)。具体而言，向远程等离子体生成部120从处理气体供给源供给还原性气体、例如H2气体，且从微波发生机构122供给微波。由此，在远程等离子体生成部120的内部，生成还原性气体的等离子体。所生成的等离子体含有基于H2O、NH3、醇等的氢自由基。而且，使所生成的等离子体中的氢自由基作用于BT处理后的晶圆W的排列面Wn所残留的附着物D，从而该附着物D以还原物的形式被去除。或，在该附着物D的表面形成(表面改性)龟裂、小孔。
上述远程等离子体处理如下进行：在不同于配置有晶圆W的腔室100的远程等离子体生成部120中生成包含氢的还原性气体的等离子体，将上述等离子体输送至腔室100，从而进行。氢离子(H2离子)等离子在输送中容易失活，因此，如此使用远程等离子体，从而可以进行以自由基为主体的处理。使用自由基，从而可以降低对Si层、SiGe层和晶圆W的损坏。需要说明的是，等离子体源没有特别限定，可以使用电感耦合等离子体、微波等离子体等。
另外，上述远程等离子体处理通过不会由所供给的氢自由基对Si层、SiGe层和晶圆W造成破坏的条件而进行。具体而言，远程等离子体处理优选在功率为300W～1000W、真空度为0.1Torr～1.5Torr的条件下进行。例如，在超过上述功率的强功率下进行等离子体处理的情况下，产生的氢自由基到达Si层、SiGe层和晶圆W，有造成破坏的担心。另一方面，例如在不满足上述功率的弱功率下进行等离子体处理的情况下，基于所产生的氢自由基的附着物D的改性变得不充分，后述的蚀刻处理中，可能成为Loading发生的原因。
需要说明的是，等离子体处理装置61中产生的等离子体不限定于由本实施方式中的还原性气体生成的等离子体。只要不形成之后的蚀刻处理中妨碍蚀刻气体的覆膜(例如氧化覆膜)就可以任意确定，例如可以由N2气体、He气体生成等离子体。但是，如本实施方式所示那样，使用包含氢的还原性气体生成等离子体，使氢自由基作用于附着物D，从而如表3所示那样，可以对各种附着物D进行改性。
等离子体处理装置61中的远程等离子体处理结束了的晶圆W接着利用晶圆输送机构70输送至蚀刻处理装置62。
在蚀刻处理装置62中，进行形成于BT处理和远程等离子体处理后的晶圆W的SiGe层的侧面蚀刻。具体而言，对前处理中暴露了的排列面Wn供给ClF3、F2Cl3、F2等氟系的反应性气体(蚀刻气体)，从而可以对SiGe层选择性地进行干蚀刻。
此处，本实施方式中，如上述，先于SiGe层的侧面蚀刻，对排列面Wn上的附着物D进行BT处理和远程等离子体处理。由此，将位于排列面Wn上的各种附着物D适当地去除、改性，因此，在蚀刻处理装置62中，蚀刻气体适当地到达排列面Wn。即，可以适当地进行SiGe层的侧面蚀刻。
图6如下：(a)为示出未进行等离子体处理装置61中的远程等离子体处理的以往的情况下的SiGe层的侧面蚀刻后的样子的说明图，(b)为示出进行了本实施方式的远程等离子体处理的情况下的SiGe层的侧面蚀刻后的样子的说明图。需要说明的是，图6中，分别地示出(a)的未进行远程等离子体处理的情况下重复蚀刻循环7次后的样子、(b)的进行了远程等离子体处理的情况下重复蚀刻循环3次后的样子。
如图6所示那样，未进行远程等离子体处理时，即使重复蚀刻循环7次，蚀刻量(EA：Etching Amount)也为10.1nm，而进行了远程等离子体处理时，3次蚀刻循环中蚀刻量达到30.1nm。另外，对于发生的Loading，未进行远程等离子体处理时为23.6％，而进行了远程等离子体处理时为8.6％。换言之，先于SiGe层的侧面蚀刻处理地进行远程等离子体处理，从而可以适当地进行SiGe层的侧面蚀刻，且可以改善Loading。
推测这是由于，在以往的晶圆W的SiGe层的侧面蚀刻前未进行远程等离子体处理的情况下，即，仅凭借BT处理去除附着物D的情况下，未被BT处理去除的各种附着物D残留于排列面Wn上。即，利用BT处理，虽然氧化物(O)系的附着物D被去除，但是其他附着物D残留于排列面Wn上，由于上述残留附着物D而妨碍蚀刻气体的进行。而且认为由此蚀刻气体未到达排列面Wn的SiGe层、或者到达变得不均匀，未适当地进行侧面蚀刻。
另一方面，本实施方式中，利用远程等离子体处理，对于氧化物(O)以外的附着物D也进行了改性。由此，例如去除附着物D的情况下，蚀刻气体直接到达排列面Wn，例如附着物D中形成龟裂、小孔的情况下，蚀刻气体借助该龟裂、小孔到达排列面Wn。而且由此，可以适当地均匀地进行侧面蚀刻。
将蚀刻处理装置62中的侧面蚀刻处理结束了的晶圆W接着利用晶圆输送机构70输送至加载互锁真空装置20b。
如果将晶圆W搬入至加载互锁真空装置20b内，则加载互锁真空装置20b的内部被密闭并被加压。之后，加载互锁真空装置20b的内部如果成为大气压状态，则与同样地为大气压状态的大气压输送装置30连通。然后，利用晶圆输送机构40，将晶圆W由加载互锁真空装置20b输送至盒装卸台31，收纳于盒C。之后，对于盒C内的全部晶圆W的晶圆处理结束，收纳于盒C内时，将盒C从晶圆处理系统1搬出，一系列的晶圆处理结束。
以上，根据本实施方式，先于SiGe层的侧面蚀刻，实施BT处理和远程等离子体处理，去除附着物D并进行改性，从而可以改善Loading，可以适当地进行侧面蚀刻。具体而言，与仅进行以往的BT处理的情况相比，可以以少的蚀刻循环确保期望的蚀刻量，而且，可以改善Loading。
而且，根据本实施方式，在等离子体处理装置中进行远程等离子体处理，因此，可以抑制所产生的等离子体到达Si层、SiGe层和晶圆W，可以抑制对这些Si层、SiGe层和晶圆W造成破坏。具体而言，在所生成的氢自由基失活的状态下到达晶圆W的排列面Wn，因此，可以对附着物D适当地进行改性，且可以抑制对Si层、SiGe层和晶圆W造成影响。
而且，进而，根据本实施方式，远程等离子体处理在300W～1000W的功率下进行，因此，可以进一步适当地抑制所产生的自由基到达Si层、SiGe层和晶圆W。
需要说明的是，根据本实施方式，在远程等离子体处理中，使用还原性气体、例如H2气体，因此，可以适当地进行各种附着物D的改性。
需要说明的是，利用湿蚀刻去除各种附着物D的情况下，如图4所示那样，根据附着物D的种类需要分别供给各种化学溶液、例如SPM、FPM、DIW等，上述侧面蚀刻中，还进一步需要上述化学溶液的清洗工序。然而，可以利用BT处理、远程等离子体处理等干蚀刻进行本实施方式中附着物D的去除、改性，因此，无需化学溶液的清洗。而且，在远程等离子体处理中，通过仅供给氢自由基，可以对各种附着物D进行改性。即，与进行湿蚀刻的情况相比，可以更简便地进行附着物D的去除、改性。
需要说明的是，如图4所示那样，利用氢自由基，除了可以进行例如碳(C)、氟化氢(CF)、溴(Br)、氯(Cl)等的改性以外，还可以进行氧化物(O)的改性。由此，在晶圆处理系统1中的晶圆处理中，例如可以根据附着于排列面Wn上的附着物D的量、种类而省略BT处理。
需要说明的是，在本实施方式中等离子体处理装置61中，远程等离子体生成部120可以设置于同一腔室内、即、一体地设置于腔室100的上部，但等离子体处理装置61的构成不限定于此。例如如图7所示那样，可以在腔室100的外部设置远程等离子体生成部120。
需要说明的是，本实施方式中对于在表面交替地层叠有Si层和SiGe层的晶圆W进行处理的情况为例进行了说明，但在晶圆处理系统1中处理的晶圆W的构成不限定于此。例如，可以在晶圆W的表面交替地层叠Si层与锗(Ge)层，也可以仅形成Ge层。
此次公开的实施方式在全部方面为示例，应认为没有限制。上述实施方式在不脱离所附的权利要求书和其主旨的情况下，可以以各种形态进行省略、置换、变更。
需要说明的是，以下的构成也属于本公开的保护范围。
(1)一种蚀刻方法，其为对交替地层叠有硅层与硅锗层的基板的硅锗层进行侧面蚀刻的方法，所述蚀刻方法包括如下工序：对前述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体，从而对前述附着物的表面进行改性的工序；和，对前述硅锗层供给含氟气体，从而对前述硅锗层进行侧面蚀刻的工序。
根据前述(1)，先于硅锗层的侧面蚀刻，进行附着物的表面改性，从而可以改善侧面蚀刻中的Loading，可以适当地进行侧面蚀刻。
(2)根据前述(1)中记载的蚀刻方法，其中，前述气体包含氢自由基。
根据前述(2)，等离子体处理中使用氢自由基，从而可以将各种附着物适当地还原，因此，可以更适当地进行之后的侧面蚀刻。
(3)根据前述(1)或前述(2)中记载的蚀刻方法，其中，前述气体的等离子体化用远程等离子体生成部而进行。
(4)根据前述(3)中记载的蚀刻方法，其中，前述远程等离子体生成部中的功率为300W～1000W。
根据前述(4)，控制对等离子体生成施加的功率，从而可以更适当地抑制Si层、SiGe层和晶圆W的破坏，且可以适当地进行附着物的改性。
(5)根据前述(1)～前述(4)中的任意一者中记载的蚀刻方法，其中，前述含氟气体包含ClF3、F2Cl3或F2中的至少任意一者。
(6)根据前述(1)～前述(5)中的任一项中记载的蚀刻方法，其中，对前述附着物的表面进行改性的工序至少先于进行前述侧面蚀刻的工序进行。
(7)根据前述(1)～前述(6)中的任意一者中记载的蚀刻方法，其中，至少在先于进行前述侧面蚀刻的工序，包括如下工序：去除前述附着物中的氧化物。
根据前述(7)，进行去除前述附着物中的氧化物的BT处理，从而可以更适当地进行附着物的去除，即，可以更适当地进行硅锗层的侧面蚀刻。
(8)一种基板处理系统，其为对基板进行处理的基板处理系统，
其具备：等离子体处理装置，其在前述基板的表面交替地层叠硅层与硅锗层，对前述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体；和，蚀刻装置，其对前述硅锗层供给含氟气体，从而对前述硅锗层进行侧面蚀刻。
(9)根据前述(8)中记载的基板处理系统，其中，前述等离子体处理装置具备：使前述气体等离子体化的远程等离子体生成部。
(10)根据前述(9)中记载的基板处理系统，其中，通过前述气体的等离子体化而生成氢自由基。
(11)根据前述(8)～前述(10)中的任意一者中记载的基板处理系统，其中，前述含氟气体包含ClF3、F2Cl3或F2中的至少任意一者。
(12)根据前述(8)～前述(11)中的任意一者中记载的基板处理系统，其中，具备：去除前述附着物中的氧化物的突破(ブレークスルー)装置。

Claims (12)

1.一种蚀刻方法，其为对交替地层叠有硅层与硅锗层的基板的硅锗层进行侧面蚀刻的方法，所述方法包括如下工序：
对所述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体，从而对所述附着物的表面进行改性的工序；和，
对所述硅锗层供给含氟气体，从而对所述硅锗层进行侧面蚀刻的工序。
2.根据权利要求1所述的蚀刻方法，其中，所述气体包含氢自由基。
3.根据权利要求1或2所述的蚀刻方法，其中，所述气体的等离子体化用远程等离子体生成部而进行。
4.根据权利要求3所述的蚀刻方法，其中，所述远程等离子体生成部中的功率为300W～1000W。
5.根据权利要求1～4中任一项所述的蚀刻方法，其中，所述含氟气体包含ClF3、F2Cl3或F2中的至少任意一者。
6.根据权利要求1～5中任一项所述的蚀刻方法，其中，对所述附着物的表面进行改性的工序至少先于进行所述侧面蚀刻的工序进行。
7.根据权利要求1～6中任一项所述的蚀刻方法，其中，至少在先于进行所述侧面蚀刻的工序，包括如下工序：去除所述附着物中的氧化物。
8.一种基板处理系统，其为对基板进行处理的基板处理系统，
所述基板处理系统具备：
等离子体处理装置，其在所述基板的表面交替地层叠硅层与硅锗层，对所述硅锗层的暴露端面上的附着物供给等离子体化的包含氢的气体；和，
蚀刻装置，其对所述硅锗层供给含氟气体，从而对所述硅锗层进行侧面蚀刻。
9.根据权利要求8所述的基板处理系统，其中，所述等离子体处理装置具备：使所述气体等离子体化的远程等离子体生成部。
10.根据权利要求9所述的基板处理系统，其中，通过所述气体的等离子体化而生成氢自由基。
11.根据权利要求8～10中任一项所述的基板处理系统，其中，所述含氟气体包含ClF3、F2Cl3或F2中的至少任意一者。
12.根据权利要求8～11中任一项所述的基板处理系统，其中，具备：去除所述附着物中的氧化物的突破装置。
CN202010926933.9A 2019-09-18 2020-09-07 蚀刻方法和基板处理系统 Pending CN112530800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-169709 2019-09-18
JP2019169709A JP7345334B2 (ja) 2019-09-18 2019-09-18 エッチング方法及び基板処理システム

Publications (1)

Publication Number Publication Date
CN112530800A true CN112530800A (zh) 2021-03-19

Family

ID=74868075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010926933.9A Pending CN112530800A (zh) 2019-09-18 2020-09-07 蚀刻方法和基板处理系统

Country Status (5)

Country Link
US (1) US11784054B2 (zh)
JP (1) JP7345334B2 (zh)
KR (1) KR102584837B1 (zh)
CN (1) CN112530800A (zh)
TW (1) TW202117841A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038423A (zh) * 2023-10-09 2023-11-10 上海凡森璞瑞新材料股份有限公司 包含四氟化锗混合气的离子注入系统、方法及掺杂物质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
CN115707347A (zh) * 2021-06-17 2023-02-17 株式会社日立高新技术 等离子体处理方法及半导体装置的制造方法
WO2024039530A1 (en) * 2022-08-15 2024-02-22 Lam Research Corporation Selective sige etching using thermal f2 with additive

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288180A (zh) * 2005-06-30 2008-10-15 飞思卡尔半导体公司 半导体结构的形成方法
CN102148153A (zh) * 2010-01-08 2011-08-10 东京毅力科创株式会社 基板清洁方法及基板清洁装置
US20140011339A1 (en) * 2012-07-06 2014-01-09 Applied Materials, Inc. Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20150126040A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Silicon germanium processing
US20160141175A1 (en) * 2014-11-13 2016-05-19 Applied Materials, Inc. Method for removing native oxide and residue from a iii-v group containing surface
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
CN106796881A (zh) * 2014-10-09 2017-05-31 东京毅力科创株式会社 蚀刻方法
TW201738955A (zh) * 2016-03-02 2017-11-01 東京威力科創股份有限公司 具有可調節選擇性之等向性矽與矽化鍺蝕刻
CN108231555A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN108573866A (zh) * 2017-03-08 2018-09-25 东京毅力科创株式会社 氧化膜去除方法和装置以及接触部形成方法和系统
US20180315665A1 (en) * 2017-04-27 2018-11-01 Tokyo Electron Limited Method for fabricating nfet and pfet nanowire devices
WO2018220973A1 (ja) * 2017-05-30 2018-12-06 東京エレクトロン株式会社 エッチング方法
CN109216186A (zh) * 2017-07-06 2019-01-15 东京毅力科创株式会社 蚀刻方法和残渣去除方法
KR20190013263A (ko) * 2017-08-01 2019-02-11 주식회사 파버나인코리아 임프린트된 미세 패턴을 이용한 플라즈마 에칭 방법
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN110047747A (zh) * 2018-01-17 2019-07-23 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192385A (ja) 1987-09-30 1989-04-11 Iwatani Internatl Corp 金属類物質又はその化合物を材質とする部材の微細加工方法
JPH04267332A (ja) * 1991-02-22 1992-09-22 Fujitsu Ltd 半導体装置の製造方法
JP3104843B2 (ja) * 1994-08-19 2000-10-30 川崎製鉄株式会社 アンチヒューズ型半導体集積回路装置
US20040242015A1 (en) * 2003-03-04 2004-12-02 Kyoung-Chul Kim Etching compositions for silicon germanium and etching methods using the same
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US8017505B2 (en) * 2006-11-30 2011-09-13 Seiko Epson Corporation Method for manufacturing a semiconductor device
DE102007033685A1 (de) * 2007-07-19 2009-01-22 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat
JP5508535B2 (ja) * 2011-03-22 2014-06-04 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
KR20210047971A (ko) * 2013-08-09 2021-04-30 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
JP6138653B2 (ja) * 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR102325894B1 (ko) * 2015-06-10 2021-11-12 삼성전자주식회사 반도체 소자 및 이의 제조방법
US20170350038A1 (en) * 2016-06-03 2017-12-07 Applied Materials, Inc. Vacuum platform with process chambers for removing carbon contaminants and surface oxide from semiconductor substrates
US10115625B2 (en) * 2016-12-30 2018-10-30 Globalfoundries Singapore Pte. Ltd. Methods for removal of hard mask
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP6719415B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10304723B1 (en) * 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
JP7145740B2 (ja) * 2018-01-22 2022-10-03 東京エレクトロン株式会社 エッチング方法
US10714392B2 (en) * 2018-07-18 2020-07-14 International Business Machines Corporation Optimizing junctions of gate all around structures with channel pull back
US10741558B2 (en) * 2018-08-14 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet CMOS device and method of forming
US10804162B2 (en) * 2018-09-27 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual channel gate all around transistor device and fabrication methods thereof
US10763177B1 (en) * 2019-03-01 2020-09-01 International Business Machines Corporation I/O device for gate-all-around transistors
US11038042B2 (en) * 2019-03-06 2021-06-15 International Business Machines Corporation Forming gate last vertical FET with self-aligned spacers and junctions
US10833146B2 (en) * 2019-03-29 2020-11-10 International Business Machines Corporation Horizontal-trench capacitor
US10892158B2 (en) * 2019-04-01 2021-01-12 Hitachi High-Tech Corporation Manufacturing method of a semiconductor device and a plasma processing apparatus
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
US11205698B2 (en) * 2020-04-17 2021-12-21 International Business Machines Corporation Multiple work function nanosheet transistors with inner spacer modulation

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288180A (zh) * 2005-06-30 2008-10-15 飞思卡尔半导体公司 半导体结构的形成方法
CN102148153A (zh) * 2010-01-08 2011-08-10 东京毅力科创株式会社 基板清洁方法及基板清洁装置
US20140011339A1 (en) * 2012-07-06 2014-01-09 Applied Materials, Inc. Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20150126040A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Silicon germanium processing
CN106796881A (zh) * 2014-10-09 2017-05-31 东京毅力科创株式会社 蚀刻方法
US20160141175A1 (en) * 2014-11-13 2016-05-19 Applied Materials, Inc. Method for removing native oxide and residue from a iii-v group containing surface
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
TW201738955A (zh) * 2016-03-02 2017-11-01 東京威力科創股份有限公司 具有可調節選擇性之等向性矽與矽化鍺蝕刻
CN108231555A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN108573866A (zh) * 2017-03-08 2018-09-25 东京毅力科创株式会社 氧化膜去除方法和装置以及接触部形成方法和系统
US20180315665A1 (en) * 2017-04-27 2018-11-01 Tokyo Electron Limited Method for fabricating nfet and pfet nanowire devices
WO2018220973A1 (ja) * 2017-05-30 2018-12-06 東京エレクトロン株式会社 エッチング方法
CN109216186A (zh) * 2017-07-06 2019-01-15 东京毅力科创株式会社 蚀刻方法和残渣去除方法
KR20190013263A (ko) * 2017-08-01 2019-02-11 주식회사 파버나인코리아 임프린트된 미세 패턴을 이용한 플라즈마 에칭 방법
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN110047747A (zh) * 2018-01-17 2019-07-23 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038423A (zh) * 2023-10-09 2023-11-10 上海凡森璞瑞新材料股份有限公司 包含四氟化锗混合气的离子注入系统、方法及掺杂物质

Also Published As

Publication number Publication date
KR102584837B1 (ko) 2023-10-04
US20210082710A1 (en) 2021-03-18
US11784054B2 (en) 2023-10-10
JP7345334B2 (ja) 2023-09-15
KR20210033417A (ko) 2021-03-26
JP2021048244A (ja) 2021-03-25
TW202117841A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
CN112530800A (zh) 蚀刻方法和基板处理系统
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
KR102399578B1 (ko) GaN 및 다른 III-V 족 재료들의 원자층 에칭
KR102629835B1 (ko) 기판 처리 장치
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
TWI767918B (zh) 電漿蝕刻方法、電漿蝕刻裝置及基板載置台
KR20110081765A (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
JP2019197903A (ja) 処理装置
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
KR100743275B1 (ko) 플라즈마 처리 방법 및 후처리방법
WO2006003880A1 (ja) 真空処理装置
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5179896B2 (ja) 基板処理方法
JP2022147049A (ja) プラズマ処理装置の検査方法
TW202314849A (zh) 用於減少背側顆粒之腔室製程
JPH0786188A (ja) 搬送室及びそのクリーニング方法
KR20030061515A (ko) 반도체 건식식각장치 및 이를 이용한 건식식각방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination