JP6812880B2 - 基板処理方法及び記憶媒体。 - Google Patents

基板処理方法及び記憶媒体。 Download PDF

Info

Publication number
JP6812880B2
JP6812880B2 JP2017065965A JP2017065965A JP6812880B2 JP 6812880 B2 JP6812880 B2 JP 6812880B2 JP 2017065965 A JP2017065965 A JP 2017065965A JP 2017065965 A JP2017065965 A JP 2017065965A JP 6812880 B2 JP6812880 B2 JP 6812880B2
Authority
JP
Japan
Prior art keywords
gas
layer
substrate
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017065965A
Other languages
English (en)
Other versions
JP2018170380A (ja
Inventor
信博 高橋
信博 高橋
泰生 浅田
泰生 浅田
淳一郎 松永
淳一郎 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017065965A priority Critical patent/JP6812880B2/ja
Priority to TW107108753A priority patent/TWI740014B/zh
Priority to PCT/JP2018/010713 priority patent/WO2018180670A1/ja
Priority to US16/498,796 priority patent/US11342192B2/en
Priority to KR1020197028046A priority patent/KR102316179B1/ko
Priority to CN201880022445.6A priority patent/CN110476225B/zh
Publication of JP2018170380A publication Critical patent/JP2018170380A/ja
Application granted granted Critical
Publication of JP6812880B2 publication Critical patent/JP6812880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板に形成されたＳｉＧｅをエッチングする技術に関する。
近年、半導体の製造プロセスにおいては、例えばゲートの形成工程において、シリコンゲルマニウム（ＳｉＧｅ）層と、シリコン（Ｓｉ）層とを積層した半導体ウエハ（以下「ウエハ」という）にサイドエッチングを行い、ＳｉＧｅ層を選択的に除去する工程が行われる。このようなＳｉＧｅ層を選択的に除去する方法としては、例えば特許文献１、２に記載されているように、三フッ化塩素（ＣｌＦ３）ガスを供給してエッチングする手法が知られている。ＣｌＦ３ガスは、Ｓｉ層、酸化シリコン（ＳｉＯ２）層及び窒化シリコン（ＳｉＮ）層に対するＳｉＧｅ層のエッチング選択比が高く、ＳｉＧｅ層を選択的に除去することができる。
ところでこのような半導体ウエハにおいては、例えばＳｉＧｅ層のエッチングの前処理において、ＳｉＧｅ層とＳｉ層とが交互に積層されたウエハに対して、エッチングを行い、ＳｉＧｅ層とＳｉ層の交互に配列された面を露出させる工程が行われる。その後ウエハにＣｌＦ３ガスを供給して、各ＳｉＧｅ層の一部をエッチングするが、各ＳｉＧｅ層のエッチング量が揃わない問題があり、対応策が求められていた。
特表２００９−５１０７５０号公報 特開平１−９２３８５号公報
本発明はこのような事情の下になされたものであり、その目的は、基板に形成されたシリコンゲルマニウム層を、シリコン層、酸化シリコン層及び窒化シリコン層の内の少なくとも一種に対して選択的にエッチングするにあたって、エッチング量を揃える技術を提供することにある。
本発明の基板処理方法は、シリコンゲルマニウム層と、シリコン層、酸化シリコン層及び窒化シリコン層の内の少なくとも一種の層と、が露出した基板におけるシリコンゲルマニウム層をエッチングするエッチング方法において、
真空雰囲気である処理容器内にて前記基板にフッ素含有ガスを供給する工程と、
次いで前記基板にフッ素含有ガス及び三フッ化塩素ガスを同時に供給する工程と、を含むことを特徴とする。

本発明の記憶媒体は、真空雰囲気である処理容器内にて前記基板にガスを供給して処理を行う基板処理装置に用いられるコンピュータプログラムを記憶した記憶媒体であって、
前記コンピュータプログラムは、上述の基板処理方法を実施するためにステップ群が組まれていることを特徴とする。
本発明は、シリコンゲルマニウム層と、シリコン層、酸化シリコン層及び窒化シリコン層の少なくとも一種の層とが露出した基板においてシリコンゲルマニウム層をエッチングするにあたって、基板にフッ素含有ガスと三フッ化塩素ガスと、を同時に供給している。そのためシリコンゲルマニウム層のエッチング速度が均一になり、エッチング量を揃えることができる。
エッチング装置を備えた基板処理装置を示す平面図である。 エッチング装置を示す断面図である。 エッチング処理前のウエハの表面付近を示す断面図である。 ウエハの自然酸化膜の除去を模式的に示す説明図である。 ＳｉＧｅ層のエッチングを模式的に示す説明図である。 エッチング後のウエハを模式的に示す説明図である。 従来のＳｉＧｅ層のエッチングを模式的に示す説明図である。 従来のＳｉＧｅ層のエッチングを模式的に示す説明図である。 ＳｉＧｅ層のエッチングを説明する説明図である。 ＳｉＧｅ層のエッチングを説明する説明図である。 基板処理装置の他の例を示す平面図である。 試験例１におけるエッチング量を示す特性図である。 試験例１におけるＳｉＧｅに対する選択比を示す特性図である。 試験例２におけるエッチング量を示す特性図である。 試験例２におけるＳｉＧｅに対する選択比を示す特性図である。 試験例３におけるエッチング量を示す特性図である。 試験例３におけるＳｉＧｅに対する選択比を示す特性図である。 実施例におけるウエハの表面部の断面を説明する模式図である。 比較例におけるウエハの表面部の断面を説明する模式図である。
本発明の実施の形態にかかる基板処理方法に用いるエッチング装置について説明する。図１は基板処理方法を実行するエッチング装置３を備えた基板処理装置を示す。図１に示すように基板処理装置は、その内部雰囲気が、例えば窒素ガスにより常圧雰囲気とされる横長の常圧搬送室１２を備えている。常圧搬送室１２の手前には、例えば被処理基板であるウエハＷを搬入するためのキャリアＣに対して基板の受け渡しを行うためのロードポート１１が例えば３台並べて設置されている。
常圧搬送室１２の正面壁には、キャリアＣに設けられた図示しない蓋部と一緒に開閉される開閉ドア１７が取り付けられている。常圧搬送室１２内には、ウエハＷを搬送するための多関節アームで構成された第１の搬送アーム２０が設けられている。また常圧搬送室１２のロードポート１１側から見て左側壁には、ウエハＷの向きや偏心の調整を行うアライメント室１６が設けられている。
常圧搬送室１２におけるロードポート１１の反対側には、ウエハＷを待機させた状態で内部の雰囲気を常圧雰囲気と真空雰囲気との間で切り替える、例えば２個のロードロック室１３が左右に並ぶように配置され、ドアバルブ１８によって、常圧搬送室１２と各ロードロック室１３との間が区画されている。各ロードロック室１３には、例えばウエハＷを水平に支持する多関節アームで構成された第２の搬送アーム２１が設けられている。
各ロードロック室１３の常圧搬送室１２側から見て奥側には、ゲートバルブ２２を介して、各々熱処理装置２が設けられ、熱処理装置２の更に奥側には、エッチング装置３がゲートバルブ２３を介して配置されている。各ロードロック室１３に設けられた第２の搬送アーム２１はウエハＷを熱処理装置２に搬送すると共にウエハＷを熱処理装置２を通過して、エッチング装置３との間で搬送できるように構成されている。熱処理装置２は、例えば真空容器２４と、ウエハＷを載置する載置台２５とを備えている。載置台２５には、載置されたウエハＷを加熱する図示しない加熱機構が設けられている。また載置台２５には図示しない昇降ピンが設けられ、昇降ピンと第２の搬送アーム２１との協働作用により載置台２５にウエハＷが受け渡される。また熱処理装置２は、真空容器２４内にＮ２ガスを導入すると共に、真空容器２４の内部を真空排気できるように構成されている。
エッチング装置３について図２も参照して説明する。図１、２に示すようにエッチング装置３は、横断面形状が角型の真空チャンバである処理容器１０を備えている。処理容器１０は、例えば天板部１０ａと本体部１０ｂとで構成され、本体部１０ｂの側面にウエハＷの受け渡しを行うための搬入出口１９が設けられている。搬入出口１９には、搬入出口１９を開閉する既述のゲートバルブ２３が設けられている。
処理容器１０の内部には、ウエハＷを載置する円柱形状の載置台４が設けられている。また載置台４には、載置台４の上面から突没する図示しない昇降ピンが設けられている。載置台４の内部にはウエハＷを加熱する温調機構４７が設けられており、載置台４に載置されるウエハＷが設定温度、例えば８０℃に温調される。処理容器１０の底面には排気口３１が設けられている。排気口３１には排気管３２が接続されており、排気管３２には、排気口３１側から圧力調整部３４、開閉バルブ３５が介設され、真空排気機構である真空排気ポンプ３３に接続されている。
天板部１０ａには、処理容器１０内にガスを導入するガス導入部３６が設けられている。ガス導入部３６にはガス供給路３７が接続され、このガス供給路３７には、ＣｌＦ３ガス供給路３８、アンモニア（ＮＨ３）ガス供給路３９、フッ化水素（ＨＦ）ガス供給路４０及びアルゴン（Ａｒ）ガス供給路４１の一端側が接続されている。ＣｌＦ３ガス供給路３８、ＮＨ３ガス供給路３９、ＨＦガス供給路４０及びＡｒガス供給路４１の他端側には、夫々ＣｌＦ３ガス供給源４２、ＮＨ３ガス供給源４３、ＨＦガス供給源４４及びＡｒガス供給源４５が接続されている。またＣｌＦ３ガス供給路３８、ＮＨ３ガス供給路３９、ＨＦガス供給路４０及びＡｒガス供給路４１に夫々設けられたＶ１〜Ｖ４は、バルブであり、Ｍ１〜Ｍ４は流量調整部である。なお各ガスをウエハＷに供給するにあたって、処理容器１０に各ガスを個別に供給するように各々のガスに対応したガス導入部を設けてもよい。
図１に戻って基板処理装置は、制御部９を備えている。この制御部９は例えばコンピュータからなり、プログラム、メモリ、ＣＰＵを備えている。プログラムは、後述の作用説明における一連の動作を実施するようにステップ群が組み込まれており、プログラムに従って、ウエハＷの搬送、ウエハＷの加熱及びガスの供給の調整などを行う。このプログラムは、コンピュータ記憶媒体、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、光磁気ディスク等に収納され制御部９にインストールされる。
本発明の実施の形態に係る基板処理方法に使用される半導体装置製造用の基板であるウエハＷの表面構造の一例について説明する。図３は半導体装置の製造工程の途中段階におけるウエハＷの断面構造を示す。この断面構造は、ウエハＷ上にＳｉＧｅ層１００と、Ｓｉ層１０１と、が交互に複数積層され、さらに表面は、Ｓｉ層１０１の上に酸化シリコン（ＳｉＯ２）層１０２が積層された構成となっている。各層が積層されたウエハＷは、例えばプラズマエッチング装置に搬送され、プラズマエッチングにより、凹部１０３が形成され、図３に示すように凹部１０３内にＳｉＯ２層１０２の下層に形成されたＳｉＧｅ層１００と、Ｓｉ層１０１と、が交互に露出している。凹部１０３が形成されたウエハＷは、プラズマエッチング装置にてエッチングが行われた後、例えば洗浄処理が行われ、キャリアＣに保管された後、基板処理装置に搬入される。
基板処理装置の作用について説明する。既述のようにプラズマ処理装置にて凹部１０３が形成されたウエハＷは、キャリアＣに収納された状態で、ロードポート１１に載置される。次いでウエハＷは、第１の搬送アーム２０により、キャリアＣから取り出され、アライメント室１６にて偏心の調整が行われた後、各ロードロック室１３に搬送される。続いてロードロック室１３内の雰囲気を大気雰囲気から真空雰囲気に切り替えた後、ドアバルブ１８を閉じた状態でゲートバルブ２２、２３を開き、第２の搬送アーム２１によりウエハＷをロードロック室１３からエッチング装置３に搬送する。そして第２の搬送アーム２１と載置台４に設けられた昇降ピンとの協働作用によりウエハＷを載置台４に載置する。その後第２の搬送アーム２１をロードロック室１３まで退避させて、ゲートバルブ２２、２３を閉じる。
エッチング装置３においては、処理容器１０内の圧力を１０〜５００ｍＴ（１．３〜６６．７Ｐａ）、例えば１００ｍＴ（１３．３Ｐａ）に設定すると共にウエハＷを０．１〜１００℃、例えば８０℃に温調する。そして図４に示すようにウエハＷにＮＨ３ガスとＨＦガスとを例えば夫々５０〜３００ｓｃｃｍの流量で供給する。これによりウエハＷがプラズマエッチング装置からエッチング装置に搬送されるときにウエハＷの表面に形成された自然酸化膜が除去される。次いで処理容器１０内にＡｒガスを供給すると共に真空排気を行い処理容器１０内にガスを置換する。
続いて図５に示すようにＣｌＦ３ガスを１〜５０ｓｃｃｍの流量で供給すると共に、ＨＦガスを５〜５００ｓｃｃｍの流量で供給する。この時ＣｌＦ３ガスの流量とＨＦガスの流量とは、既述の範囲の流量であると共に、ＣｌＦ３ガスの流量とＨＦガスの流量との流量比が１：５以上（ＨＦガスの流量／ＣｌＦ３ガスの流量＝５以上）となるように供給する。これにより凹部１０３内に露出したＳｉＧｅ層１００の一部がエッチングされて除去される。この時図６に示すように各ＳｉＧｅ層１００のエッチング量が揃う。
ここで背景技術にて述べたように、ウエハＷにＮＨ３ガスとＨＦガスとを夫々供給した後、図７に示すようにウエハＷにＨＦガスを供給せずにＣｌＦ３ガスのみを供給した場合においては、図８に示すようにＳｉＧｅ層１００の各層のエッチング量が揃わなくなることがある。これに対して後述の実施例に示すようにＳｉＧｅ層１００をエッチングするにあたって、ＣｌＦ３ガスとＨＦとを同時に供給することでＳｉＧｅ層１００を均一にエッチングすることができる。
このメカニズムは以下のように推測される。既述のようにエッチング装置に搬送されたウエハＷにＣｌＦ３ガスを供給する前に、ＮＨ３ガスとＨＦガスの混合ガスを供給して、ウエハＷの表面に形成された自然酸化膜を除去しているが、自然酸化膜は必ずしも膜厚が均一に形成されないため、ウエハＷの表面に部分的に自然酸化膜が残りやすい。またＮＨ３ガス及びＨＦガスの混合ガスによりすべての自然酸化膜を除去しようとしたときに、自然酸化膜が薄い部分においては、過剰にＮＨ３ガス及びＨＦガスが供給されることになり、ＳｉＯ２層１０２やＳｉ層１０１などがエッチングされたり、膜質が悪化するおそれがある。そのためウエハＷの表面の自然酸化膜を完全に除去することは難しい。
そしてウエハＷにＣｌＦ３ガスを供給してＳｉＧｅ層１００をエッチングしようとしたときに自然酸化膜の除去が不完全である場合には、自然酸化膜の付着箇所において、ＣｌＦ３によるＳｉＧｅ層１００のエッチング速度が遅くなってしまうことがある。そのため図８に示すようにＳｉＧｅ層１００の各層のエッチング量が揃わなくなる。
これに対して、ＣｌＦ３ガスとＨＦとを同時に供給したときに、ＨＦガスは、ＣｌＦ３ガスよりもウエハＷに吸着しやすい性質があるため、図９に示すようにウエハＷにＣｌＦ３ガス１０５を吸着させる前にウエハＷの表面にＨＦガス１０４を均一に吸着させることができる。このＣｌＦ３ガス１０５に先行して吸着するＨＦガス１０４は、ウエハＷの表面にわずかに残る自然酸化膜を除去する。その後ＣｌＦ３ガス１０５がウエハＷに吸着しようとするが、ＣｌＦ３ガス１０５は、ＨＦガス１０４に吸着しやすいため、図１０に示すようにウエハＷの表面に均一に吸着したＨＦガス１０４に向かって吸着し、ＣｌＦ３ガス１０５はウエハＷの表面に均一に吸着する。このようにＣｌＦ３ガスとＨＦとを同時に供給することで、ウエハＷの表面に残る自然酸化膜を除去できると共に、ウエハＷの表面にＣｌＦ３ガスを均一に吸着させることができる。これによりＳｉＧｅ層１００の各層でエッチング速度に差が出にくくなり、エッチング量が均一になる。
その後処理容器１０内にＡｒガスを供給すると共に真空排気を行い、処理容器１０内のガスの置換を行い、ウエハＷのエッチングを終了する。エッチングを行ったウエハＷは、第２の搬送アーム２１により熱処理装置２に搬送され、第２の搬送アーム２１と載置台２５に設けられた昇降ピンとの協働作用により、載置台２５に載置される。これによりウエハＷに付着するエッチング残渣等が加熱除去される。その後ウエハＷは第２の搬送アーム２１によりウエハＷを受け取り、ウエハＷをキャリアＣからロードロック室１３に搬送したときと逆の順番で基板処理装置内を搬送されて、キャリアＣに戻される。
上述の実施の形態によれば、交互に積層されたＳｉＧｅ層１００とＳｉ層１０１とが凹部１０３内に露出したウエハＷにおいてＳｉＧｅ層１００をサイドエッチングによりエッチングするにあたって、ウエハＷにＣｌＦ３ガスとＨＦガスとを同時に供給している。そのため各ＳｉＧｅ層１００のエッチング量を揃えることができる。
またＣｌＦ３ガスと共にＨＦガスを供給することで、各ＳｉＧｅ層１００においてＣｌＦ３ガスを均一に吸着させることができる。そのため各ＳｉＧｅ層１００のマイクロローディングが良好になり、エッチングの後の表面が平坦になる。
さらに自然酸化膜除去処理後のウエハＷの表面における自然酸化膜の残存量に関わらずＳｉＧｅ層１００のエッチング速度が揃う。そのため異なるウエハＷ間におけるエッチング量の再現性を高めることができる。
さらに上述の実施の形態にて説明したようにＳｉＧｅ層１００をＣｌＦ３ガスによりエッチングする前に、ウエハＷの表面にＨＦガスを吸着することで効果が得られる。そのためウエハＷの表面の自然酸化膜の除去を終えた後、エッチング装置３にて、まずウエハＷにＨＦガスを先行して供給し、続いてＨＦガスと共に、ＣｌＦ３ガスを供給するようにしてもよい。ＣｌＦ３ガスによるＳｉＧｅ層１００のエッチングが始まる前に確実にウエハＷの表面にＨＦガスを吸着させることができるため、よりＳｉＧｅ層１００のエッチング量が安定しやすくなる。
また自然酸化膜の除去を行う装置と、ＳｉＧｅ層１００のエッチングを行う装置と、が個別に設けられていてもよい。あるいはＳｉＧｅ層１００のエッチング後にウエハＷを加熱しなくてもよい。図１１はこのような基板処理装置の例を示し、図１に示した基板処理装置と同様にロードポート１１、常圧搬送室１２、ロードロック室１３を備え、ロードロック室１３の奥側に真空雰囲気にてウエハＷを搬送する真空搬送室５が設けられている。真空搬送室５には、とウエハＷにＨＦガス及びＣｌＦ３ガスを供給してＳｉＧｅ層をエッチングするエッチング装置６ウエハＷにＮＨ３ガス及びＨＦガスを供給して自然酸化膜を除去するガス処理装置７とが接続されている。
エッチング装置６は、例えば図２に示すエッチング装置３において、ガス導入部３６から処理容器１０内にＨＦガス及びＣｌＦ３ガス、あるいはさらにＡｒガスを供給できるように構成すればよい。またウエハＷにＮＨ３ガス及びＨＦガスを供給して自然酸化膜を除去するガス処理装置７は、例えばガス導入部３６から、ＮＨ３ガス、ＨＦガス及びＡｒガスを導入できるように構成した他は図２のエッチング装置と同様に構成すればよい。なお図１１中の５１は、エッチング装置６及びガス処理装置７と、真空搬送室５との間を区画するゲートバルブであり、５２は搬送アームである。このような基板処理装置では、ガス処理装置７にて自然酸化膜を除去したウエハＷは真空搬送室５を通って、エッチング装置７に搬送される。このような基板処理装置においても同様の効果を得ることができる。
またウエハＷを自然酸化膜の除去を行うガス処理装置７からエッチング装置６に搬送する際に大気雰囲気を搬送するようにしてもよい。自然酸化膜を除去した後のウエハＷは、速やかにエッチング装置に搬送することができ、ほとんど自然酸化膜は形成されない。また自然酸化膜を除去した後のウエハＷを８０℃以下に冷却するようにしてもよい。自然酸化膜を除去した後のウエハＷは、速やかにエッチング装置に搬送することができるため、ほとんど自然酸化膜は形成されないが、自然酸化膜処理後にウエハＷを８０℃以下に冷却することにより、自然酸化膜の形成を抑制することができるためより効果が大きくなる。
さらに後述の検証試験に示すようにＣｌＦ３ガスは、ＳｉＧｅ層１００をエッチングするにあたって、ＳｉＯ２層１０２、あるいはＳｉＮ層に対しても高い選択性を示す。そのため、ＳｉＧｅ層１００と共にＳｉＯ２層１０２、あるいはＳｉＮ層が形成された基板におけるＳｉＧｅ層１００の選択的エッチングにおいて本発明を適用することで効果がある。なお明細書中ＳｉＮは、Ｓｉ及びＮの化学量論比に関わらずＳｉＮと記載している。従ってＳｉＮという記載には、例えばＳｉ３Ｎ４が含まれる。またＳｉＧｅ層１００をエッチングする際に、ＣｌＦ３ガスと共にウエハＷに供給するガスには三フッ化窒素（ＮＦ３）ガス、フッ素（Ｆ２）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素含有ガスを用いてもよい。
またＳｉＯ２層１０２は、自然酸化膜の除去工程においてエッチングされやすい。そのため表面にＳｉＯ２層１０２が露出する基板においては、入念な自然酸化膜の除去が難しく自然酸化膜が残存しやすい。そのため表面にＳｉＯ２層が露出する基板におけるＳｉＧｅ層１００のエッチングにおいてより効果が得られる。
さらにＣｌＦ３ガスによりＳｉＧｅ層１００と、Ｓｉ層１０１、ＳｉＯ２層１０２及びＳｉＮ層の内の少なくとも一種の層と、が表面に形成された基板のＳｉＧｅ層１００のエッチングを行うにあたって、ＳｉＧｅ層１００に対するＳｉ層１０１、ＳｉＯ２層１０２、及びＳｉＮ層の選択比を５０以上とすることが好ましい。そのためＳｉＧｅ層１００のエッチングを行うにあたっては、処理温度を０．１〜１００℃とすることが好ましい。また圧力は１０〜５００ｍＴ（１．３〜６６．７Ｐａ）で良好な選択比を得ることができる。さらにＣｌＦ３ガスの流量とフッ素含有ガスの流量との流量比を１：５以上（ＨＦガスの流量／ＣｌＦ３ガスの流量＝５以上）とすることが好ましく、ＣｌＦ３ガスを１〜５０ｓｃｃｍ、ＨＦガスを５〜５００ｓｃｃｍとすることが好ましい。
また本発明は、ＳｉＧｅ層１００の一部を除去する場合に限らず、ＳｉＧｅ層１００を抜き切るように除去するエッチングに適用してもよい。すべてのＳｉＧｅ層１００を除去するエッチングにおいても、例えばＳｉＧｅ層１００の下層に形成された層がＣｌＦ３ガスさらされる時間に差が生じ、部分的に膜質が悪化するおそれがある。そのため本発明により、ＳｉＧｅ層のエッチング速度を揃えることで部分的に膜質が悪化を抑制することができる。
[検証試験]
本発明の効果を検証するために行った試験について記載する。ＣｌＦ３ガスによるＳｉＧｅ層のエッチング量及びＳｉＧｅ層に対する、Ｓｉ層、ＳｉＯ２層及びＳｉＮ層のエッチング選択比について調べた。シリコンからなる４枚の評価用の基板を用い、一枚の基板にＳｉＧｅ層を成膜し、他の基板に夫々Ｓｉ層、ＳｉＯ２層及びＳｉＮ層を成膜して４種の評価用の基板を作成した。そして図１、図２に示す実施の形態に用いたエッチング装置３を備えた基板処理装置を用い、実施の形態と同様に自然酸化膜の除去を行った後、以下の試験例１〜３に示すプロセス条件にて、４種の評価用の基板に各々ＣｌＦ３ガス及びＡｒガスの混合ガスを供給してエッチングを行った。そしてエッチング処理後における各評価用の基板のエッチング量から、各試験例におけるＳｉＧｅ層、Ｓｉ層、ＳｉＯ２層及びＳｉＮ層のエッチング量及びＳｉＧｅ層に対する、Ｓｉ層、ＳｉＯ２層及びＳｉＮ層のエッチング選択比を求めた。
［試験例１］
ＣｌＦ３ガスによるＳｉＧｅ層のエッチングにおける温度の影響について調べるため４種の評価用の基板に対して、温度のパラメータを夫々０．１、１５、３０、４５及び６０℃に設定してエッチングを行った。エッチングのその他のプロセス条件は、処理容器の圧力を３０ｍＴ（４Ｐａ）、ＣｌＦ３ガスの流量を１０〜３０ｓｃｃｍ、Ａｒガスの流量を９１〜２８５ｓｃｃｍとし、プロセス時間を２０秒間とした。
［試験例２］
ＣｌＦ３ガスによるＳｉＧｅ層のエッチングにおける圧力の影響について調べるため処理容器１０内の圧力のパラメータを夫々２０、３０及び４０ｍＴ（２．６７、４及び５．３３Ｐａ）に設定してエッチングを行った。エッチングのその他のプロセス条件は、評価用の基板の温度を３０℃、ＣｌＦ３ガスの流量を１０〜３０ｓｃｃｍ、Ａｒガスの流量を９１〜２８５ｓｃｃｍとし、プロセス時間を２０秒間とした。
［試験例３］
ＣｌＦ３ガスによるＳｉＧｅ層のエッチングにおけるＣｌＦ３ガスの流量の影響について調べるためＣｌＦ３ガスの流量のパラメータを１０、２０及び３０ｓｃｃｍに夫々設定してエッチングを行った。エッチングのその他のプロセス条件は、評価用の基板の温度を３０℃、処理容器の圧力を３０ｍＴ（４Ｐａ）、Ａｒガスの流量を９１〜２８５ｓｃｃｍとし、プロセス時間を２０秒間とした。
各評価用の基板を試験例１〜３に従ってエッチングしたときのエッチング量を試験例１〜３毎に夫々図１２、１４、１６に示す。また試験例１〜３における４種の評価用の基板のエッチング量から算出されたＳｉＧｅ層の他種の層に対する選択比を試験例１〜３毎に夫々図１３、１５、１７に示す。
図１２、１４、１６は図を正面に見て左からＳｉＧｅ層におけるエッチング量、Ｓｉ層におけるエッチング量、ＳｉＯ２層におけるエッチング量及びＳｉＮ層におけるエッチング量のグラフ群ごとに並べて記載している。またＳｉＧｅ層、Ｓｉ層、ＳｉＯ２層及びＳｉＮ層の各々のグラフ群における各グラフの下方に示した数値は、当該試験例にて変動させた温度、圧力、ＣｌＦ３ガスの流量の各パラメータの設定値を示している。
また図１３、１５、１７は、図を正面に見て左からＳｉ層に対するＳｉＧｅ層のエッチング選択比、ＳｉＯ２層に対するＳＩＧｅ層のエッチング選択比及びＳｉＮ層に対するＳＩＧｅ層のエッチング選択比を示すグラフ群ごとに並べて記載している。また各々のグラフ群における各グラフの下方に示した数値は、当該試験例にて変動させた温度、圧力、ＣｌＦ３ガスの流量の各パラメータの設定値を示している。
なお図１５及び１７中に記載した※は、ＳｉＯ２層のエッチング量がマイナスの値と測定されたため、選択比が負の値を示した試験を示す。マイナスの値のエッチング量は略０と推測されるため、実質選択比は略無限大であると考えられる。
図１２、１４、１６に示すように処理温度０．１〜６０℃、圧力２０〜４０ｍＴ、ＣｌＦ３流量１０〜３０ｓｃｃｍ、Ａｒ流量９１ｓｃｃｍ〜２８５ｓｃｃｍの設定した場合において、いずれもＳｉＧｅ層のエッチング量が大きく、Ｓｉ層、ＳｉＯ２層及びＳｉＮ層はほとんどエッチングされなかった。そのためＳｉＧｅ層に対するＳｉ層、ＳｉＯ２層及びＳｉＮ層エッチング選択比はいずれも５０以上の高い値を示していた。これらのパラメータの設定値において、ＣｌＦ３ガスにより、ＳｉＧｅ層をＳｉ層、ＳｉＯ２層及びＳｉＮ層の各々に対して高いエッチング選択比でエッチングすることができると言える。
また本発明の実施の形態の効果を検証するため、図３に示した凹部１０３を形成したウエハＷに対して、図４に示すように自然酸化膜の除去工程を行い、図２に示したエッチング装置３を用い、実施の形態に示すようにＳｉＧｅ層１００のエッチングを行った。なおエッチングにおいては、ＣｌＦ３ガスの流量を１０〜３０ｓｃｃｍ、ＨＦガスの流量を９１〜２８５ｓｃｃｍ、ウエハＷの温度３０℃、処理容器１０の圧力を３０ｍＴ（４Ｐａ）とした。またＨＦガスに代えてＡｒガスを供給したことを除いて実施例と同様に処理した例を比較例とした。
図１８、図１９は夫々実施例及び比較例におけるウエハＷの表面の様子を模式的に示した説明図である。図１８に示すように実施例では、ＳｉＧｅ層１００のエッチング量が均一に揃っているのに対し、図１９に示すように比較例では、ＳｉＧｅ層１００のエッチング量が揃っていなかった。この結果によればＳｉＧｅ層１００、Ｓｉ層１０１及びＳｉＯ２層１０２の露出したウエハＷにおけるＳｉＧｅ層１００のエッチングに本発明のエッチング方法を適用することによりＳｉＧｅ層１００のエッチング量を揃えることができると言える。
２ 熱処理装置
３ エッチング装置
４ 載置台
１０ 処理容器
３１ 排気口
３６ ガス導入部
１００ ＳｉＧｅ層
１０１ Ｓｉ層
１０２ ＳｉＯ２層
１０３ 凹部
１０４ ＨＦガス
１０５ ＣｌＦ３ガス
Ｗ ウエハ

Claims (8)

  1. シリコンゲルマニウム層と、シリコン層、酸化シリコン層及び窒化シリコン層の内の少なくとも一種の層と、が露出した基板におけるシリコンゲルマニウム層をエッチングするエッチング方法において、
    真空雰囲気である処理容器内にて前記基板にフッ素含有ガスを供給する工程と、
    次いで前記基板にフッ素含有ガス及び三フッ化塩素ガスを同時に供給する工程と、を含むことを特徴とする基板処理方法。
  2. 前記基板は、シリコン層とシリコンゲルマニウム層とが交互に積層され、各層の端面が露出している積層構造体を備えていることを特徴とする請求項１に記載の基板処理方法。
  3. 前記フッ素含有ガスは、フッ化水素ガス、三フッ化窒素ガス、フッ素ガス及び六フッ化硫黄の群から選ばれたガスであることを特徴とする請求項１または２に記載の基板処理方法。
  4. 三フッ化塩素ガスの流量に対する前記フッ素含有ガスの流量比（フッ素含有ガスの流量／三フッ化塩素ガスの流量）が５以上であることを特徴とする請求項１ないし３のいずれか一項に記載の基板処理方法。
  5. 前記工程における基板の温度が０．１〜１００℃であることを特徴とする請求項１ないし４のいずれか一項に記載の基板処理方法。
  6. 前記工程における処理容器内の圧力が１．３〜６６．７Ｐａであることを特徴とする請求項１ないし５のいずれか一項に記載の基板処理方法。
  7. 前記工程の前に、基板に処理ガスを供給して基板の表面の自然酸化膜を除去する工程を含むことを特徴とする請求項１ないし６のいずれか一項に記載の基板処理方法。
  8. 真空雰囲気である処理容器内にて前記基板にガスを供給して処理を行う基板処理装置に用いられるコンピュータプログラムを記憶した記憶媒体であって、
    前記コンピュータプログラムは、請求項１ないし７のいずれか一項に記載の基板処理方法を実施するためにステップ群が組まれていることを特徴とする記憶媒体。
JP2017065965A 2017-03-29 2017-03-29 基板処理方法及び記憶媒体。 Active JP6812880B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017065965A JP6812880B2 (ja) 2017-03-29 2017-03-29 基板処理方法及び記憶媒体。
TW107108753A TWI740014B (zh) 2017-03-29 2018-03-15 基板處理方法及記憶媒體
PCT/JP2018/010713 WO2018180670A1 (ja) 2017-03-29 2018-03-19 基板処理方法及び記憶媒体
US16/498,796 US11342192B2 (en) 2017-03-29 2018-03-19 Substrate processing method and storage medium
KR1020197028046A KR102316179B1 (ko) 2017-03-29 2018-03-19 기판 처리 방법 및 기억 매체
CN201880022445.6A CN110476225B (zh) 2017-03-29 2018-03-19 基板处理方法和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017065965A JP6812880B2 (ja) 2017-03-29 2017-03-29 基板処理方法及び記憶媒体。

Publications (2)

Publication Number Publication Date
JP2018170380A JP2018170380A (ja) 2018-11-01
JP6812880B2 true JP6812880B2 (ja) 2021-01-13

Family

ID=63677444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017065965A Active JP6812880B2 (ja) 2017-03-29 2017-03-29 基板処理方法及び記憶媒体。

Country Status (6)

Country Link
US (1) US11342192B2 (ja)
JP (1) JP6812880B2 (ja)
KR (1) KR102316179B1 (ja)
CN (1) CN110476225B (ja)
TW (1) TWI740014B (ja)
WO (1) WO2018180670A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892158B2 (en) * 2019-04-01 2021-01-12 Hitachi High-Tech Corporation Manufacturing method of a semiconductor device and a plasma processing apparatus
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP7257543B2 (ja) 2019-10-29 2023-04-13 東京エレクトロン株式会社 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
JP7414593B2 (ja) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7360979B2 (ja) * 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11538690B2 (en) 2021-02-09 2022-12-27 Tokyo Electron Limited Plasma etching techniques
KR20230165190A (ko) * 2021-04-08 2023-12-05 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 시스템
US20220344484A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning Gate Lengths In Multi-Gate Field Effect Transistors
JP2024143369A (ja) * 2023-03-30 2024-10-11 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192385A (ja) 1987-09-30 1989-04-11 Iwatani Internatl Corp 金属類物質又はその化合物を材質とする部材の微細加工方法
KR200193954Y1 (ko) 2000-04-11 2000-08-16 국제엘렉트릭코리아주식회사 자연 산화막 제거 기능을 갖춘 화학 기상 침적 설비
DE102004036803A1 (de) * 2004-07-29 2006-03-23 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Substrat
DE102005004878B4 (de) * 2005-02-03 2015-01-08 Robert Bosch Gmbh Mikromechanischer kapazitiver Drucksensor und entsprechendes Herstellungsverfahren
US7405140B2 (en) * 2005-08-18 2008-07-29 Tokyo Electron Limited Low temperature formation of patterned epitaxial Si containing films
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
DE102007033685A1 (de) 2007-07-19 2009-01-22 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat
JP2011029503A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置
JP4922373B2 (ja) * 2009-09-16 2012-04-25 株式会社東芝 半導体装置およびその製造方法
US8512586B2 (en) 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
US20140342569A1 (en) * 2013-05-16 2014-11-20 Applied Materials, Inc. Near surface etch selectivity enhancement
JPWO2014192870A1 (ja) 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
US9236265B2 (en) * 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN110476225B (zh) 2024-02-09
US20200105539A1 (en) 2020-04-02
WO2018180670A1 (ja) 2018-10-04
TWI740014B (zh) 2021-09-21
US11342192B2 (en) 2022-05-24
TW201901793A (zh) 2019-01-01
KR102316179B1 (ko) 2021-10-25
CN110476225A (zh) 2019-11-19
KR20190117739A (ko) 2019-10-16
JP2018170380A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6812880B2 (ja) 基板処理方法及び記憶媒体。
KR100964041B1 (ko) 기판 처리 방법 및 기판 처리 장치
US7344983B2 (en) Clustered surface preparation for silicide and metal contacts
CN109216186B (zh) 蚀刻方法和残渣去除方法
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
JP5809144B2 (ja) 基板処理方法および基板処理装置
CN110071040B (zh) 蚀刻方法
CN108352309B (zh) 基板处理方法和基板处理装置
KR102208871B1 (ko) 에칭 방법
JP2018207088A (ja) エッチング方法
KR20150141135A (ko) 개질 처리 방법 및 반도체 장치의 제조 방법
TWI756425B (zh) 蝕刻方法
JP6161972B2 (ja) エッチング方法及び記録媒体
US20190221440A1 (en) Etching Method and Etching Apparatus
TW202101574A (zh) 蝕刻方法及蝕刻裝置
JP7486398B2 (ja) エッチング方法およびエッチング装置
KR102628618B1 (ko) 기판 처리 방법 및 기판 처리 장치
WO2024122386A1 (ja) 基板処理方法及び基板処理装置
TW202113966A (zh) 蝕刻方法及蝕刻裝置
CN116325081A (zh) 蚀刻方法和蚀刻装置
TW202032656A (zh) 蝕刻方法、及蝕刻裝置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201130

R150 Certificate of patent or registration of utility model

Ref document number: 6812880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250