JP4922373B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4922373B2
JP4922373B2 JP2009214808A JP2009214808A JP4922373B2 JP 4922373 B2 JP4922373 B2 JP 4922373B2 JP 2009214808 A JP2009214808 A JP 2009214808A JP 2009214808 A JP2009214808 A JP 2009214808A JP 4922373 B2 JP4922373 B2 JP 4922373B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
films
film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009214808A
Other languages
English (en)
Other versions
JP2011066151A (ja
Inventor
昌由 岩山
健 梶山
吉昭 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009214808A priority Critical patent/JP4922373B2/ja
Priority to US12/700,536 priority patent/US8309950B2/en
Publication of JP2011066151A publication Critical patent/JP2011066151A/ja
Application granted granted Critical
Publication of JP4922373B2 publication Critical patent/JP4922373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、ＧＡＡ（Gate All Around）構造のトランジスタを有する半導体装置およびその製造方法に関する。
例えばスピン注入型のＭＲＡＭでは、メモリセルに対して書き込み経路と読み出し経路とが同一である。このため、書き込み動作では大電流、読み出し動作では低リーク電流が求められる。すなわち、ＭＲＡＭでは、セルトランジスタに高いオンオフ比が求められる。このような高いオンオフ比を有するセルトランジスタとして、ＧＡＡ（Gate All Around）トランジスタが提案されている（例えば、非特許文献１参照）。
ＧＡＡトランジスタは、チャネルとなる細いシリコン（Ｓｉ）ナノワイヤーを有している。このＳｉナノワイヤーを囲むように、ゲート電極が形成されている。ＧＡＡトランジスタは、微細なＳｉナノワイヤーをチャネルとして有するため、チャネルに対して不純物の注入をすることなく電流を流すことができる。このため、ＧＡＡトランジスタは、移動中の電子が不純物等に衝突して散乱することが低減されるため、バリスティック電導が期待されている。
しかしながら、ＧＡＡトランジスタは、微細な構造のため、寄生抵抗が高く、十分な電流が得られない。例えば、チャネルとなるＳｉナノワイヤーが微細であるため、Ｓｉナノワイヤーとコンタクトプラグとの接触面積が小さくなる。これに伴い、Ｓｉナノワイヤーとコンタクトプラグとの接触抵抗が大きくなり、駆動電流が低下するという問題が生じる。
Ming Li, et. al., Int. Electron Devices Meet. 2007, 899
本発明は、寄生抵抗の低下を図ることが可能な半導体装置およびその製造方法を提供する。
本発明の第１の視点による半導体装置は、半導体基板と、前記半導体基板上のソース／ドレイン領域に形成された第１半導体層と、前記第１半導体層上に形成された第１部分と、前記ソース／ドレイン領域の間に位置するチャネル領域に形成された第２部分とを有する第２半導体層と、前記第２半導体層の前記第１部分上に形成された第３半導体層と、前記第２半導体層の前記第２部分の周囲に絶縁膜を介して形成されたゲート電極と、前記第１半導体層、前記第２半導体層の第１部分および前記第３半導体層内に形成されたコンタクトプラグと、を具備し、前記第２半導体層内における前記コンタクトプラグの径は、前記第１半導体層及び前記第３半導体層内における前記コンタクトプラグの径より小さい。
本発明の第２の視点による半導体装置の製造方法は、半導体基板上に、第１半導体層を形成し、前記第１半導体層上に、第２半導体層を形成し、前記第２半導体層上に前記第１半導体層と同じ材料で構成される第３半導体層を形成し、前記第１、第２、および第３半導体層を加工して、前記第１、第２、および第３半導体層によりソース／ドレイン領域を形成するとともに、前記第１、第２、および第３半導体層により前記ソース／ドレイン領域の間に位置する線状のチャネル形成領域を形成し、前記チャネル形成領域の前記第１および第３半導体層を除去して、前記第２半導体層によりチャネル領域を形成し、前記チャネル領域の前記第２半導体層の周囲に、絶縁膜を介してゲート電極を形成し、前記ソース／ドレイン領域の前記第１、第２、および第３半導体層内に、前記第２半導体層に対応する径が前記第１および第３半導体層に対応する径より小さい溝を形成し、前記溝にコンタクトプラグを埋め込む。
本発明によれば、寄生抵抗の低下を図ることが可能な半導体装置およびその製造方法を提供できる。
本発明の実施形態に係るＧＡＡトランジスタの構造を示す斜視図。 図２（ａ）は、本発明の実施形態に係るＧＡＡトランジスタの構造を示すものであり、図１のII−II線に沿った断面図、図２（ｂ）は、本発明の実施形態に係るＧＡＡトランジスタの構造を示す平面図。 本発明の実施形態に係るＧＡＡトランジスタの製造工程を示す斜視図。 図３に続く、製造工程を示す斜視図。 図４に続く、製造工程を示す斜視図。 図５に続く、製造工程を示すものであり、図５のVI−VI線に沿った断面図。 図６に続く、製造工程を示す断面図。
本発明の実施の形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜構造＞
まず、本発明の実施形態に係るＧＡＡトランジスタの構造について説明する。図１は、ＧＡＡトランジスタの斜視図を示している。
図１に示すように、ＧＡＡトランジスタは、ソース／ドレイン領域Ｓ／Ｄおよびチャネル領域ＣＨを有している。
ソース／ドレイン領域Ｓ／Ｄは、半導体基板１０上に、ある間隔をおいて２つ形成されている。このソース／ドレイン領域Ｓ／Ｄには、例えば図示せぬシリコンゲルマニウム（ＳｉＧｅ）膜と図示せぬシリコン（Ｓｉ）膜との積層膜２０が形成されている。この積層膜２０の最下層および最上層はＳｉＧｅ膜（第１半導体層および第３半導体層）であり、これらＳｉＧｅ膜の間にＳｉ膜（第２半導体層）が形成されている。Ｓｉ膜は、不純物拡散層を有し、ソース／ドレインとして機能する。この積層膜２０上に、酸化膜（ＳｉＯ２膜）１８が形成されている。これら酸化膜１８および積層膜２０内で、ソース／ドレイン領域Ｓ／Ｄの中央部に、コンタクトプラグ３１が形成されている。
チャネル領域ＣＨは、半導体基板１０上で、２つのソース／ドレイン領域Ｓ／Ｄの間に形成されている。このチャネル領域ＣＨには、ワイヤー状のＳｉ（Ｓｉナノワイヤー）１２ｂが形成されている。このＳｉナノワイヤー１２ｂがチャネルとなることで、２つのソース／ドレイン領域Ｓ／Ｄが電気的に接続されている。すなわち、Ｓｉナノワイヤー１２ｂは、ソース／ドレイン領域Ｓ／ＤにおけるＳｉ膜から連続して形成された膜である。このＳｉナノワイヤー１２ｂの周囲に、図示せぬゲート絶縁膜を介してゲート電極２２が形成されている。
なお、２つのソース／ドレイン領域Ｓ／Ｄに対して１本のＳｉナノワイヤー１２ｂが形成された例を示したが、図１に破線で囲って示すように、半導体基板１０に平行な平面内（同一のＳｉ膜内）に複数形成されてもよい。また、ＳｉＧｅ膜とＳｉ膜との積層膜２０を複数積層することで、Ｓｉナノワイヤー１２ｂだけでなく、半導体基板１０に垂直方向に複数のＳｉナノワイヤー１４ｂ，１６ｂが形成されてもよい。
図２（ａ）は、図１のII−II線に沿った断面図を示している。図２（ｂ）は、図１におけるＧＡＡトランジスタの平面図を示している。なお、図２（ａ）および（ｂ）は、図１に示す積層膜２０を３段積層した構造の例を示している。
図２（ａ）に示すように、本実施形態に係るＧＡＡトランジスタは、２つのソース／ドレイン領域Ｓ／Ｄと、これらソース／ドレイン領域Ｓ／Ｄを接続するチャネル領域ＣＨとで構成されている。
ソース／ドレイン領域Ｓ／Ｄのそれぞれには、ＳｉＧｅ膜１１，１３，１５，１７、Ｓｉ膜１２ａ，１４ａ，１６ａ、酸化膜１８およびコンタクトプラグ３１が形成されている。ＳｉＧｅ膜１１は、半導体基板１０上に形成されている。このＳｉＧｅ膜１１上に、Ｓｉ膜１２ａが形成されている。同様に、Ｓｉ膜１２ａ上に、ＳｉＧｅ膜１３，１５，１７とＳｉ膜１４ａ，１６ａとが交互に順に形成されている。さらに、ＳｉＧｅ膜１７上に、酸化膜１８が形成されている。これらＳｉＧｅ膜１１，１３，１５，１７、Ｓｉ膜１２ａ，１４ａ，１６ａおよび酸化膜１８内に、溝３０が形成されている。この溝３０内に、コンタクトプラグ３１が形成されている。このコンタクトプラグ３１については後述する。
チャネル領域ＣＨには、Ｓｉ膜１２ｂ，１４ｂ，１６ｂ、ゲート絶縁膜２１およびゲート電極２２が形成されている。Ｓｉ膜１２ｂ，１４ｂ，１６ｂは、Ｓｉ膜１２ａ，１４ａ，１６ａと同一レベルに形成されている。また、図２（ｂ）に示すように、Ｓｉ膜１２ｂ，１４ｂ，１６ｂは、ワイヤー状に形成されている（以下、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂと称す）。Ｓｉナノワイヤー１２ｂは、後述するように、Ｓｉ膜１２ａと同一の膜であり、２つのソース／ドレイン領域Ｓ／ＤにおけるＳｉ膜１２ａを接続している。すなわち、Ｓｉ膜１２ａとＳｉナノワイヤー１２ｂとで、Ｓｉ膜１２を構成している。同様に、Ｓｉ膜１４ｂ，１６ｂはそれぞれ、Ｓｉ膜１４ａ，１６ａと同一の膜であり、２つのソース／ドレイン領域Ｓ／ＤにおけるＳｉ膜１４ａ，１６ａをそれぞれ接続している。Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの周囲全面に、ゲート絶縁膜２１が形成されている。このゲート絶縁膜２１の周囲全面に、ゲート電極２２が形成されている。すなわち、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの周囲全面は、ゲート絶縁膜２１を介してゲート電極２２で覆われている。
上述したように、コンタクトプラグ３１は、ソース／ドレイン領域Ｓ／ＤにおけるＳｉＧｅ膜１１，１３，１５，１７、Ｓｉ膜１２ａ，１４ａ，１６ａおよび酸化膜１８内に形成された溝３０内に埋め込まれている。このコンタクトプラグ３１は、例えば円柱状に形成されている。コンタクトプラグ３１のＳｉ膜１２ａ，１４ａ，１６ａに対応する径は、ＳｉＧｅ膜１１，１３，１５，１７に対応する径よりも小さい。すなわち、溝３０内におけるＳｉＧｅ膜１１，１３，１５，１７の側面は、Ｓｉ膜１２ａ，１４ａ，１６ａの側面より後退している。このため、コンタクトプラグ３１は、溝３０内におけるＳｉ膜１２ａ，１４ａ，１６ａの側面、上面および下面と接触している。
＜製造方法＞
次に、本発明の実施形態に係るＧＡＡトランジスタの製造方法について説明する。図３乃至図５はＧＡＡトランジスタの製造工程の斜視図を示している。
まず、図３に示すように、半導体基板１０上に、ＳｉＧｅ膜１１，１３，１５，１７とＳｉ膜１２，１４，１６とが順に交互に形成される。このとき、最下層はＳｉＧｅ膜１１、最上層はＳｉＧｅ膜１７になるように形成される。これらＳｉＧｅ膜１１，１３，１５，１７およびＳｉ膜１２，１４，１６は、例えばエピタキシャル成長により形成される。また、Ｓｉ膜１２，１４，１６は、例えば１０数ｎｍである。次に、ＳｉＧｅ膜１７上に、酸化膜１８が形成される。この酸化膜１８上に、リソグラフィにより、後に形成されるＳｉナノワイヤーに対応するレジストパターン１９が形成される。
次に、図４に示すように、酸化膜１８にパターンが転写され、レジストパターン１９が剥離される。この酸化膜１８をハードマスクとして、例えばＲＩＥ（Reactive Ion Etching）により、ＳｉＧｅ膜１７，１５，１３，１１およびＳｉ膜１６，１４，１２が一括して加工される。このとき、半導体基板１０の表面で加工はストップする。これにより、チャネル領域ＣＨにおけるＳｉＧｅ膜１１，１３，１５，１７およびＳｉ膜１２，１４，１６はそれぞれ、ワイヤー状に形成される。
次に、図５に示すように、ＳｉＧｅ膜に対して選択比の大きな薬液を用いて、チャネル領域ＣＨにおけるＳｉＧｅ膜１７，１５，１３，１１が除去される。この薬液としては、ドライエッチングで行う場合、例えば三フッ化塩素（ＣｌＦ３）を含んだガスが用いられ、ウェットエッチングで行う場合、例えばフッ硝酸が用いられる。これにより、チャネル領域ＣＨにおけるＳｉ膜１２，１４，１６の周囲全面が露出され、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂが形成される。
その後、図示はしないが、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの表面を、例えば約８００度のＨ２雰囲気でアニールする。これにより、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂが円柱状になる。
図６は、図５に続く、ＧＡＡトランジスタの製造工程を示すものであり、図５におけるVI−VI線に沿った断面図である。図７は、図６に続く、ＧＡＡトランジスタの製造工程を示す断面図である。
図６に示すように、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの形成後、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの周囲全面に、ゲート絶縁膜２１が形成される。このゲート絶縁膜２１は、例えば酸化膜である。ゲート絶縁膜２１上に、例えばＣＶＤ（Chemical Vapor Deposition）法により、ゲート電極２２が形成される。これにより、Ｓｉナノワイヤー１２ｂ，１４ｂ，１６ｂの周囲全面に、ゲート絶縁膜２１を介してゲート電極２２が形成される。
次に、図７に示すように、ソース／ドレイン領域Ｓ／Ｄにおける酸化膜１８、ＳｉＧｅ膜１１，１３，１５，１７およびＳｉ膜１２ａ，１４ａ，１６ａ内に、例えばＲＩＥにより、溝３０が形成される。このＲＩＥは、Ｓｉ膜１２ａ，１４ａ，１６ａよりＳｉＧｅ膜１１，１３，１５，１７が選択的にエッチングされやすいガス条件で行われる。ここで、ガス種として、例えばＣｌＦ３、ＣＦ４、ＣＨＦ３、Ｂｒ２、Ｃｌ２、ＣＨ２Ｆ２、Ｃ４Ｆ８、またはＣＨ２Ｆ２などが用いられる。これにより、溝３０内におけるＳｉＧｅ膜１１，１３，１５，１７の側面は、Ｓｉ膜１２ａ，１４ａ，１６ａの側面よりも後退する。言い換えれば、ＳｉＧｅ膜１１，１３，１５，１７に対応する溝３０の径は、Ｓｉ膜１２ａ，１４ａ，１６ａに対応する溝３０の径より大きくなるように形成される。すなわち、溝３０は、ＳｉＧｅ膜１１，１３，１５，１７部分で凹部を有し、Ｓｉ膜１２ａ，１４ａ，１６ａ部分で凸部を有する。なお、溝３０の最下面は、半導体基板１０の表面まで達することが望ましいが、少なくともＳｉ膜１２ａの下面よりも下に形成されていればよい。
次に、図２（ａ）に示すように、溝３０内にコンタクトプラグ３１が埋め込まれる。このコンタクトプラグ３１は、以下のように形成される。まず、全面に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、チタン膜が形成される。次に、チタン膜が熱処理される。これにより、溝３０内の表面のみに、チタン膜によるサリサイド膜が形成される。次に、溝３０内のサリサイド膜上に、例えばタングステン膜が形成される。このように形成することで、溝３０内の側面の凹凸部全面に、チタン膜およびタングステン膜からなるコンタクトプラグ３１が埋め込まれ、ＧＡＡトランジスタが完成する。
＜効果＞
本実施形態によれば、ソース／ドレイン領域Ｓ／Ｄに形成される溝３０およびコンタクトプラグ３１のＳｉ膜１２ａ，１４ａ，１６ａに対応する径は、ＳｉＧｅ膜１１，１３，１５，１７に対応する径より小さい。すなわち、溝３０内におけるＳｉＧｅ膜１１，１３，１５，１７の側面は、Ｓｉ膜１２ａ，１４ａ，１６ａの側面に対して後退している。このため、溝３０内に埋め込まれるコンタクトプラグ３１は、Ｓｉ膜１２ａ，１４ａ，１６ａの側面だけでなく、上面および下面にも直接接する。すなわち、コンタクトプラグ３１と、ソース／ドレインとして機能するＳｉ膜１２ａ，１４ａ，１６ａとの接触面積が大きくなる。したがって、コンタクトプラグ３１とＳｉ膜１２ａ，１４ａ，１６ａとの接触抵抗（寄生抵抗）を低下させることができ、駆動電流を大きくすることが可能である。
一方、上述したように、微細なＳｉナノワイヤー１２ｂ，１４ｂ，１６ｂを形成するために、プロセスが容易なＳｉＧｅ／Ｓｉの積層膜が用いられる。これらＳｉＧｅとＳｉとは、格子定数が異なる。このため、ＳｉＧｅ膜とＳｉ膜との界面に歪み応力が生じる。この歪み応力により、Ｓｉナノワイヤー内の電子の移動度が低減し、駆動電流が低下するという問題がある。この歪み応力は、ＳｉＧｅ膜とＳｉ膜との接触面積の大きさによって決まる。本実施形態では、溝３０内におけるＳｉＧｅ膜１１，１３，１５，１７の側面をＳｉ膜１２ａ，１４ａ，１６ａの側面に対して後退させることにより、ＳｉＧｅとＳｉとの接触面積の大きさを制御することができる。したがって、ＳｉＧｅとＳｉとの界面の歪み応力をデバイスによって適当な大きさに制御、調節することが可能である。
なお、上記実施形態は、本発明をＧＡＡトランジスタに適用した場合について説明した。しかし、これに限らず、Ｓｉ／ＳｉＧｅ膜を積層した半導体層にコンタクトを形成する場合に適用可能なことは勿論である。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１０…半導体基板、１１，１３，１５，１７…ＳｉＧｅ膜、１２，１４，１６…Ｓｉ膜、２１…ゲート絶縁膜、２２…ゲート電極、３０…溝、３１…コンタクトプラグ。

Claims (4)

  1. 半導体基板と、
    前記半導体基板上のソース／ドレイン領域に形成された第１半導体層と、
    前記第１半導体層上に形成された第１部分と、前記ソース／ドレイン領域の間に位置するチャネル領域に形成された第２部分とを有する第２半導体層と、
    前記第２半導体層の前記第１部分上に形成された第３半導体層と、
    前記第２半導体層の前記第２部分の周囲に絶縁膜を介して形成されたゲート電極と、
    前記第１半導体層、前記第２半導体層の第１部分および前記第３半導体層からなる前記ソース／ドレイン領域内に形成されたコンタクトプラグと、
    を具備し、
    前記第２半導体層内における前記コンタクトプラグの径は、前記第１半導体層及び前記第３半導体層内における前記コンタクトプラグの径より小さいことを特徴とする半導体装置。
  2. 前記コンタクトプラグは、前記第２半導体層の前記第１部分における上面および下面に直接接していることを特徴とする請求項１または請求項２に記載の半導体装置。
  3. 前記コンタクトプラグの最下面は、前記第２半導体層の下面より下に形成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  4. 半導体基板上に、第１半導体層を形成し、
    前記第１半導体層上に、第２半導体層を形成し、
    前記第２半導体層上に第３半導体層を形成し、
    前記第１、第２、および第３半導体層を加工して、前記第１、第２、および第３半導体層によりソース／ドレイン領域を形成するとともに、前記第１、第２、および第３半導体層により前記ソース／ドレイン領域の間に位置するチャネル形成領域を形成し、
    前記チャネル形成領域の前記第１および第３半導体層を除去して、前記第２半導体層によりチャネル領域を形成し、
    前記チャネル領域の前記第２半導体層の周囲に、絶縁膜を介してゲート電極を形成し、
    前記ソース／ドレイン領域の前記第１、第２、および第３半導体層内に、前記第２半導体層に対応する径が前記第１および第３半導体層に対応する径より小さい溝を形成し、
    前記溝にコンタクトプラグを埋め込む、
    ことを特徴とする半導体装置の製造方法。
JP2009214808A 2009-09-16 2009-09-16 半導体装置およびその製造方法 Expired - Fee Related JP4922373B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009214808A JP4922373B2 (ja) 2009-09-16 2009-09-16 半導体装置およびその製造方法
US12/700,536 US8309950B2 (en) 2009-09-16 2010-02-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009214808A JP4922373B2 (ja) 2009-09-16 2009-09-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011066151A JP2011066151A (ja) 2011-03-31
JP4922373B2 true JP4922373B2 (ja) 2012-04-25

Family

ID=43729596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214808A Expired - Fee Related JP4922373B2 (ja) 2009-09-16 2009-09-16 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8309950B2 (ja)
JP (1) JP4922373B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813173B1 (ko) * 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
CN102214596B (zh) * 2011-05-26 2012-08-29 北京大学 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN103117266B (zh) * 2011-11-17 2015-08-05 中芯国际集成电路制造(上海)有限公司 导电插塞及形成方法
KR101857582B1 (ko) 2011-12-20 2018-05-14 인텔 코포레이션 반도체 구조물 및 제조 방법
US9087863B2 (en) * 2011-12-23 2015-07-21 Intel Corporation Nanowire structures having non-discrete source and drain regions
CN112563315A (zh) 2011-12-23 2021-03-26 索尼公司 半导体器件和集成电路结构
CN104054181B (zh) 2011-12-30 2017-10-20 英特尔公司 全包围栅晶体管的可变栅极宽度
JP5726770B2 (ja) 2012-01-12 2015-06-03 株式会社東芝 半導体装置及びその製造方法
CN102683203B (zh) * 2012-05-04 2014-12-10 上海华力微电子有限公司 一种制作内建应力硅纳米线的方法
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US9006829B2 (en) * 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
KR102002380B1 (ko) * 2012-10-10 2019-07-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
CN104517847B (zh) 2013-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 无结晶体管及其形成方法
CN103985757B (zh) * 2014-04-08 2017-05-10 上海华力微电子有限公司 围栅型纳米线晶体管
US9917169B2 (en) * 2014-07-02 2018-03-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
KR102373620B1 (ko) 2015-09-30 2022-03-11 삼성전자주식회사 반도체 장치
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
KR102461174B1 (ko) * 2016-02-26 2022-11-01 삼성전자주식회사 반도체 소자
US9831324B1 (en) * 2016-08-12 2017-11-28 International Business Machines Corporation Self-aligned inner-spacer replacement process using implantation
US9653289B1 (en) 2016-09-19 2017-05-16 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
US9704995B1 (en) * 2016-09-20 2017-07-11 Advanced Micro Devices, Inc. Gate all around device architecture with local oxide
US10199485B2 (en) * 2017-01-18 2019-02-05 United Microelectronics Corp. Semiconductor device including quantum wires
JP6812880B2 (ja) 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
FR3064815B1 (fr) 2017-03-31 2019-11-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un transistor a effet de champ a grille enrobante
US10297508B2 (en) 2017-08-31 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102283024B1 (ko) 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210035804A (ko) 2018-07-26 2021-04-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치
CN112585454A (zh) 2018-08-21 2021-03-30 技术研究及发展基金有限公司 具有固有的自修复性质的多功能场效应晶体管
JP7030666B2 (ja) * 2018-09-20 2022-03-07 株式会社東芝 半導体装置
JP6950096B2 (ja) * 2019-09-13 2021-10-13 株式会社日立ハイテク 半導体装置の製造方法及びプラズマ処理装置
CN116114071A (zh) * 2021-03-15 2023-05-12 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
US11784225B2 (en) * 2021-08-30 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers
WO2023170782A1 (ja) * 2022-03-08 2023-09-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
FR2886761B1 (fr) * 2005-06-06 2008-05-02 Commissariat Energie Atomique Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
KR100618900B1 (ko) * 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
JP2007266390A (ja) 2006-03-29 2007-10-11 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011066151A (ja) 2011-03-31
US20110062417A1 (en) 2011-03-17
US8309950B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
JP4922373B2 (ja) 半導体装置およびその製造方法
JP4991814B2 (ja) 半導体装置およびその製造方法
TWI770192B (zh) 半導體裝置
TWI710137B (zh) 堆疊奈米線電晶體及其製造方法
TWI591827B (zh) 半導體元件及其形成方法
US9466668B2 (en) Inducing localized strain in vertical nanowire transistors
KR100618900B1 (ko) 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
KR101653467B1 (ko) 반도체 장치 및 그의 형성
TWI810489B (zh) 半導體裝置
TWI785126B (zh) 半導體裝置結構及其形成方法
JP2008235866A (ja) 半導体素子及びその製造方法
TW202236599A (zh) 半導體裝置結構
WO2018059110A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
TW202011608A (zh) 用於接觸件之不同上部與下部間隔件
TW201913879A (zh) 半導體裝置結構
TWI614890B (zh) 在垂直奈米導線電晶體中誘發局部應變
JP2007103455A (ja) フィン構造の半導体装置及びその製造方法
CN105355652B (zh) 金属栅极结构及其制造方法
US20200258999A1 (en) Formation method of isolation feature of semiconductor device structure
CN106531797A (zh) 半导体器件及其形成方法
TW202220210A (zh) 半導體裝置
TWI538064B (zh) 用於場效電晶體裝置之自動對準接點
JP2004111629A (ja) 半導体装置の製造方法
US10347629B2 (en) FinFET device
CN111509048A (zh) N型鳍式晶体管及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees