CN102214596B - 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 - Google Patents
一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 Download PDFInfo
- Publication number
- CN102214596B CN102214596B CN201110139453.9A CN201110139453A CN102214596B CN 102214596 B CN102214596 B CN 102214596B CN 201110139453 A CN201110139453 A CN 201110139453A CN 102214596 B CN102214596 B CN 102214596B
- Authority
- CN
- China
- Prior art keywords
- preparation
- etching
- source
- side wall
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 239000002070 nanowire Substances 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 24
- 239000010703 silicon Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000002360 preparation method Methods 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000002821 scintillation proximity assay Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000001259 photo etching Methods 0.000 abstract description 5
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Abstract
本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。方法包括：隔离并淀积与Si有高刻蚀选择比的材料A；光刻定义Fin条硬掩膜；刻蚀材料A，形成Fin条的硬掩膜；源漏注入；光刻定义沟道区和大源漏区；形成Si Fin条和大源漏；去除材料A硬掩膜；形成纳米线；腐蚀SiO2，形成悬空纳米线；形成栅氧化层；淀积多晶硅；多晶硅注入；杂质激活退火；刻蚀多晶硅；淀积SiN；光刻定义栅线条；刻蚀SiN和多晶硅形成栅线条；将源漏与栅分离，之间区域为空气填充；淀积SiO2，形成空气侧墙；退火致密SiO2层；后续流程完成器件制备。本方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
Description
技术领域
本发明属于CMOS超大规模集成电路(ULSI)制造技术领域，具体涉及一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。
背景技术
随着CMOS器件特征尺寸逐步缩小，进入到深亚微米、纳米领域，而寄生电容不能相应缩小，特别是栅和源漏之间的边缘(fringing)寄生电容(图1)，在总电容中的比例越来越大，从而严重影响器件的瞬态相应。
另外一方面，随着器件尺寸的持续缩小，到深亚微米量级时，短沟道效应越来越明显，导致阈值电压漂移、亚阈值斜率增加、亚阈区泄漏电流增加、漏致势垒降低效应等等，为了抑制恶化的短沟道效应，可以从新结构方面来对传统平面管进行改革。由于具有围栅结构和纳米级的沟道直径，围栅硅纳米线器件具有非常优秀的短沟道效应控制能力，是在极短沟道条件下有希望替代传统平面器件的新器件结构。但是由于围栅硅纳米线晶体管的沟道直径仅为纳米级，本征电容很小，而栅到源漏的边缘电容较大(图2)，使得寄生电容对器件瞬态响应的影响较之平面管而言更加严重。
采用较低介电常数的材料作为侧墙，能够减小栅和源漏之间的电容耦合效应，从而减小边缘寄生电容。空气具有极低的介电常数，可以预见，采用空气作为侧墙的围栅硅纳米线器件将具有较小的寄生电容。图3为采用传统SiO2侧墙和空气侧墙的围栅硅纳米线器件的示意图。图4和图5分别为器件沿着AA’和BB’的截面图。
图6(a)和6(b)分别为在沟道长度为20nm，纳米线直径10nm，侧墙厚度为10nm的围栅硅纳米线器件中，采用传统的SiO2侧墙和空气侧墙的示意图。图6(c)为其栅电容的对比图，可见，采用空气侧墙能够极大的减小寄生电容。
目前为止，关于围栅硅纳米线器件的实验研究主要集中在工艺集成、特性表征和以寄生电阻减小为主要目标的特性优化上，对于寄生电容的优化未有报道。使用空气作为侧墙能够减小寄生电容这样一种理念无论是在平面管还是多栅结构中应用都能够有效的减小寄生电容，但是由于纳米线独特的三维结构，如何形成空气侧墙需要特殊的工艺流程设计，这方面的研究目前未见报道。
发明内容
本发明的目的是提出一种以空气为侧墙的硅纳米线晶体管的制备方法，该晶体管在SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底上制备。
本发明提供的技术方案如下：
一种以空气为侧墙的硅纳米线晶体管的制备方法，其特征在于，在SOI衬底上制备，包括依次进行如下步骤：
1)隔离工艺；
2)淀积与Si有较高刻蚀选择比的材料A(如SiN、SiO2等)；
3)光刻定义Fin条硬掩膜；
4)刻蚀材料A，将光刻胶上的图形转移到材料A上，形成Fin条的硬掩膜；
5)注入源漏；
6)光刻定义沟道区和大源漏区；
7)以光刻胶和材料A的Fin条硬掩膜为阻挡，刻蚀Si，形成Si Fin条和大源漏；
8)去除材料A硬掩膜；
9)氧化，形成纳米线；
10)各向同性湿法腐蚀SiO2，形成悬空纳米线；
11)形成栅氧化层；
12)淀积多晶硅；
13)注入多晶硅；
14)杂质激活退火；
15)刻蚀多晶硅，在源漏上剩下厚度为30～50纳米的多晶硅；
16)淀积SiN；
17)光刻定义栅线条；
18)刻蚀SiN和多晶硅，将光刻胶上的图形转移到多晶硅上，形成栅线条；
19)采用各向同性干法刻蚀或者各向同性湿法腐蚀多晶硅，将源漏与栅分离，之间区域为空气填充；
20)淀积SiO2，形成空气侧墙；
21)退火致密SiO2层；
22)采用常规CMOS后端工艺完成后续流程，完成器件制备。
所述步骤1)采用硅岛隔离。
所述步骤4)、7)、15)、18)采用各向异性干法刻蚀技术。
所述步骤5)采用的是0度角注入。
所述步骤8)采用的是170℃浓磷酸去除SiN。
所述步骤9)采用的是干氧氧化，或者氢氧合成氧化。
所述步骤10)采用的是氢氟酸去掉氧化硅。
所述步骤11)采用的是干氧氧化形成SiO2介质层，或者采用其他高介电常数的介质层。
所述步骤2)、12)、16)、20)采用的是化学气相淀积方法。
所述步骤19)采用各向同性干法刻蚀，或者采用各向同性湿法腐蚀。
本发明的有益效果：本发明提供的以空气为侧墙的硅纳米线晶体管的制备方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
附图说明
图1栅与源漏的边缘(fringing)电容示意图
图2围栅硅纳米线器件边缘电容示意图
图3SiO2和空气侧墙的围栅硅纳米线器件
图4SiO2和空气侧墙的围栅硅纳米线器件沿着AA’的截面图
图5SiO2和空气侧墙的围栅硅纳米线器件沿着BB’的截面图
图6(a)SiO2和(b)空气侧墙的纳米线器件示意图及其(c)栅电容
图7至图16为实施实例的工艺流程图，图中各层材料的说明如下：
1-Si 2-埋氧化层
3-SiN 4-SiO2
5-多晶硅6-空气
具体实施方式
下面结合附图和具体实施例对本发明作进一步阐述。
实施例1：从SOI衬底(埋氧化层上的Si厚度为
)出发，依次进行如下步骤：
1.采用硅岛隔离方法
2.低压化学气相淀积(LPCVD)
3.光刻定义Fin硬掩膜
4.采用反应离子刻蚀技术(RIE)刻蚀并去胶清洗，如图7所示
5.As注入，0度角，能量50keV，剂量4×1015cm-2，如图8所示
6.光刻定义沟道区和大源漏区
7.以光刻胶和SiN Fin条硬掩膜为阻挡，感应耦合等离子(ICP)刻蚀
形成SiFin条和大源漏，并去胶清洗，如图9所示
8.170℃浓磷酸选择腐蚀SiN，将SiN硬掩膜去除干净
9.干氧氧化，形成硅纳米线
10.采用缓冲氢氟酸(BHF)将干氧氧化的SiO2腐蚀掉，形成悬空纳米线，如图10所示
11.栅氧氧化，形成5纳米栅氧化层
12.低压化学气相淀积(LPCVD)多晶硅
如图11所示
13.As注入，能量80KeV，剂量8×1015cm-2
14.氮气中1050℃快速热退火(RTP)10秒钟，激活杂质
15.感应耦合等离子(ICP)刻蚀多晶硅
如图12所示
16.低压化学气相淀积(LPCVD)
17.光刻定义栅线条
18.采用反应离子刻蚀技术(RIE)刻蚀
感应耦合等离子(ICP)刻蚀多晶硅，直到源漏上方的多晶硅被刻蚀干净，如图14所示
19.采用HNA溶液各向同性腐蚀多晶硅，将源漏与栅分离，之间区域为空气填充
20.低压化学气相淀积(LPCVD)形成空气侧墙
21.氮气中1050℃快速热退火(RTP)5秒钟，致密氧化层
22.光刻金属接触孔
23.采用反应离子刻蚀技术(RIE)刻蚀采用缓冲氢氟酸(BHF)将孔内剩余的氧化硅腐蚀干净，去胶清洗
24.溅射Ti/Al，
25.光刻金属引线
26.RIE刻蚀Al/Ti
去胶清洗
27.N2+H2中430℃下退火30分钟，合金化，器件制备完成
实施例2：如实施实例1，不同之处在于下列步骤：
1.采用LOCOS隔离方法
2.低压化学气相淀积(LPCVD)
4.采用反应离子刻蚀技术(RIE)刻蚀并去胶清洗
7.以光刻胶和SiO2 Fin条硬掩膜为阻挡，感应耦合等离子(ICP)刻蚀形成Si Fin条和大源漏，并去胶清洗
8.采用缓冲氢氟酸(BHF)腐蚀SiO2，将SiO2硬掩膜去除干净
9.氢氧合成氧化，形成硅纳米线
10.采用缓冲氢氟酸(BHF)将氢氧合成氧化的SiO2腐蚀掉，形成悬空纳米线。
Claims (9)
1.一种以空气为侧墙的硅纳米线晶体管的制备方法，其特征在于，在SOI衬底上制备，包括依次进行如下步骤：
1)隔离工艺；
2)淀积与Si有较高刻蚀选择比的材料A；
3)光刻定义Fin条硬掩膜；
4)刻蚀材料A，将光刻胶上的图形转移到材料A上，形成Fin条的硬掩膜；
5)注入源漏；
6)光刻定义沟道区和大源漏区；
7)以光刻胶和材料A的Fin条硬掩膜为阻挡，刻蚀Si，形成Si Fin条和大源漏；
8)去除材料A硬掩膜；
9)氧化，形成纳米线；
10)各向同性湿法腐蚀SiO2，形成悬空纳米线；
11)形成栅氧化层；
12)淀积多晶硅；
13)注入多晶硅；
14)杂质激活退火；
15)刻蚀多晶硅，在源漏上剩下厚度为30～50纳米的多晶硅；
16)淀积SiN；
17)光刻定义栅线条；
18)刻蚀SiN和多晶硅，将光刻胶上的图形转移到多晶硅上，形成栅线条；
19)采用各向同性干法刻蚀或者各向同性湿法腐蚀多晶硅，将源漏与栅分离，之间区域为空气填充；
20)淀积SiO2，形成空气侧墙；
21)退火致密SiO2层；
22)采用常规CMOS后端工艺完成后续流程，完成器件制备。
2.如权利要求1所述的制备方法，其特征在于，所述步骤1)采用硅岛隔离。
3.如权利要求1所述的制备方法，其特征在于，所述步骤4)、7)、15)、18)采用各向异性干法刻蚀技术。
4.如权利要求1所述的制备方法，其特征在于，所述步骤5)采用的是0度角注入。
5.如权利要求1所述的制备方法，其特征在于，所述步骤8)采用的是170℃浓磷酸去除SiN。
6.如权利要求1所述的制备方法，其特征在于，所述步骤9)采用的是干氧氧化，或者氢氧合成氧化。
7.如权利要求1所述的制备方法，其特征在于，所述步骤10)采用的是氢氟酸去掉氧化硅。
8.如权利要求1所述的制备方法，其特征在于，所述步骤11)采用的是干氧氧化形成SiO2介质层，或者采用其他高介电常数的介质层。
9.如权利要求1所述的制备方法，其特征在于，所述步骤2)、12)、16)、20)采用的是化学气相淀积方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110139453.9A CN102214596B (zh) | 2011-05-26 | 2011-05-26 | 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 |
| PCT/CN2011/077213 WO2012159329A1 (zh) | 2011-05-26 | 2011-07-15 | 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 |
| DE201111103810 DE112011103810B4 (de) | 2011-05-26 | 2011-07-15 | Herstellungsverfahren für Surround-Gate-Silizium-Nanodraht-Transistor mit Luft als Spacer |
| US13/266,791 US8513067B2 (en) | 2011-05-26 | 2011-07-15 | Fabrication method for surrounding gate silicon nanowire transistor with air as spacers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110139453.9A CN102214596B (zh) | 2011-05-26 | 2011-05-26 | 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214596A CN102214596A (zh) | 2011-10-12 |
| CN102214596B true CN102214596B (zh) | 2012-08-29 |
Family
ID=44745851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110139453.9A Active CN102214596B (zh) | 2011-05-26 | 2011-05-26 | 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8513067B2 (zh) |
| CN (1) | CN102214596B (zh) |
| DE (1) | DE112011103810B4 (zh) |
| WO (1) | WO2012159329A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165447B (zh) * | 2011-12-08 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制作方法 |
| CN102623382B (zh) * | 2012-03-31 | 2014-03-12 | 上海华力微电子有限公司 | 基于soi的三维阵列式硅纳米线场效应晶体管制备方法 |
| CN103378003A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术的cmos器件制作方法 |
| US9159831B2 (en) * | 2012-10-29 | 2015-10-13 | United Microelectronics Corp. | Multigate field effect transistor and process thereof |
| US9035365B2 (en) | 2013-05-02 | 2015-05-19 | International Business Machines Corporation | Raised source/drain and gate portion with dielectric spacer or air gap spacer |
| US9224866B2 (en) | 2013-08-27 | 2015-12-29 | Globalfoundries Inc. | Suspended body field effect transistor |
| US9070770B2 (en) | 2013-08-27 | 2015-06-30 | International Business Machines Corporation | Low interfacial defect field effect transistor |
| WO2015050546A1 (en) * | 2013-10-03 | 2015-04-09 | Intel Corporation | Internal spacers for nanowire transistors and method of fabrication thereof |
| US9293523B2 (en) * | 2014-06-24 | 2016-03-22 | Applied Materials, Inc. | Method of forming III-V channel |
| US20160141360A1 (en) | 2014-11-19 | 2016-05-19 | International Business Machines Corporation | Iii-v semiconductor devices with selective oxidation |
| KR102367408B1 (ko) | 2016-01-04 | 2022-02-25 | 삼성전자주식회사 | 복수의 시트들로 구성된 채널 영역을 포함하는 sram 소자 |
| CN109564934B (zh) * | 2016-04-25 | 2023-02-21 | 应用材料公司 | 水平环绕式栅极元件纳米线气隙间隔的形成 |
| US10147787B1 (en) * | 2017-05-31 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
| US9954058B1 (en) | 2017-06-12 | 2018-04-24 | International Business Machines Corporation | Self-aligned air gap spacer for nanosheet CMOS devices |
| US10211092B1 (en) | 2018-01-28 | 2019-02-19 | International Business Machines Corporation | Transistor with robust air spacer |
| US10679906B2 (en) | 2018-07-17 | 2020-06-09 | International Business Machines Corporation | Method of forming nanosheet transistor structures with reduced parasitic capacitance and improved junction sharpness |
| US10573755B1 (en) | 2018-09-12 | 2020-02-25 | International Business Machines Corporation | Nanosheet FET with box isolation on substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577734A (zh) * | 2003-07-28 | 2005-02-09 | 英特尔公司 | 制造超窄沟道半导体器件的方法 |
| US6855606B2 (en) * | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858481B2 (en) * | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| KR101155176B1 (ko) | 2005-07-12 | 2012-06-11 | 삼성전자주식회사 | 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법 |
| KR100757328B1 (ko) * | 2006-10-04 | 2007-09-11 | 삼성전자주식회사 | 단전자 트랜지스터 및 그 제조 방법 |
| US20080128760A1 (en) * | 2006-12-04 | 2008-06-05 | Electronics And Telecommunications Research Institute | Schottky barrier nanowire field effect transistor and method for fabricating the same |
| US7994040B2 (en) * | 2007-04-13 | 2011-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication thereof |
| JP4966153B2 (ja) * | 2007-10-05 | 2012-07-04 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
| EP2257974A1 (en) * | 2008-02-26 | 2010-12-08 | Nxp B.V. | Method for manufacturing semiconductor device and semiconductor device |
| JP4922373B2 (ja) * | 2009-09-16 | 2012-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8173993B2 (en) * | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
-
2011
- 2011-05-26 CN CN201110139453.9A patent/CN102214596B/zh active Active
- 2011-07-15 DE DE201111103810 patent/DE112011103810B4/de not_active Expired - Fee Related
- 2011-07-15 US US13/266,791 patent/US8513067B2/en active Active
- 2011-07-15 WO PCT/CN2011/077213 patent/WO2012159329A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855606B2 (en) * | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
| CN1577734A (zh) * | 2003-07-28 | 2005-02-09 | 英特尔公司 | 制造超窄沟道半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112011103810B4 (de) | 2015-05-13 |
| US8513067B2 (en) | 2013-08-20 |
| CN102214596A (zh) | 2011-10-12 |
| WO2012159329A1 (zh) | 2012-11-29 |
| US20130017654A1 (en) | 2013-01-17 |
| DE112011103810T5 (de) | 2013-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214596B (zh) | 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN102214595B (zh) | 一种空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN104037226B (zh) | 具有非对称源极/漏极结构的FinFET及其制造方法 | |
| CN104009070B (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| CN102110648B (zh) | 一种制备体硅围栅金属半导体场效应晶体管的方法 | |
| CN102130014B (zh) | 一种FinFET晶体管的制作方法 | |
| CN102142376B (zh) | 硅纳米线围栅器件的制备方法 | |
| CN100536113C (zh) | 一种体硅纳米线晶体管器件的制备方法 | |
| CN103258741B (zh) | 纳米线场效应晶体管及其形成方法 | |
| CN102214611B (zh) | 以空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN104253048A (zh) | 堆叠纳米线制造方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN113178491A (zh) | 一种负电容场效应晶体管及其制备方法、一种半导体器件 | |
| CN107946354A (zh) | 一种抗总剂量辐射的SOI FinFET器件及其制备方法 | |
| TW201906161A (zh) | 具有超薄主動層之環繞式閘極場效電晶體及其製造方法 | |
| CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN103050538A (zh) | 一种纳米线晶体管及其制备方法 | |
| CN102208351B (zh) | 空气侧墙围栅硅纳米线晶体管的制备方法 | |
| CN100392859C (zh) | 一种鱼脊形场效应晶体管的结构和制备方法 | |
| CN104282753B (zh) | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 | |
| CN107833926A (zh) | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 | |
| US20230387249A1 (en) | Method for fabricating gate-all-around (gaa) structure | |
| CN106549043A (zh) | 半导体器件制造方法 | |
| WO2014047990A1 (zh) | 一种半导体结构的制造方法 | |
| CN102751292B (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING UNIV. Effective date: 20130530 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20130530 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130530 Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Peking University Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |