KR102318825B1 - 에칭 방법, 에칭 장치 및 기억 매체 - Google Patents

에칭 방법, 에칭 장치 및 기억 매체 Download PDF

Info

Publication number
KR102318825B1
KR102318825B1 KR1020190114596A KR20190114596A KR102318825B1 KR 102318825 B1 KR102318825 B1 KR 102318825B1 KR 1020190114596 A KR1020190114596 A KR 1020190114596A KR 20190114596 A KR20190114596 A KR 20190114596A KR 102318825 B1 KR102318825 B1 KR 102318825B1
Authority
KR
South Korea
Prior art keywords
gas
etching
sige
film
substrate
Prior art date
Application number
KR1020190114596A
Other languages
English (en)
Other versions
KR20200035213A (ko
Inventor
노부히로 다카하시
야스오 아사다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200035213A publication Critical patent/KR20200035213A/ko
Application granted granted Critical
Publication of KR102318825B1 publication Critical patent/KR102318825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판에 있어서, Si에 대한 대미지를 억제하여 SiGe 또는 Ge를 선택적으로 에칭할 수 있는 기술을 제공한다.
에칭 방법은, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을 마련하는 공정과, 기판에 불소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 공급하여, SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭하는 공정을 갖는다.

Description

에칭 방법, 에칭 장치 및 기억 매체{ETCHING METHOD, ETCHING APPARATUS, AND STORAGE MEDIUM}
본 개시는, 에칭 방법, 에칭 장치 및 기억 매체에 관한 것이다.
근년, 반도체 소자의 제조 프로세스에 있어서는, 실리콘 게르마늄(SiGe라 기재함)층과, 실리콘(Si)층을 적층한 반도체 웨이퍼에 사이드 에칭을 행하여, SiGe층을 Si층에 대하여 선택적으로 에칭하는 공정이 행해지고 있다. 이와 같은 SiGe층을 Si층에 대하여 선택적으로 에칭하는 기술로서는, 예를 들어 특허문헌 1, 2에 기재되어 있는 바와 같은, ClF3 가스 등의 불소 함유 가스를 사용하여 에칭하는 것이 알려져 있다. 또한, 게르마늄(Ge)층과 Si층이 공존한 반도체 웨이퍼에 있어서의 Ge층의 선택 에칭에 있어서도 마찬가지로 에칭할 수 있다.
일본 특허 공표 제2009-510750호 공보 일본 특허 공개 평1-92385호 공보
본 개시는, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판에 있어서, Si에 대한 대미지를 억제하여 SiGe 또는 Ge를 선택적으로 에칭할 수 있는 기술을 제공한다.
본 개시의 일 양태에 관한 에칭 방법은, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을 마련하는 공정과, 상기 기판에 불소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 공급하여, 상기 SiGe 또는 Ge를 상기 Si에 대하여 선택적으로 에칭하는 공정을 갖는다.
본 개시에 의하면, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판에 있어서, Si에 대한 대미지를 억제하여 SiGe 또는 Ge를 선택적으로 에칭할 수 있다.
도 1은 일 실시 형태에 관한 에칭 방법을 설명하는 흐름도이다.
도 2는 일 실시 형태의 에칭 방법이 적용되는 웨이퍼의 구조예를 도시하는 단면도이다.
도 3은 도 2의 구조의 웨이퍼에 있어서, SiGe막을 부분적으로 에칭한 상태를 도시하는 단면도이다.
도 4는 도 2의 구조의 웨이퍼에 있어서, SiGe막을 모두 에칭한 상태를 도시하는 단면도이다.
도 5는 Si막의 대미지의 원인에 대하여 조사하였을 때의 샘플 구조를 설명하기 위한 도면이다.
도 6은 GeF4 가스와 Si의 반응 과정을 시뮬레이션하였을 때의 반응 과정의 반응 다이어그램을 도시하는 도면이다.
도 7은 SiF4 가스와 Si의 반응 과정을 시뮬레이션하였을 때의 반응 과정의 반응 다이어그램을 도시하는 도면이다.
도 8은 SiGe막과 Si막의 적층 구조부를 갖는 웨이퍼에 대하여, ClF3 가스로 SiGe막을 에칭하는 모습을 도시하는 모식도이다.
도 9는 SiGe막과 Si막의 적층 구조부를 갖는 웨이퍼에 대하여, ClF3 가스+HF 가스로 SiGe막을 에칭하는 모습을 도시하는 모식도이다.
도 10은 SiGe막과 Si막의 적층 구조부를 갖는 웨이퍼에 대하여, ClF3 가스+HF 가스로 SiGe막을 에칭하였을 때의 Si막의 표면 상태를 설명하기 위한 도면이다.
도 11은 일 실시 형태에 관한 에칭 방법에 사용하는 처리 시스템의 일례를 도시하는 개략 구성도이다.
도 12는 일 실시 형태에 관한 에칭 방법을 실시하기 위한 에칭 장치를 도시하는 단면도이다.
이하, 첨부 도면을 참조하면서, 실시 형태에 대하여 설명한다.
<경위 및 개요>
처음에, 본 개시의 일 실시 형태에 관한 에칭 방법의 경위 및 개요에 대하여 설명한다.
기판의 표면 부분에 SiGe와 Si가 존재하는 경우, 예를 들어 SiGe와 Si의 적층 구조가 존재하는 경우, SiGe를 Si에 대하여 선택적으로 에칭하기 위해, 종래는, 상기 특허문헌 1, 2에 기재되어 있는 바와 같이, ClF3 가스와 같은 불소 함유 가스가 사용되었다.
그러나, SiGe를 에칭할 때, 불소 함유 가스를 사용하면, Si에 대미지가 발생하는 경우가 있음이 판명되었다.
이 원인에 대하여 검토가 이루어진 결과, SiGe를 불소 함유 가스로 에칭할 때, GeF4 가스가 발생하고, 이 GeF4 가스에 의해 Si에 대미지가 발생함을 알아냈다. 또한, 기판 표면 부분에 Ge와 Si가 존재하고, Ge를 Si에 대하여 선택적으로 에칭하는 경우도 마찬가지이다.
따라서, 일 실시 형태에서는, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을 마련하고, 기판에 불소 함유 가스 및 수소 함유 가스를 공급하여 SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭한다.
이에 의해, SiH4 가스나 GeH4 가스 등이 생성되어 GeF4 가스의 농도가 저하되고, 또한 Si가 수소 종단되기 때문에, Si에 대한 대미지를 억제하면서 SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭할 수 있다.
<에칭 방법의 실시 형태>
다음에, 구체적인 실시 형태에 대하여 설명한다. 도 1은 일 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다.
처음에, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을, 에칭 처리를 행하기 위한 챔버 내에 마련한다(스텝 1).
SiGe의 Si 및 Ge의 비율은 임의이지만, Si가 90at％ 이하인 것이 바람직하다. 또한, SiGe, Ge, Si의 형태는 특별히 한정되지 않지만, 막으로서 형성된 것이 예시되고, 막으로서는 화학 증착(CVD)법으로 형성된 것이 예시된다. Si막은, B, P, C, As 등이 도프되어 있어도 된다. 기판에 대해서도 특별히 한정되지 않지만, 반도체 웨이퍼(이하 단순히 웨이퍼라 기재함)가 예시된다.
기판의 구조도 특별히 한정되지 않지만, 예를 들어 도 2에 도시한 바와 같은 구조의 웨이퍼 W가 예시된다. 도 2의 웨이퍼 W는, 예를 들어 Si로 이루어지는 반도체 기체(10)의 표면에, SiGe막(11)과, Si막(12)이 교대로 적층된 적층 구조부(13)를 갖고 있다. 적층 구조부(13)에는 플라스마 에칭에 의해 형성된 오목부(14)가 형성되어 있고, 오목부(14)에는 교대로 적층된 SiGe막(11)과 Si막(12)의 측면이 노출되어 있다.
기판(적층 구조부(13))의 표면에는 자연 산화막이 얇게 형성되어 있고, 이와 같은 자연 산화막을 제거할 필요가 있다. 이 때문에, 기판을 챔버 내에 마련한 후, 자연 산화막의 제거를 행한다(스텝 2). 자연 산화막의 제거는, 예를 들어 HF 가스와 NH3 가스를 공급함으로써 행해진다. 또한, 자연 산화막 제거 처리는, 기판을 챔버에 마련하기 전에, 다른 장치에서 행해도 되고, 그 경우에는, 챔버 내에 기판이 마련된 후, 그대로 이하의 스텝 3이 행해진다.
다음에, 기판에 불소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 공급하여, 기판의 표면 부분의 SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭한다(스텝 3).
예를 들어, 상기 도 2의 웨이퍼 W에 불소 함유 가스(예를 들어 ClF3 가스)와 수소 함유 가스(예를 들어 HF 가스)를 포함하는 처리 가스를 공급함으로써, 도 3에 도시한 바와 같이, SiGe막(11)이 사이드 에칭되어, SiGe막(11)이 Si막(12)에 대하여 선택적으로 에칭된다. 이 경우, SiGe막(11)은, 도 3과 같이 부분적으로 에칭되어도, 도 4와 같이 모두 에칭되어도 된다. 모두 에칭되어도, 잔존하는 Si막(12)은 SiN 등으로 이루어지는 지지 기둥(15)에 의해 지지된다.
처리 가스 중의 불소 함유 가스는, 에칭 가스로서 기능한다. 불소 함유 가스로서는, ClF3 가스, F2 가스, SF6 가스, IF7 가스 등을 사용할 수 있다. 또한, 처리 가스 중의 수소 함유 가스는, 후술하는 바와 같이, 반응 가스로서 기능한다. 수소 함유 가스로서는, HF 가스, H2 가스, H2S 가스 등을 사용할 수 있다. 처리 가스로서는, 불소 함유 가스 및 수소 함유 가스 외에, Ar 가스와 같은 희가스나 N2 가스 등의 불활성 가스를 공급해도 된다.
이와 같이, 처리 가스로서 불소 함유 가스 외에 수소 함유 가스를 사용하는 것은 이하의 이유에 의한다.
종래는, SiGe를 Si에 대하여 선택적으로 에칭하기 위해서는, 특허문헌 1이나 특허문헌 2에 기재되어 있는 바와 같이, ClF3 가스 등이 사용되었다. 이것은, SiGe가 ClF3 가스와 같은 불소 함유 가스와 반응하기 쉬운 것에 반해, Si는 ClF3 가스 등과는 반응하기 어렵기 때문이다.
그러나, ClF3 가스 등의 불소 함유 가스를 사용하여 도 2와 같은 웨이퍼 W를 에칭하면, 실제로는, Si막에 대미지가 발생하는 경우가 있음을 알아냈다.
따라서, Si막의 대미지의 원인에 대하여 검토하였다.
먼저, 도 5에 도시한 바와 같이, 도 2의 적층 구조를 갖는 칩(21)을 Si 또는 SiGe로 이루어지는 웨이퍼(20)에 부착한 샘플을 작성하고, ClF3 가스에 의해 에칭을 행하였다. 이때의 온도는 80℃로 하였다. 그 결과, Si 웨이퍼의 경우에는, 칩(21) 중 SiGe막만 에칭되고, Si막은 거의 에칭되지 않은 것에 반해, SiGe 웨이퍼의 경우에는, 칩(21)의 Si막이 크게 에칭되었다.
ClF3 가스 등의 불소 함유 가스에 의한 에칭에 있어서는, Si는 거의 에칭되지 않지만, SiGe는 에칭되어 SiF4 가스 및 GeF4 가스를 생성한다. 따라서, SiGe 웨이퍼에 있어서 칩(21)의 Si막이 에칭된 것은, SiGe 웨이퍼의 에칭에 의해 발생한 GeF4 가스 또는 SiF4 가스의 작용이라고 생각된다.
다음에, GeF4 가스와 Si의 반응 과정 및 SiF4 가스와 Si의 반응 과정을 시뮬레이션하였다. 도 6 및 도 7은 시뮬레이션한 반응 과정의 반응 다이어그램을 나타내는 것이다. 이들 도면은, GeF4 가스와 Si, SiF4 가스와 Si가, 각각 독립되어 존재할 때의 에너지를 0eV로 하고, 반응 과정에 있어서의 각각의 반응 단계의 퍼텐셜 에너지를 구한 것이다. 또한, 본 시뮬레이션에서는, 에칭 대상인 Si는 CVD로 성막된 Si막이기 때문에, 막 중에 수소를 포함하고 있다.
도 6은 GeF4 가스와 Si의 반응 과정을 나타내는 것이지만, 반응물의 형성 에너지가 마이너스로 되어 있어, GeF4 가스는 Si와 반응 가능한 것을 알 수 있다. 또한, 도 7은 SiF4 가스와 Si의 반응 과정을 나타내는 것이지만, 반응물의 형성 에너지가 플러스로 되어 있어, SiF4 가스는 Si와 반응하는 것이 불가능한 것을 알 수 있다.
이상으로부터, 종래의 ClF3 가스와 같은 F 함유 가스에 의한 에칭에 의해 Si에 발생하는 대미지는, SiGe 에칭 시에 발생하는 GeF4 가스에 의한 것임이 판명되었다.
구체예로서는, 이하와 같다.
도 8은 도 2에 도시한 바와 같은, SiGe막(11)과 Si막(12)의 적층 구조부(13)를 갖는 웨이퍼 W에 대하여, ClF3 가스로 SiGe막(11)을 에칭하는 모습을 도시하는 모식도이다. 도 8에 도시한 바와 같이, ClF3 가스에 의해, 예를 들어 이하의 (1)식으로 SiGe막(11)이 에칭된다(단, (1)식에서는, 가수는 고려하지 않고, Cl 함유 생성물은 기재하고 있지 않다).
Figure 112019095262503-pat00001
이때, Si막(12)은, ClF3 가스로는 거의 에칭되지 않지만, 도 8에 도시한 바와 같이, (1)식으로 생성된 GeF4에 의해, Si막(12)에 대미지가 발생한다.
F2 가스 등의 다른 불소 함유 가스에 대해서도, SiGe의 에칭에 의해 GeF4 가스가 발생하여, 마찬가지로 Si막(12)에 대미지가 발생한다.
이에 반해, 본 실시 형태에서는, 종래 사용하였던 불소 함유 가스에 더하여, HF 가스와 같은 수소 함유 가스를 사용한다. 이에 의해, 불소 함유 가스에 의해 SiF4 가스 및 GeF4 가스가 발생하는 것 외에, 수소 함유 가스가 SiGe와 반응하여 GeH4 가스 및 SiH4 가스가 발생한다. 이 때문에, GeF4 가스의 농도가 저하되어, Si의 대미지가 억제된다. 또한, 수소 함유 가스에 의해 Si의 표면이 H 종단되어, Si가 GeF4 가스로부터 보호된다. 이들 2개의 작용에 의해, SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭할 때의 Si의 대미지를 매우 효과적으로 억제할 수 있다. 이 때문에, SiGe 또는 Ge의 Si에 대한 에칭 선택비가 100 이상으로 높아, 에칭 후의 Si의 형상성도 양호하게 할 수 있다.
구체예로서는, 이하와 같다.
도 9는 도 2에 도시한 바와 같은, SiGe막(11)과 Si막(12)의 적층 구조부(13)를 갖는 웨이퍼 W에 대하여, ClF3 가스+HF 가스로 SiGe막(11)을 에칭하는 모습을 도시하는 모식도이다. 도 9에 도시한 바와 같이, ClF3 가스+HF 가스에 의해, 예를 들어 이하의 (2)식에 따라서 SiGe막(11)이 에칭된다(단, (2)식에서는, 가수는 고려하지 않고, Cl 함유 생성물은 기재하고 있지 않다).
Figure 112019095262503-pat00002
이와 같이, GeF4 가스는 생성되지만, HF 가스에 의해 생성된 SiH4 가스 및 GeH4 가스에 의해, GeF4 가스의 농도가 낮아져, Si막(12)에 도달하는 GeF4 가스의 양이 감소되어 Si의 대미지가 억제된다. 또한, 도 10에 도시한 바와 같이, Si막(12)의 표면이 수소 함유 가스에 의해 H 종단되어, Si막(12)이 GeF4 가스로부터 보호된다. 이들 작용에 의해, SiGe막(11)을 에칭할 때의 Si막(12)의 대미지를 매우 효과적으로 억제할 수 있다.
이와 같은 효과는, 수소 함유 가스로서, H2 가스, H2S 가스 등의 HF 가스 이외의 가스를 사용한 경우에도 마찬가지로 얻을 수 있다.
상기 스텝 3의 에칭에 있어서, 불소 함유 가스의 유량은, 예를 들어 1 내지 500sccm의 범위, 수소 함유 가스의 유량은, 예를 들어 50 내지 1000sccm의 범위로 한다. 불활성 가스를 공급하는 경우에는, 예를 들어 100 내지 1000sccm의 범위로 한다. 또한, 수소 함유 가스의 유량(H)에 대한 불소 함유 가스의 유량(F)의 비인 유량비 F/H는, Si에 대한 대미지를 유효하게 방지하면서, 에칭을 진행시키는 관점에서, 0.001 내지 10의 범위가 바람직하다.
스텝 3의 에칭에 있어서의 챔버 내의 압력은, 0.133 내지 1130Pa(1mTorr 내지 10Torr)의 범위가 바람직하고, 1.33 내지 133Pa(10mTorr 내지 1Torr)의 범위가 보다 바람직하다. 또한, 이때의 처리 온도(웨이퍼 온도)는 0.1 내지 150℃가 바람직하고, 20 내지 120℃가 보다 바람직하다.
스텝 3의 에칭 후, 필요에 따라서 잔사 제거를 행한다. 잔사 제거의 방법은 특별히 한정되지 않지만, 예를 들어 가열 처리에 의해 행할 수 있다.
<처리 시스템의 일례>
다음에, 일 실시 형태에 관한 에칭 방법에 사용하는 처리 시스템의 일례에 대하여 설명한다. 도 11은 처리 시스템의 일례를 도시하는 개략 구성도이다.
도 11에 도시한 바와 같이, 처리 시스템(100)은, 예를 들어 상기 도 2에 도시한 구조를 갖는 웨이퍼 W를 반입출하는 반입출부(102)와, 반입출부(102)에 인접시켜 마련된 2개의 로드 로크실(103)과, 각 로드 로크실(103)에 각각 인접하여 마련된, 웨이퍼 W에 대하여 열처리를 행하는 열처리 장치(104)와, 각 열처리 장치(104)에 각각 인접하여 마련된, 웨이퍼 W에 대하여 에칭을 행하는 에칭 장치(105)와, 제어부(106)를 구비하고 있다.
반입출부(102)는, 웨이퍼 W를 반송하는 제1 웨이퍼 반송 기구(111)가 내부에 마련된 반송실(112)을 갖고 있다. 제1 웨이퍼 반송 기구(111)는, 웨이퍼 W를 대략 수평으로 보유 지지하는 2개의 반송 암(111a, 111b)을 갖고 있다. 반송실(112)의 긴 변 방향의 측부에는, 적재대(113)가 마련되어 있고, 이 적재대(113)에는, FOUP 등의 복수매의 웨이퍼 W를 수용하는 캐리어 C가 예를 들어 3개 접속할 수 있도록 되어 있다. 또한, 반송실(112)에 인접하여, 웨이퍼 W의 얼라인먼트를 행하는 얼라인먼트 챔버(114)가 마련되어 있다.
반입출부(102)에 있어서, 웨이퍼 W는, 반송 암(111a, 111b)에 의해 보유 지지되고, 제1 웨이퍼 반송 기구(111)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강시켜짐으로써, 원하는 위치로 반송된다. 그리고, 적재대(113) 상의 캐리어 C, 얼라인먼트 챔버(114), 로드 로크실(103)에 대하여 각각 반송 암(111a, 111b)이 진퇴됨으로써, 반입출되도록 되어 있다.
각 로드 로크실(103)은, 반송실(112)과의 사이에 각각 게이트 밸브(116)가 개재된 상태에서, 반송실(112)에 각각 연결되어 있다. 각 로드 로크실(103) 내에는, 웨이퍼 W를 반송하는 제2 웨이퍼 반송 기구(117)가 마련되어 있다. 또한, 로드 로크실(103)은, 소정의 진공도까지 진공화 가능하게 구성되어 있다.
제2 웨이퍼 반송 기구(117)는, 다관절 암 구조를 갖고 있고, 웨이퍼 W를 대략 수평으로 보유 지지하는 피크를 갖고 있다. 이 제2 웨이퍼 반송 기구(117)에 있어서는, 다관절 암을 수축한 상태에서 피크가 로드 로크실(103) 내에 위치하고, 다관절 암을 신장함으로써, 피크가 열처리 장치(104)에 도달하고, 더 신장함으로써 에칭 장치(105)에 도달하는 것이 가능하게 되어 있어, 웨이퍼 W를 로드 로크실(103), 열처리 장치(104) 및 에칭 장치(105) 간에서 반송하는 것이 가능하게 되어 있다.
제어부(106)는, 전형적으로는 컴퓨터로 이루어지고, 처리 시스템(100)의 각 구성부를 제어하는 CPU를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(106)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 처리 시스템(100)에, 소정의 동작을 실행시킨다.
이와 같은 처리 시스템(100)에서는, 상기 구조가 형성된 웨이퍼 W를 복수매 캐리어 C 내에 수납하여 처리 시스템(100)으로 반송한다. 처리 시스템(100)에 있어서는, 대기측의 게이트 밸브(116)를 개방한 상태에서 반입출부(102)의 캐리어 C로부터 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 웨이퍼 W를 1매 로드 로크실(103)로 반송하여, 로드 로크실(103) 내의 제2 웨이퍼 반송 기구(117)의 피크에 전달한다.
그 후, 대기측의 게이트 밸브(116)를 폐쇄하여 로드 로크실(103) 내를 진공 배기하고, 계속해서 게이트 밸브(122, 154)를 개방하여, 피크를 에칭 장치(105)까지 신장하여 웨이퍼 W를 에칭 장치(105)로 반송한다.
그 후, 피크를 로드 로크실(103)로 되돌리고, 게이트 밸브(154)를 폐쇄하고, 에칭 장치(105)에 있어서 상술한 에칭 방법에 의해, SiGe막의 에칭 처리를 행한다.
에칭 처리가 종료된 후, 게이트 밸브(122, 154)를 개방하여, 필요에 따라서, 제2 웨이퍼 반송 기구(117)의 피크에 의해 에칭 처리 후의 웨이퍼 W를 열처리 장치(104)로 반송하고, 에칭 잔사 등을 가열 제거한다.
에칭 처리가 종료된 후, 또는 에칭 처리 후, 열처리 장치(104)에 있어서의 열처리가 종료된 후, 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 웨이퍼 W를 캐리어 C로 되돌린다. 이에 의해, 1매의 웨이퍼 처리가 완료된다.
또한, 에칭 잔사 등을 제거할 필요가 없는 경우에는, 열처리 장치(104)를 마련하지 않아도 되고, 그 경우에는, 에칭 처리가 종료된 후의 웨이퍼 W를 제2 웨이퍼 반송 기구(117)의 피크에 의해 로드 로크실(103)로 퇴피시키고, 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 캐리어 C로 되돌리면 된다.
<에칭 장치>
다음에, 일 실시 형태에 관한 에칭 방법을 실시하기 위한 에칭 장치(105)의 일례에 대하여 상세하게 설명한다.
도 12는 에칭 장치(105)의 일례를 도시하는 단면도이다. 도 12에 도시한 바와 같이, 에칭 장치(105)는 처리 공간을 규정하는 처리 용기로서의 밀폐 구조의 챔버(140)를 구비하고 있고, 챔버(140)의 내부에는, 웨이퍼 W를 대략 수평으로 한 상태에서 적재시키는 적재대(142)가 마련되어 있다. 또한, 에칭 장치(105)는, 챔버(140)에 에칭 가스를 공급하는 가스 공급부(143), 챔버(140) 내를 배기하는 배기부(144)를 구비하고 있다.
챔버(140)는, 챔버 본체(151)와 덮개부(152)에 의해 구성되어 있다. 챔버 본체(151)는, 대략 원통 형상의 측벽부(151a)와 저부(151b)를 갖고, 상부는 개구가 되어 있고, 이 개구가 덮개부(152)로 닫힌다. 측벽부(151a)와 덮개부(152)는, 시일 부재(도시하지 않음)에 의해 밀폐되어, 챔버(140) 내의 기밀성이 확보된다. 덮개부(152)의 천장벽에는 상방으로부터 챔버(140) 내를 향하여 가스 도입 노즐(161)이 삽입되어 있다.
측벽부(151a)에는, 열처리 장치(104)와의 사이에서 웨이퍼 W를 반입출하는 반입출구(153)가 마련되어 있고, 이 반입출구(153)는, 게이트 밸브(154)에 의해 개폐 가능하게 되어 있다.
적재대(142)는, 평면으로 보아 대략 원형을 이루고 있고, 챔버(140)의 저부(151b)에 고정되어 있다. 적재대(142)의 내부에는, 적재대(142)의 온도를 조절하는 온도 조절기(165)가 마련되어 있다. 온도 조절기(165)는, 예를 들어 온도 조절용 매체(예를 들어 물 등)가 순환하는 관로를 구비하고 있고, 이와 같은 관로 내를 흐르는 온도 조절용 매체와 열교환이 행해짐으로써, 적재대(142)의 온도가 조절되어, 적재대(142) 상의 웨이퍼 W의 온도 제어가 이루어진다.
가스 공급부(143)는, 불소 함유 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원(175), NH3 가스를 공급하는 NH3 가스 공급원(176), 수소 함유 가스인 HF 가스를 공급하는 HF 가스 공급원(177), 불활성 가스인 Ar 가스를 공급하는 Ar 가스 공급원(178)을 갖고 있다. 이들 공급원에는 각각 배관(171, 172, 173 및 174)의 일단이 접속되어 있다. 배관(171, 172, 173 및 174)의 타단은, 공통 배관(162)에 접속되고, 공통 배관(162)이 상술한 가스 도입 노즐(161)에 접속되어 있다.
따라서, 불소 함유 가스인 ClF3 가스, NH3 가스, 수소 함유 가스인 HF 가스, 불활성 가스인 Ar 가스는, 각각, ClF3 가스 공급원(175), NH3 가스 공급원(176), HF 가스 공급원(177), Ar 가스 공급원(178)으로부터, 배관(171, 172, 173 및 174)을 거쳐, 공통 배관(162)에 이르고, 가스 도입 노즐(161)로부터 챔버(140) 내의 웨이퍼 W를 향하여 토출된다.
배관(171, 172, 173 및 174)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어부(179)가 마련되어 있다. 유량 제어부(179)는, 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러에 의해 구성되어 있다.
또한, 본 예의 에칭 장치(105)는, ClF3 가스와 HF 가스는 혼합된 상태에서 챔버(14)에 토출되는 프리믹스 타입이지만, ClF3 가스와 HF 가스를 별개로 토출하는 포스트 믹스 타입이어도 된다. 또한, 챔버(140)의 상부에 샤워 플레이트를 마련하고, 샤워 플레이트를 통해 가스를 샤워 형상으로 공급해도 된다. 샤워 플레이트를 사용하여 포스트 믹스를 실현하기 위해 샤워 내에서 가스가 혼합되지 않는 매트릭스 샤워를 사용하면 된다.
이들 가스 중 불소 함유 가스인 ClF3 가스가 에칭 가스이며, 수소 함유 가스인 HF 가스는 Si막의 대미지를 억제하기 위한 반응 가스이다. 불활성 가스인 Ar 가스는 희석 가스 및 퍼지 가스로서 사용된다. 또한, NH3 가스는 자연 산화막 제거에 사용된다.
배기부(144)는, 챔버(140)의 저부(151b)에 형성된 배기구(181)에 연결되는 배기 배관(182)을 갖고 있고, 또한, 배기 배관(182)에 마련된, 챔버(140) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(183) 및 챔버(140) 내를 배기하기 위한 진공 펌프(184)를 갖고 있다.
챔버(140)의 측벽에는, 챔버(140) 내의 압력을 계측하기 위한 압력계로서 2개의 캐패시턴스 마노미터(186a, 186b)가, 챔버(140) 내에 삽입되도록 마련되어 있다. 캐패시턴스 마노미터(186a)는 고압력용, 캐패시턴스 마노미터(186b)는 저압력용으로 되어 있다. 적재대(142)에 적재된 웨이퍼 W의 근방에는, 웨이퍼 W의 온도를 검출하는 온도 센서(도시하지 않음)가 마련되어 있다.
에칭 장치(105)의 각 구성부는, 처리 시스템(100)의 제어부(106)에 의해 제어된다. 제어부(106)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 이하에 설명하는 에칭 방법이 행해지도록, 에칭 장치(105)의 각 구성부를 제어한다.
이와 같은 에칭 장치(105)에 있어서는, 예를 들어 도 2에 도시된 구조의 웨이퍼 W를 챔버(140) 내에 반입하여, 적재대(142)에 적재한다. 그리고, 챔버(140) 내의 압력을, 바람직하게는 0.133 내지 1330Pa(1mTorr 내지 10Torr)의 범위, 보다 바람직하게는, 1.33 내지 133Pa(10mTorr 내지 1Torr)의 범위로 한다. 또한, 적재대(142)의 온도 조절기(165)에 의해 웨이퍼 W를 바람직하게는 0.1 내지 150℃, 보다 바람직하게는, 20 내지 120℃로 한다.
그리고, 챔버(140) 내에서 자연 산화막 제거를 행하는 경우에는, 수소 함유 가스인 HF 가스와 NH3 가스를 챔버(140) 내에 공급하고, 이들과 자연 산화막을 반응시켜, 규불화암모늄을 생성시킨다. 그 후, 가열함으로써 규불화암모늄을 승화시킨다. 또한, 처리 시스템(100)에 자연 산화막 제거 장치를 별개로 마련하여, 자연 산화막을 제거한 후에 웨이퍼 W를 챔버(140)에 반입해도 된다. 그 경우에는, 챔버(140) 내에서의 자연 산화막 제거는 불필요하다.
계속해서, 불소 함유 가스인 ClF3 가스를, 예를 들어 1 내지 10sccm, 수소 함유 가스인 HF 가스를, 예를 들어 100 내지 500sccm의 유량으로, 챔버(140) 내에 공급하여, SiGe막을 에칭한다. 이때, 수소 함유 가스의 유량(H)에 대한 불소 함유 가스의 유량(F)의 비인 유량비 F/H는, 0.001 내지 0.1의 범위가 바람직하다. 또한, 필요에 따라서, 불활성 가스인 Ar 가스를, 예를 들어 100 내지 1000sccm의 유량을 공급해도 된다.
이와 같이, 불소 함유 가스인 ClF3 가스 및 수소 함유 가스인 HF 가스를 사용함으로써, 상술한 바와 같이, SiGe 또는 Ge를 Si에 대하여 선택적으로 에칭할 때의 Si의 대미지를 매우 효과적으로 억제할 수 있다. 이 때문에, SiGe 또는 Ge의 Si에 대한 에칭 선택비가 100 이상으로 높아, 에칭 후의 Si의 형상성도 양호하게 할 수 있다.
<실험예>
다음에, 실험예에 대하여 설명한다.
[실험예 1]
여기에서는, 상기 도 2에 도시한 구조를 갖는 웨이퍼에 대해, 불소 함유 가스로서 F2 가스, 수소 함유 가스로서 HF 가스, 불활성 가스로서 Ar 가스를 공급하여, SiGe막을 에칭하였다(케이스 1). 또한, 비교를 위해, 마찬가지의 구조를 갖는 웨이퍼에 대해, HF 가스를 공급하지 않고, F2 가스와 Ar 가스를 공급하여, SiGe막을 에칭하였다(케이스 2). 또한, 에칭은, 도 12에 도시한 바와 같은 구조의 에칭 장치를 사용하였다. 이때의 조건은 이하와 같이 하였다.
·케이스 1
압력 : 6.6 내지 66.6Pa(50 내지 500mTorr)
가스 유량 : F2=30 내지 100sccm
HF=40 내지 150sccm
Ar=100 내지 250sccm
유량비 F2/HF : 0.5 내지 5
웨이퍼 온도 : 20 내지 120℃
·케이스 2
압력 : 6.6 내지 66.6Pa(50 내지 500mTorr)
가스 유량 : F2=30 내지 200sccm
Ar=100 내지 500sccm
웨이퍼 온도 : 20 내지 120℃
상기 케이스 1 및 케이스 2에 대하여, 웨이퍼의 상태를 검사하였다. 그 결과, 케이스 1에서는, Si막은 거의 에칭되지 않고, SiGe막이 선택적으로 에칭되어, SiGe막의 Si막에 대한 에칭 선택비는 133.3으로 높은 값이며, 에칭 후의 Si의 형상성도 양호하였다. 이에 반해, 케이스 2에서는, Si막의 표면에 대미지가 발생하여 요철 형상이 되었다. 이 때문에, 에칭 선택비를 구할 수 없었다. 이것에 의해, F2 가스에 HF 가스를 가함으로써, Si막의 표면 대미지를 효과적으로 억제하면서, Si막에 대하여 고선택비로 SiGe막을 에칭할 수 있음이 확인되었다.
[실험예 2]
여기에서는, 상기 도 2에 도시한 구조를 갖는 웨이퍼에 대해, 불소 함유 가스로서 ClF3 가스, 수소 함유 가스로서 HF 가스, 불활성 가스로서 Ar 가스를 공급하여, SiGe막을 에칭하였다(케이스 3). 또한, 비교를 위해, 마찬가지의 구조를 갖는 웨이퍼에 대해, HF 가스를 공급하지 않고, ClF3 가스와 Ar 가스를 공급하여, SiGe막을 에칭하였다(케이스 4). 또한, 실험예 1과 마찬가지로, 에칭은, 도 12에 도시한 바와 같은 구조의 에칭 장치를 사용하였다. 이때의 조건은 이하와 같이 하였다.
·케이스 3
압력 : 6.6 내지 66.6Pa(50 내지 500mTorr)
가스 유량 : ClF3=1 내지 50sccm
HF=100 내지 500sccm
Ar=100 내지 500sccm
유량비 ClF3/HF : 0.005 내지 0.5
웨이퍼 온도 : 20 내지 120℃
·케이스 4
압력 : 6.6 내지 66.6Pa(50 내지 500mTorr)
가스 유량 : ClF3=1 내지 50sccm
Ar=300 내지 1000sccm
웨이퍼 온도 : 20 내지 120℃
상기 케이스 3 및 케이스 4에 대하여, 웨이퍼의 상태를 검사하였다. 그 결과, 케이스 3에서는, Si막은 거의 에칭되지 않고, SiGe막이 선택적으로 에칭되어, SiGe막의 Si막에 대한 에칭 선택비는 160.0으로 높은 값이며, 에칭 후의 Si의 형상성도 양호하였다. 이에 반해, 케이스 4에서는, Si막의 표면에 대미지가 발생하고, SiGe막의 Si막에 대한 에칭 선택비는 109.1로 100을 초과하였지만, Si막의 단부면 부분이 가늘어져 형상성이 나빴다. 이것에 의해, ClF3 가스에 HF 가스를 가함으로써, Si막의 표면의 대미지를 효과적으로 억제하면서, Si막에 대하여 고선택비로 SiGe막을 에칭할 수 있음이 확인되었다.
<다른 적용>
이상, 실시 형태에 대하여 설명하였지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어, 도 2에 도시한 기판의 구조예는 어디까지나 예시이며, 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판이면 적용 가능하다. 또한, 상기 처리 시스템이나 에칭 장치의 구조에 대해서도 예시에 지나지 않고, 다양한 구성의 시스템이나 장치를 사용할 수 있다. 또한, 기판으로서 반도체 웨이퍼를 사용한 경우에 대하여 나타냈지만, 반도체 웨이퍼에 한하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.

Claims (14)

  1. 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을 마련하는 공정과,
    상기 기판에 불소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 공급하여, 상기 SiGe 또는 Ge를 상기 Si에 대하여 선택적으로 에칭하는 공정을 포함하고,
    상기 SiGe 또는 Ge를 선택적으로 에칭하는 공정에 있어서, 상기 처리 가스와 상기 SiGe 또는 Ge가 반응하여 GeH4 가스 및 GeF4 가스가 발생하고,
    상기 GeH4 가스 발생에 의해 상기 GeF4 가스의 농도가 낮아지는 에칭 방법.
  2. 제1항에 있어서,
    상기 수소 함유 가스에 의해, 상기 Si의 대미지가 억제되는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 SiGe 또는 Ge가, SiGe막 또는 Ge막이며, 상기 Si가 Si막인 에칭 방법.
  4. 제3항에 있어서,
    상기 SiGe막, 상기 Ge막, 및 상기 Si막은, 화학 증착법에 의해 형성된 것인 에칭 방법.
  5. 제3항에 있어서,
    상기 기판은, 표면 부분에 상기 SiGe막과 상기 Si막이 교대로 적층되어 이루어지는 적층 구조부를 갖는 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 불소 함유 가스는, ClF3 가스, F2 가스, SF6 가스, IF7 가스로 이루어지는 군에서 선택된 것인 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 수소 함유 가스는, HF 가스, H2 가스, H2S 가스로 이루어지는 군에서 선택된 것인 에칭 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 수소 함유 가스의 유량에 대한 상기 불소 함유 가스의 비는, 0.001 내지 10의 범위인 에칭 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 에칭하는 공정에서의 압력은, 0.133 내지 1330Pa의 범위인 에칭 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 에칭하는 공정에서의 기판의 온도는, 0.1 내지 150℃의 범위인 에칭 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 에칭하는 공정에 앞서서 행해지는, 기판의 표면의 자연 산화막을 제거하는 공정을 더 포함하는 에칭 방법.
  12. 표면 부분에 SiGe 또는 Ge와 Si를 갖는 기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 적재하는 적재대와,
    상기 챔버 내에 불소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 공급하는 가스 공급부와,
    상기 챔버 내를 배기하는 배기부와,
    상기 적재대 상의 기판의 온도를 조절하는 온도 조절부와,
    제어부
    를 포함하고,
    상기 제어부는, 상기 SiGe 또는 Ge가 상기 Si에 대하여 선택적으로 에칭되고, 상기 SiGe 또는 Ge를 선택적으로 에칭할 때 상기 처리 가스와 상기 SiGe 또는 Ge가 반응하여 GeH4 가스 및 GeF4 가스가 발생하고, 상기 GeH4 가스 발생에 의해 상기 GeF4 가스의 농도가 낮아지도록, 상기 가스 공급부와, 상기 배기부와, 상기 온도 조절부를 제어하는 에칭 장치.
  13. 컴퓨터 상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 또는 제2항에 기재된 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 것을 특징으로 하는 기억 매체.
  14. 제1항에 있어서,
    상기 수소 함유 가스에 의해 Si의 표면이 H 종단되어, Si가 GeF4 가스로부터 보호되는 에칭 방법.
KR1020190114596A 2018-09-25 2019-09-18 에칭 방법, 에칭 장치 및 기억 매체 KR102318825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018178271A JP7113711B2 (ja) 2018-09-25 2018-09-25 エッチング方法、エッチング装置、および記憶媒体
JPJP-P-2018-178271 2018-09-25

Publications (2)

Publication Number Publication Date
KR20200035213A KR20200035213A (ko) 2020-04-02
KR102318825B1 true KR102318825B1 (ko) 2021-10-28

Family

ID=69884682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190114596A KR102318825B1 (ko) 2018-09-25 2019-09-18 에칭 방법, 에칭 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US20200098575A1 (ko)
JP (1) JP7113711B2 (ko)
KR (1) KR102318825B1 (ko)
CN (1) CN110942985B (ko)
TW (1) TWI827685B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282967B2 (en) * 2019-12-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nanostructure field-effect transistor device and method of forming
EP4139952A1 (en) * 2020-04-21 2023-03-01 Praxair Technology, Inc. Novel methods for gas phase selective etching of silicon-germanium layers
US11538690B2 (en) * 2021-02-09 2022-12-27 Tokyo Electron Limited Plasma etching techniques
JP2022191045A (ja) 2021-06-15 2022-12-27 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20230360921A1 (en) * 2022-05-09 2023-11-09 Tokyo Electron Limited Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification
WO2024039530A1 (en) * 2022-08-15 2024-02-22 Lam Research Corporation Selective sige etching using thermal f2 with additive
US20240096639A1 (en) * 2022-09-15 2024-03-21 Tokyo Electron Limited Surface modification to achieve selective isotropic etch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200193954Y1 (ko) * 2000-04-11 2000-08-16 국제엘렉트릭코리아주식회사 자연 산화막 제거 기능을 갖춘 화학 기상 침적 설비
JP2011029503A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP2007250944A (ja) * 2006-03-17 2007-09-27 Sony Corp 半導体薄膜の成膜方法および半導体薄膜の成膜装置
JP4913485B2 (ja) * 2006-06-29 2012-04-11 東京エレクトロン株式会社 エッチング方法及び記録媒体
DE102007033685A1 (de) * 2007-07-19 2009-01-22 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat
US8512586B2 (en) * 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
JP6393574B2 (ja) * 2014-10-09 2018-09-19 東京エレクトロン株式会社 エッチング方法
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
CN107623033A (zh) * 2016-07-13 2018-01-23 中芯国际集成电路制造(上海)有限公司 多沟道全包围栅极器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200193954Y1 (ko) * 2000-04-11 2000-08-16 국제엘렉트릭코리아주식회사 자연 산화막 제거 기능을 갖춘 화학 기상 침적 설비
JP2011029503A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
TWI827685B (zh) 2024-01-01
US20200098575A1 (en) 2020-03-26
JP7113711B2 (ja) 2022-08-05
CN110942985B (zh) 2024-04-05
JP2020053448A (ja) 2020-04-02
KR20200035213A (ko) 2020-04-02
TW202030794A (zh) 2020-08-16
CN110942985A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
KR102318825B1 (ko) 에칭 방법, 에칭 장치 및 기억 매체
US9613823B2 (en) Etching method and storage medium
KR102282188B1 (ko) 에칭 방법 및 에칭 장치
KR101884510B1 (ko) 에칭 방법
CN109216186B (zh) 蚀刻方法和残渣去除方法
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101802580B1 (ko) 에칭 방법 및 기억 매체
TWI608536B (zh) Etching method and memory medium
KR20200010411A (ko) 에칭 방법
TWI756425B (zh) 蝕刻方法
KR20200143260A (ko) 에칭 방법 및 에칭 장치
TW201941283A (zh) 蝕刻方法
KR20230058504A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right