KR20230058504A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20230058504A
KR20230058504A KR1020237011149A KR20237011149A KR20230058504A KR 20230058504 A KR20230058504 A KR 20230058504A KR 1020237011149 A KR1020237011149 A KR 1020237011149A KR 20237011149 A KR20237011149 A KR 20237011149A KR 20230058504 A KR20230058504 A KR 20230058504A
Authority
KR
South Korea
Prior art keywords
film
etching
gas
silicon oxide
based film
Prior art date
Application number
KR1020237011149A
Other languages
English (en)
Inventor
토시노리 데바리
레이코 사사하라
데페이 오쿠무라
정웅현
겐시로 아사히
히로유키 아베
김승민
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230058504A publication Critical patent/KR20230058504A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 방법은, 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막을 적층하여 이루어지는 3층 적층막을 갖는 기판을 챔버 내에 마련하는 공정과, 챔버 내에서, HF-NH3계 가스를 사용하여, 3층 적층막을, 각 막에서의 가스비를 조정하면서 일괄하여 에칭하는 공정을 갖는다.

Description

에칭 방법 및 에칭 장치
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
최근, 반도체 디바이스의 제조 과정에서, 챔버 내에서 플라스마를 생성하지 않고 화학적으로 에칭을 행하는 화학적 산화물 제거 처리(Chemical Oxide Removal; COR)로 불리는 방법이 알려져 있다. COR로서는, 기판인 반도체 웨이퍼의 표면에 존재하는 실리콘 산화막(SiO2막)에, 불소 함유 가스인 불화수소(HF) 가스와 염기성 가스인 암모니아(NH3) 가스를 사용하는 기술이 알려져 있다(예를 들어 특허문헌 1, 2). 이 기술에서는, HF 가스와 NH3 가스를 실리콘 산화막과 반응시켜서 규불화암모늄((NH4)2SiF6; AFS)을 생성시켜, 가열에 의해 이 규불화암모늄을 승화시킴으로써, 실리콘 산화막이 에칭된다.
일본 특허 공개 제2005-39185호 공보 일본 특허 공개 제2008-160000호 공보
본 개시는, 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막의 3층 적층막을 일괄해서 제거할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
본 개시의 일 형태에 관한 에칭 방법은, 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막을 적층하여 이루어지는 3층 적층막을 갖는 기판을 챔버 내에 마련하는 공정과, 상기 챔버 내에서, HF-NH3계 가스를 사용하여, 상기 3층 적층막을, 각 막에서의 가스비를 조정하면서 일괄하여 에칭하는 공정을 갖는다.
본 개시에 의하면, 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막의 3층 적층막을 일괄해서 제거할 수 있는 에칭 방법 및 에칭 장치가 제공된다.
도 1은 일 실시 형태의 에칭 방법의 실시에 사용되는 에칭 장치의 일례를 도시하는 단면도이다.
도 2는 일 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다.
도 3은 일 실시 형태에 관한 에칭 방법이 적용되는 기판의 구조예를 모식적으로 도시하는 단면도이다.
도 4는 도 3의 기판에 있어서, ONO 적층막을 에칭한 상태를 모식적으로 도시하는 단면도이다.
도 5는 일 실시 형태에 관한 에칭 방법에서의 스텝 ST2의 에칭 공정을 상세하게 도시하는 도면이다.
도 6은 NH3 가스와 HF 가스의 비율을 변화시켜서 SiO2막과 SiN막을 에칭했을 때의, HF/(HF+NH3)와, SiN에 대한 SiO2의 선택비의 관계를 도시하는 도면이다.
도 7은 ALD-SiN막과 Th-SiO2막을, 적재대 온도를 90 내지 120℃로 변화시켜서 에칭했을 때의, 적재대 온도와 각 막의 에칭양의 관계, 및 ALD-SiN막의 Th-SiO2막에 대한 선택비를 도시하는 도면이다.
도 8은 ONO 적층막을 에칭할 때 Si가 에칭되는 메커니즘을 도시하는 도면이다.
도 9는 각 온도에서 HF 가스와 NH3 가스에 의해 Th-SiO2막을 에칭했을 때의, Th-SiO2막의 에칭양과 a-Si막의 에칭양의 관계를 도시하는 도면이다.
이하, 도면을 참조하면서 실시 형태에 대해서 설명한다.
<에칭 장치>
도 1은, 일 실시 형태의 에칭 방법의 실시에 사용되는 에칭 장치의 일례를 도시하는 단면도이다.
도 1에 도시하는 바와 같이, 에칭 장치(1)는, 밀폐 구조의 챔버(10)를 구비하고 있고, 챔버(10)의 내부에는, 기판(W)을 대략 수평으로 한 상태에서 적재시키는 적재대(12)가 마련되어 있다.
또한, 에칭 장치(1)는, 챔버(10)에 처리 가스를 공급하는 가스 공급 기구(13), 챔버(10) 내를 배기하는 배기 기구(14)를 구비하고 있다.
챔버(10)는, 챔버 본체(21)와 덮개부(22)에 의해 구성되어 있다. 챔버 본체(21)는, 대략 원통 형상의 측벽부(21a)와 저부(21b)를 갖고, 상부는 개구로 되어 있으며, 이 개구가 내부에 오목부를 갖는 덮개부(22)로 폐지된다. 측벽부(21a)와 덮개부(22)는, 시일 부재(도시하지 않음)에 의해 밀폐되어서, 챔버(10) 내의 기밀성이 확보된다.
덮개부(22)의 내부에는, 적재대(12)에 면하도록 가스 도입 부재인 샤워 헤드(26)가 끼워져 있다. 샤워 헤드(26)는 원통상을 이루는 본체(31)와, 본체(31)의 저부에 마련된 샤워 플레이트(32)를 갖고 있다. 본체(31)와 샤워 플레이트(32)로 형성되는 공간에는, 샤워 플레이트(32)와 평행하게 중간 플레이트(33)가 마련되어 있어, 본체(31)의 상부 벽(31a)과 중간 플레이트(33)의 사이는 제1 공간(34a)으로 되어 있고, 중간 플레이트(33)와 샤워 플레이트(32)의 사이는 제2 공간(34b)으로 되어 있다.
제1 공간(34a)에는, 가스 공급 기구(13)의 제1 가스 공급 배관(61)이 삽입되어 있고, 제1 공간(34a)에 연결되는 복수의 가스 통로(35)가 중간 플레이트(33)로부터 제2 공간(34b)에 마련된 스페이서(36)를 통과해서 샤워 플레이트(32)의 상면까지 연장되어 있다. 이 가스 통로(35)는, 샤워 플레이트(32)에 형성된 복수의 제1 가스 토출 구멍(37)에 연결되어 있다. 한편, 제2 공간(34b)에는, 가스 공급 기구의 제2 가스 공급 배관(63)이 삽입되어 있고, 이 제2 공간(34b)에는, 샤워 플레이트(32)에 형성된 복수의 제2 가스 토출 구멍(38)이 연결되어 있다.
그리고, 제1 가스 공급 배관(61)으로부터 제1 공간(34a)에 공급된 가스가 가스 통로(35) 및 제1 가스 토출 구멍(37)을 거쳐서 챔버(10) 내에 토출된다. 또한, 제2 가스 공급 배관(63)으로부터 제2 공간(34b)에 공급된 가스가 제2 가스 토출 구멍(38)으로부터 토출된다. 즉, 제1 가스 공급 배관(61)으로부터 공급된 가스와, 제2 가스 공급 배관(63)으로부터 공급된 가스가 샤워 헤드(26)로부터 토출된 후에 혼합되는 포스트 믹스 타입으로 되어 있다.
또한, 제1 가스 공급 배관(61)으로부터 공급된 가스와, 제2 가스 공급 배관(63)으로부터 공급된 가스가 샤워 헤드 내에서 혼합되는 프리믹스 타입이어도 된다.
챔버 본체(21)의 측벽부(21a)에는, 기판(W)을 반입출하는 반입출구(41)가 마련되어 있고, 이 반입출구(41)는 게이트 밸브(42)에 의해 개폐 가능하게 되어 있어, 인접하는 다른 모듈과의 사이에서 기판(W)이 반송 가능하게 되어 있다.
적재대(12)는, 평면으로 보아 대략 원형을 이루고 있고, 챔버(10)의 저부(21b)에 고정되어 있다. 적재대(12)의 내부에는, 적재대(12)의 온도를 조절하는 온도 조절기(45)가 마련되어 있다. 온도 조절기(45)는, 예를 들어 온도를 조절하는 온도 조절 매체(예를 들어 물 등)가 순환하는 온도 조절 매체 유로나, 저항 히터로 구성할 수 있다. 온도 조절기(45)에 의해 적재대(12)가 원하는 온도로 조절되고, 이에 의해 적재대(12)에 적재된 기판(W)의 온도 제어가 이루어진다.
가스 공급 기구(13)는, HF 가스 공급원(51), Ar 가스 공급원(52), NH3 가스 공급원(53) 및 N2 가스 공급원(54)을 갖고 있다.
HF 가스 공급원(51)은 HF 가스를 공급하는 것이며, NH3 가스 공급원(53)은 NH3 가스를 공급하는 것이다. Ar 가스 공급원(52) 및 N2 가스 공급원(54)은, 희석 가스, 퍼지 가스, 캐리어 가스로서의 기능을 겸비한 불활성 가스로서, N2 가스, Ar 가스를 공급하는 것이다. 단, 양쪽 모두 Ar 가스 또는 N2 가스이어도 된다. 또한, 불활성 가스는 Ar 가스 및 N2 가스에 한정되지 않고, He 가스 등의 다른 희가스를 사용할 수도 있다.
이들 가스 공급원(51 내지 54)에는, 각각 제1 내지 제4 가스 공급 배관(61 내지 64)의 일단이 접속되어 있다. HF 가스 공급원(51)에 접속된 제1 가스 공급 배관(61)은, 상술한 바와 같이 그 타단이 샤워 헤드(26)의 제1 공간(34a)에 삽입되어 있다. Ar 가스 공급원(52)에 접속된 제2 가스 공급 배관(62)은, 그 타단이 제1 가스 공급 배관(61)에 접속되어 있다. NH3 가스 공급원(53)에 접속된 제3 가스 공급 배관(63)은, 상술한 바와 같이 그 타단이 샤워 헤드(26)의 제2 공간(34b)에 삽입되어 있다. N2 가스 공급원(54)에 접속된 제4 가스 공급 배관(64)은, 그 타단이 제3 가스 공급 배관(63)에 접속되어 있다.
HF 가스와 NH3 가스는, 각각 불활성 가스인 Ar 가스 및 N2 가스와 함께, 각각 샤워 헤드(26)의 제1 공간(34a) 및 제2 공간(34b)에 이르러, 가스 토출 구멍(37) 및 가스 토출 구멍(38)으로부터 챔버(10) 내에 토출된다.
제1 내지 제4 가스 공급 배관(61 내지 64)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어부(65)가 마련되어 있다. 유량 제어부(65)는 예를 들어 개폐 밸브 및 매스 플로 컨트롤러(MFC) 또는 플로 컨트롤 시스템(FCS)과 같은 유량 제어기에 의해 구성되어 있다.
배기 기구(14)는, 챔버(10)의 저부(21b)에 형성된 배기구(71)에 연결되는 배기 배관(72)을 갖고 있고, 또한, 배기 배관(72)에 마련된, 챔버(10) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(73) 및 챔버(10) 내를 배기하기 위한 진공 펌프(74)를 갖고 있다.
챔버(10)의 측벽에는, 챔버(10) 내의 압력 제어를 위해서 고압용 및 저압용의 2개의 캐패시턴스 마노미터(76a, 76b)가 마련되어 있다. 적재대(12)에 적재된 기판(W)의 근방에는, 기판(W)의 온도를 검출하는 온도 센서(도시하지 않음)가 마련되어 있다.
에칭 장치(1)를 구성하는 챔버(10), 샤워 헤드(26), 적재대(12)는, 알루미늄과 같은 금속 재료로 형성되어 있다. 이들 표면에는 산화 피막 등의 피막이 형성되어 있어도 된다.
에칭 장치(1)는, 또한 제어부(80)를 갖고 있다. 제어부(80)는 컴퓨터로 구성되어 있고, CPU를 구비한 주제어부와, 입력 장치, 출력 장치, 표시 장치, 기억 장치(기억 매체)를 갖고 있다. 주제어부는, 에칭 장치(1)의 각 구성부의 동작을 제어한다. 주제어부에 의한 각 구성부의 제어는, 기억 장치에 내장된 기억 매체(하드 디스크, 광 데스크, 반도체 메모리 등)에 기억된 제어 프로그램에 기초해서 이루어진다. 기억 매체에는, 제어 프로그램으로서 처리 레시피가 기억되어 있고, 처리 레시피에 기초하여 에칭 장치(1)의 처리가 실행된다.
<에칭 방법>
이어서, 이상과 같이 구성되는 에칭 장치(1)에서 행해지는 일 실시 형태에 관한 에칭 방법에 대해서 설명한다. 이하의 에칭 방법은, 제어부(80)에 의한 제어를 바탕으로 행해진다.
도 2는, 일 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다.
먼저, 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막을 이 순서로 적층하여 이루어지는 3층 적층막을 갖는 기판(W)을 챔버(10) 내에 마련한다(스텝 ST1).
이어서, 챔버(10) 내에서, HF-NH3계 가스를 사용하여, 3층 적층막을 각 막에서 가스비를 조정하면서 일괄하여 에칭한다(스텝 ST2).
이때, 제1 산화실리콘계막, 질화실리콘계막 및 제2 산화실리콘계막의 에칭은, 로딩을 최소한으로 억제하기 위해서, 각 막이 양호한 선택비로 적절하게 에칭되도록, 가스비를 제어해서 실시된다. 또한, 각 막의 에칭은, 적재대(12)의 온도 및 챔버(10) 내의 압력을 적절하게 제어해서 실시된다.
산화실리콘계막 및 질화실리콘계막을 HF-NH3계 가스로 에칭할 때는, 반응 생성물로서 규불화암모늄(AFS)이 생성된다. 이 때문에, 챔버(10) 내에서 3층 적층막을 구성하는 각 막을 일괄해서 에칭하기 위해서, 각 막의 에칭에 있어서, HF-NH3계 가스를 공급하는 조작과, 챔버(10) 내를 퍼지하는 조작을 반복해서 행하는 사이클 에칭을 사용하는 것이 바람직하다. 이에 의해, HF-NH3계 가스를 공급했을 때의 AFS의 생성과, 퍼지에 의한 AFS의 승화가 반복해서 행해져서, 에칭을 진행시킬 수 있다. 반복 횟수는, 각 막의 막 두께에 따라서 적절히 설정된다.
이하, 보다 구체적으로 설명한다.
스텝 ST1에서, 기판(W)은 3층 적층막을 갖고 있으면 그 구조나 적층 방향은 한정되지 않지만, 구조예로서, 예를 들어 도 3에 모식적으로 도시하는 바와 같은 것을 들 수 있다. 도 3의 예에서는, 기판(W)은, 기체(도시하지 않음) 상에 Si막(101)이 형성되고, 그 위에 에칭 대상의 3층 적층막인 ONO 적층막(102)이 형성되어 있다. ONO 적층막(102)은, 아래부터 순서대로 제2 산화실리콘계막(113), 질화실리콘계막(112) 및 제1 산화실리콘계막(111)이 적층되어 구성되어 있다. 제1 산화실리콘계막(111), 질화실리콘계막(112) 및 제2 산화실리콘계막(113) 각각의 막 두께는, 6 내지 12nm의 범위인 것이 바람직하다. ONO 적층막(102) 상에는, Si막(103) 및 SiN막(104)이 형성되고, Si막(103) 및 SiN막(104)에는, 오목부(트렌치 또는 홀)(105)가 형성되어 있다. 또한, Si막(101, 103)은 poly-Si막이어도 아몰퍼스 Si막(a-Si막)이어도 된다.
도 3의 기판(W)에 대하여, 스텝 ST2의 제1 산화실리콘계막(111), 질화실리콘계막(112) 및 제2 산화실리콘계막(113)의 일괄 에칭을 실시함으로써, 도 4에 도시하는 바와 같이, 하지의 Si막(101)이 노출된 상태로 된다.
제1 산화실리콘계막(111)과 제2 산화실리콘계막(113)은, Si와 O를 주성분으로 하고, 첨가물을 포함하고 있어도 된다. 제1 산화실리콘계막(111)과 제2 산화실리콘계막(113)은 동일한 재료이어도 되지만, 다른 재료인 것이 바람직하다. 제1 산화실리콘계막으로서는, 열산화막(Th-SiO2막), TEOS막(CVD-SiO2막)이 예시된다. TEOS막이란, Si 전구체로서, 테트라에톡시실란(TEOS)을 사용해서 CVD법에 의해 형성된 막이다. TEOS막은, 플라스마 CVD법에 의해 형성한 PTEOS막이어도 된다. 제2 산화실리콘계막(113)으로서는, ALD에 의해 성막된 SiO2막(ALD-SiO2막)이나 SiON막이 예시된다. 이것들은 제1 산화실리콘계막(111)으로서 사용하는 열산화막이나 TEOS막과 비교해서 저밀도의 막이다. 이렇게 제2 산화실리콘계막(113)을 제1 산화실리콘계막보다도 저밀도의 막으로 함으로써, 제2 산화실리콘계막(113)을 제1 산화실리콘계막(111)에 대하여 선택적으로 에칭할 수 있다.
질화실리콘계막(112)은, Si와 N을 주성분으로 하고, 첨가물을 포함하고 있어도 된다. 질화실리콘계막(112)으로서는, CVD법이나 ALD법으로 성막된 SiN막(CVD-SiN막, ALD-SiN막)이 예시된다.
스텝 ST2에서는, 도 5에 도시한 바와 같이, 제1 산화실리콘계막(111)을 에칭하는 단계(ST2-1), 질화실리콘계막(112)을 에칭하는 단계(ST2-2) 및 제2 산화실리콘계막(113)을 에칭하는 단계(ST2-3)가 실시된다. 이들 단계에서 원하는 에칭을 행하기 위해서, 산화실리콘계막을 에칭하는 단계인 ST2-1 및 ST2-3과, 질화실리콘계막을 에칭하는 단계인 ST2-2에서, HF-NH3계 가스의 가스비를 조정한다.
도 6은, NH3 가스와 HF 가스의 비율을 변화시켜서 SiO2막(Th-SiO2막)과 SiN막을 에칭했을 때의, HF 가스 및 NH3 가스에 대한 HF 가스의 비(HF가스비; HF/(HF+NH3)×100 (％))와, SiN에 대한 SiO2의 선택비(SiO2/SiN)의 관계를 도시하는 도면이다. 이 도에 도시하는 바와 같이, SiO2막은, NH3 가스가 리치인 범위에서 에칭이 진행되기 쉽고, HF 가스비가 20％ 이하에서 질화실리콘막에 대하여 100 이상의 고 선택비가 얻어지는 것을 알 수 있다. 단, HF 가스비가 3％ 미만으로 되면 반응이 진행되기 어려워진다. 한편, SiN막은, HF 가스가 리치인 범위에서 에칭이 진행되기 쉽고, HF 가스비가 99％ 이상 정도에서 고 선택비가 얻어지는 것을 알 수 있다. 구체적으로는, HF 가스비가 100％이고 SiO2/SiN이 0.01 이하, 즉 SiO2에 대한 SiN의 선택비가 100 이상으로 되어 있는 것을 알 수 있다.
따라서, 산화실리콘계막을 에칭하는 단계인 ST2-1 및 ST2-3에서는, HF 가스비가 3 내지 20％인 것이 바람직하다. 보다 바람직하게는 3 내지 9％의 범위이다. 이 범위에서 선택비에 더하여 충분한 에칭양을 얻을 수 있다.
한편, 질화실리콘계막을 에칭하는 단계인 ST2-2에서는, HF 가스비가 99％ 이상인 것이 바람직하다. 보다 바람직하게는 HF 가스비가 100％이다.
스텝 ST2의 에칭 공정에서, 제2 산화실리콘계막(113)을 에칭하는 단계인 ST2-3을 실시할 때는, 제1 산화실리콘계막(111)에 대하여 선택적으로 에칭되는 것이 바람직하다. 제1 산화실리콘계막(111)이 Th-SiO2막 또는 CVD-SiO2막이고, 제2 산화실리콘계막(113)이 ALD-SiO2막 또는 SiON막일 경우에는, 이하와 같이 함으로써, 제2 산화실리콘계막(113)을 선택적으로 에칭할 수 있다. 즉, 제2 산화실리콘계막(113)을 에칭할 때의 HF 가스의 비율을, 제1 산화실리콘계막(111)의 에칭보다도 감소시킴으로써, 제2 산화실리콘계막(113)을 제1 산화실리콘계막(111)에 대하여 선택적으로 에칭할 수 있다.
이상과 같은 바람직한 가스 비율로 각 막을 에칭할 때의 가스 유량은, 이하와 같은 범위가 바람직하다.
·제1 산화실리콘계막(111)의 에칭 단계(ST2-1)
HF 가스: 50 내지 100sccm
NH3 가스: 450 내지 550sccm
N2 가스+Ar 가스: 300 내지 600sccm
·질화실리콘계막(112)의 에칭 단계(ST2-2)
HF 가스: 800 내지 1000sccm
NH3 가스: 0 내지 10sccm
N2 가스+Ar 가스: 300 내지 600sccm
·제2 산화실리콘계막(113)의 에칭 단계(ST2-3)
HF 가스: 30 내지 50sccm(제1 산화실리콘계막의 에칭 시보다도 적게 함)
NH3 가스: 450 내지 550sccm
N2 가스+Ar 가스: 300 내지 600sccm
스텝 ST2에서의 압력에 관해서는, 제1 및 제2 산화실리콘계막(111, 113)을 에칭하는 단계(ST2-1 및 ST2-3)에서는, 질화실리콘계막(112)을 에칭하는 단계에 대하여 상대적으로 저압으로 하는 것이 바람직하다. 이에 의해, 제1 및 제2 산화실리콘계막(111, 113)을 질화실리콘계막(112)에 대하여 선택적으로 에칭할 수 있다. 한편, 질화실리콘계막(112)을 에칭하는 단계(ST2-2)에서는, 제1 및 제2 산화실리콘계막(111, 113)을 에칭하는 단계에 대하여 상대적으로 고압으로 하는 것이 바람직하다. 이에 의해, 질화실리콘계막(112)을 제1 및 제2 산화실리콘계막(111, 113)에 대하여 선택적으로 에칭할 수 있다.
보다 바람직하게는, 제1 및 제2 산화실리콘계막(111, 113)을 에칭하는 단계(ST2-1 및 ST2-3)에서는 5Torr(667Pa) 이하이며, 질화실리콘계막(112)을 에칭하는 단계(ST2-2)에서는 5 내지 100Torr(667 내지 13332Pa)이다.
질화실리콘계막(112)을 에칭하는 단계(ST2-2)의 기판 온도(적재대 온도)는 80 내지 100℃가 바람직하고, 90 내지 100℃가 보다 바람직하다. 온도를 이 범위로 함으로써, 질화실리콘계막(112)을 현실적인 에칭양으로 제1 및 제2 산화실리콘막(111, 113)에 대하여 고 선택비로 에칭할 수 있다.
도 7은, HF 가스 100％, 압력 20Torr 및 50Torr로, ALD-SiN막과 Th-SiO2막을, 적재대 온도를 90 내지 120℃에서 변화시켜서 에칭했을 때의, 적재대 온도와 각 막의 에칭양의 관계, 및 ALD-SiN막의 Th-SiO2막에 대한 선택비를 도시하는 도면이다. 이 도에 도시하는 바와 같이, 90 내지 100℃에서, SiN막을 현실적인 에칭양으로, 또한 SiO2막에 대하여 고 선택비로 에칭 가능하다. 105℃에서는, 선택비는 높지만 에칭양이 적어져버린다.
또한, 도 3의 구조의 기판(W)에 있어서는, ONO 적층막(102)의 각 막의 에칭에 있어서 Si막(101 및 103)에 대한 선택비가 높을 것이 요구되는데, 온도가 낮으면 Si가 에칭되어버린다. 그 모델은 이하와 같다. 도 8은 ONO 적층막을 에칭할 때 Si가 에칭되는 모델을 도시하는 도면이다. 예를 들어, 제1 및 제2 산화실리콘계막(111, 113)을 에칭할 때는, 도 8에 도시하는 바와 같이, HF 가스 및 NH3 가스에 의해 에칭을 행해서 AFS가 생성되는 과정에서 H2O가 발생한다. 그리고, 온도가 낮으면 H2O가 잔존하여, H2O와 도입 가스인 NH3가 반응하여, Si가 알칼리 에칭되어버린다. 이 반응을 억제하기 위해서는, 기판 온도를 상승시켜서 H2O를 제거하는 것이 바람직하다. 도 9는, 각 온도에서 HF 가스와 NH3 가스에 의해 Th-SiO2막을 에칭했을 때의, Th-SiO2막의 에칭양과 a-Si막의 에칭양의 관계를 도시하는 도면이다. 이 도에 도시하는 바와 같이, 85℃에서는 Th-SiO2막의 a-Si막에 대한 선택비가 낮은 경향이 있지만, 90℃에서는 어느 정도 높은 선택비가 얻어지고 있어, 온도가 상승함에 따라서 a-Si의 에칭양이 저하되어 있다. 따라서, 스텝 ST2에서 각 막을 Si에 대하여 선택적으로 에칭하기 위해서는, 적재대 온도(기판 온도)는 90℃ 이상이 바람직하다. 상술한 바와 같이, 105℃에서는 SiN막의 에칭양이 적기 때문에, 90 내지 100℃가 바람직하다.
이상의 SiN막의 SiO2막에 대한 선택성 및 SiO2막의 Si막에 대한 선택성의 결과를 고려하면, 스텝 ST2의 ONO 적층막(102)의 에칭 시의 기판 온도(적재대 온도)는, 80 내지 100℃가 바람직하고, 90 내지 100℃가 보다 바람직하다. 이 범위 내에서 각 막을 에칭하는 단계(ST2-1 내지 ST2-3)에서 온도를 변화시켜도 되지만, 실질적으로 동일 온도로 하는 것이 바람직하다.
스텝 ST2에서의 각 막을 에칭하는 단계(ST2-1 내지 ST2-3)에서는, 상술한 바와 같이, HF-NH3계 가스를 공급해서 반응 생성물을 생성시키는 조작과, 챔버(10) 내를 퍼지해서 반응 생성물을 승화시키는 조작을 반복해서 실시하는 사이클 에칭이 바람직하다. 또한, ONO 적층막(102)의 에칭이 종료된 후에는, 기판(W)을 챔버(10)로부터 반출해서 가열 장치에 의해 잔사 제거를 위한 가열 처리를 행하는 것이 바람직하다.
각 막의 사이클 에치 시의 1회의 HF-NH3계 가스를 공급하는 조작 시간은, 20 내지 60sec의 범위가 바람직하다. 또한, 1회의 퍼지하는 조작 시간은, 충분히 AFS를 제거하는 관점에서 3min 이상이 바람직하고, 3 내지 5min의 범위가 보다 바람직하다. 단, ONO 적층막(102)의 에칭이 종료된 후에 잔사 제거를 위한 가열 처리를 행하는 경우는, 최후의 제2 산화실리콘계막(113)을 에칭하는 단계(ST2-3) 시의 퍼지 시간은 짧아도 되며, 30 내지 60sec의 범위가 바람직하다.
또한, 퍼지하는 조작은, 챔버(10) 내를 진공화할 뿐이어도 되고, 진공화하면서 퍼지 가스를 공급해도 된다. 퍼지 가스로서는, Ar 가스 공급원(52) 및/또는 N2 가스 공급원(54)으로부터 공급되는 Ar 가스 및/또는 N2 가스를 사용할 수 있다. AFS를 효과적으로 배출하기 위해서는 진공화만을 실시하는 것이 바람직하다.
퍼지하는 조작 시에는, 기판(W)에 생성된 AFS의 승화가 진행될 수 있는 온도로 되도록 적재대(12)의 온도가 설정된다. 적재대(12)의 온도가 상술한 80 내지 100℃의 온도 범위라면, 사이클 에칭에 있어서의 퍼지하는 조작으로 반응 생성물인 AFS를 충분히 제거 가능하다.
도 3의 구조의 기판(W)에 있어서는, ONO 적층막(102)을 에칭할 때 SiN막(104)에 대한 선택성도 요구된다. SiN막(104)은 ONO 적층막(102)의 질화실리콘계막(112)과 동종의 막이지만, 질화실리콘계막(112)을 사이클 에칭할 때의 퍼지 시간을 길게 해서 AFS와 H2O를 최대한 저감함으로써, SiN막(104)의 손실을 저감할 수 있다. 이에 의해, 질화실리콘계막(112)을 에칭할 때 SiN막(104)에 대한 선택성도 확보할 수 있다. 이 때의 퍼지 시간은 3 내지 5min의 범위인 것이 바람직하다.
각 막의 에칭이 종료된 후에는 챔버(10) 내를 퍼지한다. 퍼지 가스로서는, Ar 가스 공급원(52) 및/또는 N2 가스 공급원(54)으로부터 공급되는 Ar 가스 및/또는 N2 가스를 사용할 수 있다. 제2 산화실리콘계막(113)의 에칭이 종료된 후, 이렇게 챔버의 퍼지를 행하고, 그 후, 기판(W)을 챔버(10)로부터 반출한다.
상술한 특허문헌 1에 나타내는 바와 같이, SiO2막을 HF 가스 및 NH3 가스에 의해 가스 에칭하는 것은 종래부터 알려져 있다. 한편, 반도체 장치의 구조 중에는, 본 실시 형태에서 대상으로 하는 ONO 적층막이 다용되고 있어, ONO 적층막의 에칭이 요구된다. ONO 적층막의 에칭 시에는, 로딩을 최소한으로 억제하기 위해서, SiO2막과 SiN막을 높은 선택성으로 에칭할 필요가 있어, 종래, SiO2막의 가스 에칭과 SiN막의 습식 에칭이 병용되어 왔다.
이에 대해, 본 실시 형태에서는, ONO 적층막을 구성하는 제1 산화실리콘계막, 질화실리콘계막, 제2 산화실리콘계막의 가스 비율 등의 조건을 최적화하고, 또한 사이클 에치를 적용함으로써, ONO 적층막을 가스 에칭에 의한 일괄 에칭으로 에칭하는 것이 가능하게 된다. 이에 의해, ONO 적층을 종래보다도 간이한 공정에 의해 고 스루풋으로 에칭할 수 있다.
또한, ONO 적층막에 인접하는 위치에 Si막이 존재하는 경우에는, Si막에 대하여 고 선택비로 ONO 적층막을 에칭할 것이 요구된다. 특히, 도 3과 같이, ONO 적층막(102)의 하지가 되는 Si막(101)은, 트랜지스터의 기능부(채널 등)로 되는 경우가 많아, ONO 적층막(102)을 에칭했을 때 최대한 에칭되지 않을 것이 요구된다. 이에 대해, 본 실시 형태에서는, 상술한 바와 같이, ONO 적층막을 Si막에 대해서도 고 선택비로 에칭할 수 있다.
<다른 적용>
이상, 실시 형태에 대해서 설명했지만, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어, 상기 실시 형태의 장치는 예시에 지나지 않으며, 다양한 구성의 장치를 적용할 수 있다. 또한, 기판으로서 반도체 웨이퍼를 예시했지만, FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.
1; 에칭 장치
10; 챔버
12; 적재대
13; 가스 공급 기구
14; 배기 기구
26; 샤워 헤드
45; 온도 조절기
51; HF 가스 공급원
53; NH3 가스 공급원
80; 제어부
101, 103; Si막
102; ONO 적층막
104; SiN막
105; 오목부
111; 제1 산화실리콘계막
112; 질화실리콘계막
113; 제2 산화실리콘계막
W; 기판

Claims (18)

  1. 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막을 적층하여 이루어지는 3층 적층막을 갖는 기판을 챔버 내에 마련하는 공정과,
    상기 챔버 내에서, HF-NH3계 가스를 사용하여, 상기 3층 적층막을, 각 막에서의 가스비를 조정하면서 일괄하여 에칭하는 공정
    을 갖는, 에칭 방법.
  2. 제1항에 있어서, 상기 제1 산화실리콘계막, 상기 질화실리콘계막 및 상기 제2 산화실리콘계막의 각 막의 에칭은, HF-NH3계 가스를 공급해서 반응 생성물을 생성시키는 조작과, 챔버 내를 퍼지해서 반응 생성물을 승화시키는 조작을 반복해서 실시하는 사이클 에칭에 의해 행하는, 에칭 방법.
  3. 제2항에 있어서, 상기 제1 산화실리콘계막, 상기 질화실리콘계막 및 상기 제2 산화실리콘계막을 에칭할 때의 상기 퍼지하는 조작의 시간을 3 내지 5min으로 하는, 에칭 방법.
  4. 제2항에 있어서, 상기 에칭하는 공정 후, 상기 챔버로부터 상기 기판을 반출하는 공정과, 반출된 상기 기판을 가열해서 잔사 제거를 행하는 공정을 더 갖고,
    상기 제1 산화실리콘계막 및 상기 질화실리콘계막의 상기 퍼지하는 조작의 시간을 3 내지 5min으로 하고, 상기 제2 산화실리콘계막의 상기 퍼지하는 조작의 시간을 30 내지 60sec로 하는, 에칭 방법.
  5. 제2항에 있어서, 상기 기판은, 상기 3층 적층막 이외의 부분에 SiN막을 갖고, 상기 질화실리콘계막을 에칭할 때, 상기 퍼지하는 조작의 시간을 3 내지 5min으로 하는, 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 산화실리콘계막 및 상기 제2 산화실리콘계막을 에칭할 때는, 상기 HF-NH3계 가스로서, HF 가스와 NH3 가스를 HF/(HF+NH3)가 3 내지 20％로 되는 가스비로 공급하고, 상기 질화실리콘계막을 에칭할 때는, 상기 HF-NH3계 가스로서, HF 가스와 NH3 가스를 HF/(HF+NH3)가 99％ 이상으로 되는 가스비로 공급하는, 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 산화실리콘계막 및 상기 제2 산화실리콘계막을 에칭할 때는, 상기 챔버 내의 압력을 667Pa 이하로 하고, 상기 질화실리콘계막을 에칭할 때는, 상기 챔버 내의 압력을 667 내지 13332Pa의 범위로 하는, 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 질화실리콘계막을 에칭할 때의 상기 기판의 온도는, 80 내지 100℃인, 에칭 방법.
  9. 제8항에 있어서, 상기 3층 적층막을 에칭할 때의 상기 기판의 온도는, 80 내지 100℃인, 에칭 방법.
  10. 제9항에 있어서, 상기 기판은, 상기 3층 적층막에 인접해서 Si를 갖고, 상기 3층 적층막을 에칭할 때의 상기 기판의 온도는 90 내지 100℃의 범위인, 에칭 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 3층 적층막의 에칭은, 상기 제1 산화실리콘계막부터 개시되어, 상기 제2 산화실리콘계막에서 종료되고,
    상기 제1 산화실리콘계막은, 열산화막 또는 TEOS막이며, 상기 제2 산화실리콘계막은, ALD로 성막된 산화실리콘막 또는 SiON막인, 에칭 방법.
  12. 제11항에 있어서, 상기 제2 산화실리콘계막의 에칭 시에, HF 가스 유량이 상기 제1 산화실리콘계막의 에칭 시보다도 적어지도록 하는, 에칭 방법.
  13. 제1 산화실리콘계막과 질화실리콘계막과 제2 산화실리콘계막을 적층하여 이루어지는 3층 적층막을 갖는 기판을 수용하는 챔버와,
    상기 챔버 내에서 상기 기판을 적재하는 적재대와,
    상기 챔버 내에 염기성 가스와 불소 함유 가스를 공급하는 가스 공급부와,
    상기 챔버 내를 배기하는 배기부와,
    상기 적재대 상의 기판의 온도를 조절하는 온도 조절부와,
    제어부
    를 구비하고,
    상기 제어부는, 상기 챔버 내의 상기 적재대에 적재된 상기 기판에 대하여, HF-NH3계 가스를 사용하여, 상기 3층 적층막이, 각 막에서의 가스비를 조정하면서 일괄하여 에칭되도록, 상기 가스 공급부와, 상기 배기부와, 상기 온도 조절부를 제어하는, 에칭 장치.
  14. 제13항에 있어서, 상기 제어부는, 상기 제1 산화실리콘계막, 상기 질화실리콘계막 및 상기 제2 산화실리콘계막의 각 막의 에칭이, HF-NH3계 가스를 공급해서 반응 생성물을 생성시키는 조작과, 챔버 내를 퍼지해서 반응 생성물을 승화시키는 조작을 반복해서 실시함으로써 행해지도록 제어하는, 에칭 장치.
  15. 제13항 또는 제14항에 있어서, 상기 제어부는, 상기 제1 산화실리콘계막 및 상기 제2 산화실리콘계막을 에칭할 때는, 상기 HF-NH3계 가스로서, HF 가스와 NH3 가스를 HF/(HF+NH3)가 3 내지 20％로 되는 가스비로 공급시키고, 상기 질화실리콘계막을 에칭할 때는, 상기 HF-NH3계 가스로서, HF 가스와 NH3 가스를 HF/(HF+NH3)가 99％ 이상으로 되는 가스비로 공급시키는, 에칭 장치.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 제어부는, 상기 제1 산화실리콘계막 및 상기 제2 산화실리콘계막을 에칭할 때는, 상기 챔버 내의 압력을 667Pa 이하로 제어하고, 상기 질화실리콘계막을 에칭할 때는, 상기 챔버 내의 압력을 667 내지 13332Pa의 범위로 제어하는, 에칭 장치.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서, 상기 제어부는, 상기 3층 적층막을 에칭할 때의 상기 기판의 온도를, 80 내지 100℃로 제어하는, 에칭 장치.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서, 상기 3층 적층막의 에칭은, 상기 제1 산화실리콘계막부터 개시되어, 상기 제2 산화실리콘계막에서 종료되고, 상기 제1 산화실리콘계막은, 열산화막 또는 TEOS막이며, 상기 제2 산화실리콘계막은, ALD로 성막된 산화실리콘막 또는 SiON막이고,
    상기 제어부는, 상기 제2 산화실리콘계막의 에칭 시에, HF 가스 유량이 상기 제1 산화실리콘계막의 에칭 시보다도 적어지도록 제어하는, 에칭 장치.
KR1020237011149A 2020-11-11 2021-10-28 에칭 방법 및 에칭 장치 KR20230058504A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-188278 2020-11-11
JP2020188278A JP2022077419A (ja) 2020-11-11 2020-11-11 エッチング方法およびエッチング装置
PCT/JP2021/039777 WO2022102421A1 (ja) 2020-11-11 2021-10-28 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
KR20230058504A true KR20230058504A (ko) 2023-05-03

Family

ID=81601106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237011149A KR20230058504A (ko) 2020-11-11 2021-10-28 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US20240006187A1 (ko)
JP (1) JP2022077419A (ko)
KR (1) KR20230058504A (ko)
CN (1) CN116325081A (ko)
WO (1) WO2022102421A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060220A (ja) * 2012-09-14 2014-04-03 Tokyo Electron Ltd エッチング装置およびエッチング方法
JP6568769B2 (ja) * 2015-02-16 2019-08-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7109165B2 (ja) * 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Also Published As

Publication number Publication date
WO2022102421A1 (ja) 2022-05-19
US20240006187A1 (en) 2024-01-04
CN116325081A (zh) 2023-06-23
JP2022077419A (ja) 2022-05-23

Similar Documents

Publication Publication Date Title
CN109216186B (zh) 蚀刻方法和残渣去除方法
CN110581067B (zh) 蚀刻方法及蚀刻装置
US9613823B2 (en) Etching method and storage medium
TWI827685B (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
KR101802595B1 (ko) 에칭 방법 및 기억 매체
CN110783188B (zh) 蚀刻方法和蚀刻装置
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI608536B (zh) Etching method and memory medium
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20200010411A (ko) 에칭 방법
US20230395400A1 (en) Etching method and etching apparatus
JP2020064924A (ja) 窒化膜の成膜方法および半導体装置の製造方法
TW201941283A (zh) 蝕刻方法
KR20230058504A (ko) 에칭 방법 및 에칭 장치
TW202113966A (zh) 蝕刻方法及蝕刻裝置
WO2023112423A1 (ja) ガス処理方法およびガス処理装置
CN114746985A (zh) 蚀刻方法和蚀刻装置
JP2022066687A (ja) エッチング方法およびエッチング装置