KR20200143260A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20200143260A
KR20200143260A KR1020200066308A KR20200066308A KR20200143260A KR 20200143260 A KR20200143260 A KR 20200143260A KR 1020200066308 A KR1020200066308 A KR 1020200066308A KR 20200066308 A KR20200066308 A KR 20200066308A KR 20200143260 A KR20200143260 A KR 20200143260A
Authority
KR
South Korea
Prior art keywords
gas
etching
film
substrate
sige
Prior art date
Application number
KR1020200066308A
Other languages
English (en)
Inventor
가즈히토 미야타
노부히로 다카하시
다케히코 오리이
슌타 후루타니
šœ타 후루타니
쇼이 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 샌트랄 글래스 컴퍼니 리미티드 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200143260A publication Critical patent/KR20200143260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 실리콘과 다른 물질이 존재하는 기판에 있어서, 실리콘을 심플한 가스계에 의해 고선택비로 에칭할 수 있는 기술을 제공한다.
[해결 수단] 에칭 방법은, Si와 다른 물질을 갖는 기판을 설치하는 공정과, 기판에 에칭 가스로서 저마늄 포함하는 가스를 공급하여, Si를 다른 물질에 대해서 선택적으로 에칭하는 공정을 갖는다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
최근, 반도체 소자의 제조 프로세스에 있어서는, 실리콘(Si)을 다른 막에 대해서 높은 선택성으로 에칭하는 기술이 요구되고 있다. 예를 들어, 특허문헌 1에는, Si와 실리콘 저마늄(SiGe)이 공존하는 기판에 F2 가스와 NH3 가스를 공급하는 것에 의해 Si를 SiGe에 대해서 선택적으로 에칭 가능하다는 것이 기재되어 있다.
일본 특허공개 2016-143781호 공보
본 개시는, Si와 다른 물질이 존재하는 기판에 있어서, Si를 심플한 가스계에 의해 고선택비로 에칭할 수 있는 기술을 제공한다.
본 개시의 일 태양에 따른 에칭 방법은, Si와 다른 물질을 갖는 기판을 설치하는 공정과, 상기 기판에 에칭 가스로서 저마늄을 포함하는 가스를 공급하여, 상기 Si를 상기 다른 물질에 대해서 선택적으로 에칭하는 공정을 갖는다.
본 개시에 의하면, Si와 다른 물질이 존재하는 기판에 있어서, Si를 심플한 가스계에 의해 고선택비로 에칭할 수 있다.
도 1은 일 실시형태에 따른 에칭 방법을 나타내는 플로 차트이다.
도 2는 일 실시형태의 에칭 방법이 적용되는 웨이퍼의 구조예를 나타내는 단면도이다.
도 3은 도 2의 구조의 웨이퍼에 있어서, Si막을 부분적으로 에칭한 상태를 나타내는 단면도이다.
도 4는 도 2의 구조의 웨이퍼에 있어서, Si막을 모두 에칭한 상태를 나타내는 단면도이다.
도 5는 다른 실시형태에 따른 에칭 방법을 나타내는 플로 차트이다.
도 6은 추가로 다른 실시형태에 따른 에칭 방법을 나타내는 플로 차트이다.
도 7은 추가로 또 다른 실시형태에 따른 에칭 방법을 나타내는 플로 차트이다.
도 8은 일 실시형태에 따른 에칭 방법에 이용하는 처리 시스템의 일례를 나타내는 개략 구성도이다.
도 9는 일 실시형태에 따른 에칭 방법을 실시하기 위한 에칭 장치를 나타내는 단면도이다.
도 10은 실험예의 결과를 나타내는 도면이다.
이하, 첨부 도면을 참조하면서, 실시형태에 대해 설명한다.
＜경위 및 개요＞
최초에, 본 개시의 일 실시형태에 따른 에칭 방법의 경위 및 개요에 대해 설명한다.
최근, 반도체 소자의 제조 프로세스에 있어서는, Si와 다른 물질이 존재하는 기판에 있어서, Si를 선택적으로 에칭할 것이 요구되는 프로세스가 존재한다. 이 요구에 대응하는 기술로서, 예를 들어, 상기 특허문헌 1에는, Si와 SiGe가 공존하는 기판에 F2 가스와 NH3 가스를 공급하는 것에 의해 Si를 SiGe에 대해서 선택적으로 에칭할 수 있음이 기재되어 있다.
그러나, 특허문헌 1은, F2 가스와 NH3 가스의 비율을 변화시키는 것에 의해, SiGe에 대한 Si의 선택적 에칭과, Si에 대한 SiGe의 선택적 에칭의 양쪽을 할 수 있을 것을 주안으로 하고 있어, Si를 에칭할 때의 선택비를 충분히 높게 하는 것이 곤란하다. 또한, 동일 가스계에서 Si와 SiGe 중 한쪽을 다른 쪽에 대해서 선택적으로 에칭하기 위해, 가스 비율을 엄밀하게 조정할 필요가 있다.
그래서, 발명자들이 Si를 심플한 가스계에 의해 고선택비로 에칭할 수 있는 기술을 검토한 결과, 에칭 가스로서 저마늄(Ge)을 포함하는 가스를 이용하는 것이 유효함을 발견했다.
즉, 발명자들은, 일본 특허공표 2009-510750호 공보에 기재되어 있는, ClF3 가스를 이용하여 SiGe를 Si에 대해서 선택적으로 에칭하는 기술에 의한 실험의 과정에서, 반응에 의해 GeF4 가스가 발생하고, 그것이 Si를 에칭하는 현상을 발견했다. 그리고, GeF4 가스는 GeSi 등의 Si 이외의 물질을 에칭하기 어려움이 발견되었다. 이와 같은 지견에 기초하여, 에칭 가스로서 GeF4 가스와 같은 Ge를 포함하는 가스를 이용하여 Si를 SiGe 등에 대해서 고선택비로 에칭할 수 있는 기술에 상도했다.
＜에칭 방법의 실시형태＞
다음에, 구체적인 실시형태에 대해 설명한다. 도 1은 일 실시형태에 따른 에칭 방법을 나타내는 플로 차트이다.
최초에, 표면 부분에 Si와 다른 물질을 갖는 기판을, 에칭 처리를 행하기 위한 챔버 내에 설치한다(스텝 1).
다른 물질로서는, 통상 반도체 장치에 이용되는 물질이면 특별히 한정되지 않지만, SiGe, Ge, SiO2, SiN 등을 들 수 있다. 이들 중에서, SiGe, Ge는, 최근, Si와 공존하는 구조를 구성하는 것으로서 주목받고 있다.
SiGe의 Si 및 Ge의 비율은 임의이지만, Ge가 20at% 이상인 것이 바람직하다. 또한, SiGe, Ge, Si의 형태는 특별히 한정되지 않지만, 막으로서 형성된 것이 예시되고, 막으로서는 에피텍셜법으로 형성된 것이 예시된다. 기판에 대해서도 특별히 한정되지 않지만, 반도체 웨이퍼(이하 간단히 웨이퍼라고 기재한다)가 예시된다.
Si와 SiGe 또는 Ge가 공존하는 경우, 그 구조는 특별히 한정되지 않지만, 예를 들어 Si막과 SiGe막 또는 Ge막을 교대로 적층한 구조여도 된다.
이와 같은 Si막과 SiGe막 또는 Ge막을 교대로 적층한 적층 구조를 갖는 기판으로서는, 도 2에 나타내는 바와 같은 구조의 웨이퍼(W)가 예시된다. 도 2의 웨이퍼(W)는, 예를 들어 Si 상에 특정한 보호막(예를 들어 SiO2, SiN)이 형성된 기체(10)의 표면에, Si막(11)과, SiGe막(12)이 교대로 적층된 적층 구조부(13)를 갖고 있다. SiGe막(12) 대신에 Ge막을 이용해도 된다. 적층 구조부(13)의 최상층은 SiGe막(12)이며, 그 위에 예를 들어 SiO2 또는 SiN으로 구성된 마스크층(15)이 형성되어 있다. 적층 구조부(13)에는 플라즈마 에칭에 의해 형성된 오목부(14)가 형성되어 있고, 오목부(14)에는 교대로 적층된 Si막(11)과 SiGe막(12)의 측면이 노출되어 있다.
다음에, 기판에 에칭 가스로서 Ge를 포함하는 가스를 공급하여, 기판의 표면 부분의 Si를 다른 물질에 대해서 선택적으로 에칭한다(스텝 2).
Ge를 포함하는 가스로서는, Ge와 수소(H) 또는 할로젠의 화합물 가스를 이용할 수 있다. 이와 같은 화합물 가스로서는, 예를 들어, GeF4 가스, GeF2Cl2 가스, GeCl4 가스, GeH4 가스를 들 수 있고, 이들 중 적어도 1종을 이용할 수 있다.
이것에 의해, 다른 물질에 대해서 Si를 고선택비로 에칭할 수 있다. 예를 들어, GeF4 가스로는, Ge가 20at% 이상인 SiGe가 Si와 공존하는 경우에, Si를 SiGe에 대해서 50 이상의 선택비로 에칭할 수 있다. 또한, Ge에 대해서는, 100 이상이라고 하는 극히 높은 선택비를 얻을 수 있다. 더욱이, SiO2, SiN에 대해서도 Si를 100 이상의 극히 높은 선택비로 에칭할 수 있다.
예를 들어, 상기 도 2의 웨이퍼(W)에 에칭 가스로서 GeF4 가스 등의 Ge 함유 가스를 공급하는 것에 의해, 도 3에 나타내는 바와 같이, Si막(11)이 사이드 에칭되어, Si막(11)이 SiGe막(12)에 대해서 선택적으로 에칭된다. 이 경우, Si막(11)은, 도 3과 같이 부분적으로 에칭되어도, 도 4와 같이 모두 에칭되어도 된다. 모두 에칭되어도, 잔존하는 SiGe막(12)은 SiN 등으로 이루어지는 지지기둥(16)에 의해 지지된다.
에칭 가스로서의 Ge 함유 가스 외에, 에칭 가스를 희석하는 희석 가스를 공급해도 된다. 희석 가스로서는, N2 가스나, Ar 가스와 같은 희가스 등의 불활성 가스를 이용할 수 있다. 희석 가스의 유량 비율은, 에칭 조건이나 요구되는 에칭의 정도에 따라서 적절히 설정해도 된다. GeF4 가스의 유량은, 예를 들어, 10∼1000sccm의 범위로 할 수 있고, 희석 가스의 유량은, 예를 들어, 50∼1000sccm의 범위로 할 수 있다.
스텝 2의 에칭에 있어서의 챔버 내의 압력은, 1.33∼39990Pa(0.01∼300Torr)의 범위가 바람직하다. 이 범위의 압력에서 예를 들어 이하에 나타내는 (1)의 반응이 진행되기 쉬워진다. 보다 바람직하게는, 6.67∼1333.2Pa(0.05∼10Torr)의 범위이다.
스텝 2의 에칭에 있어서의 처리 온도(웨이퍼 온도)는 -20℃ 이상, 300℃ 이하인 것이 바람직하다. GeF4의 비점은 -36.5℃이므로, 저온에서도 가스 에칭을 행할 수 있다. 온도가 높을수록 예를 들어 이하에 나타내는 (1)의 반응은 진행되기 쉬워 에칭 레이트가 높아지지만, 선택비가 저하되는 경향이 된다. 저온에서는 에칭 레이트는 저하되지만, 선택비가 높아지는 경향이 있다. 따라서, 고선택비로 Si를 에칭하는 관점에서는 저온 쪽이 바람직하고, 150℃ 이하, 더욱이 50℃ 이하가 적합하다.
이 때의 에칭은, 논플라즈마의 가스 케미컬 에칭이어도 되고, 플라즈마를 이용해도 되지만, 논플라즈마 에칭을 이용하는 것에 의해, 플라즈마에 의한 대미지가 없고, 보다 높은 에칭의 선택성을 얻을 수 있으며, 장치를 심플하게 할 수 있는 이점이 있다.
Ge 함유 가스에 의한 Si의 에칭 작용은, GeF4 가스를 예로 들면, 이하의 (1)식에 의하는 것이라고 추측된다.
Si ＋ 2GeF4 → SiF4↑ ＋ 2GeF2↑ …(1)
(1)식의 반응은, 상기 다른 물질에 대해서는 거의 생기지 않고, 따라서 Si만이 선택적으로 에칭되는 것이라고 생각된다. 다른 물질이 SiGe인 경우는 Si가 포함되어 있지만, Ge에 의해 보호되어 GeF4 가스로는 거의 에칭되지 않는다. SiO2, SiN도 Si가 산소 또는 질소와 강고하게 결합하고 있기 때문에, 마찬가지로 거의 에칭되지 않는다. 또한, 다른 물질이 Ge인 경우는, Si가 포함되어 있지 않고, Ge는 GeF4와는 반응하지 않기 때문에, 더욱 에칭되기 어렵다.
종래는, Si를 다른 물질에 대해서 선택적으로 에칭하는 경우, 특히, SiGe나 Ge에 대해서 선택적으로 에칭하는 경우, 특허문헌 1에 나타내는 바와 같이, 처리 가스로서 F2 가스와 NH3 가스가 이용되고 있었다. 그러나, 특허문헌 1은 F2 가스와 NH3 가스의 비율을 변화시키는 것에 의해, SiGe에 대한 Si의 선택적 에칭과 Si에 대한 SiGe의 선택적 에칭의 양쪽을 할 수 있는 것을 주안으로 하고 있고, Si를 SiGe에 대해서 고선택비로 에칭을 행하는 것까지는 지향하고 있지 않다. 즉, 특허문헌 1에서는, Si를 SiGe에 대해서 선택적으로 에칭하는 경우는, NH3/(F2＋NH3)를 18∼50 유량%로 하고, SiGe를 Si에 대해서 에칭하는 경우는, NH3/(F2＋NH3)를 0∼15유량%로 한다. 이것에 의해, 2 이상의 선택비가 얻어지는 것에 지나지 않는다. 가스의 비율을 조정하는 것에 의해 더욱 선택비를 높일 수 있지만, 선택비는 기껏해야 10 정도이다. 또한, 가스 비율이 변화되면, Si 및 SiGe 중 에칭되는 측이 바뀌기 때문에, 가스 비율을 엄밀하게 조정할 필요가 있다.
이에 비해서, 본 실시형태는, 처리 조건을 최적화하는 것에 의해, 에칭 가스로서 GeF4 가스 등의 Ge 함유 가스만을 이용하는 심플한 가스계에 의해, Si를 다른 물질에 대해서 50 이상, 더욱이 100 이상의 높은 선택비로 에칭할 수 있다. 특히, 최근 주목받고 있는 Si와 SiGe 또는 Ge가 공존한 구조를 갖는 기판, 예를 들어, Si막과 SiGe막 또는 Ge막을 교대로 적층한 구조를 갖는 기판에 대해서 유효하다.
상기 실시형태에서는, 스텝 1 및 스텝 2에 의해 에칭을 행했지만, 도 5에 나타내는 바와 같이, 필요에 따라서, 스텝 2의 에칭 후에, 잔존물을 제거하는 공정(스텝 3)을 행해도 된다. 잔존물을 제거하는 수법은 특별히 한정되지 않지만, 예를 들어, 가열 처리에 의해 행할 수 있다. 잔존물로서는, 에칭 잔사나 에칭에 의한 반응 생성물이 포함된다. 특히, 상기 (1)식의 반응에서 생성되는 GeF2는, 비점이 130℃로 비교적 높기 때문에, 에칭 처리가 130℃보다 낮은 온도에서 행해지면, 기판 중에 반응 생성물로서 GeF2가 잔존한다. 이 때문에, 이 경우는 스텝 3에 의해 GeF2를 승화시키는 처리가 필요해진다.
또한, 기판(적층 구조부(13))의 표면에는 자연 산화막이 얇게 형성되어 있는 경우가 있고, 이와 같은 경우는, 에칭에 앞서 자연 산화막을 제거하는 공정을 실시하는 것이 바람직하다. 자연 산화막의 제거는, 예를 들어, HF 가스와 NH3 가스를 공급하는 것에 의해 행해진다. 도 6에 나타내는 바와 같이, 자연 산화막의 제거 공정(스텝 4)을, 기판을 챔버 내에 설치하는 스텝 1 후에 챔버 내에서 행해도 되고, 도 7에 나타내는 바와 같이, 기판을 챔버에 설치하기 전에 다른 챔버에서 행해도 된다. 물론, 자연 산화막의 제거와 에칭 후의 잔존물의 제거를 양쪽 다 행해도 된다.
스텝 2의 에칭은, GeF4 가스를 포함하는 처리 가스의 공급과, 챔버 내의 퍼지(진공 흡인 또는 진공 흡인+퍼지 가스의 공급)를 반복하는 사이클 에칭이어도 된다. 또한, 반응 생성물 등의 제거가 필요한 경우에, GeF4 가스를 포함하는 처리 가스의 공급과, 스텝 3의 잔존물 제거 처리(가열 처리)를 반복하여 행해도 된다. 이들에 의해, 에칭 잔사나 반응 생성물의 잔존량을 보다 적게 할 수 있다.
＜처리 시스템의 일례＞
다음에, 일 실시형태에 따른 에칭 방법에 이용하는 처리 시스템의 일례에 대해 설명한다. 도 8은 처리 시스템의 일례를 나타내는 개략 구성도이다.
도 8에 나타내는 바와 같이, 처리 시스템(100)은, 예를 들어 상기 도 2에 나타내는 구조를 갖는 웨이퍼(W)를 반입출하는 반입출부(102)와, 반입출부(102)에 인접시켜 설치된 2개의 로드록실(103)과, 각 로드록실(103)에 각각 인접하여 설치된, 웨이퍼(W)에 대해서 열처리를 행하는 열처리 장치(104)와, 각 열처리 장치(104)에 각각 인접하여 설치된, 웨이퍼(W)에 대해서 에칭을 행하는 에칭 장치(105)와, 제어부(106)를 구비하고 있다.
반입출부(102)는, 웨이퍼(W)를 반송하는 제 1 웨이퍼 반송 기구(111)가 내부에 설치된 반송실(112)을 갖고 있다. 제 1 웨이퍼 반송 기구(111)는, 웨이퍼(W)를 대략 수평으로 보지(保持)하는 2개의 반송 암(111a, 111b)을 갖고 있다. 반송실(112)의 긴 방향의 측부에는, 재치대(113)가 설치되어 있고, 이 재치대(113)에는, FOUP 등의 복수매의 웨이퍼(W)를 수용하는 캐리어(C)가 예를 들어 3개 접속할 수 있게 되어 있다. 또한, 반송실(112)에 인접하여, 웨이퍼(W)의 얼라인먼트를 행하는 얼라인먼트 챔버(114)가 설치되어 있다.
반입출부(102)에 있어서, 웨이퍼(W)는, 반송 암(111a, 111b)에 의해 보지되어, 제 1 웨이퍼 반송 기구(111)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강되는 것에 의해, 원하는 위치로 반송된다. 그리고, 재치대(113) 상의 캐리어(C), 얼라인먼트 챔버(114), 로드록실(103)에 대해서 각각 반송 암(111a, 111b)이 진퇴하는 것에 의해, 반입출되게 되어 있다.
각 로드록실(103)은, 반송실(112)과의 사이에 각각 게이트 밸브(116)가 개재된 상태로, 반송실(112)에 각각 연결되어 있다. 각 로드록실(103) 내에는, 웨이퍼(W)를 반송하는 제 2 웨이퍼 반송 기구(117)가 설치되어 있다. 또한, 로드록실(103)은, 소정의 진공도까지 진공 흡인 가능하게 구성되어 있다.
제 2 웨이퍼 반송 기구(117)는, 다관절 암 구조를 갖고 있고, 웨이퍼(W)를 대략 수평으로 보지하는 픽을 갖고 있다. 이 제 2 웨이퍼 반송 기구(117)에 있어서는, 다관절 암을 움츠린 상태에서 픽이 로드록실(103) 내에 위치하고, 다관절 암을 뻗는 것에 의해, 픽이 열처리 장치(104)에 도달하고, 더욱 뻗는 것에 의해 에칭 장치(105)에 도달하는 것이 가능하게 되어 있어, 웨이퍼(W)를 로드록실(103), 열처리 장치(104), 및 에칭 장치(105) 사이에서 반송하는 것이 가능하게 되어 있다.
제어부(106)는, 전형적으로는 컴퓨터로 이루어지고, 처리 시스템(100)의 각 구성부를 제어하는 CPU를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(106)의 주제어부는, 예를 들어, 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세팅된 기억 매체에 기억된 처리 레시피에 기초하여, 처리 시스템(100)에, 소정의 동작을 실행시킨다.
이와 같은 처리 시스템(100)에서는, 상기 구조가 형성된 웨이퍼(W)를 복수매 캐리어(C) 내에 수납하여 처리 시스템(100)으로 반송한다. 처리 시스템(100)에 있어서는, 대기측의 게이트 밸브(116)를 연 상태에서 반입출부(102)의 캐리어(C)로부터 제 1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 하나에 의해 웨이퍼(W)를 1매 로드록실(103)에 반송하고, 로드록실(103) 내의 제 2 웨이퍼 반송 기구(117)의 픽에 받아 건넨다.
그 후, 대기측의 게이트 밸브(116)를 닫고 로드록실(103) 내를 진공 배기하고, 그 다음에 게이트 밸브(154)를 열고, 픽을 에칭 장치(105)까지 뻗어서 웨이퍼(W)를 에칭 장치(105)에 반송한다.
그 후, 픽을 로드록실(103)로 되돌리고, 게이트 밸브(154)를 닫고, 에칭 장치(105)에 있어서 전술한 에칭 방법에 의해, Si막의 에칭 처리를 행한다.
에칭 처리가 종료된 후, 게이트 밸브(122, 154)를 열고, 필요에 따라서, 제 2 웨이퍼 반송 기구(117)의 픽에 의해 에칭 처리 후의 웨이퍼(W)를 열처리 장치(104)에 반송하여, 에칭 잔사나 반응 생성물 등의 잔존물을 가열 제거한다.
에칭 처리가 종료된 후, 또는 에칭 처리 후, 열처리 장치(104)에 있어서의 열처리가 종료된 후, 제 1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 하나에 의해 캐리어(C)로 되돌린다. 이것에 의해, 1매의 웨이퍼의 처리가 완료된다.
한편, 에칭 잔사 등을 제거할 필요가 없는 경우에는, 열처리 장치(104)를 설치하지 않아도 되고, 그 경우에는, 에칭 처리가 종료된 후의 웨이퍼(W)를 제 2 웨이퍼 반송 기구(117)의 픽에 의해 로드록실(103)로 퇴피시켜, 제 1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 하나에 의해 캐리어(C)로 되돌리면 된다.
＜에칭 장치＞
다음에, 일 실시형태에 따른 에칭 방법을 실시하기 위한 에칭 장치(105)의 일례에 대해 상세히 설명한다.
도 9는 에칭 장치(105)의 일례를 나타내는 단면도이다. 도 9에 나타내는 바와 같이, 에칭 장치(105)는, 처리 공간을 규정하는 처리 용기로서의 밀폐 구조의 챔버(140)를 구비하고 있고, 챔버(140)의 내부에는, 웨이퍼(W)를 대략 수평으로 한 상태로 재치시키는 재치대(142)가 설치되어 있다. 또한, 에칭 장치(105)는, 챔버(140)에 에칭 가스를 공급하는 가스 공급부(143), 챔버(140) 내를 배기하는 배기부(144)를 구비하고 있다.
챔버(140)는, 챔버 본체(151)와 덮개부(152)에 의해 구성되어 있다. 챔버 본체(151)는, 대략 원통 형상의 측벽부(151a)와 저부(151b)를 갖고, 상부는 개구가 되어 있고, 이 개구가 덮개부(152)로 폐지(閉止)된다. 측벽부(151a)와 덮개부(152)는, 실링 부재(도시하지 않음)에 의해 밀폐되어, 챔버(140) 내의 기밀성이 확보된다. 덮개부(152)의 천벽에는 상방으로부터 챔버(140) 내를 향해 가스 도입 노즐(161)이 삽입되어 있다.
측벽부(151a)에는, 열처리 장치(104)와의 사이에서 웨이퍼(W)를 반입출하는 반입출구(153)가 설치되어 있고, 이 반입출구(153)는 게이트 밸브(154)에 의해 개폐 가능하게 되어 있다.
재치대(142)는, 평면시 대략 원형을 이루고 있고, 챔버(140)의 저부(151b)에 고정되어 있다. 재치대(142)의 내부에는, 재치대(142)의 온도를 조절하는 온도 조절기(165)가 설치되어 있다. 온도 조절기(165)는, 예를 들어 온도 조절용 매체(예를 들어 물 등)가 순환하는 관로를 구비하고 있고, 이와 같은 관로 내를 흐르는 온도 조절용 매체와 열교환이 행해지는 것에 의해, 재치대(142)의 온도가 조절되어, 재치대(142) 상의 웨이퍼(W)의 온도 제어가 이루어진다.
가스 공급부(143)는, 에칭 가스로서의 Ge 함유 가스인 GeF4 가스를 공급하는 GeF4 가스 공급원(175), 불활성 가스인 Ar 가스를 공급하는 Ar 가스 공급원(176)을 갖고 있다. 이들 공급원에는 각각 배관(171) 및 (172)의 일단이 접속되어 있다. 배관(171) 및 (172)의 타단은, 공통 배관(162)에 접속되고, 공통 배관(162)이 전술한 가스 도입 노즐(161)에 접속되어 있다.
따라서, 에칭 가스인 GeF4 가스, 불활성 가스인 Ar 가스는, 각각, GeF4 가스 공급원(175), Ar 가스 공급원(176)으로부터, 배관(171) 및 (172)을 거쳐, 공통 배관(162)에 도달하고, 가스 도입 노즐(161)로부터 챔버(140) 내의 웨이퍼(W)를 향해 토출된다. GeF4 가스는 에칭을 위한 가스로서 공급되고, Ar 가스는 희석 가스 및 퍼지 가스로서 공급된다. 에칭 가스로서의 Ge 함유 가스로서는, GeF4 가스에 한정되지 않고, 다른 가스, 예를 들어 전술한 GeF2Cl2 가스, GeCl4 가스, GeH4 가스여도 된다. 또한, 희석 가스나 퍼지 가스로서 이용되는 불활성 가스로서는, 다른 희가스나 N2 가스를 이용해도 된다.
배관(171) 및 (172)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어부(179)가 설치되어 있다. 유량 제어부(179)는 예를 들어 개폐 밸브 및 매스 플로 콘트롤러 등의 유량 제어 기기에 의해 구성되어 있다.
한편, 본 예의 에칭 장치(105)는, 챔버(140)의 상부에 샤워 플레이트를 설치하여, 샤워 플레이트를 개재시켜 가스를 샤워상으로 공급해도 된다.
챔버(140) 내에서 웨이퍼(W)의 자연 산화막을 제거하도록 할 수 있고, 그 경우는, 가스 공급부(143)를, 추가로 HF 가스와 NH3 가스를 공급 가능하게 구성하면 된다.
배기부(144)는, 챔버(140)의 저부(151b)에 형성된 배기구(181)에 연결되는 배기 배관(182)을 갖고 있고, 추가로, 배기 배관(182)에 설치된, 챔버(140) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(183) 및 챔버(140) 내를 배기하기 위한 진공 펌프(184)를 갖고 있다.
챔버(140)의 측벽에는, 챔버(140) 내의 압력을 계측하기 위한 압력계로서 2개의 캐패시턴스 마노미터(186a, 186b)가, 챔버(140) 내에 삽입되도록 설치되어 있다. 캐패시턴스 마노미터(186a)는 고압력용, 캐패시턴스 마노미터(186b)는 저압력용이 되어 있다. 재치대(142)에 재치된 웨이퍼(W)의 근방에는, 웨이퍼(W)의 온도를 검출하는 온도 센서(도시하지 않음)가 설치되어 있다.
에칭 장치(105)의 각 구성부는, 처리 시스템(100)의 제어부(106)에 의해 제어된다. 제어부(106)의 주제어부는, 예를 들어, 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세팅된 기억 매체에 기억된 처리 레시피에 기초하여, 이하에 설명하는 에칭 방법이 행해지도록, 에칭 장치(105)의 각 구성부를 제어한다.
이와 같은 에칭 장치(105)에 있어서는, 예를 들어 도 2에 나타난 구조의 웨이퍼(W)를 챔버(140) 내에 반입하여, 재치대(142)에 재치한다. 그리고, 챔버(140) 내의 압력을, 바람직하게는, 1.33∼39990Pa(0.01∼300Torr)의 범위, 보다 바람직하게는, 6.67∼1333.2Pa(0.05∼10Torr)의 범위로 한다. 또한, 재치대(142)의 온도 조절기(165)에 의해 웨이퍼(W)를 -20℃ 이상, 300℃ 이하, 바람직하게는 150℃ 이하, 보다 바람직하게는 50℃ 이하로 한다.
그 다음에, 에칭 가스로서의 GeF4 가스를, 예를 들어 10∼1000sccm의 유량으로, 챔버(140) 내에 공급하여, Si를 다른 물질에 대해서 선택적으로 에칭한다. 도 2의 예에서는, Si막을 SiGe막에 대해서 선택적으로 에칭한다. 이 때, 필요에 따라서, 희석 가스로서 Ar 가스를, 예를 들어 50∼1000ccm의 유량으로 공급하여 에칭성을 조정해도 된다.
이와 같이, 에칭 가스로서 GeF4 가스와 같은 Ge 함유 가스를 이용하는 것에 의해, 전술한 바와 같이, Si를 SiGe나 Ge 등의 다른 물질에 대해서 고선택비로 에칭할 수 있다.
한편, 에칭 장치(105)에서 자연 산화막 제거 처리를 행하는 경우는, 웨이퍼(W)를 챔버(140)에 반입하여 재치대(142)에 재치한 후, 에칭에 앞서, HF 가스와 NH3 가스를 챔버(140) 내에 공급한 후, 웨이퍼(W)를 가열하면 된다. 이것에 의해, HF 가스와 NH3 가스가 자연 산화막과 반응하여, 규불화 암모늄이 생성되고, 그 후의 가열에 의해 규불화 암모늄이 승화된다. 한편, 처리 온도가 높으면, 처리 중에 규불화 암모늄을 휘발시킬 수도 있다.
＜실험례＞
다음에, 실험예에 대해 설명한다.
여기에서는, 베어 웨이퍼에 각각 Si막, SiGe막(Ge 30at%), 열산화막(ThOx막)(SiO2막), SiN막, Ge막을 형성한 샘플을 준비하고, GeF4 가스에 의해 에칭을 행했다. 에칭 후의 중량 변화로부터 환산하여 에칭 레이트를 구했다. 에칭 조건으로서는, 에칭이 진행되기 쉬운 이하의 조건으로 했다.
· 에칭 조건
가스: 100%-GeF4
가스 유량: 10∼50sccm
압력: 50∼150Torr
처리 온도(웨이퍼 온도): 25∼300℃
우선, 처리 온도(웨이퍼 온도) 150℃로 했을 때의 결과를 도 10에 나타낸다. 도 10에 나타내는 바와 같이, Si막의 환산 에칭 레이트는 498.8nm/min이었던 것에 대해, SiGe막(Ge 30at%)은 8nm/min으로, 가혹한 에칭 조건에도 불구하고, SiGe막에 대한 선택비가 62로 높은 값이 됨이 확인되었다. 또한, ThOx막(SiO2막), SiN막의 환산 에칭 레이트는, 각각 1.84, 0.86으로, SiO2막, SiN막에 대해서 100 이상의 높은 선택비로 Si막을 에칭할 수 있음이 확인되었다. 더욱이, Ge막의 환산 에칭 레이트는 거의 0으로, Ge막에 대해서 거의 무한대에 가까운 선택비로 Si막을 에칭할 수 있음이 확인되었다.
또한, 보다 낮은 온도인 25℃, 50℃에서 에칭했을 경우에는, Si막의 환산 에칭 레이트는, 각각 0.6nm/min 및 10nm/min으로 150℃의 경우보다도 낮은 값이 되었다. 한편, 이들 온도에서의 SiGe막, ThOx막, SiN막, Ge막의 환산 에칭 레이트는, 모두 거의 0이었다. 이것에 의해, 50℃ 이하의 저온에서, SiGe막, ThOx막, SiN막, Ge막에 대해서 Si막을 거의 무한대의 선택비로 에칭할 수 있음이 확인되었다.
＜다른 적용＞
이상, 실시형태에 대해 설명했지만, 이번에 개시된 실시형태는, 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 하는 것이다. 상기의 실시형태는, 첨부한 특허청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어, 도 2에 나타내는 기판의 구조예는 어디까지나 예시이며, 처리 가스가 접촉 가능한 부분에 Si와 다른 물질을 갖는 기판이면 적용 가능하다. 또한, 상기 처리 시스템이나 에칭 장치의 구조에 대해서도 예시에 지나지 않고, 여러 가지 구성의 시스템이나 장치를 이용할 수 있다. 예를 들어, 상기 실시형태에서는, 에칭 장치로서 논플라즈마의 장치를 예시했지만, 적절한 수단으로 처리 가스를 플라즈마화하는 것이어도 된다. 또한, 기판으로서 반도체 웨이퍼를 이용했을 경우에 대해 나타냈지만, 반도체 웨이퍼에 한정하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.
10; 반도체 기체
11; Si막
12; SiGe막
13; 적층 구조부
14; 오목부
15; 마스크층
100; 처리 시스템
105; 에칭 장치
142; 재치대
143; 처리 가스 공급부
144; 배기부
165; 온도 조절기
W; 반도체 웨이퍼(기판)

Claims (19)

  1. Si와 다른 물질을 갖는 기판을 설치하는 공정과,
    상기 기판에 에칭 가스로서 저마늄을 포함하는 가스를 공급하여, 상기 Si를 상기 다른 물질에 대해서 선택적으로 에칭하는 공정
    을 갖는, 에칭 방법.
  2. 제 1 항에 있어서,
    상기 저마늄을 포함하는 가스는, 저마늄과 수소 또는 할로젠의 화합물 가스인, 에칭 방법.
  3. 제 2 항에 있어서,
    상기 저마늄과 수소 또는 할로젠의 화합물 가스는, GeF4 가스, GeF2Cl2 가스, GeCl4 가스, GeH4 가스 중 적어도 1종인, 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다른 물질은 SiGe 또는 Ge인, 에칭 방법.
  5. 제 4 항에 있어서,
    상기 Si가 Si막이며, 상기 SiGe 또는 Ge가, SiGe막 또는 Ge막인, 에칭 방법.
  6. 제 5 항에 있어서,
    상기 SiGe막, 상기 Ge막, 및 상기 Si막은, 에피텍셜법에 의해 형성된 것인, 에칭 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 기판은, 상기 Si막과 상기 SiGe막 또는 상기 Ge막이 교대로 적층되어 이루어지는 적층 구조부를 갖는, 에칭 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정에 있어서의 압력은, 1.33∼39990Pa의 범위인, 에칭 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정에 있어서의 기판의 온도는, -20℃ 이상, 300℃ 이하인, 에칭 방법.
  10. 제 9 항에 있어서,
    상기 에칭하는 공정에 있어서의 기판의 온도는, 150℃ 이하인, 에칭 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정에 앞서 행해지는, 기판의 표면의 자연 산화막을 제거하는 공정을 추가로 갖는, 에칭 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정 후에 잔존하는 잔존물을 제거하는 공정을 추가로 갖는, 에칭 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 에칭 가스로서의 저마늄을 포함하는 가스 외에, 상기 에칭 가스를 희석하는 불활성 가스로 이루어지는 희석 가스를 공급하는, 에칭 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정은, 상기 에칭 가스를 플라즈마화하지 않고 상기 기판에 공급하는 논플라즈마 에칭에 의해 행하는, 에칭 방법.
  15. Si와 다른 물질을 갖는 기판을 수용하는 챔버와,
    상기 챔버 내에서 상기 기판을 재치하는 재치대와,
    상기 챔버 내에 에칭 가스로서 저마늄을 포함하는 가스를 공급하는 가스 공급부와,
    상기 챔버 내를 배기하는 배기부와,
    상기 재치대 상의 기판의 온도를 조절하는 온조부와,
    제어부
    를 구비하고,
    상기 제어부는, 상기 Si가 상기 다른 물질에 대해서 선택적으로 에칭되도록, 상기 가스 공급부와, 상기 배기부와, 상기 온조부를 제어하는, 에칭 장치.
  16. 제 15 항에 있어서,
    상기 저마늄을 포함하는 가스는, 저마늄과 수소 또는 할로젠의 화합물 가스인, 에칭 장치.
  17. 제 16 항에 있어서,
    상기 저마늄과 수소 또는 할로젠의 화합물 가스는, GeF4 가스, GeF2Cl2 가스, GeCl4 가스, GeH4 가스 중 적어도 1종인, 에칭 장치.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 다른 물질은 SiGe 또는 Ge인, 에칭 장치.
  19. 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 가스 공급부는, 상기 에칭 가스로서의 저마늄을 포함하는 가스를 희석하는 불활성 가스로 이루어지는 희석 가스를 공급하는, 에칭 장치.
KR1020200066308A 2019-06-14 2020-06-02 에칭 방법 및 에칭 장치 KR20200143260A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-111110 2019-06-14
JP2019111110A JP7313201B2 (ja) 2019-06-14 2019-06-14 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
KR20200143260A true KR20200143260A (ko) 2020-12-23

Family

ID=73745653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066308A KR20200143260A (ko) 2019-06-14 2020-06-02 에칭 방법 및 에칭 장치

Country Status (4)

Country Link
US (1) US11594417B2 (ko)
JP (1) JP7313201B2 (ko)
KR (1) KR20200143260A (ko)
TW (1) TW202113966A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024044815A (ja) * 2022-09-21 2024-04-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342805A (en) * 1993-07-01 1994-08-30 G.I. Corporation Method of growing a semiconductor material by epilaxy
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
KR20120108338A (ko) * 2011-03-23 2012-10-05 삼성전자주식회사 반도체 소자의 제조방법
US20130025538A1 (en) * 2011-07-27 2013-01-31 Applied Materials, Inc. Methods and apparatus for deposition processes
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2014060391A (ja) * 2012-08-24 2014-04-03 Sumitomo Chemical Co Ltd 半導体基板の製造方法、半導体基板、半導体装置の製造方法および半導体装置
US9093468B2 (en) * 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
US8940595B2 (en) * 2013-03-15 2015-01-27 International Business Machines Corporation Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US8927431B2 (en) * 2013-05-31 2015-01-06 International Business Machines Corporation High-rate chemical vapor etch of silicon substrates
US10665693B2 (en) * 2015-04-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
JP2017092142A (ja) * 2015-11-05 2017-05-25 東京エレクトロン株式会社 被処理体を処理する方法
US10325820B1 (en) * 2018-01-10 2019-06-18 International Business Machines Corporation Source and drain isolation for CMOS nanosheet with one block mask

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2020205304A (ja) 2020-12-24
JP7313201B2 (ja) 2023-07-24
US11594417B2 (en) 2023-02-28
TW202113966A (zh) 2021-04-01
US20200395219A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
TWI682453B (zh) 蝕刻方法
JP7204348B2 (ja) エッチング方法およびエッチング装置
KR101790406B1 (ko) 에칭 방법 및 기억 매체
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101802580B1 (ko) 에칭 방법 및 기억 매체
KR101836591B1 (ko) 에칭 방법
WO2016056401A1 (ja) エッチング方法
TW201824387A (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
KR20200143260A (ko) 에칭 방법 및 에칭 장치
JP7145740B2 (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法