KR101790406B1 - 에칭 방법 및 기억 매체 - Google Patents

에칭 방법 및 기억 매체 Download PDF

Info

Publication number
KR101790406B1
KR101790406B1 KR1020150100490A KR20150100490A KR101790406B1 KR 101790406 B1 KR101790406 B1 KR 101790406B1 KR 1020150100490 A KR1020150100490 A KR 1020150100490A KR 20150100490 A KR20150100490 A KR 20150100490A KR 101790406 B1 KR101790406 B1 KR 101790406B1
Authority
KR
South Korea
Prior art keywords
gas
etching
oxide film
chamber
film
Prior art date
Application number
KR1020150100490A
Other languages
English (en)
Other versions
KR20160010344A (ko
Inventor
기미히코 데미치
겐시로 아사히
히로유키 다카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160010344A publication Critical patent/KR20160010344A/ko
Application granted granted Critical
Publication of KR101790406B1 publication Critical patent/KR101790406B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

챔버 내에 플라즈마를 생성시키지 않는 화학적인 방법에 의해, CVD계 SiO2막이나 자연 산화막을, 열산화막 및 SiN막에 대하여 고 선택비로 에칭한다. 표면에 화학 증착법 또는 원자층 퇴적법에 의해 형성된 제1 산화 실리콘막을 갖고, 또한 제1 산화 실리콘막에 인접하여, 열산화막으로 이루어지는 제2 산화 실리콘막 및 질화 실리콘막을 갖는 피처리 기판을 챔버 내에 배치하고, 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급하고, 이에 의해 제1 산화 실리콘막을 제2 산화 실리콘막 및 질화 실리콘막에 대하여 선택적으로 에칭한다.

Description

에칭 방법 및 기억 매체{ETCHING METHOD AND STORAGE MEDIUM}
본 발명은 기판에 형성된 CVD계의 실리콘 산화막, 자연 산화막을 에칭하는 에칭 방법에 관한 것이다.
최근 들어, 반도체 디바이스의 제조 과정에서, 플라즈마 에칭을 대신하는 미세화 에칭이 가능한 방법으로서, 챔버 내에서 플라즈마를 생성하지 않고 화학적으로 에칭을 행하는 화학적 산화물 제거 처리(Chemical Oxide Removal; COR)라고 불리는 방법이 주목받고 있다.
COR로서는, 진공으로 유지된 챔버 내에서, 피처리체인 반도체 웨이퍼의 표면에 존재하는 실리콘 산화막(SiO2막)에, 불화수소(HF) 가스와 암모니아(NH3) 가스를 흡착시켜, 이들을 실리콘 산화막과 반응시켜서 플루오로규산암모늄((NH4)2SiF6; AFS)을 생성시키고, 다음 공정에서 가열에 의해 이 플루오로규산암모늄을 승화시킴으로써 SiO2막을 에칭하는 프로세스가 알려져 있다(예를 들어, 특허문헌 1, 2 참조).
일본 특허 공개 제2005-39185호 공보 일본 특허 공개 제2008-160000호 공보
그런데, 반도체 디바이스의 제조 과정에 있어서, 에칭 대상인 SiO2막으로서, 화학 증착법(CVD법)이나 원자층 퇴적법(ALD법)으로 형성된 CVD계 SiO2막이 사용되는데, 반도체 웨이퍼에는, CVD계 SiO2막에 인접하여, Si를 열 산화해서 형성된 SiO2막인 열산화막이나 질화 실리콘막(SiN막)이 인접하고 있는 경우가 있어, 열산화막이나 SiN막에 대해 높은 선택비로 CVD계 SiO2막을 에칭하는 것이 요망된다.
또한, 반도체 웨이퍼의 표면에는 Si계 재료가 자연 산화해서 자연 산화막이 형성되어 있는데, 반도체 웨이퍼에 존재하는 열산화막이나 SiN막을 최대한 에칭하지 않고 자연 산화막만을 에칭 제거하는 것이 요망된다.
그러나, 종래와 같이 에칭 가스로서 HF 가스와 NH3 가스를 사용한 경우에는, CVD계 SiO2막이나 자연 산화막을, 열산화막 및 SiN막에 대하여 충분한 선택비로 에칭하는 것은 곤란하다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 챔버 내에 플라즈마를 생성시키지 않는 화학적인 방법에 의해, CVD계 SiO2막이나 자연 산화막을, 열산화막 및 SiN막에 대하여 고선택비로 에칭할 수 있는 에칭 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명은 표면에 화학 증착법 또는 원자층 퇴적법에 의해 형성된 제1 산화 실리콘막을 갖고, 또한 상기 제1 산화 실리콘막에 인접하고, 열산화막으로 이루어지는 제2 산화 실리콘막 및 질화 실리콘막을 갖는 피처리 기판을 챔버 내에 배치하고, 상기 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급하고, 이에 의해 상기 제1 산화 실리콘막을 상기 제2 산화 실리콘막 및 상기 질화 실리콘막에 대하여 선택적으로 에칭하는 것을 특징으로 하는 에칭 방법을 제공한다.
또한, 본 발명은, 열산화막 및 질화 실리콘막을 갖고, 표면에 자연 산화막이 형성된 피처리 기판을 챔버 내에 배치하고, 상기 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급하고, 이에 의해 상기 자연 산화막을 상기 열산화막 및 상기 질화 실리콘막에 대하여 선택적으로 에칭해서 제거하는 것을 특징으로 하는 에칭 방법을 제공한다.
상기 어느 한쪽의 에칭 방법에 있어서, 불활성 가스를 더 공급해서 에칭 처리를 행할 수 있다. 이 경우에, 상기 불활성 가스로서는, Ar 가스, N2 가스를 적절하게 사용할 수 있다.
또한, 상기 어느 한쪽의 에칭 방법에 있어서, 상기 에칭 시에, 상기 챔버 내의 압력을 66.7 내지 1333.3Pa의 범위로 하고, 상기 챔버 내에서 피처리 기판을 적재하는 적재대의 온도를 0 내지 30℃의 범위로 하는 것이 바람직하다.
상기 알코올 가스로서, 에탄올(C2H5OH), 메탄올(CH3OH), 프로판올(C3H7OH), 부탄올(C4H9OH)에서 선택된 적어도 1종으로 이루어지는 것을 사용할 수 있다.
상기 에칭을 행할 때의 HF 가스+알코올 가스 또는 수증기의 합계량에 대한 알코올 가스 또는 수증기의 체적 비율은, 체적％로 3 내지 50％의 범위인 것이 바람직하다.
또한, 본 발명은 컴퓨터상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 어느 한쪽의 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급함으로써, 챔버 내에 플라즈마를 생성하지 않고, 피처리 기판의 표면에 화학 증착법 또는 원자층 퇴적법에 의해 형성된 산화 실리콘막 또는 피처리 기판의 표면에 형성된 자연 산화막을, 피처리 기판에 형성된 열산화막 및 질화 실리콘막에 대하여 매우 높은 선택비로 에칭할 수 있다.
도 1은 본 발명의 실시 형태에 따른 에칭 방법을 실시하기 위해 사용되는 에칭 장치를 탑재한 처리 시스템의 일례를 나타내는 개략 구성도이다.
도 2는 도 1의 처리 시스템에 탑재된 열처리 장치를 도시하는 단면도이다.
도 3은 도 1의 처리 시스템에 탑재된 에칭 장치를 도시하는 단면도이다.
도 4는 실험예 1에서의, 종래의 가스계와 본 발명의 가스계에 의해 ALD-SiO2, Th-SiO2 및 ALD-SiN을 에칭했을 때의 에칭량과 에칭 선택비를 도시하는 도면이다.
도 5는 실험예 2에서의, 에칭 가스로서 HF 가스를 단독으로 사용한 경우와, HF 가스에 에탄올 가스를 첨가한 경우에서, ALD-SiO2, Th-SiO2 및 ALD-SiN의 에칭성을 비교한 도면으로서, (a)는 에칭량을 도시하는 도면이며, (b)는 에칭 선택비인 ALD-SiO2/Th-SiO2 및 ALD-SiO2/ALD-SiN을 도시하는 도면이다.
도 6은 실험예 3에서의, ALD-SiO2, Th-SiO2 및 ALD-SiN의 에칭성에 대한 에탄올 가스 유량 의존성을 도시하는 도면으로서, (a)는 에칭량을 도시하는 도면이며, (b)는 에칭 선택비인 ALD-SiO2/Th-SiO2 및 ALD-SiO2/ALD-SiN을 도시하는 도면이다.
도 7은 실험예 4에서의, ALD-SiO2, Th-SiO2, ALD-SiN 및 BSG의 에칭성을 도시하는 도면으로서, (a)는 에칭 시간과 에칭량의 관계를 도시하고, (b)는 ALD-SiO2 및 BSG의 Th-SiO2 및 ALD-SiN에 대한 에칭 선택비를 정리하여 도시한 것이다.
도 8은 실험예 5에서의, ALD-SiN에 대한 에칭 처리 횟수와 에칭량의 관계를 도시하는 도면이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해서 설명한다.
<본 발명의 실시 형태에 사용하는 처리 시스템의 일례>
도 1은, 본 발명의 일 실시 형태에 따른 에칭 장치를 탑재한 처리 시스템의 일례를 나타내는 개략 구성도이다. 이 처리 시스템(1)은, 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 반출입하는 반출입부(2)와, 반출입부(2)에 인접하여 설치된 2개의 로드 로크실(L/L)(3)과, 각 로드 로크실(3)에 각각 인접해서 설치된, 웨이퍼(W)에 대하여 열처리를 행하는 열처리 장치(4)와, 각 열처리 장치(4)에 각각 인접하여 설치된, 챔버 내에서 플라즈마를 생성하지 않고 웨이퍼(W)에 대하여 에칭을 행하는 본 실시 형태에 따른 에칭 장치(5)와, 제어부(6)를 구비하고 있다.
반출입부(2)는, 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(L/M)(12)을 갖고 있다. 제1 웨이퍼 반송 기구(11)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 길이 방향의 측부에는, 적재대(13)가 설치되어 있고, 이 적재대(13)에는, 웨이퍼(W)를 복수매 배열하여 수용 가능한 캐리어(C)가, 예를 들어 3개 접속할 수 있게 되어 있다. 또한, 반송실(12)에 인접하여, 웨이퍼(W)를 회전시켜서 편심량을 광학적으로 구해서 위치 정렬을 행하는 오리엔터(14)가 설치되어 있다.
반출입부(2)에 있어서, 웨이퍼(W)는, 반송 아암(11a, 11b)에 의해 유지되고, 제1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강됨으로써, 원하는 위치로 반송된다. 그리고, 적재대(13) 위의 캐리어(C), 오리엔터(14), 로드 로크실(3)에 대하여 각각 반송 아암(11a, 11b)이 진퇴함으로써, 반출입되도록 되어 있다.
각 로드 로크실(3)은, 반송실(12)과의 사이에 각각 게이트 밸브(16)가 개재된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드 로크실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 또한, 로드 로크실(3)은, 소정의 진공도까지 진공화 가능하게 구성되어 있다.
제2 웨이퍼 반송 기구(17)는, 다관절 아암 구조를 갖고 있으며, 웨이퍼(W)를 대략 수평으로 유지하는 피크를 갖고 있다. 이 제2 웨이퍼 반송 기구(17)에서는, 다관절 아암을 수축시킨 상태에서 피크가 로드 로크실(3) 내에 위치하고, 다관절 아암을 신장시킴으로써, 피크가 열처리 장치(4)에 도달하고, 더 신장시킴으로써 에칭 장치(5)에 도달하는 것이 가능하게 되어 있어, 웨이퍼(W)를 로드 로크실(3), 열처리 장치(4) 및 에칭 장치(5) 사이에서 반송하는 것이 가능하게 되어 있다.
열처리 장치(4)는, 도 2에 도시한 바와 같이, 진공화 가능한 챔버(20)와, 그 안에서 웨이퍼(W)를 적재하는 적재대(23)를 갖고, 적재대(23)에는 히터(24)가 매설되어 있고, 이 히터(24)에 의해 에칭 처리가 실시된 후의 웨이퍼(W)를 가열해서 웨이퍼(W)에 존재하는 에칭 잔사를 기화하여 제거한다. 챔버(20)의 로드 로크실(3)측에는, 로드 로크실(3)과의 사이에서 웨이퍼를 반송하는 반입출구(20a)가 형성되어 있고, 이 반입출구(20a)는 게이트 밸브(22)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(20)의 에칭 장치(5)측에는 에칭 장치(5)와의 사이에서 웨이퍼(W)를 반송하는 반입출구(20b)가 형성되어 있고, 이 반입출구(20b)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다. 챔버(20)의 측벽 상부에는 가스 공급로(25)가 접속되고, 가스 공급로(25)는 N2 가스 공급원(30)에 접속되어 있다. 또한, 챔버(20)의 저벽에는 배기로(27)가 접속되고, 배기로(27)는 진공 펌프(33)에 접속되어 있다. 가스 공급로(25)에는 유량 조절 밸브(31)가 설치되어 있고, 배기로(27)에는 압력 조정 밸브(32)가 설치되어 있고, 이들 밸브를 조정함으로써, 챔버(20) 내를 소정 압력의 N2 가스 분위기로 해서 열처리가 행하여진다. Ar 가스 등, N2 가스 이외의 불활성 가스를 사용해도 된다.
제어부(6)는, 처리 시스템(1)의 각 구성부를 제어하는 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(91)를 갖고 있다. 프로세스 컨트롤러(91)에는, 오퍼레이터가 처리 시스템(1)을 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 처리 시스템(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등을 갖는 유저 인터페이스(92)가 접속되어 있다. 또한, 프로세스 컨트롤러(91)에는, 처리 시스템(1)에서 실행되는 각종 처리, 예를 들어 후술하는 에칭 장치(5)에서의 처리 가스의 공급이나 챔버 내의 배기 등을 프로세스 컨트롤러의 제어로 실현하기 위한 제어 프로그램이나 처리 조건에 따라서 처리 시스템(1)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램인 처리 레시피나, 각종 데이터베이스 등이 저장된 기억부(93)가 접속되어 있다. 레시피는 기억부(93) 내의 적당한 기억 매체(도시하지 않음)에 기억되어 있다. 그리고, 필요에 따라, 임의의 레시피를 기억부(93)로부터 호출해서 프로세스 컨트롤러(91)에 실행시킴으로써, 프로세스 컨트롤러(91)의 제어 하에서, 처리 시스템(1)에서의 원하는 처리가 행하여진다.
본 실시 형태에 따른 에칭 장치(5)는, HF 가스, 알코올 가스 등에 의해 CVD계 SiO2막의 패턴 에칭이나, 자연 산화막의 에칭 제거를 행하는 것이다. 그 구체적인 구성에 대해서는, 나중에 상세하게 설명한다.
이러한 처리 시스템(1)에서는, 웨이퍼(W)로서, 표면에 에칭 대상인 CVD법이나 ALD법으로 형성된 CVD계 SiO2막이나 자연 산화막을 갖고, 그것과 인접해서 열산화막 및 SiN막을 갖는 것을 사용하고, 그러한 웨이퍼(W)를 복수매 캐리어(C) 내에 수납해서 처리 시스템(1)에 반송한다.
처리 시스템(1)에서는, 대기측의 게이트 밸브(16)를 개방한 상태에서 반출입부(2)의 캐리어(C)로부터 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 1매의 웨이퍼(W)를 로드 로크실(3)에 반송하여, 로드 로크실(3) 내의 제2 웨이퍼 반송 기구(17)의 피크에 전달한다.
그 후, 대기측의 게이트 밸브(16)를 폐쇄하여 로드 로크실(3) 내를 진공 배기하고, 계속해서 게이트 밸브(54)를 개방하여, 피크를 에칭 장치(5)까지 신장시켜서 웨이퍼(W)를 에칭 장치(5)에 반송한다.
그 후, 피크를 로드 로크실(3)로 되돌리고, 게이트 밸브(54)를 폐쇄하여, 에칭 장치(5)에서 후술하는 바와 같이 해서 에칭 처리를 행한다.
에칭 처리가 종료된 후, 게이트 밸브(22, 54)를 개방하여, 제2 웨이퍼 반송 기구(17)의 피크에 의해 에칭 처리 후의 웨이퍼(W)를 열처리 장치(4)에 반송하고, 챔버(20) 내에 N2 가스를 도입하면서, 히터(24)에 의해 적재대(23) 위의 웨이퍼(W)를 가열해서, 에칭 잔사 등을 가열 제거한다.
열처리 장치(4)에서의 열처리가 종료된 후, 게이트 밸브(22)를 개방하고, 제2 웨이퍼 반송 기구(17)의 피크에 의해 적재대(23) 위의 에칭 처리 후의 웨이퍼(W)를 로드 로크실(3)에 퇴피시켜, 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 캐리어(C)로 되돌린다. 이에 의해, 1매의 웨이퍼 처리가 완료된다.
또한, 본 실시 형태의 경우에는, 에칭 장치(5)에 있어서 상기 특허문헌 1이나 2에서의 COR과 같은 반응 생성물이 발생하지 않기 때문에, 열처리 장치(4)는 필수적이지 않다. 열처리 장치를 사용하지 않는 경우에는, 에칭 처리가 종료된 후의 웨이퍼(W)를 제2 웨이퍼 반송 기구(17)의 피크에 의해 로드 로크실(3)에 퇴피시켜, 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 캐리어(C)로 되돌리면 된다.
<에칭 장치의 구성>
이어서, 본 실시 형태에 따른 에칭 장치(5)에 대해서 상세하게 설명한다.
도 3은, 본 실시 형태에 따른 에칭 장치를 도시하는 단면도이다. 도 3에 도시한 바와 같이, 에칭 장치는, 밀폐 구조의 챔버(40)를 구비하고 있고, 챔버(40)의 내부에는, 웨이퍼(W)를 대략 수평으로 한 상태에서 적재시키는 적재대(42)가 설치되어 있다. 또한, 에칭 장치(5)는, 챔버(40)에 에칭 가스를 공급하는 가스 공급 기구(43), 챔버(40) 내를 배기하는 배기 기구(44)를 구비하고 있다.
챔버(40)는, 챔버 본체(51)와 덮개부(52)에 의해 구성되어 있다. 챔버 본체(51)는, 대략 원통 형상의 측벽부(51a)와 저부(51b)를 갖고, 상부는 개구되어 있으며, 이 개구가 덮개부(52)로 폐쇄된다. 측벽부(51a)와 덮개부(52)는, 시일 부재(도시하지 않음)에 의해 밀폐되어, 챔버(40) 내의 기밀성이 확보된다. 덮개부(52)의 천장벽에는 상방으로부터 챔버(40) 내를 향해서 가스 도입 노즐(61)이 삽입되어 있다.
측벽부(51a)에는, 열처리 장치(4)의 챔버(20)와의 사이에서 웨이퍼(W)를 반출입하는 반입출구(53)가 형성되어 있고, 이 반입출구(53)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
적재대(42)는, 평면에서 볼 때 대략 원형을 이루고 있고, 챔버(40)의 저부(51b)에 고정되어 있다. 적재대(42)의 내부에는, 적재대(42)의 온도를 조절하는 온도 조절기(55)가 설치되어 있다. 온도 조절기(55)는, 예를 들어 온도 조절용 매체(예를 들어 물 등)가 순환하는 관로를 구비하고 있고, 이러한 관로 내를 흐르는 온도 조절용 매체와 열교환이 행하여짐으로써, 적재대(42)의 온도가 조절되어, 적재대(42) 위의 웨이퍼(W)의 온도 제어가 이루어진다.
가스 공급 기구(43)는, 불활성 가스인 N2 가스를 공급하는 N2 가스 공급원(63), HF 가스를 공급하는 HF 가스 공급원(64), 및 알코올 가스인 에탄올(C2H5OH) 가스를 공급하는 에탄올 가스 공급원(65)을 갖고 있다. 또한, N2 가스 공급원(63)에 접속된 제1 가스 공급 배관(66), HF 가스 공급원(64)에 접속된 제2 가스 공급 배관(67), 에탄올 가스 공급원(65)에 접속된 제3 가스 공급 배관(68), 및 이들 제1 내지 제3 가스 공급 배관(66 내지 68)이 접속되는 공통 가스 공급 배관(62)을 갖고 있다. 공통 가스 공급 배관(62)은, 상술한 가스 도입 노즐(61)에 접속되어 있다.
제1 내지 제3 가스 공급 배관(66 내지 68)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어기(70)가 설치되어 있다. 유량 제어기(70)는, 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러에 의해 구성되어 있다.
이와 같은 구성의 가스 공급 기구(43)에서는, N2 가스 공급원(63), HF 가스 공급원(64) 및 에탄올 가스 공급원(65)으로부터, 각각 N2 가스, HF 가스, 에탄올 가스가, 각각 제1 내지 제3 가스 공급 배관(66 내지 68)을 거쳐서 공통 가스 공급 배관(62)에 이르고, 가스 도입 노즐(61)을 통해서 챔버(40) 내에 공급된다. 또한, 챔버(40)의 상부에 샤워 플레이트를 설치하여, 샤워 플레이트를 통해서 상기 가스를 샤워 형상으로 공급해도 된다.
본 실시 형태에서는, 알코올 가스의 일례로서 에탄올 가스를 사용한 예를 나타내고 있지만, 알코올로서는, 에탄올에 한정되지 않고 다른 알코올을 사용할 수 있고, 그 경우에는, 에탄올 가스 공급원(65) 대신에, 해당하는 알코올 가스를 공급하는 공급원을 사용하면 된다. 알코올로서는, 1가의 알코올이 바람직하고, 1가의 알코올로서는, 에탄올 이외에, 메탄올(CH3OH), 프로판올(C3H7OH), 부탄올(C4H9OH)을 적절하게 사용할 수 있고, 이들 중 적어도 1종을 사용할 수 있다. 또한, 프로판올에는 2종류의 구조 이성체가 존재하고, 부탄올에는 4종류의 구조 이성체가 존재하는데, 어떤 구조 이성체든 사용할 수 있다. 알코올은, 그 중에 포함되는 OH기가 에칭에 기여하는 것이라 생각되는데, OH기를 포함하는 물질로서 알코올 대신 물을 사용할 수 있다. 그 경우에는, 에탄올 가스 공급원(65) 대신에, 수증기 공급원을 사용해서 수증기를 공급하도록 할 수 있다.
불활성 가스인 N2 가스는, 희석 가스로서 사용된다. 불활성 가스로서는, Ar 가스를 사용할 수도 있고, N2 가스와 Ar 가스 양쪽을 사용할 수도 있다. 또한, 불활성 가스로서는, N2 가스, Ar 가스가 바람직하지만, He와 같은 Ar 이외의 희가스 등, 다른 불활성 가스를 사용해도 된다. 또한, 불활성 가스는, 희석 가스 이외에 챔버(40) 내를 퍼지하는 퍼지 가스로서 사용할 수 있다.
배기 기구(44)는, 챔버(40)의 저부(51b)에 형성된 배기구(81)에 연결되는 배기 배관(82)을 갖고 있으며, 또한 배기 배관(82)에 설치된, 챔버(40) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(83) 및 챔버(40) 내를 배기하기 위한 진공 펌프(84)를 갖고 있다.
챔버(40)의 측벽에는, 챔버(40) 내의 압력을 계측하기 위한 압력계로서 2개의 캐패시턴스 마노미터(86a, 86b)가, 챔버(40) 내에 삽입되도록 설치되어 있다. 캐패시턴스 마노미터(86a)는 고압력용, 캐패시턴스 마노미터(86b)는 저압력용으로 되어 있다. 적재대(42)에 적재된 웨이퍼(W)의 근방에는, 웨이퍼(W)의 온도를 검출하는 온도 센서(도시하지 않음)가 설치되어 있다.
에칭 장치(5)를 구성하는 챔버(40), 적재대(42) 등의 각종 구성 부품의 재질로서는, Al이 사용되고 있다. 챔버(40)를 구성하는 Al재는 순수한 것이어도 되고, 내면(챔버 본체(51)의 내면 등)에 양극 산화 처리를 실시한 것이어도 된다. 한편, 적재대(42)를 구성하는 Al의 표면은 내마모성이 요구되므로, 양극 산화 처리를 행해서 표면에 내마모성이 높은 산화 피막(Al2O3)을 형성하는 것이 바람직하다.
<에칭 장치에 의한 에칭 방법>
이어서, 이와 같이 구성된 에칭 장치에 의한 에칭 방법에 대해서 설명한다.
본 예에서는, 게이트 밸브(54)를 개방한 상태에서, 로드 로크실(3) 내의 제2 웨이퍼 반송 기구(17)의 피크에 의해, 상술한 구성, 즉 표면에 에칭 대상인 CVD계 SiO2막을 갖고, 그것과 인접해서 열산화막 및 SiN막을 갖는 웨이퍼(W), 또는 표면에 에칭 대상인 자연 산화막이 형성되고, 열산화막 및 SiN막을 갖는 웨이퍼(W)를 반입출구(53)로부터 챔버(40) 내에 반입하여, 적재대(42)에 적재한다. 에칭 대상인 CVD계 SiO2막으로서는, Si 프리커서로서 SiH4 또는 아미노실란 등의 실란계 가스와 산화제를 사용해서 ALD법으로 성막한 것이나, 실란계 가스와 산화제와 붕소계 가스를 사용해서 CVD법으로 성막한 BSG막이 예시된다. 물론, 다른 Si 프리커서를 사용해서 형성된 것이어도 적용 가능하다. 또한, SiN막으로서는, CVD법이나 ALD법으로 성막된 것이 예시되고, Si 프리커서로서는, 디클로로실란(DCS; SiCl2H2), 헥사클로로디실란(HCD; Si2Cl6) 등을 들 수 있다.
그 후, 피크를 로드 로크실(3)로 되돌리고, 게이트 밸브(54)를 폐쇄하여, 챔버(40) 내를 밀폐 상태로 한다.
계속해서, HF 가스, 알코올 가스인 에탄올 가스를 필요에 따라서 불활성 가스인 N2 가스로 희석해서 챔버(40) 내에 도입하여, 웨이퍼(W)의 CVD계 SiO2막 또는 자연 산화막을 선택적으로 에칭한다.
구체적으로는, 온도 조절기(55)에 의해 적재대(42)의 온도를 소정의 범위로 조절하고, 챔버(40) 내의 압력을 소정의 범위로 조절하여, 가스 공급 기구(43)의 N2 가스 공급원(63), HF 가스 공급원(64) 및 에탄올 가스 공급원(65)으로부터, 각각 N2 가스, HF 가스, 에탄올 가스를, 각각 제1 내지 제3 가스 공급 배관(66 내지 68), 공통 가스 공급 배관(62) 및 가스 도입 노즐(61)을 통해서 챔버(40) 내에 도입하여, CVD계 SiO2막 또는 자연 산화막의 에칭을 행한다.
이때, 상술한 바와 같이, 에탄올 가스 대신에 다른 알코올 가스를 사용해도 되고, 알코올로서는, 1가의 알코올이 바람직하고, 1가의 알코올로서는, 에탄올 이외에 메탄올, 프로판올, 부탄올을 적절하게 사용할 수 있다. 또한, 알코올 가스 대신에 수증기를 사용해도 된다.
CVD계 SiO2막 및 자연 산화막은, 열산화막이나 SiN막과는 에칭 특성이 상이하다. 즉, 본 실시 형태와 같이, HF 가스, 알코올 가스 또는 수증기를, 필요에 따라 불활성 가스에 의해 적절하게 희석한 것을 에칭 가스로서 사용한 경우에는, CVD계 SiO2막 및 자연 산화막에서는 알코올 가스 또는 수증기 중의 OH 기에 의해 에칭이 진행되기 쉬워지는 것에 반해, 열산화막이나 SiN막의 경우에는 OH기가 에칭 진행에 거의 기여하지 않는다. 이 때문에, CVD계 SiO2막 및 자연 산화막을 열산화막이나 SiN막에 대하여 매우 높은 선택비로 에칭할 수 있다.
이 에칭 처리에서의 챔버(40) 내의 압력은 66.7 내지 1333.3Pa(0.5 내지 10Torr)의 범위가 바람직하고, 적재대(42)의 온도(거의 웨이퍼의 온도)는 0 내지 30℃가 바람직하다. 보다 바람직하게는 압력 범위가 133.3 내지 666.7Pa(1.0 내지 5.0Torr), 적재대 온도 범위가 0 내지 15℃이다. 한층 바람직하게는, 압력 범위가 266.6 내지 533.3Pa(2.0 내지 4.0Torr), 적재대의 온도 범위가 0 내지 10℃이다.
알코올 가스 및 수증기는, 상술한 바와 같이, 열산화막 및 SiN막에 대한 CVD계 SiO2막이나 자연 산화막의 에칭 선택비를 상승시키는 경향이 있고, HF 가스+알코올 가스(또는 수증기)의 합계량에 대한 알코올 가스(또는 수증기)의 체적 비율(유량 비율)은, 체적％로 3 내지 50％의 범위가 바람직하고, 5 내지 15％의 범위가 보다 바람직하다. 또한, N2 가스 등의 불활성 가스는 CVD계 SiO2막이나 자연 산화막을 고선택비로 에칭함에 있어서 어느 정도 포함되어 있는 것이 바람직하고, 이때의 HF 가스+알코올 가스 또는 수증기+불활성 가스의 합계량에 대한 불활성 가스의 체적 비율(유량비)은, 체적％로 80％ 이하의 범위가 바람직하고, 55 내지 75％의 범위가 보다 바람직하다.
이와 같이, HF 가스, 알코올 가스 및 필요에 따라 불활성 가스를 사용함으로써, 열산화막이나 SiN막에 대해 높은 선택비로 CVD계 SiO2막 또는 자연 산화막을 에칭할 수 있다. 그리고, 가스 조성이나 압력 및 온도 등의 조건을 적정화함으로써, 열산화막에 대하여 50 이상, 나아가 100 이상, SiN막에 대하여 50 이상이라는 매우 높은 에칭 선택비로 CVD계 SiO2막 또는 자연 산화막을 에칭할 수 있다. 또한, CVD계 SiO2막을 에칭할 때 웨이퍼(W) 표면에 자연 산화막이 형성되어 있는 경우에는, CVD계 SiO2막을 열산화막 및 SiN막에 대하여 고선택비로 에칭하는 동시에 자연 산화막을 고선택비로 제거하는 것도 가능하다.
이와 같이 하여, 에칭 장치(5)에서의 에칭 처리가 종료된 후, 게이트 밸브(54)를 개방하여, 제2 웨이퍼 반송 기구(17)의 피크에 의해 적재대(42) 위의 에칭 처리 후의 웨이퍼(W)를 챔버(40)로부터 반출하고, 에칭 장치(5)에 의한 에칭이 종료된다.
<실험예>
이어서, 실험예에 대해서 설명한다.
[실험예 1]
여기에서는, 처리 가스로서, 종래의 HF/NH3계 가스를 사용한 경우와, 본 발명의 HF/에탄올계 가스를 사용한 경우에 대해서, 에칭성을 비교하였다.
종래의 가스계로서 HF 가스와 NH3 가스의 합계량에 대한 NH3 가스의 체적 비율을, 체적％로 56.6％, N2 가스+Ar 가스를 500 내지 1000sccm, 총 가스 유량을 1000 내지 2000sccm으로 한 것을 사용하고, 적재대 온도를 100 내지 150℃, 챔버내 압력을 2 내지 4Torr로 하여, ALD법으로 성막된 SiO2막(ALD-SiO2) 및 열산화막(Th-SiO2)을 에칭하였다. 한편, 본 발명의 가스계로서, HF 가스와 에탄올 가스(Et-OH)의 합계량에 대한 에탄올 가스의 체적 비율을, 체적％로 10.7％, N2 가스+Ar 가스를 500 내지 1500sccm, 총 가스 유량을 1000 내지 2000sccm으로 한 것을 사용하고, 적재대 온도를 0 내지 10℃, 챔버내 압력을 2 내지 4Torr로 해서, ALD-SiO2, Th-SiO2 및 ALD법으로 성막된 SiN막(ALD-SiN)을 에칭하였다.
이때의 에칭량(EA)과 에칭 선택비(Sel)를 도 4에 도시한다. 이 도 4에 도시한 바와 같이, 종래의 HF/NH3계 가스를 사용한 경우에는, ALD-SiO2가 고 에칭량으로 에칭되는데, Th-SiO2의 에칭량도 높고, ALD-SiO2의 Th-SiO2에 대한 에칭 선택비(ALD-SiO2/Th-SiO2)는 1.95로 낮은 값이었다. 이에 반해, 본 발명의 HF/Et-OH계 가스를 사용한 경우에는, ALD-SiO2의 에칭량은 HF/NH3계 가스를 사용한 경우보다도 다소 떨어져 있지만, Th-SiO2 및 ALD-SiN의 에칭량은 매우 적고, ALD-SiO2/Th-SiO2는 112.85로 100을 초과하고, ALD-SiO2의 ALD-SiN에 대한 에칭 선택비(ALD-SiO2/ALD-SiN)는 57.26으로 50을 초과하였다.
[실험예 2]
여기에서는, 에칭에 대한 에탄올 가스의 유효성을 확인하였다.
에칭 가스로서 HF 가스를 500 내지 1000sccm으로 해서 단독으로 사용한 경우와, 에탄올 가스를 HF 가스와의 합계량에 대하여 체적％로 4.6％를 첨가한 경우에서, ALD-SiO2, Th-SiO2 및 ALD-SiN의 에칭성을 비교하였다. 또한, 적재대 온도: 0 내지 10℃, 챔버내 압력: 0.5 내지 1.0Torr로 하였다.
도 5의 (a)는 이때의 에칭량을 도시하고, 도 5의 (b)는 이때의 에칭 선택비를 도시한다. 도 5에 도시한 바와 같이, HF 가스 단독인 경우와, 에탄올 가스를 첨가한 경우에서, Th-SiO2 및 ALD-SiN의 에칭량은 그다지 변화하지 않는 것에 반해, ALD-SiO2의 에칭량은 에탄올 가스를 가함으로써 급격하게 상승하고 있고, HF 가스에 에탄올 가스를 가함으로써, 에칭 선택비는 ALD-SiO2/Th-SiO2 및 ALD-SiO2/ALD-SiN 모두 현저하게 상승하는 것이 확인되었다.
[실험예 3]
여기에서는, 에칭에 대한 에탄올 가스의 유량 의존성에 대해서 확인하였다. 에탄올 가스의 유량비(HF 가스+에탄올 가스의 합계 유량에 대한 에탄올 가스의 유량％)를 5 내지 12％의 사이에서 변화시켜, ALD-SiO2, Th-SiO2 및 ALD-SiN의 에칭성을 구하였다. 또한, 적재대 온도: 0 내지 10℃, 챔버내 압력: 2.0 내지 3.0Torr로 하였다.
도 6의 (a)는 이때의 에칭량을 도시하고, 도 6의 (b)는 이때의 에칭 선택비를 도시한다. 도 6에 도시한 바와 같이, 에탄올 가스의 유량비가 5 내지 12％의 범위에서, ALD-SiO2의 에칭량이 높고, Th-SiO2 및 ALD-SiN의 에칭량이 낮은 경향이 있으며, 에칭 선택비에 대해서는, ALD-SiO2/Th-SiO2 및 ALD-SiO2/ALD-SiN 모두 현저하게 높은 것이 확인되었다. 구체적으로는, 에탄올 가스의 유량비가 5 내지 12％의 범위에서, ALD-SiO2/Th-SiO2가 에탄올 가스의 유량비의 상승에 따라 저하되는 경향이 있지만, 그 값은 100을 초과하고 있고, 한편, ALD-SiO2/ALD-SiN은, 에탄올 가스의 유량비에 대하여 거의 일정하여, 50 근방의 값이었다.
[실험예 4]
여기에서는, ALD-SiO2, Th-SiO2 및 ALD-SiN 외에, CVD법으로 성막된 SiO2막인 BSG에 대해서 에칭성을 확인하였다.
HF 가스와 에탄올 가스의 합계량에 대한 에탄올 가스의 유량비를 체적％로 4.6％, 가스 총 유량을 500 내지 1000sccm, 적재대 온도: 0 내지 15℃, 챔버내 압력: 0.5 내지 1.0Torr로 하고, 에칭 시간을 변화시켜서 에칭을 행하였다.
도 7의 (a)는 이때의 각 막에서의 에칭 시간과 에칭량의 관계를 도시하고, 도 7의 (b)는 ALD-SiO2 및 BSG의 Th-SiO2 및 ALD-SiN에 대한 에칭 선택비를 정리한 것을 도시한다. 또한, BSG의 초기 막 두께는 60nm이며, 에칭량이 60nm를 초과하는 경우에는 측정을 할 수 없었다. 도 7의 (a)에 도시한 바와 같이, Th-SiO2 및 ALD-SiN은 에칭 시간이 증가해도 거의 에칭되지 않는 것에 반해, ALD-SiO2 및 BSG는 에칭 시간이 증가함에 따라서 에칭량이 증가하고 있고, 도 7의 (b)에 도시한 바와 같이, ALD-SiO2 및 BSG는 모두, Th-SiO2 및 ALD-SiN에 대한 에칭 선택비가 매우 높은 것으로 확인되었다.
[실험예 5]
여기에서는, SiN막 표면의 자연 산화막의 에칭성에 대해서 확인하였다.
에칭 가스로서 HF 가스와 에탄올 가스의 합계량에 대하여 에탄올 가스의 비율을 체적％로 16.7％, N2 가스+Ar 가스의 합계 유량을 500 내지 1500sccm, 가스 총 유량을 1000 내지 2000sccm으로 한 것을 사용하고, 적재대 온도: 0 내지 15℃, 챔버내 압력: 2.0 내지 4.0Torr, 에칭 시간 65sec의 조건의 에칭 처리를 ALD-SiN에 대하여 복수회 반복해서 행하였다.
도 8은 이때의 처리 횟수와 에칭량의 관계를 도시한다. 이 도 8에 도시한 바와 같이, 1회째의 에칭량이 0.23nm이었던 것에 반해, 2회째 이후는, 0.14 내지 0.15nm로 낮은 값으로 안정되었다. 이것은, 1회째의 에칭 처리에서 ALD-SiN 표면에 존재하고 있던 Si의 자연 산화막이 제거되었기 때문이라고 생각된다. 이 결과는, HF 가스에 에탄올 가스를 첨가한 가스계에 의해, Si의 자연 산화막이 신속하게 제거되는 것을 나타내고 있고, Si의 자연 산화막이 Th-SiO2 및 ALD-SiN에 대하여 높은 선택비로 에칭되는 것을 시사하고 있다.
<본 발명의 다른 적용>
또한, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태의 장치는 예시에 지나지 않고, 다양한 구성의 장치에 의해 본 발명의 에칭 방법을 실시할 수 있다. 또한, 상기 실시 형태에서는, 처리 가스로서, HF 가스와 알코올 가스 또는 수증기를 사용했지만, 또한 F2 가스를 첨가해도 된다. 또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해 나타냈지만, 반도체 웨이퍼에 한하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.
1 : 처리 시스템 2 : 반출입부
3 : 로드 로크실 5 : 에칭 장치
6 : 제어부 11 : 제1 웨이퍼 반송 기구
17 : 제2 웨이퍼 반송 기구 40 : 챔버
43 : 가스 공급 기구 44 : 배기 기구
61 : 가스 도입 노즐 62 : 공통 가스 공급 배관
63 : N2 가스 공급원 64 : HF 가스 공급원
65 : 에탄올 가스 공급원 66, 67, 68 : 가스 공급 배관
W : 반도체 웨이퍼

Claims (7)

  1. 표면에 화학 증착법 또는 원자층 퇴적법에 의해 형성된 제1 산화 실리콘막을 갖고, 상기 제1 산화 실리콘막에 인접하여, 열산화막으로 이루어지는 제2 산화 실리콘막 및 질화 실리콘막을 더 갖는 피처리 기판을 챔버 내에 배치하고,
    상기 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급함으로써, 상기 제1 산화 실리콘막을 상기 제2 산화 실리콘막 및 상기 질화 실리콘막에 대하여 선택적으로 에칭하는, 에칭 방법이며,
    상기 에칭 시에, 상기 챔버 내의 압력을 66.7 내지 1333.3Pa의 범위로 하고,
    상기 에칭을 행할 때의 HF 가스+알코올 가스 또는 수증기의 합계량에 대한 알코올 가스 또는 수증기의 체적 비율은, 체적％로 5 내지 50％의 범위인, 에칭 방법.
  2. 열산화막 및 질화 실리콘막을 갖고, 표면에 자연 산화막이 형성된 피처리 기판을 챔버 내에 배치하고,
    상기 챔버 내에, HF 가스와, 알코올 가스 또는 수증기를 공급함으로써, 상기 자연 산화막을 상기 열산화막 및 상기 질화 실리콘막에 대하여 선택적으로 에칭해서 제거하는, 에칭 방법이며,
    상기 에칭 시에, 상기 챔버 내의 압력을 66.7 내지 1333.3Pa의 범위로 하고,
    상기 에칭을 행할 때의 HF 가스+알코올 가스 또는 수증기의 합계량에 대한 알코올 가스 또는 수증기의 체적 비율은, 체적％로 5 내지 50％의 범위인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    불활성 가스를 더 공급해서 에칭 처리를 행하는, 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 에칭 시에, 상기 챔버 내에서 피처리 기판을 적재하는 적재대의 온도를 0 내지 30℃의 범위로 하는, 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 알코올 가스는, 에탄올(C2H5OH), 메탄올(CH3OH), 프로판올(C3H7OH), 부탄올(C4H9OH)에서 선택된 적어도 1종으로 이루어지는, 에칭 방법.
  6. 삭제
  7. 컴퓨터상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 제1항 또는 제2항에 기재된 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 기억 매체.
KR1020150100490A 2014-07-18 2015-07-15 에칭 방법 및 기억 매체 KR101790406B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-147833 2014-07-18
JP2014147833A JP2016025195A (ja) 2014-07-18 2014-07-18 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160010344A KR20160010344A (ko) 2016-01-27
KR101790406B1 true KR101790406B1 (ko) 2017-10-25

Family

ID=55075170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150100490A KR101790406B1 (ko) 2014-07-18 2015-07-15 에칭 방법 및 기억 매체

Country Status (4)

Country Link
US (1) US9613823B2 (ko)
JP (1) JP2016025195A (ko)
KR (1) KR101790406B1 (ko)
TW (1) TWI648791B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
US9576815B2 (en) * 2015-04-17 2017-02-21 Applied Materials, Inc. Gas-phase silicon nitride selective etch
US10903083B2 (en) * 2016-01-13 2021-01-26 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and substrate processing system
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
KR101895557B1 (ko) 2016-04-05 2018-09-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
US11107699B2 (en) 2016-10-08 2021-08-31 Beijing Naura Microelectronics Equipment Co., Ltd. Semiconductor manufacturing process
CN107919298B (zh) * 2016-10-08 2021-01-29 北京北方华创微电子装备有限公司 气相刻蚀装置及设备
JP6796559B2 (ja) 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
JP6994381B2 (ja) * 2017-12-22 2022-01-14 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
CN108447774B (zh) * 2018-03-29 2023-05-26 长鑫存储技术有限公司 同时去除热氧化膜和去除沉积氧化膜的方法及设备
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7160642B2 (ja) * 2018-11-16 2022-10-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN113785382B (zh) * 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
US12128463B2 (en) 2020-06-04 2024-10-29 Constellium Neuf-Brisach Method and equipment for cooling on a reversing hot rolling mill
US11295960B1 (en) 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
US20240312789A1 (en) 2022-02-14 2024-09-19 Hitachi High-Tech Corporation Etching processing method
US20240297021A1 (en) 2022-03-09 2024-09-05 Hitachi High-Tech Corporation Plasma processing apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088231B2 (ja) * 1989-10-02 1996-01-29 大日本スクリーン製造株式会社 絶縁膜の選択的除去方法
JP3328416B2 (ja) * 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
US6541401B1 (en) 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
JP3526284B2 (ja) * 2001-07-13 2004-05-10 エム・エフエスアイ株式会社 基板表面の処理方法
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
KR20050055074A (ko) * 2003-10-07 2005-06-13 삼성전자주식회사 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
JP2006261451A (ja) * 2005-03-17 2006-09-28 Sony Corp エッチング方法
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
WO2008080096A2 (en) * 2006-12-21 2008-07-03 Advanced Technology Materials, Inc. Compositions and methods for the selective removal of silicon nitride
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
JP2012174976A (ja) * 2011-02-23 2012-09-10 Tokyo Electron Ltd パターンの形成方法
JP2012204424A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体基板の表面処理方法および基板処理装置
JP2012248779A (ja) * 2011-05-31 2012-12-13 Spp Technologies Co Ltd 酸化シリコンのエッチング装置、そのエッチング方法、及びそのエッチングプログラム
US8921177B2 (en) 2011-07-22 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit device
JP6017170B2 (ja) * 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
JP6139986B2 (ja) * 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US9613823B2 (en) 2017-04-04
TWI648791B (zh) 2019-01-21
TW201616577A (zh) 2016-05-01
US20160020115A1 (en) 2016-01-21
KR20160010344A (ko) 2016-01-27
JP2016025195A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
KR101790406B1 (ko) 에칭 방법 및 기억 매체
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101884510B1 (ko) 에칭 방법
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
KR101802580B1 (ko) 에칭 방법 및 기억 매체
CN110581067B (zh) 蚀刻方法及蚀刻装置
KR101836591B1 (ko) 에칭 방법
JP6073172B2 (ja) エッチング方法
KR101933331B1 (ko) 에칭 방법
KR20200010411A (ko) 에칭 방법
TWI756425B (zh) 蝕刻方法
WO2015186461A1 (ja) エッチング方法
JP2015073035A (ja) エッチング方法
KR20200143260A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant