JP7160642B2 - 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置 - Google Patents

基板処理方法、3次元メモリデバイスの製造方法および基板処理装置 Download PDF

Info

Publication number
JP7160642B2
JP7160642B2 JP2018215644A JP2018215644A JP7160642B2 JP 7160642 B2 JP7160642 B2 JP 7160642B2 JP 2018215644 A JP2018215644 A JP 2018215644A JP 2018215644 A JP2018215644 A JP 2018215644A JP 7160642 B2 JP7160642 B2 JP 7160642B2
Authority
JP
Japan
Prior art keywords
substrate
processing
substrate processing
hydrogen fluoride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018215644A
Other languages
English (en)
Other versions
JP2020088003A (ja
Inventor
一樹 西原
真樹 鰍場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2018215644A priority Critical patent/JP7160642B2/ja
Publication of JP2020088003A publication Critical patent/JP2020088003A/ja
Application granted granted Critical
Publication of JP7160642B2 publication Critical patent/JP7160642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、基板をエッチングする技術に関する。処理対象となる基板には、例えば、半導体基板、液晶表示装置および有機EL(Electroluminescence)表示装置などのFPD(Flat Panel Display)用基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板、フォトマスク用基板、セラミック基板、太陽電池用基板、プリント基板などが含まれる。
近年、様々なモノ(機器)がインターネットに接続されるIoT化が進行しており、半導体デバイスにはモノから得られる情報(ビッグデータ)を蓄積するためなどの理由から、大容量の不揮発性メモリが求められている。不揮発性メモリとして、3D-NANDデバイスに代表される3次元メモリデバイスが採用されている。3次元メモリデバイスは、例えば、縦型にデバイスを積層する構造を有するものが知られている。
3D-NANDデバイスでは、シリコン窒化膜とシリコン酸化膜とを1つずつ交互に積層した後、ドライエッチングによって溝パターンまたは穴パターンを形成するとともに、シリコン窒化膜を選択的にエッチングする処理が行われる場合がある。このエッチング処理には、例えばリン酸が用いられる(例えば、特許文献1,2)。
特許文献1には、リン酸を含む処理液が貯留された処理槽に基板を浸漬させてエッチング処理する基板処理装置が開示されている。この基板処理装置は、処理槽と、処理槽からあふれた処理液を回収するオーバーフロー槽と、オーバーフロー槽と処理槽とを連通接続する循環配管とを備えており、循環する処理液の流速を上げることによって、基板から処理液中に溶出したシリコンが基板に析出することを抑制している。
特許文献2には、水蒸気と不活性ガスとの混合により生成される混合気体をリン酸水溶液中に供給して、混合気体の気泡を形成することにより、処理液中に溶出したシリコンが基板に析出することを抑制している。
特開2017-069331号公報 特開2018-056256号公報
しかしながら、デバイスの高集積化に伴うシリコン窒化膜およびシリコン酸化膜の薄膜化および多層化に伴い、微細でかつ高アスペクト比であるシリコン窒化膜のエッチングが必要となっている。このため、特許文献1,2に記載された技術では、処理液中のシリコンの析出物(シリカ)の基板への付着を避けることが困難となっている。シリコン窒化膜の選択的エッチング後の基板に付着したシリカを除去する技術が求められていた。
本発明は、シリコン窒化膜の選択的エッチング後において、基板に析出するシリカを除去する技術を提供する目的とする。
上記課題を解決するため、第1態様は、シリコン酸化膜およびシリコン窒化膜を有する基板を処理する基板処理方法であって、(a)シリコン酸化膜およびシリコン窒化膜を有する基板を準備することと、(b)リン酸を含むリン酸処理液に前記基板を曝すことによって、前記シリコン窒化膜のエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第1選択エッチングを行うことと、(c)前記工程(b)の後、フッ化水素に前記基板を曝すことによって、前記工程(b)によって前記シリコン酸化膜の表面に析出したシリカのエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第2選択エッチングを行うこととを含む。前記リン酸処理液がシリコンを含む。
態様は、第1態様の基板処理方法であって、前記工程(c)がフッ化水素ガスを含む処理ガスに前記基板を曝すことを含む。
態様は、第態様の基板処理方法であって、前記処理ガスが前記フッ化水素ガスおよび水蒸気を含む。
態様は、第態様または第態様の基板処理方法であって、前記処理ガスにおける前記フッ化水素ガスの濃度が50wt%以上100wt%以下である。
態様は、第1態様から第態様のいずれか1つの基板処理方法であって、(d)前記工程(b)と前記工程(c)の間に、前記基板の周囲の圧力を大気圧以下に減圧することをさらに含む。
態様は、3次元メモリデバイスの製造方法であって、第1態様から第態様のいずれか1つの基板処理方法、を含み、前記工程(a)によって準備される前記基板は、前記シリコン酸化膜および前記シリコン窒化膜を交互に複数積層された構造を有する。
態様は、シリコン酸化膜およびシリコン窒化膜を有する基板を処理する基板処理装置であって、リン酸を含むリン酸処理液に基板を曝すことによって、前記シリコン窒化膜のエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第1選択エッチングを行う第1選択エッチング処理部と、フッ化水素に前記基板を曝すことによって、第1選択エッチングによって前記シリコン酸化膜の表面に析出したシリカのエッチングレートが前記シリコン酸化膜よりも大きい第2選択エッチングを行う第2選択エッチング処理部とを備える。前記リン酸処理液がシリコンを含有する。
態様は、第態様の基板処理装置であって、前記第2選択エッチング処理部がフッ化水素ガスを含む処理ガスに前記基板を曝す。
態様は、第態様の基板処理装置であって、前記処理ガスが前記フッ化水素ガスおよび水蒸気を含む。
第1態様は、第態様または第態様の基板処理装置であって、前記処理ガスにおける前記フッ化水素ガスの濃度が50wt%以上100wt%以下である。
第1態様は、第態様から第1態様のいずれか1つの基板処理装置であって、前記基板の周囲の圧力を大気圧以下に減圧する減圧部をさらに備える。
第1態様の基板処理方法によると、フッ化水素は、シリコン窒化膜のエッチングによって基板に析出するシリカに対して、シリコン酸化膜よりも高いエッチングレートを示す。このため、第2選択エッチングにおいて、基板をフッ化水素に曝すことによって、第1選択エッチングによって基板に析出するシリカを選択的に除去できる。
そして、リン酸処理液がシリコンを含むことによって、シリコン酸化膜のエッチングレートに対してシリコン窒化膜のエッチングレートを相対的に高めることができる。
態様の基板処理方法によると、フッ化水素ガスを用いることによって、比較的細い隙間の奥領域を処理できる。
態様の基板処理方法によると、水蒸気を加えることによって、フッ化水素によるシリカのエッチングを促進できる。
態様の基板処理方法によると、フッ化水素ガスの濃度を50wt%以上100wt%以下にすることによって、シリカの選択的エッチングを有効に行うことができる。
態様の基板処理方法によると、第1選択エッチング処理の後に基板周囲を大気圧以下に減圧することによって、基板Wに付着している余分な水分を除去できる。これによって、第2選択エッチングにおいて、余分な水分の存在によりシリコン酸化膜がエッチングされることを有効に低減できる。
態様の3次元メモリデバイスの製造方法によると、フッ化水素は、シリコン窒化膜のエッチングによって基板に析出するシリカに対して、シリコン酸化膜よりも高いエッチングレートを示す。このため、第2選択エッチングにおいて、基板をフッ化水素に曝すことによって、第1選択エッチングによって基板に析出するシリカを選択的に除去できる。
態様の基板処理装置によると、フッ化水素は、シリコン窒化膜のエッチングによって基板に析出するシリカに対して、シリコン酸化膜よりも高いエッチングレートを示す。このため、第2選択エッチングにおいて、基板をフッ化水素に曝すことによって、第1選択エッチングによって基板に析出するシリカを選択的に除去できる。
そして、リン酸処理液がシリコンを含むことによって、シリコン酸化膜のエッチングレートに対してシリコン窒化膜のエッチングレートを相対的に高めることができる。
態様の基板処理装置によると、フッ化水素ガスを用いることによって、比較的細い隙間の奥領域を処理できる。
態様の基板処理装置によると、水蒸気を加えることによって、フッ化水素によるシリカのエッチングを促進できる。
第1態様の基板処理装置によると、フッ化水素ガスの濃度を50wt%以上100wt%以下にすることによって、シリカの選択的エッチングを有効に行うことができる。
第1態様の基板処理装置によると、第1選択エッチング処理の後に基板周囲を大気圧以下に減圧することによって、基板Wに付着している余分な水分を除去できる。これによって、第2選択エッチングにおいて、余分な水分の存在によりシリコン酸化膜がエッチングされることを有効に低減できる。

第1実施形態の基板処理装置1を概念的に示す図である。 第2処理部30を示す概略側面図である。 基板処理の流れを示す図である。 各処理段階における基板Wにおける表面の状態を概念的に示す図である。 第2処理部30における処理の流れを示す図である。 異なる圧力下の各第2選択エッチング処理S4a,S4b,S4cの結果を概念的に示す図である。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。なお、この実施形態に記載されている構成要素はあくまでも例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。図面においては、理解容易のため、必要に応じて各部の寸法や数が誇張または簡略化して図示されている場合がある。
<1. 第1実施形態>
図1は、第1実施形態の基板処理装置1を概念的に示す図である。基板処理装置1は、シリコン酸化膜およびシリコン窒化膜を有するシリコン基板(以下、単に「基板」と称する。)を処理する装置である。基板処理装置1は、半導体デバイスを製造する装置であって、特に、3D-NANDデバイスなどの3次元メモリデバイスの製造装置に組み込むことができる。
基板処理装置1は、リン酸(HPO)および水(HO)を含むリン酸処理液で基板Wを処理する第1処理部10と、フッ化水素(HF)で基板Wを処理する第2処理部30と、第1処理部10で処理された基板Wを第2処理部30に搬送する搬送部50、基板処理装置1が備える各要素の動作を制御する制御部70とを備える。
第1処理部10は、複数の基板Wをリン酸処理液で一度に処理するバッチ式の処理装置である。第1処理部10は、処理槽12、回収槽14、循環部16、第1基板保持部18、および昇降駆動部20を備える。処理槽12は、リン酸処理液を貯留可能であり、上方が開放された有底筒状の容器である。回収槽14は、処理槽12の外周部全体を取り囲むとともに、上方が開放された有底筒状である。
循環部16は、両端が処理槽12の底部、および回収槽14の底部にそれぞれ連通接続されている循環配管を含む。循環部16は、処理槽12からあふれて回収槽14に移動したリン酸処理液を、循環配管に通して処理槽12に再び戻す。循環配管には、ポンプや加熱部、フィルターなどが適宜設けられていてもよい。
第1基板保持部18は、同時に複数(例えば、50枚)の基板Wを互いに平行に並ぶ姿勢で保持する構造を有する。昇降駆動部20は、第1基板保持部18を上下に移動させる昇降モータを備えている。昇降駆動部20は、第1基板保持部18を、処理槽12よりも上方の位置と、処理槽12の内部の位置との間で移動させる。この第1基板保持部18の移動によって、各基板Wが、リン酸処理液に浸漬する位置(リン酸処理液に曝される位置)とリン酸処理液外の位置との間で移動する。
図2は、第2処理部30を示す概略側面図である。第2処理部30は、基板Wを一枚ずつ処理する枚葉式の装置である。第2処理部30は、処理室31を備える。処理室31の内部には、第2基板保持部32、加熱部33、およびガス分散板34が設けられている。
第2基板保持部32は、処理室31内において、基板Wを水平姿勢(主面の法線が鉛直方向に沿う姿勢)に保持する。第2基板保持部32は、直方体状を有するステージであり、上面にて基板Wを支持する。第1処理部10にて処理された基板Wは、搬送部50によって第2処理部30の処理室31内に搬入された後、第2基板保持部32に保持される。なお、第2基板保持部32を鉛直方向に沿った軸線まわりに回転させる回転モータを設けてもよい。第2基板保持部32を回転させることによって、基板Wを回転させてもよい。
加熱部33は、第2基板保持部32に保持された基板Wを加熱する。加熱部33は、第2基板保持部32に内蔵された抵抗加熱式の電気ヒータを備えている。なお、加熱部33は、電気ヒータの代わりに第2基板保持部32外に設けられるランプを備えていてもよい。この場合、ランプから放射される赤外線を基板Wに照射することによって、基板Wを加熱してもよい。
ガス分散板34は、処理室31内において、第2基板保持部32よりも上方の位置に設けられている。ガス分散板34は、処理室31内において水平方向に広がる板状である。ガス分散板34には、厚さ方向(鉛直方向)に貫通する複数の開口34Hが、水平方向に分散するように設けられている。
処理室31には、排気配管35が接続されている。排気配管35は、処理室31内と連通状態で処理室31の底部に接続されている。ここでは、排気配管35は、各々が処理室31の底部と接続された複数の配管部を有しており、当該各配管部が1つの配管部に合流する。そして、その合流先の配管部に、真空ポンプ36が接続されている。真空ポンプ36は、排気配管35を介して処理室31内のエアを外部に排出することによって、処理室31内を減圧する。
第2基板保持部32が基板Wを保持した後、真空ポンプ36が作動して処理室31内の真空引きを開始する。ここでは、処理室31内の減圧を真空ポンプ36で実現しているが、例えば工場ユーティリティ排気により行うことも可能である。
排気配管35には、APC(Auto Pressure Controller)バルブ37が設けられている。APCバルブ37は、排気配管35の配管部内の開度を調整することによって、真空ポンプ36が吸引する気体の量を調整する。これによって、処理室31内の圧力が制御される。排気配管35、真空ポンプ36、およびAPCバルブ37は、減圧部の一例である。
処理室31には、圧力センサ38が設けられている。圧力センサ38は、処理室31内の真空度を検出する。制御部70は、圧力センサ38によって検出される真空度に基づいて、APCバルブ37を制御することによって、処理室31内の圧力を調整する。
処理室31には、ガス供給配管39が接続されている。ガス供給配管39は、処理室31内に流体が流通できるように、処理室31の上部に連結されている。ガス供給配管39は、気化器40、フッ化水素ガス供給源、および窒素ガス供給源に接続されている。
気化器40は、液状の水を貯留可能な構造を有しており、その水から水蒸気を生成する。ガス供給配管39における気化器40に接続される配管部には、水蒸気流量コントローラ41、および開閉バルブ42が設けられている。水蒸気流量コントローラ41は、気化器40から処理室31へ移動する水蒸気の流量を制御する。開閉バルブ42は、配管部内を開閉することによって、気化器40から処理室31へ向けた水蒸気供給のオンオフを制御する。
ガス供給配管39におけるフッ化水素ガス供給源に接続された配管部には、フッ化水素ガス流量コントローラ43および開閉バルブ44が設けられている。フッ化水素ガス流量コントローラ43は、フッ化水素ガス供給源から処理室31へ向けて供給されるフッ化水素ガスの流量を制御する。開閉バルブ44は、配管部内を開閉することによって、フッ化水素ガス供給源から処理室31へ向けたフッ素ガス供給のオンオフを制御する。
ガス供給配管39における窒素ガス供給源に接続された配管部には、窒素ガス流量コントローラ45および開閉バルブ46が設けられている。窒素ガス流量コントローラ45は、窒素ガス供給源から処理室31へ向けて供給される窒素ガスの流量を制御する。開閉バルブ46は、配管部内を開閉することによって、窒素ガス供給源から処理室31へ向けた窒素ガス供給のオンオフを制御する。
加熱部33、真空ポンプ36、APCバルブ37、気化器40、水蒸気流量コントローラ41、フッ化水素ガス流量コントローラ43、窒素ガス流量コントローラ45、および開閉バルブ42,44,46は、制御部70からの制御信号に応じて動作する。
処理室31に向けた水蒸気およびHFガスの供給は、例えば同時に行われてもよい。処理室31の上部に連結されたガス供給配管39を介して処理室31内に供給された水蒸気およびフッ化水素ガスは、ガス分散板34を通過して基板Wに到達する。より詳細には、処理室31内のガス分散板34の上側に供給された水蒸気およびHFガスを含む混合ガスは、各開口34Hを通過してガス分散板34の下側へ移動する。これにより、当該混合ガスが基板W上に均一に供給される。開口34Hの内径は、例えば0.1mmとしてもよい。隣接する開口34H,34Hどうしの間隔は、例えば5mmとしてもよい。
制御部70は、開閉バルブ42,44,46、水蒸気流量コントローラ41、フッ化水素ガス流量コントローラ43、および開閉バルブ46を制御することによって、第2基板保持部32に供給される混合ガス中のフッ化水素ガスの重量比率(wt%)は、0~100wt%の範囲で任意に変更できる。予め、フッ化水素ガスの重量比率を設定しておくことにより、その設定に応じた重量比率のフッ化水素ガスで基板Wを処理できる。
図示の例では、処理室31内に1つのガス分散板34が設けられているが、複数のガス分散板34が設けられていてもよい。この場合、各ガス分散板34を、間隔を開けてまたは間隔をあけずに鉛直方向に重ねて設けてもよい。
図3は、基板処理の流れを示す図である。図4は、各処理段階における基板Wにおける表面の状態を概念的に示す図である。図3に示すように、基板処理装置1における基板処理は、処理対象となる基板Wを準備する準備処理S1を含む。この準備処理S1で準備される基板Wの表面には、図4(a)に示すように、シリコン酸化膜102およびシリコン窒化膜104が、上下方向(基板W表面の法線方向)において交互に複数ずつ形成されている。このような積層構造は、例えば3D-NANDなどの三次元メモリデバイスの製造にも採用され得る。
準備処理S1によって準備された基板Wは、基板処理装置1に搬入される(搬入処理S2)。搬入処理S2は、基板処理装置1外部の搬送装置が基板Wを基板処理装置1の第1処理部10に搬入する処理、または、搬送部50が基板処理装置1外部から基板Wを受け取って第1処理部10に搬入する処理を含む。第1処理部10に同時に搬入される基板Wは、1つでもよいし、2つ以上でもよい。基板Wに搬入された基板Wは、第1処理部10において第1基板保持部18に保持される。
基板Wが第1処理部10に搬入されると、第1処理部10によって第1選択エッチング処理S3が行われる。第1選択エッチング処理S3は、昇降駆動部20が第1基板保持部18を下降させて、第1基板保持部18に保持された基板Wを処理槽12に貯留されたリン酸処理液に浸漬させる処理を含む。また、第1選択エッチング処理S3は、基板Wがリン酸処理液に浸漬されてから所定時間経過後に、昇降駆動部20が第1基板保持部18を上昇させることによって、第1基板保持部18に保持された基板Wを処理槽12から引き上げる処理を含む。
第1選択エッチング処理S3では、図4(b)に示すように、基板Wをリン酸処理液に曝すことによって、基板Wが有するシリコン窒化膜104が選択的にエッチングされる。第1選択エッチング処理S3は、シリコン酸化膜102のエッチングレートよりも前記シリコン窒化膜104のエッチングレートが高い処理である。なお、リン酸処理液にシリコンを添加することによって、シリコン窒化膜104に対するリン酸のエッチングレートをシリコン酸化膜102に対するリン酸のエッチングレートよりも高くすることができる。
第1選択エッチング処理S3において、シリコン窒化膜104がエッチングされると、シリコン粒子がリン酸処理液中に溶出する。シリコン窒化膜104が多量にある場合、液中のシリコン粒子が基板Wの周囲に滞留する。この場合、図4(b)に示すように、シリコン酸化膜102の周囲に、シリカ析出物106が形成される場合がある。シリカ析出物106は、隣り合うシリコン酸化膜102で構成される間隙構造108(シリコン窒化膜104が存在していた領域)に堆積することによって、隙間の閉塞など、目的とする3次元構造の形成に支障を来すおそれがある。このシリカ析出物106は、後述する第2選択エッチング処理において除去される。
第1選択エッチング処理S3が行われた基板Wは、搬送部50によって、第1処理部10から適宜搬出され、第2処理部30に搬入される。そして、第2処理部30に搬入された基板Wは、処理室31の第2基板保持部32に保持される(図2参照)。そして、第2処理部30が第2選択エッチング処理S4を行う。第2処理部30における第2選択エッチング処理S4については後述する。
第2選択エッチング処理S4が行われた基板Wは、基板処理装置1から適宜搬出される(搬出処理S5)。搬出処理S5は、基板処理装置1外部の搬送装置が基板Wを第2処理部30から搬出する処理、または、搬送部50が第2処理部30から基板Wを受け取って基板処理装置1外部に搬入する処理を含む。以上が、基板処理装置1における基板処理の流れである。
図5は、第2処理部30における処理の流れを示す図である。制御部70は、第2処理部30において、第1処理部10での処理が完了した基板Wが搬入される前に、第2基板保持部32の温度を調整する温度調整処理S41を行う。温度調整処理S41は、加熱部33が第2基板保持部32を所定の目標温度にまで加熱する処理を含んでもよい。また、温度調整処理S41は、第2基板保持部32の温度が所定の温度に冷却されるまで待機する処理を含んでもよい。第2基板保持部32の温度は、処理室31内の適宜の位置に設けられた不図示の温度検出器によって検出されてもよい。シリカ析出物106の選択的エッチングを行う場合、基板Wの温度が20°Cより大きく150°C未満となるように、第2基板保持部32の温度が調整されるとよい。
温度調整処理S41の後、搬送部50が、処理対象である1つの基板Wを第2処理部30に搬入する(基板搬入処理S42)。そして、第2基板保持部32が、その上面において搬入された基板Wを保持する。
第2基板保持部32が基板Wを保持すると、圧力調整処理S43が行われる。圧力調整処理S43は、制御部70が開閉バルブ46を開けることによって処理室31内に窒素ガスを供給する処理を含んでもよい。また、圧力調整処理S43は、圧力センサ38が示す圧力値に基づいて、制御部70が窒素ガス流量コントローラ45を制御して窒素ガスの供給流量を調整する処理、および、制御部70がAPCバルブ37を制御してその開度を調整する処理を含んでもよい。圧力調整処理S43によって、処理室31内の圧力が予め設定された値に調整される。シリカ析出物106を選択的にエッチングする場合、処理室31内の圧力は、例えば10Torr未満、さらに好ましくは5Torr未満であることが望ましい。
圧力調整処理S43に続いて、制御部70は、処理室31内に向けて処理ガスを供給する処理ガス供給処理S44を行う。処理ガス供給処理S44は、制御部70が開閉バルブ44を開けることによってフッ化水素ガスを処理室31内に供給する処理を含む。また、処理ガス供給処理S44は、制御部70がフッ化水素ガス流量コントローラ43を制御することによって、フッ化水素ガスの供給流量を調整する処理を含んでもよい。処理ガス供給処理S44は、制御部70が開閉バルブ42を開けることによって、気化器40が生成した水蒸気を処理室31内に供給する処理、および制御部70が水蒸気流量コントローラ41を制御することによって水蒸気の供給流量を制御する処理を含んでもよい。
処理室31内に供給されたフッ化水素ガスは、ガス分散板34の各開口34Hを通過する。これによって、処理室31内におけるガス分散板34よりも下方の空間(第2基板保持部32に保持されている基板Wが配されている空間)にフッ化水素ガスが供給される。基板Wの表面に形成されたシリカ析出物106がフッ化水素ガスに接触することによって、シリカ析出物106が選択的にエッチングされる。シリカ析出物106に対するフッ化水素のエッチングレートは、シリコン酸化膜102に対するエッチングレートよりも高い。すなわち、フッ化水素ガスによるエッチング処理は、シリカ析出物106のエッチングレートがシリコン酸化膜102よりも高い第2選択エッチングである。
リン酸処理液中におけるシリコン窒化膜104のエッチング反応は、以下の化学反応式(1)で表され得る。
(1) 3Si+27HO+4HPO←→4(NHPO+9HSiO
また、所定温度に加熱されたリン酸処理液中では、以下の化学反応式(2)で示される反応が起き得る。
(2) Si+12HO→3Si(OH)+4NH
上記化学反応式(2)で示されるように、シリコン水和物(Si(OH))などが析出することによって、シリカ析出物が基板Wに付着し得る。
処理室31内に供給されたフッ化水素は、基板Wにおいて、周囲の水分子(HO)と反応することによって、フッ素イオン(F)とオキソニウムイオン(H)が発生し得る。これらのフッ素イオンとオキソニウムイオンが、シリカ析出物106と反応することによって、シリカ析出物106が除去され得る。
なお、フッ化水素は、シリコン酸化膜102とも反応し得るため、シリコン酸化膜102も一部エッチングされる可能性がある。しかしながら、シリカ析出物106の組成物が有し得る複数の水酸基(OH基)の存在によって、シリカ析出物106に対するフッ化水素のエッチングレートが、シリコン酸化膜102に対するフッ化水素のエッチングレートよりも大きくなり得る。
処理ガス供給処理S44において、水蒸気が供給される場合、基板Wの周辺における水分子の濃度を上げることができる。これにより、シリカ析出物106のエッチングを促進できる。
処理ガス供給処理S44における、処理室31内のフッ化水素ガスの重量比率は、50wt%以上100wt%以下としてもよい。フッ化水素ガスの濃度を当該範囲にすることによって、フッ化水素のエッチングレート高めることができる。なお、処理室31内の重量比率をより低い重量比率(例えば、10wt%)にしてもよい。
処理ガス供給処理S44において、制御部70は、フッ化水素ガスの供給を開始してから一定時間が経過すると、開閉バルブ44を閉じることによって、処理室31へのフッ化水素ガスの供給を停止する。これにより、第2選択エッチングが行われる。
なお、処理ガス供給処理S44は、制御部70が開閉バルブ44を閉じてフッ化水素ガスの供給を停止させた後、開閉バルブ42を開ける、または開けたままとすることによって、処理室31に水蒸気を供給する処理を含んでもよい。この処理によって、シリカ析出物106のエッチング処理が行われた基板Wの表面を浄化できる。
圧力調整処理S43において、予め処理室31内を(すなわち、基板W周辺の圧力)を、大気圧以下(例えば、10Torr未満)に減圧してもよい。この減圧によって、間隙構造108(図4(b)参照)の内側に残存する余分な水分が除去される。この場合、余分な水分の存在によって、シリコン酸化膜102がフッ化水素によってエッチングされることを抑制できるため、シリカ析出物106の選択的なエッチングを実施できる。
図6は、異なる圧力下の各第2選択エッチング処理S4a,S4b,S4cの結果を概念的に示す図である。図6に示す、第2選択エッチング処理S4a~S4cでは、複数のシリコン酸化膜102が上下に間隔をあけて多段状に形成される。図6(a)は比較的高い圧力下(5Torr)で、図6(b)は中程度の圧力下(3Torr)で、図6(c)は比較的低い圧力下(1Torr)での処理結果をそれぞれ示している。なお第2選択エッチング処理S4a~S4cの圧力以外の条件は、同一である。
図6(a)に示すように、比較的高い圧力下の場合、多段状の各シリコン酸化膜102のうち、中間付近から底側にかけて、シリコン酸化膜102に欠損が生じている。これに対して、図6(b)に示すように、中間の圧力下の場合、シリコン酸化膜102の欠損が抑制されている。これらのことから、高圧下ではフッ化水素の濃度が頂上側よりも底側において高くなるため、圧力を低下させることによって、濃度分布を均一化させ得る。このような知見に基づき、第2選択エッチング処理S4においては、制御部70が、基板Wに形成する多段状の各シリコン酸化膜102の積層方向D1の深さに応じて、圧力を適切な大きさに設定してもよい。具体的には、積層方向D1の深さが大きい場合には、その深さが小さいときよりも圧力を小さい値に設定してもよい。また、第2選択エッチング処理S4において、制御部70が、各シリコン酸化膜102の積層方向D1の深さに応じて、処理ガス中のフッ化水素の濃度が設定されてもよい。具体的には、積層方向D1の深さが大きい場合には、その深さが小さいときよりもフッ化水素の濃度を低い値に設定してもよい。
図6(c)に示すように、比較的低い圧力化では、多段状の各シリコン酸化膜102のうち、中間付近から底側にかけてシリカ析出物106の残存が発生している。これに対して、図6(c)に示すように、中間の圧力下の場合、シリコン窒化膜104の残存が抑制されている。これらのことから、低圧化では反応速度が低下し得る。この知見に基づき、第2選択エッチング処理S4においては、制御部70が、設定された圧力に応じて基板Wをフッ化水素に曝す処理時間を設定してもよい。具体的には、処理が低圧力下で行われる場合には、高圧力下で行われるときよりも処理時間を長く設定してもよい。
図5に戻って、処理ガス供給処理S44の後、排気処理S45が行われる。排気処理S45は、制御部70がAPCバルブ37を開放することによって処理室31内の雰囲気を排出する処理を含む。排気処理S45は、大気開放によって、処理室31内の圧力を大気圧にする処理を含んでもよい。
排気処理S45の後、基板搬出処理S46が行われる。基板搬出処理S46は、搬送部50または基板処理装置1外部の搬送装置(不図示)が処理済の第2処理部30を第2処理部30から搬出する処理を含む。
<2. 変形例>
以上、実施形態について説明してきたが、本発明は上記のようなものに限定されるものではなく、様々な変形が可能である。
基板処理装置1の第1処理部10は、バッチ式の処理部として構成されているが、枚葉式の処理部として構成されていてもよい。この場合、不図示の保持部によって水平姿勢に保持された基板Wの表面(シリコン窒化膜およびシリコン酸化膜が形成されている面)にエッチング液であるリン酸処理液を供給してもよい。
基板処理装置1の第2処理部30は、基板Wをフッ化水素ガスに曝すことによって第2選択エッチングを行うドライ式の装置である。第2処理部30は、フッ化水素を含む処理液を基板Wに供給することによって、基板Wをフッ化水素に曝すウエット式の装置であってもよい。ウエット式の第2処理部30は、フッ化水素を含む処理液で処理した後の基板Wに、フッ化水素を含まない水などのリンス液を供給する機構を備えていてもよい。リンス液で基板Wを洗浄することによって、シリカ析出物106のエッチング処理が行われた基板Wの表面を浄化できる。
第2処理部30において、複数の基板Wを同時に処理されてもよい。例えば、第2基板保持部32が、同時に複数の基板Wを保持する構造を有していてもよい。
1つの基板処理装置1に対して、第1処理部10および第2処理部30の少なくとも一方が複数設けられていてもよい。この場合、複数の基板Wを並行して処理できるため、スループットを向上できる。
この発明は詳細に説明されたが、上記の説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。上記各実施形態および各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせたり、省略したりすることができる。
1 基板処理装置
10 第1処理部
18 第1基板保持部
102 シリコン酸化膜
104 シリコン窒化膜
106 シリカ析出物
108 間隙構造
30 第2処理部
32 第2基板保持部
33 加熱部
36 真空ポンプ(減圧部)
40 気化器
43 フッ化水素ガス流量コントローラ
70 制御部
S1 準備処理
S3 第1選択エッチング処理
S4 第2選択エッチング処理
S41 温度調整処理
S43 圧力調整処理
S44 処理ガス供給処理
W 基板

Claims (11)

  1. シリコン酸化膜およびシリコン窒化膜を有する基板を処理する基板処理方法であって、
    (a) シリコン酸化膜およびシリコン窒化膜を有する基板を準備することと、
    (b) リン酸を含むリン酸処理液に前記基板を曝すことによって、前記シリコン窒化膜のエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第1選択エッチングを行うことと、
    (c) 前記工程(b)の後、フッ化水素に前記基板を曝すことによって、前記工程(b)によって前記シリコン酸化膜の表面に析出したシリカのエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第2選択エッチングを行うことと、
    を含み、
    前記リン酸処理液がシリコンを含む、基板処理方法。
  2. 請求項1の基板処理方法であって、
    前記工程(c)がフッ化水素ガスを含む処理ガスに前記基板を曝すこと、を含む、基板処理方法。
  3. 請求項の基板処理方法であって、
    前記処理ガスが前記フッ化水素ガスおよび水蒸気を含む、基板処理方法。
  4. 請求項または請求項の基板処理方法であって、
    前記処理ガスにおける前記フッ化水素ガスの濃度が50wt%以上100wt%以下である、基板処理方法。
  5. 請求項1から請求項のいずれか1項の基板処理方法であって、
    (d) 前記工程(b)と前記工程(c)の間に、前記基板の周囲の圧力を大気圧以下に減圧すること、をさらに含む、基板処理方法。
  6. 3次元メモリデバイスの製造方法であって、
    請求項1から請求項のいずれか1項の基板処理方法、
    を含み、
    前記工程(a)によって準備される前記基板は、前記シリコン酸化膜および前記シリコン窒化膜を交互に複数積層された構造を有する、3次元メモリデバイスの製造方法。
  7. シリコン酸化膜およびシリコン窒化膜を有する基板を処理する基板処理装置であって、
    リン酸を含むリン酸処理液に基板を曝すことによって、前記シリコン窒化膜のエッチングレートが前記シリコン酸化膜のエッチングレートよりも大きい第1選択エッチングを行う第1選択エッチング処理部と、
    フッ化水素に前記基板を曝すことによって、第1選択エッチングによって前記シリコン酸化膜の表面に析出したシリカのエッチングレートが前記シリコン酸化膜よりも大きい第2選択エッチングを行う第2選択エッチング処理部と、
    を備え
    前記リン酸処理液がシリコンを含有する、基板処理装置。
  8. 請求項の基板処理装置であって、
    前記第2選択エッチング処理部がフッ化水素ガスを含む処理ガスに前記基板を曝す、基板処理装置。
  9. 請求項の基板処理装置であって、
    前記処理ガスが前記フッ化水素ガスおよび水蒸気を含む、基板処理装置。
  10. 請求項または請求項の基板処理装置であって、
    前記処理ガスにおける前記フッ化水素ガスの濃度が50wt%以上100wt%以下である、基板処理装置。
  11. 請求項から請求項1のいずれか1項の基板処理装置であって、
    前記基板の周囲の圧力を大気圧以下に減圧する減圧部、
    をさらに備える、基板処理装置。
JP2018215644A 2018-11-16 2018-11-16 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置 Active JP7160642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018215644A JP7160642B2 (ja) 2018-11-16 2018-11-16 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018215644A JP7160642B2 (ja) 2018-11-16 2018-11-16 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2020088003A JP2020088003A (ja) 2020-06-04
JP7160642B2 true JP7160642B2 (ja) 2022-10-25

Family

ID=70908810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018215644A Active JP7160642B2 (ja) 2018-11-16 2018-11-16 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP7160642B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102622986B1 (ko) * 2020-12-31 2024-01-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US20230386793A1 (en) * 2021-02-19 2023-11-30 Hitachi High-Tech Corporation Etching method and etching apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
JP2008028365A (ja) 2006-06-22 2008-02-07 Riverbell Kk 処理装置及び処理方法
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP2015088603A (ja) 2013-10-30 2015-05-07 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP2017118092A (ja) 2015-08-27 2017-06-29 株式会社東芝 基板処理装置、基板処理方法およびエッチング液
JP2019016698A (ja) 2017-07-06 2019-01-31 東京エレクトロン株式会社 エッチング方法および残渣除去方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168086A (ja) * 1997-12-03 1999-06-22 Matsushita Electric Ind Co Ltd 基板処理装置及び基板処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
JP2008028365A (ja) 2006-06-22 2008-02-07 Riverbell Kk 処理装置及び処理方法
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP2015088603A (ja) 2013-10-30 2015-05-07 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP2017118092A (ja) 2015-08-27 2017-06-29 株式会社東芝 基板処理装置、基板処理方法およびエッチング液
JP2019016698A (ja) 2017-07-06 2019-01-31 東京エレクトロン株式会社 エッチング方法および残渣除去方法

Also Published As

Publication number Publication date
JP2020088003A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
TWI648791B (zh) Etching method
US9012331B2 (en) Etching method and non-transitory storage medium
JP5938506B1 (ja) 基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
JPH06181188A (ja) エッチング方法および装置
KR101867194B1 (ko) 에칭 장치, 에칭 방법 및 기판 적재 기구
US9293352B2 (en) Substrate processing method
TWI555059B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
CN109585334B (zh) 基板处理装置和基板处理方法
JP6434367B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP7113952B2 (ja) 基板処理方法、および基板処理装置
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
JP7160642B2 (ja) 基板処理方法、3次元メモリデバイスの製造方法および基板処理装置
KR20160025591A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6601257B2 (ja) 基板処理方法
JP6782140B2 (ja) エッチング方法及びエッチング装置
WO2017169155A1 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
WO2021039449A1 (ja) 基板処理装置および基板処理方法
TWI700764B (zh) 裝載鎖定裝置中的基板冷卻方法、基板搬運方法及裝載鎖定裝置
JP6994381B2 (ja) エッチング方法
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
CN110491789B (zh) 基片处理方法、基片处理装置和基片处理系统
KR101614422B1 (ko) 웨이퍼의 처리 방법 및 장치
JP7413113B2 (ja) 処理液温調方法、基板処理方法、処理液温調装置、及び、基板処理システム
KR102553420B1 (ko) 기판 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221013

R150 Certificate of patent or registration of utility model

Ref document number: 7160642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150