CN110491789B - 基片处理方法、基片处理装置和基片处理系统 - Google Patents

基片处理方法、基片处理装置和基片处理系统 Download PDF

Info

Publication number
CN110491789B
CN110491789B CN201910392935.1A CN201910392935A CN110491789B CN 110491789 B CN110491789 B CN 110491789B CN 201910392935 A CN201910392935 A CN 201910392935A CN 110491789 B CN110491789 B CN 110491789B
Authority
CN
China
Prior art keywords
substrate
wafer
film
unit
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910392935.1A
Other languages
English (en)
Other versions
CN110491789A (zh
Inventor
香川兴司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110491789A publication Critical patent/CN110491789A/zh
Application granted granted Critical
Publication of CN110491789B publication Critical patent/CN110491789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种能够适当地从基片除去硼单质膜的技术。本发明的基片处理方法包括生成步骤和除去步骤。生成步骤使氧化剂接触在包含硅系膜的膜上形成有硼单质膜的基片中的硼单质膜从而生成B(OH)3或者B2O3。除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于水，由此从基片除去硼单质膜。

Description

基片处理方法、基片处理装置和基片处理系统
技术领域
本发明涉及基片处理方法、基片处理装置和基片处理系统。
背景技术
一直以来，使用碳膜等作为半导体基片的蚀刻处理中所使用的硬掩模(hardmask)。
近年来，作为新的硬掩模材料，硼系膜一直受到关注。
现有技术文献
专利文献
专利文献1：日本特开2000-133710号公报
发明内容
发明要解决的技术问题
本发明提供一种能够适当地从基片除去硼单质膜的技术。
用于解决技术问题的技术方案
本发明的一个方式的基片处理方法包括生成步骤和除去步骤。生成步骤使氧化剂接触在包含硅系膜的膜上形成有硼单质膜的基片中的硼单质膜，来生成B(OH)3或者B2O3。除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于水，由此从基片除去硼单质膜。
发明效果
依照本发明，能够适当地从基片除去硼单质膜。
附图说明
图1A是表示第一实施方式的基片处理方法的一例的图。
图1B是表示第一实施方式的基片处理方法的一例的图。
图1C是表示第一实施方式的基片处理方法的一例的图。
图1D是表示第一实施方式的基片处理方法的一例的图。
图2是表示使过氧化氢(H2O2)和水(H2O)的比例变化的情况下硼单质膜的蚀刻速率的变化的实验结果。
图3是表示使混合液的稀释倍数变化的情况下硼单质膜的蚀刻速率的变化的实验结果。
图4是表示第一实施方式的基片处理系统的一例的框图。
图5是表示成膜处理单元的结构的一例的图。
图6是表示蚀刻处理单元的结构的一例的图。
图7是表示第一实施方式的基片处理装置的结构的图。
图8是表示第一实施方式的处理单元的结构的图。
图9是表示第一实施方式的处理单元中的处理液供给系统的结构的一例的图。
图10是表示除去液供给部的结构的一例的图。
图11是表示第一实施方式的基片处理系统执行的基片处理的步骤顺序的一例的流程图。
图12是表示第二实施方式的处理单元中的处理液供给系统的结构的一例的图。
图13是表示第三实施方式的处理单元中的处理液供给系统的结构的一例的图。
图14A是表示第四实施方式的处理单元的结构的一例的图。
图14B是表示第四实施方式的处理单元的结构的一例的图。
图15是表示第五实施方式的基片处理系统的结构的一例的图。
图16是表示斜面处理单元的结构的一例的图。
图17是表示背面处理单元的结构的一例的图。
图18A是表示第六实施方式的处理单元的结构的一例的图。
图18B是表示第六实施方式的处理单元的结构的一例的图。
图19是表示第七实施方式的基片处理装置的结构的一例的图。
图20是表示进行除去处理的处理槽及其周边的结构例的图。
图21是表示循环流路的结构例的图。
图22是表示进行颗粒除去处理的处理槽及其周边的结构例的图。
图23是表示第七实施方式的基片处理装置执行的基片处理的步骤顺序的一例的流程图。
图24是表示第七实施方式中的变形例的基片处理装置的结构的一例的图。
图25是表示在变形例的处理单元中进行颗粒除去处理的处理槽及其周边的结构例的图。
附图标记说明
W 晶片
1 基片处理装置
30 基片保持机构
41 除去液供给部
42 DIW供给部
70 处理流体供给源
100 基片处理系统
111 硅氧化物膜
112 硼单质膜
113 凹部
201 成膜处理单元
301 蚀刻处理单元
711 除去液供给源
712 DIW供给源
713 硫酸供给源
714 硝酸供给源
731 加热部。
具体实施方式
以下，参照附图，详细地说明用于实施本发明的基片处理方法、基片处理装置和基片处理系统的方式(以下记为“实施方式”)。另外，本发明的基片处理方法、基片处理装置和基片处理系统不限于该实施方式。另外，各实施方式能够在不使处理内容矛盾的范围内适当组合。另外，在以下的各实施方式中，对相同的部位标注相同的附图标记，省略重复的说明。
近年来，作为新的硬掩模材料，硼系膜一直受到关注。在该硼系膜中，硼单质膜具有比现有的硬掩模高的选择比。具体而言，硼单质膜在硅氧化物膜的蚀刻条件下难以被蚀刻，能够相对于硼单质膜以高选择比蚀刻硅氧化物膜。
但是，并未获得与将所形成的硼单质膜从基片除去的技术有关的有用的发现。因此，希望提供一种适当地从基片除去硼单质膜的技术。
(第一实施方式)
[基片处理方法]
首先，参照图1A～图1D，说明第一实施方式的基片处理方法的一例。图1A～图1D是表示第一实施方式的基片处理方法的一例的图。
第一实施方式的基片处理方法以具有含硅系膜的膜的硅晶片等半导体基片(以下仅记为“晶片”)为对象。
在此，为了容易理解，对以仅具有作为硅系膜的硅氧化物膜(SiO2膜)的晶片为对象的情况进行说明。但是，晶片也可以具有硅氧化物膜以外的膜。此外，硅系膜不限于硅氧化物膜，也可以为SiN膜、多晶硅膜等。
如图1A所示，在第一实施方式的基片处理方法中，首先，在晶片W的硅氧化物膜111上形成硼单质膜112(成膜步骤)。
硼单质膜112是由硼(B)单质形成的膜。此外，也可以为硼单质膜112在不可避免的混入限度内含有在成膜步骤中在不可避免地混入的不可避免的杂质。作为不可避免的杂质，例如包含氢(H)、氧(O)、碳(C)等。
接着，如图1B所示，在第一实施方式的基片处理方法中，蚀刻成膜步骤后的晶片W(蚀刻步骤)。
具体而言，在蚀刻步骤中，将在成膜步骤中形成的硼单质膜112作为硬掩模，在硅氧化物膜111的深度方向形成具有例如500nm以上的深度的凹部(沟道(trench))113。
硼单质膜112在硅氧化物膜111的蚀刻条件下难以被蚀刻，能够相对于硼单质膜112以高选择比蚀刻硅氧化物膜111。因此，即使凹部113的深度在500nm以上，也能够抑制凹部113的开口宽度b相对于硼单质膜112的开口宽度a过度扩大。
接着，如图1C所示，在第一实施方式的基片处理方法中，从蚀刻步骤后的晶片W除去硼单质膜112。
具体而言，首先，使氧化剂OX接触晶片W上的硼单质膜112，在硼单质膜112上生成B(OH)3或者B2O3(生成步骤)。然后，使生成步骤中生成的B(OH)3或者B2O3溶解于水，由此从晶片W除去硼单质膜112(除去步骤)。
作为氧化剂OX，例如能够使用含臭氧的水溶液(以下记为“臭氧水”)。臭氧在水中被分解为氧分子，在该过程中生成羟基自由基(OH)。羟基自由基在活性氧中氧化力最强，与硼发生反应，由此生成B(OH)3或者B2O3。B(OH)3或者B2O3具有水溶性，因此能够溶解于臭氧水所含的水。
如上所述，使臭氧水接触硼单质膜112来生成B(OH)3或者B2O3，使生成的B(OH)3或者B2O3溶解于臭氧水所含的水。由此，如图1D所示，能够从晶片W除去硼单质膜112。
臭氧水不与硅氧化物膜反应。因此，能够抑制对硅氧化物膜的影响，并且从晶片W除去硼单质膜112。
为了提高硼单质膜112的蚀刻速率，也可以加热臭氧水。其中，羟基自由基具有在生成后短时间内失活的性质，因而越提高温度，反应性越高，另一方面，失活的时间进一步变短，存在羟基自由基在被供给到硼单质膜112之前失活的可能性。因此，优选在即将向晶片W供给臭氧水之前加热臭氧水。
氧化剂不限于臭氧水，也可以为过氧化氢水溶液。使过氧化氢水溶液接触硼单质膜112时，利用过氧化氢具有的氧化作用将硼氧化来生成B(OH)3或者B2O3。之后，所生成的B(OH)3或者B2O3溶解于过氧化氢水溶液中的水，由此能够从晶片W除去硼单质膜112。
如上所述，可以为在生成步骤中，使过氧化氢水溶液接触硼单质膜112来生成B(OH)3或者B2O3，在除去步骤中，使B(OH)3或者B2O3溶解于过氧化氢水溶液所含的水。由此，根据与臭氧水同样的原理，即使硼氧化来生成B(OH)3或者B2O3，使所生成的B(OH)3或者B2O3溶于水的原理，由此能够适当地从晶片W除去硼单质膜112。
图2是表示使过氧化氢(H2O2)和水(H2O)的比例变化的情况下硼单质膜112的蚀刻速率的变化的实验结果。在图2中，“H2O2：H2O”表示31wt％的过氧化氢(原液)和水的比例。此外，在图2中，括号中所示的数值表示过氧化氢水溶液的供给时间。此外，在实验中，作为蚀刻对象物，使用了膜厚为600nm的硼单质膜112。
如图2所示，过氧化氢水溶液的蚀刻速率在过氧化氢的浓度为大约24wt％的情况下最高，在处理温度(过氧化氢水溶液的温度)为85℃时大约为20nm/min。
另一方面，如图2所示，可知过氧化氢的浓度低于大约24wt％时，蚀刻速率下降。发明人认为，这是过氧化氢水溶液中的过氧化氢的比例变小，因此氧化作用变弱的缘故。另外，可知过氧化氢的浓度高于大约24wt％时，蚀刻速率下降。发明人认为，这是过氧化氢水溶液中的水的比例变小，因此使B(OH)3或者B2O3溶解的能力变弱的缘故。
由此，在使用过氧化氢水溶液除去硼单质膜112的情况下，优选过氧化氢水溶液中的过氧化氢的浓度在16.5wt％以上35wt％以下。通过采用上述范围，能够平衡性良好地实现B(OH)3或B2O3的生成、所生成的B(OH)3或B2O3的溶解，能够适当地从晶片W除去硼单质膜112。
另外，氧化剂可以为硝酸(HNO3)、比硝酸强的强酸与水的混合液。强酸可以使用例如硫酸(H2SO4)。此外，作为强酸，可以使用其他强酸例如碳硼烷酸、三氟甲磺酸等。即，为在布朗斯特的定义中能够对硝酸给与质子(H+)的酸即可。水例如是DIW(去离子水)。此外，也能够改变水或者与水混合，使用有机酸。作为有机酸，例如作为羧酸的甲酸(HCOOH)、草酸((COOH)2)、乙酸(CH3COOH)、丙酸(CH3CH2COOH)、丁酸(CH3(CH2)2COOH)、戊酸(CH3(CH2)3COOH)等。
在该混合液中，利用强酸将硝酸脱水而生成硝鎓离子，生成的硝鎓离子与硼发生反应，由此生成B(OH)3或者B2O3。然后，所生成的B(OH)3或者B2O3溶解于混合液中的水，能够将硼单质膜112从晶片W除去。
如上所述，在生成步骤中，也可以为使混合液接触硼单质膜112，从而生成B(OH)3或者B2O3，其中，该混合液是将硝酸、比硝酸强的强酸和水混合而成的。另外，在除去步骤中，也可以使在生成步骤中生成的B(OH)3或者B2O3溶解于混合液所含的水。由此，根据与臭氧水、过氧化氢水溶液同样的原理，能够适当地从晶片W除去硼单质膜112。
此外，当混合液中的硫酸的浓度为64wt％以下，并且硝酸的浓度为3wt％以上69wt％以下时，能够发挥上述效果。更优选硫酸的浓度为50wt％以下，并且硝酸的浓度为3wt％以上69wt％以下。
图3是表示使混合液的稀释倍数变化的情况下硼单质膜112的蚀刻速率的变化的实验结果。其中，在图3所示的图表中，横轴表示用水稀释硫酸为46wt％、硝酸为3wt％的混合液时的稀释倍数。因此，例如图3的横轴中“1倍”表示硫酸为46wt％、硝酸为3wt％的混合液，“5倍”表示将硫酸为46wt％、硝酸为3wt％的混合液用水稀释5倍。此外，“0倍”表示硫酸和硝酸的混合液，不含水。此外，图3的纵轴表示使测定的蚀刻速率之中最大值为1的情况下蚀刻速率的相对值。
如图3所示可知，在将含有硫酸46wt％、硝酸3wt％的硫酸和硝酸的混合液用水稀释为0.45以上1.8倍以下的情况下，与稀释为其他倍数的情况或者稀释倍数为0倍的情况相比，能够获得非常大的蚀刻速率。更具体而言，在将上述混合液用水稀释为0.9倍时，硼单质膜112的蚀刻速率最高。
[基片处理系统的结构]
接着，参照图4，说明第一实施方式的基片处理系统的结构的一例。图4是表示第一实施方式的基片处理系统的结构的一例的框图。此外，下面，有时将上述的氧化剂即臭氧水、过氧化氢水溶液和混合液总称为“除去液”。
如图4所示，基片处理系统100包括成膜装置200、蚀刻装置300和基片处理装置1。
成膜装置200是进行上述的成膜步骤的装置。成膜装置200包括成膜处理单元201。使用图5，在后文说明成膜处理单元201的结构。
此外，虽然此处省略了图示，但是成膜装置200除了成膜处理单元201之外，具有例如载置晶片W的载置部、将载置于载置部的晶片W向成膜处理单元201输送的输送装置等。
蚀刻装置300是进行上述的蚀刻步骤的装置。蚀刻装置300包括蚀刻处理单元301。使用图6，在后文说明蚀刻处理单元301的结构。
此外，虽然此处省略了图示，但是蚀刻装置300除了蚀刻处理单元301之外，具有例如载置晶片W的载置部、将载置于载置部的晶片W向蚀刻处理单元301输送的输送装置等。
基片处理装置1是进行上述的除去步骤的装置。使用图7和图8，在后文说明基片处理装置1的结构。
基片处理装置1、成膜装置200和蚀刻装置300分别与控制装置4、400、500连接。控制装置4、400、500分别包括控制部18、401、501和存储部19、402、502。
控制部18、401、501例如包括具有CPU(Central Processing Unit，中央处理器)、ROM(Read Only Memory，只读存储器)、RAM(Random Access Memory，随机存取存储器)、输入输出端口等的微处理器及各种电路。控制部18、401、501中，CPU使用RAM作为操作区域而执行存储于ROM的程序，来控制基片处理装置1、成膜装置200和蚀刻装置300的动作。
此外，上述程序存储于计算机可读取的存储介质，也可以从该存储介质安装到控制装置的存储部。作为计算机可读取的存储介质，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
存储部19、402、502例如由RAM、闪存(Flash Memory)等半导体存储元件或硬盘、光盘等存储装置实现。
[成膜处理单元的结构]
接着，参照图5，说明成膜装置200具有的成膜处理单元201的结构的一例。图5是表示成膜处理单元201的结构的一例的图。
如图5所示，成膜处理单元201构成为能够一次处理多个(例如50～150个)晶片W的批次式的处理装置。成膜处理单元201包括加热炉210，该加热炉210包括具有顶部的筒状的隔热体211；和设置于隔热体211的内周面的加热器212。
在加热炉210内插入有例如由石英形成的处理容器220。然后，上述加热器212以围绕处理容器220的外侧的方式设置。
在处理容器220的内部配置晶舟(wafer boat)230。晶舟230由石英形成，将例如50～150个晶片W以规定间隔的间距层叠地收纳。晶舟230由未图示的升降机构升降，能够送入或者送出处理容器220。
另外，成膜处理单元201包括含硼气体供给机构240，其将作为成膜原料气体的含硼气体的、例如B2H6气体导入处理容器220内。另外，成膜处理单元201包括将作为吹扫气体等使用的非活性气体导入处理容器220内的非活性气体供给机构250。
含硼气体供给机构240包括含硼气体供给源241，其供给作为成膜原料气体的含硼气体，例如B2H6气体。另外，含硼气体供给机构240包括从含硼气体供给源241将成膜气体导入处理容器220内的成膜气体配管242。在成膜气体配管242设置有流量控制器243和开闭阀244。
非活性气体供给机构250包括非活性气体供给源251和从非活性气体供给源251将非活性气体导入处理容器220的非活性气体配管252。在非活性气体配管252设置有如质量流量控制器的流量控制器253和开闭阀254。作为非活性气体，可以使用如N2气体、Ar气体的稀有气体。
另外，处理容器220与排气管261连接，排气管261经由包含压力调节阀等的压力调节机构262与真空泵263连接。由此，能够由真空泵263将处理容器220内排气并且由压力调节机构262将处理容器220内调节为规定的压力。
[蚀刻处理单元的结构]
接着，参照图6，说明蚀刻装置300所具有的蚀刻处理单元301的结构。图6是表示蚀刻处理单元301的结构的一例的图。
如图6所示，蚀刻处理单元301具有能够收纳晶片W的密闭结构的腔室310，在腔室310内设置以水平状态载置晶片W的载置台320。载置台320具有将晶片W冷却或加热以调节至规定温度的温度调节机构330。在腔室310的侧壁设置用于送入送出晶片W的未图示的送入送出口。
在腔室310的顶部设置有喷淋头340。喷淋头340与气体供给管350连接。该气体供给管350经由阀360与蚀刻气体供给源370连接，从蚀刻气体供给源370对喷淋头340供给规定的蚀刻气体。喷淋头340向腔室310内供给从蚀刻气体供给源370供给的蚀刻气体。
此外，从蚀刻气体供给源370供给的蚀刻气体例如是CH3F气体、CH2F2气体、CF4气体、O2气体、Ar气体源等。
腔室310的底部经由排气线路380与排气装置390连接。腔室310的内部的压力由该排气装置390维持为减压状态。
[基片处理装置的结构]
接着，参照图7，说明基片处理装置1的结构的一例。图7是表示第一实施方式的基片处理装置1的结构的图。下面，为了明确位置关系，规定彼此正交的X轴、Y轴和Z轴，以Z轴正向为铅垂向上方向。
如图7所示，基片处理装置1包括送入送出站2和处理站3。送入送出站2与处理站3相邻设置。
送入送出站2包括载体载置部11和输送部12。载体载置部11载置以水平状态收纳多个基片(在第一实施方式中为半导体晶片(以下晶片W))的多个载体C。
输送部12与载体载置部11相邻设置，在内部设有基片输送装置13和交接部14。基片输送装置13具有保持晶片W的晶片保持机构。另外，基片输送装置13能够在水平方向和铅垂方向移动并能够以铅垂轴为中心旋转，并且能够使用晶片保持机构在载体C与交接部14之间进行晶片W的输送。
处理站3与输送部12相邻设置。处理站3包括输送部15和多个处理单元16。多个处理单元16排列设置在输送部15的两侧。
输送部15在内部具有基片输送装置17。基片输送装置17具有保持晶片W的晶片保持机构。另外，基片输送装置17能够在水平方向和铅垂方向移动并以铅垂轴为中心旋转，并且能够使用晶片保持机构在交接部14与处理单元16之间进行晶片W的输送。
处理单元16对由基片输送装置17输送的晶片W进行规定的基片处理。
在如上述那样构成的基片处理装置1中，首先，送入送出站2的基片输送装置13从载置于载体载置部11的载体C取出晶片W，将取出的晶片W载置在交接部14。利用处理站3的基片输送装置17从交接部14取出载置于交接部14的晶片W并将其送入处理单元16。
被送入处理单元16的晶片W经处理单元16处理后，由基片输送装置17从处理单元16送出并载置在交接部14。然后，载置于交接部14的处理完成的晶片W被基片输送装置13送回载体载置部11的载体C。
[处理单元的结构]
接着，参照图8，说明处理单元16的结构。图8是表示第一实施方式的处理单元16的结构的图。
如图8所示，处理单元16包括腔室20、基片保持机构30、处理流体供给部40和回收罩50。
腔室20收纳基片保持机构30、处理流体供给部40和回收罩50。在腔室20的顶部设有FFU(Fan Filter Unit，风机过滤单元)21。FFU21在腔室20内形成下降流(down flow)。
基片保持机构30包括保持部31、支柱部32和驱动部33。保持部31以水平姿态保持晶片W。支柱部32是在铅垂方向延伸的部件，根端部由驱动部33可旋转地支承，在前端部水平地支承保持部31。驱动部33使支柱部32绕铅垂轴旋转。上述基片保持机构30使用驱动部33使支柱部32旋转，由此使支承于支柱部32的保持部31旋转，从而使保持于保持部31的晶片W旋转。
处理流体供给部40对晶片W供给处理流体。处理流体供给部40与处理流体供给源70连接。
回收罩50以包围保持部31的方式配置，并收集由于保持部31的旋转而从晶片W飞散的处理液。在回收罩50的底部形成有排液口51，将由回收罩50收集到的处理液从上述排液口51向处理单元16的外部排出。另外，在回收罩50的底部形成有将从FFU21供给的气体向处理单元16的外部排出的排气口52。
接着，参照图9，说明处理单元16中的处理液供给系统的结构的一例。图9是表示第一实施方式的处理单元16中的处理液供给系统的结构的一例的图。
例如、图9如所示，处理单元16包括作为处理流体供给部40的除去液供给部41和DIW供给部42。除去液供给部41对晶片W供给除去液。另外，DIW供给部42对晶片W供给作为冲洗液的DIW(去离子水)。
处理流体供给源70具有作为除去液供给系统的除去液供给源711、除去液供给通路721和阀741。
除去液供给源711是除去液的供给源。例如在除去液为臭氧水的情况下，除去液供给源711可以包含DIW供给源和臭氧水生成器。在该情况下，除去液供给源711使用臭氧水生成器，使臭氧溶解于从DIW源供给的DIW，从而能够生成臭氧水。此外，除去液供给源711生成例如70～150ppm的臭氧水。
除去液供给通路721是将除去液供给源711与除去液供给部41连接的配管。阀741设置在除去液供给通路721，能够打开、关闭除去液供给通路721。
另外，在除去液为过氧化氢水溶液的情况下，处理流体供给源70可以具有作为除去液供给源711的过氧化氢水溶液供给源。过氧化氢水溶液供给源供给例如过氧化氢的浓度在16.5wt％以上35wt％以下的过氧化氢水溶液。在该情况下，过氧化氢水溶液供给源也可以具有用于混合过氧化氢的原液和DIW的混合部。此外，也可以为处理流体供给源70通过将过氧化氢的原液和DIW供给到晶片W上，在晶片W上生成上述浓度范围的过氧化氢水溶液。
另外，在除去液为混合液的情况下，处理流体供给源70可以为例如存积硫酸、硝酸和水的混合液的罐。
在此，参照图10，说明除去液供给部41的结构的一例。图10是表示除去液供给部41的结构的一例的图。
如图10所示，除去液供给部41包括：用于排出除去液的喷嘴411；和用于支承喷嘴411并在内部具有除去液供给通路721的喷嘴臂412。
除去液供给部41在喷嘴臂412的内部具有用于加热在除去液供给通路721流动的除去液的加热部731。加热部731例如是喷嘴加热器，使用配置于除去液供给通路721的周围的发热体来加热除去液供给通路721，从而加热在除去液供给通路721流动的除去液。
另外，除去液供给部41包括除去液的排出通路751、除去液的返回通路761和切替阀771。排出通路751是将在除去液供给通路721流动的除去液导向喷嘴411的前端流路，返回通路761是将在除去液供给通路721流动的除去液引导到设置于除去液供给部41的外部的排出通路的流路。切替阀771是将在除去液供给通路721流动的除去液的流出目的地在排出通路751和返回通路761之间切换的阀。
除去液供给部41基于控制部18的控制，将除去液加热并供给到晶片W。具体而言，除去液供给部41在将阀741从闭状态驱动到开状态后，在作为在除去液供给通路721流动的除去液的温度到达预先决定的温度为止所需要的时间即经过预先设定的时间为止期间，使除去液流向返回通路761。之后，当经过了上述设定的时间，除去液供给部41驱动切替阀771，将除去液的流出目的地切换至排出通路751。由此，能够将加热至预先决定的温度的除去液排出到晶片W。
如上所述，除去液供给部41通过使用加热部731加热除去液，能够提高硼单质膜112的蚀刻速率。另外，通过在喷嘴臂412内设置加热部731，例如在除去液为臭氧水的情况下，能够在即将向晶片W排出之前加热臭氧水。因此，能够抑制羟基自由基在硼单质膜112到达晶片W上之前失活。
此外，在除去液为过氧化氢水溶液或者混合液的情况下，加热部731并不一定必须设置在喷嘴臂412。加热部731也可以设置在比喷嘴臂412靠上游侧的除去液供给通路721。
处理流体供给源70具有作为DIW供给系统的DIW供给源712、DIW供给通路722和阀742。于是，通过将阀742从闭状态驱动到开状态，从DIW供给源712经由DIW供给通路722对DIW供给部42供给DIW，从DIW供给部42对晶片W供给DIW。
另外，在使用臭氧作为除去液的情况下，也可以为处理单元16具有将供给到晶片W的臭氧水用水稀释并排出的结构。此外，也可以为处理单元16在臭氧水的排出通路具有用于分解臭氧的臭氧消除器。
[基片处理系统的具体的动作]
接着，参照图11，说明基片处理系统100的具体的动作的一例。图11是表示第一实施方式的基片处理系统100执行的基片处理的步骤顺序的一例的流程图。图11所示的各处理步骤由控制部18、401、501的控制来执行。
如图11所示，在基片处理系统100中，首先，将具有硅氧化物膜111的晶片W送入成膜装置200的成膜处理单元201。然后，在成膜处理单元201中，进行在硅氧化物膜111上形成硼单质膜112的成膜处理(步骤S101)。
具体而言，首先，将处理容器220内控制为规定的温度(例如200～500℃)，在大气压的状态下，将搭载有多个晶片W的晶舟230插入处理容器220内。从该状态进行抽真空而使处理容器220内为真空状态。接着，将处理容器220内调压为规定的低压状态(例如133.3Pa(1.0Torr))，使晶片W的温度稳定。在该状态下，利用含硼气体供给机构240将B2H6气体等含硼气体导入处理容器220内，利用在晶片W表面使含硼气体热分解的CVD，在晶片W表面形成硼单质膜112。之后，从非活性气体供给机构250对处理容器220内供给非活性气体，对处理容器220内进行吹扫，接着利用真空泵263对处理容器220内进行抽真空，之后，使处理容器220内回到大气压然后结束处理。由此，能够在晶片W的硅氧化物膜111上形成硼单质膜112(参照图1A)。
成膜处理后的晶片W从成膜装置200被送出后，被送入蚀刻装置300的蚀刻处理单元301。然后，在蚀刻处理单元301中，将硼单质膜112作为硬掩模来进行蚀刻晶片W的硅氧化物膜111的蚀刻处理(步骤S102)。
具体而言，使用排气装置390将腔室310的内部减压后，从喷淋头340对腔室310内供给蚀刻气体，由此对载置于载置台320的晶片W进行干蚀刻。由此，在晶片W形成凹部113(参照图1B)。
蚀刻处理后的晶片W从蚀刻装置300被送出后，被送入基片处理装置1的处理单元16。被送入处理单元16的晶片W在硅氧化物膜111上形成有硼单质膜112的面朝向上方的状态下由保持部31保持为水平。之后，在处理单元16中，进行从晶片W除去硼单质膜112的除去处理(步骤S103)。
具体而言，在除去处理中，处理流体供给部40的除去液供给部41位于晶片W的中央上方。之后，通过将阀741开放规定时间，以从除去液供给部41对晶片W供给除去液(参照图1C)。另外，如上所述，供给到晶片W的除去液由加热部731加热。
被供给到晶片W的除去液因与由驱动部33(参照图8)进行的晶片W的旋转相伴的离心力，而在晶片W的表面扩散。由此，首先，通过硼单质膜112和除去液接触而生成B(OH)3或者B2O3。接着，生成的B(OH)3或者B2O3溶解于除去液所含的水，从晶片W除去硼单质膜112(参照图1D)。
接着，在处理单元16中，进行用DIW洗涤晶片W的表面的冲洗处理(步骤S104)。在该冲洗处理中，DIW供给部42位于晶片W的中央上方。之后，通过将阀742开放规定时间，来从DIW供给部42向旋转的晶片W的表面供给DIW，从晶片W除去的硼单质膜112和残留在晶片W上的除去液被DIW洗去。
接着，在处理单元16中进行干燥处理，其中通过使晶片W的转速增加规定时间，将残留在晶片W的表面的DIW甩掉以使晶片W干燥(步骤S105)。之后，使晶片W停止旋转。
干燥处理后的晶片W由基片输送装置17从处理单元16取出，经由交接部14和基片输送装置13，被收纳在载置于载体载置部11的载体C。由此，对1个晶片W的一系列的基片处理完成。
(第二实施方式)
接着，说明第二实施方式。在第二实施方式中，参照图12，说明除去液为硝酸、硫酸和水的混合液的情况下处理液供给系统的结构的另一例。图12是表示第二实施方式的处理单元中的处理液供给系统的结构的一例的图。
如图12所示，第二实施方式的处理流体供给源70A包括作为硫酸供给系统的硫酸供给源713、硫酸供给通路723、加热部733和阀743。
硫酸供给源713是用于存积用水(DIW)稀释为规定浓度的硫酸的罐。例如硫酸供给源713存积稀释为50％的浓度的硫酸。
硫酸供给通路723是将硫酸供给源713与后述的混合部750连接的配管。加热部733设置在硫酸供给通路723，用于加热在硫酸供给通路723流通的硫酸。加热部733例如是加热器。阀743设置在硫酸供给通路723，用于打开、关闭硫酸供给通路723。
另外，处理流体供给源70A包括作为硝酸供给系统的硝酸供给源714、硝酸供给通路724和阀744。
硝酸供给源714是用于存积用水(DIW)稀释为规定浓度的硝酸的罐。例如硝酸供给源714存积稀释为69％的浓度的硝酸。
硝酸供给通路724是将硝酸供给源714与后述的混合部750连接的配管。阀744用于打开、关闭硝酸供给通路724。
另外，处理流体供给源70A作为DIW供给系统的包括DIW供给源712、DIW供给通路722和阀742。
处理单元16A包括混合部750和除去液供给通路760。混合部750将从硫酸供给通路723以规定的流速供给的硫酸与从硝酸供给通路724以规定的流速供给的硝酸在具有流速的状态下按预先设定的混合比混合，来生成作为混合液的除去液。例如，混合部750以50％浓度的硫酸：69％浓度的硝酸＝10：1的比例进行混合。
混合部750配置在处理单元16A的腔室20(参照图8)内。例如，混合部750能够设置在喷嘴臂412(参照图10)的内部。
除去液供给通路760将混合部750与除去液供给部41连接，对除去液供给部41供给在混合部750中生成的除去液。
接着，说明第二实施方式的除去处理。在第二实施方式的除去处理中，由保持部31保持蚀刻处理后的晶片W后，使处理流体供给部40的除去液供给部41位于晶片W的中央上方。
之后，将阀743和阀744开放规定时间，将用水稀释后的硫酸被加热部733加热而得的硫酸和用水稀释后的硝酸流入混合部750而生成除去液。
之后，将在混合部750中生成的除去液从除去液供给部41供给到晶片W。被供给到晶片W的除去液因随着由驱动部33进行的晶片W的旋转而产生的离心力，而在晶片W的表面扩散。由此，能够从晶片W除去硼单质膜112。
如上所述，第二实施方式的处理单元16A包括处理流体供给部40和处理流体供给源70A。具体而言，处理单元16A包括硫酸供给通路723、硝酸供给通路724、混合部750和除去液供给部41。在硫酸供给通路723流通从能够供给用水稀释后的硫酸的硫酸供给源713供给的用水稀释后的硫酸。在硝酸供给通路724流通从能够供给用水稀释后的硝酸的硝酸供给源714供给的用水稀释后的硝酸。混合部750在对晶片W供给除去液之前，将在硫酸供给通路723流通的用水稀释后的硫酸与在硝酸供给通路724流通的用水稀释后的硝酸以具有流速的状态混合。除去液供给部41将由混合部750生成的除去液供给到晶片W。
利用该处理单元16A，所生成的除去液也具有流速因此能够迅速到达晶片W。因此，例如与预先生成除去液并将其存储于罐的情况相比，能够将更新鲜的除去液换言之硼单质膜112的除去性能降低前的除去液供给到晶片W。因此，利用第二实施方式的处理单元16A，能够更适当地除去硼单质膜112。
此外，处理单元16A不一定必须具有加热部733，也可以将被硫酸和硝酸的反应热加热的除去液供给到晶片W。在该情况下，例如，利用实验等来预先测量与将硫酸与硝酸混合后的反应热相伴的除去液的温度变化。而且，当除去液的温度在包含最大值的规定范围内时，优选将除去液供给通路760的长度最优化以使得除去液与晶片W接触。
另外，也可以为处理单元16A在混合部750中生成比所期望的浓度高的高浓度的除去液并将其从除去液供给部41供给到晶片W。在该情况下，处理单元16A从DIW供给部42向晶片W供给DIW，在晶片W上用DIW稀释高浓度的除去液，从而在晶片W上生成所期望的浓度的除去液。
(第三实施方式)
接着，说明第三实施方式。在第三实施方式中，参照图13，说明除去液为硝酸、硫酸和水的混合液的情况下处理液供给系统的结构的又一例。
图13是表示第三实施方式的处理单元中的处理液供给系统的结构的一例的图。如图13所示，第三实施方式的处理单元16B包括作为处理流体供给部40B的DIW供给部42、硫酸供给喷嘴43和硝酸供给喷嘴44。
硫酸供给喷嘴43是对晶片W供给硫酸的喷嘴，硝酸供给喷嘴44是对晶片W供给硝酸的喷嘴。
处理流体供给源70B包括作为硫酸的供给系统的硫酸供给源713、硫酸供给通路723、加热部733和阀743，硫酸供给通路723与硫酸供给喷嘴43连接。
另外，处理流体供给源70B包括作为硝酸的供给系统的硝酸供给源714、硝酸供给通路724和阀744，硝酸供给通路724与硝酸供给喷嘴44连接。
另外，处理流体供给源70B包括作为DIW的供给系统的DIW供给源712、DIW供给通路722和阀742，DIW供给通路722与DIW供给部42连接。
接着，说明第三实施方式的除去处理。第三实施方式的除去处理中，在由保持部31保持蚀刻处理后的晶片W后，处理流体供给部40B的硫酸供给喷嘴43和硝酸供给喷嘴44位于晶片W的上方。之后，通过将阀743和阀744开放规定时间，将用水稀释后的硫酸被加热部733加热后所得的硫酸和用水稀释后的硝酸分别从硫酸供给喷嘴43和硝酸供给喷嘴44供给到晶片W。硫酸和硝酸的流量由阀743和阀744调节为规定的流量比。例如，硫酸和硝酸的流量比被调节为10：1。
通过将供给到晶片W的硫酸和硝酸在晶片W上混合，在晶片W上生成除去液。所生成的除去液因与由驱动部33进行的晶片W的旋转相伴的离心力，而在晶片W的表面扩散。由此，能够从晶片W除去硼单质膜112。
如上所述，第三实施方式的处理单元16B包括处理流体供给部40B和处理流体供给源70B。具体而言，处理单元16B包括硫酸供给通路723、硝酸供给通路724、硫酸供给喷嘴43和硝酸供给喷嘴44。在硫酸供给通路723流通从用于供给用水稀释后的硫酸的硫酸供给源713供给的用水稀释后的硫酸。在硝酸供给通路724流通从用于供给用水稀释后的硝酸的硝酸供给源714供给的用水稀释后的硝酸。硫酸供给喷嘴43将在硫酸供给通路723流通的用水稀释后的硫酸供给到晶片W。硝酸供给喷嘴44将在硝酸供给通路724流通的用水稀释后的硝酸供给到晶片W。然后，第三实施方式的除去处理中，对由保持部31保持的晶片W供给用水稀释的硫酸和用水稀释的硝酸而在晶片W上生成除去液，从而除去硼单质膜112。
依照该处理单元16B，与具有混合部750结构相比，能够以更简单的结构将刚刚生成的比较新鲜的除去液供给到晶片W。
(第四实施方式)
接着，说明第二实施方式。图14A和图14B是表示第四实施方式的处理单元16C的结构的一例的图。
如图14A所示，第四实施方式的处理单元16C包括加热部60。加热部60例如是电阻加热器、灯加热器(lamp heater)等，在保持部31的上方与保持部31分体配置。此外，加热部60也可以与保持部31设置为一体。例如加热部60也可以内置在保持部31。
接着，说明第四实施方式的除去处理。在第四实施方式的除去处理中，在由保持部31保持的蚀刻处理后的晶片W的上表面形成除去液的液膜(液膜形成处理)。
例如如图14A所示，从除去液供给部41对晶片W供给除去液，利用驱动部33(参照图8)使晶片W旋转，由此在晶片W上形成除去液的液膜。
接着，如图14B所示，在液膜形成处理后，将在晶片W上形成有除去液的液膜的状态维持规定时间(维持处理)。具体而言，使晶片W停止旋转，停止从除去液供给部41向晶片W供给除去液，使同一除去液在晶片W上滞留规定时间。在维持处理中，处理单元16C使用加热部60来加热晶片W上的除去液，由此将晶片W上的除去液保持为一定的温度。由此，能够抑制因温度降低而导致的除去性能的降低。
如上所述，也可以为第四实施方式的处理单元16C进行：在由保持部31保持的晶片W上形成除去液的液膜的液膜形成处理；和在液膜形成处理后将在晶片W上形成有除去液的液膜的状态维持规定时间的维持处理。即，也可以为处理单元16C使同一除去液臭氧水在晶片W上滞留规定时间。由此，能够削减除去液臭氧水的使用量。
第四实施方式的结构在除去液为混合液的情况下特别有效。即，通使同一混合液在晶片W上滞留规定时间，与例如持续旋转晶片W和从除去液供给部41向晶片W供给混合液的情况相比，能够提高硼单质膜112的除去效率。发明人认为，这是由于硼和混合液的反应物成为腐蚀剂(etchant)而促进除去硼单质膜112的缘故。
(第五实施方式)
接着，说明第五实施方式。图15是表示第五实施方式的基片处理系统的结构的一例的图。
如图15所示，第五实施方式的基片处理系统100D包括成膜装置200、蚀刻装置300和基片处理装置1D。
在基片处理系统100D中，在成膜处理后且蚀刻处理前，使除去液接触晶片W的背面和斜面部，从而进行从晶片W的背面和斜面部除去硼单质膜112的事前除去处理。
基片处理装置1D包括斜面处理单元16D1、背面处理单元16D2和表面处理单元16D3。另外，基片处理装置1D与控制装置4D连接，斜面处理单元16D1、背面处理单元16D2和表面处理单元16D3由控制装置4D控制动作。
斜面处理单元16D1利用除去液除去形成于晶片W的斜面部的硼单质膜112。在此，参照图16，说明斜面处理单元16D1的结构的一例。图16是表示斜面处理单元16D1的结构的一例的图。
如图16所示，斜面处理单元16D1包括基片保持机构30D1和斜面供给部80。
基片保持机构30D1包括：吸附并保持晶片W的保持部31D1；支承保持部31D1的支柱部件32D1；和使支柱部件32D1旋转的驱动部33D1。保持部31D1与真空泵等吸气装置连接，利用因该吸气装置吸气而产生的负压来吸附晶片W的背面从而将水平地保持晶片W。作为保持部31D1例如能够使用多孔吸盘。
斜面供给部80例如设置在未图示的回收罩的底部，用于对晶片W的背面侧的周缘部供给除去液。
斜面处理单元16D1如上述那样构成，使用保持部31D1来保持晶片W，使用驱动部33D1使晶片W旋转后，从斜面供给部80对晶片W的背面侧的周缘部供给除去液。供给到晶片W的背面侧的周缘部的除去液绕到晶片W的斜面部，除去形成于斜面部的硼单质膜112。之后，停止旋转晶片W。
此外，斜面供给部80与未图示的DIW供给源连接。斜面供给部80从晶片W的斜面部除去了硼单质膜112后，进行对晶片W的背面侧的周缘部供给DIW来洗去残留在斜面部的硼单质膜112和除去液的冲洗处理。
背面处理单元16D2利用除去液除去形成于晶片W的背面的硼单质膜112。在此，参照图17，说明背面处理单元16D2的结构的一例。图17是表示背面处理单元16D2的结构的一例的图。
如图17所示，背面处理单元16D2包括：可旋转地保持晶片W的基片保持机构30D2；和背面供给部90，其插通基片保持机构30D2的中空部，用于对晶片W的背面供给除去液。
在基片保持机构30D2的上表面设置有抓持晶片W的周缘部的多个抓持部311，利用该多个抓持部311以与基片保持机构30D2的上表面隔开一点点间隔的状态下水平地保持晶片W。
另外，基片保持机构30D2包括驱动部33D2，由该驱动部33D2使之绕铅垂轴旋转。然后，通过基片保持机构30D2旋转，而保持于基片保持机构30D2的晶片W7与基片保持机构30D2一体地旋转。
背面供给部90插通在基片保持机构30D2的中空部，对晶片W的背面中央部供给除去液。
背面处理单元16D2如上述那样构成，使用基片保持机构30D2的多个抓持部311来保持晶片W，使用驱动部33D2使晶片W旋转后，从背面供给部90对晶片W的背面中央部供给除去液。供给到晶片W的背面中央部的除去液因与晶片W的旋转相伴的离心力而在晶片W的背面扩散，除去形成于背面的硼单质膜112。之后，停止旋转晶片W。
此外，背面供给部90与未图示的DIW供给源连接，从晶片W的斜面部除去了硼单质膜112后，进行对晶片W的背面中央部供给DIW以洗去残留在背面的硼单质膜112和除去液的冲洗处理。
表面处理单元16D3用于除去形成于晶片W的表面的硼单质膜112。作为表面处理单元16D3，可以使用处理单元16、16A～16C的任一者。
接着，说明第五实施方式的基片处理的步骤顺序。在第五实施方式的基片处理系统100D中，在由成膜装置200进行的成膜处理结束后，将成膜处理后的晶片W送入基片处理装置1D的斜面处理单元16D1。然后，在斜面处理单元16D1中，进行除去形成于晶片W的斜面部的硼单质膜112的斜面除去处理。
接着，斜面除去处理后的晶片W在斜面处理单元16D1中进行了冲洗处理和干燥处理后，被送入背面处理单元16D2。然后，斜面除去处理后的晶片W在背面处理单元16D2中进行除去形成于晶片W的背面的硼单质膜112的背面除去处理。
接着，背面除去处理后的晶片W在背面处理单元16D2中进行了冲洗处理和干燥处理后，从基片处理装置1D被送出，然后被送入蚀刻装置300。然后，在蚀刻装置300中进行蚀刻处理。
接着，蚀刻处理后的晶片W被送入基片处理装置1D的表面处理单元16D3，在表面处理单元16D3中进行上述的除去处理、冲洗处理和干燥处理。
如上所述，第五实施方式的基片处理系统100D，在成膜处理后且蚀刻处理前，使除去液接触晶片W的背面和斜面部，由此进行从晶片W的背面和斜面部除去硼单质膜112的事前除去处理。由此，能够在蚀刻处理前除去蚀刻处理中不需要的背面和斜面部的硼单质膜112。
此外，在此，在斜面除去处理后，进行了背面除去处理，但是也可以在背面除去处理后，进行斜面除去处理。另外，也可以为在1个处理单元设置斜面供给部80和背面供给部90，同时进行斜面除去处理和背面除去处理。
另外，在此，给出了1个基片处理装置1D包括斜面供给部80、背面供给部90和处理流体供给部40这所有部的情况下的例子。但是，不限于此，基片处理系统100D也可以为包括：具有斜面供给部80及背面供给部90的第一基片处理装置；和具有处理流体供给部40的第二基片处理装置的结构。
(第六实施方式)
接着，说明第六实施方式。图18A和图18B是表示第六实施方式的处理单元的结构的一例的图。
如图18A所示，第六实施方式的处理单元16E包括盖体1010。盖体1010配置在保持部31的上方。盖体1010与保持于保持部31的晶片W相对，其相对面为直径与晶片W相同或比晶片W大的平面。
在盖体1010内置加热器等加热部1011。此外，加热部1011可以内置在保持部31，也可以内置在盖体1010和保持部31这两者。另外，处理单元16E包括使盖体1010升降的升降部1012。
接着，说明第六实施方式的除去处理。在第六实施方式的除去处理中，在由保持部31保持的蚀刻处理后的晶片W的上表面形成除去液的液膜(液膜形成处理)。
例如从除去液供给部41对晶片W供给除去液，由驱动部33使晶片W旋转，由此在晶片W上形成除去液的液膜。接着，在液膜形成处理后，停止旋转晶片W并停止从除去液供给部41对晶片W供给除去液后，如图18B所示，使用升降部1012使盖体1010下降从而使盖体1010接触除去液的液膜。然后，在盖体1010与除去液的液膜接触的状态下，使用加热部1011加热除去液并使同一除去液在晶片W上滞留规定时间(维持处理)。
发明人研究发现，通过加热作为除去液的混合液，能够从混合液产生气体。另外，发明人研究发现，气体从混合液逸出，因此混合液与硼单质膜112的反应性降低。因此，在第六实施方式中，使盖体1010接触除去液的液膜而减小液膜的露出面积，由此使得气体尽量不从除去液逸出。由此，能够抑制因产生气体而导致的除去液的反应性降低。
之后，停止由加热部1011进行加热，使用升降部1012使盖体1010上升后，使用驱动部33使保持部31旋转，以从晶片W除去除去液。接着，从DIW供给部42对晶片W供给作为冲洗液的DIW，从而除去残留在晶片W上的除去液(冲洗处理)。
接着，使晶片W的转速增加，由此从晶片W除去DIW，使晶片W干燥(干燥处理)。之后，停止旋转晶片W，将晶片W从处理单元16E送出，由此基片处理完成。
此外，在上述的各实施方式中，以从下方吸附并保持晶片W的保持部31为例进行说明。但是不限于此，例如也可以为如图17所示的基片保持机构30D2，利用由多个抓持部311抓持晶片W的周缘部这一类型的保持部，来进行除去处理。
在上述的各实施方式中，在对晶片W供给了除去液后，进行冲洗处理和干燥处理。但是不限于此，例如也可以为在除去液为混合液的情况下，对晶片W供给了除去液后且进行冲洗处理前，进行对晶片W供给硝酸的处理。例如，在图12所示的处理单元16A或者图13所示的处理单元16B中，在将阀743和阀744开放规定时间后，仅关闭阀743，仅将阀744继续开放规定时间。由此，能够在冲洗处理前对晶片W供给硝酸。
(第七实施方式)
接着，说明第七实施方式。图19是表示第七实施方式的基片处理装置的结构的一例的图。
如图19所示，基片处理装置1H包括载体送入送出部2002、批次形成部2003、批载置部2004、批次输送部2005、批次处理部2006和控制部2007。
载体送入送出部2002将以水平姿态上下排列地收纳有多个(例如25个)晶片W的载体2009送入、送出。
在载体送入送出部2002设置有载置多个载体2009的载体载置台2010和输送载体2009的载体输送机构2011。此外，载体送入送出部2002设置有暂时保管载体2009的载体栈2012、2013和载置载体2009的载体载置台2014。在此，载体栈2012在由批次处理部2006处理作为产品的晶片W前暂时保管晶片W。另外，载体栈2013在由批次处理部2006处理作为产品的晶片W后临时保管晶片W。
然后，载体送入送出部2002使用载体输送机构2011将从外部送入载体载置台2010的载体2009输送到载体栈2012、载体载置台2014。此外，载体送入送出部2002使用载体输送机构2011将载置于载体载置台2014的载体2009输送到载体栈2013、载体载置台2010。输送到载体载置台2010的载体2009被送出到外部。
批次形成部2003形成由将一个或者多个载体2009中收纳的晶片W组合来同时进行处理的多个(例如50个)晶片W形成的批次。此外，在形成批次时，可以以在晶片W的表面形成有图案的面彼此相对的方式形成批次，或者也可以以在晶片W的表面形成有图案的面全部朝向一个方向的方式形成批次。
在该批次形成部2003设置有输送多个晶片W的基片输送机构2015。此外，基片输送机构2015能够在晶片W的输送中途使晶片W的姿态从水平姿态改变为垂直姿态或者从垂直姿态改变为水平姿态。
然后，批次形成部2003使用基片输送机构2015将晶片W从载置于载体载置台2014的载体2009输送到批次载置部2004，将形成批的晶片W载置在批次载置部2004。另外，批次形成部2003使用基片输送机构2015将载置于批次载置部2004的批次输送到载置于载体载置台2014的载体2009。此外，基片输送机构2015作为用于支承多个晶片W的基片支承部，包括支承处理前的晶片W的处理前基片支承部和支承处理后的晶片W的处理后基片支承部这2种。由此，能够防止附着于处理前的晶片W等的颗粒等转移到处理后的晶片W等。此外，“处理前”是指由批次输送部2005输送前，“处理后”是指由批次输送部2005输送后。
批次载置部2004利用批次载置台2016暂时载置(待机)由批次输送部2005在批次形成部2003与批次处理部2006之间输送的批次。
在该批次载置部2004设置有载置处理前(由批次输送部2005输送前)的批次的送入侧批次载置台2017和载置处理后(由批次输送部2005输送后)的批次的送出侧批次载置台2018。在送入侧批次载置台2017和送出侧批次载置台2018，以垂直姿态前后排列地载置有1个批次的量的多个晶片W。
然后，在批次载置部2004中，由批次形成部2003形成的批载置在送入侧批次载置台2017，该批次经由批次输送部2005被送入批次处理部2006。此外，在批次载置部2004中，从批次处理部2006经由批次输送部2005送出的批次载置在送出侧批次载置台2018，该批被输送到批次形成部2003。
批次输送部2005在批次载置部2004与批次处理部2006之间、批次处理部2006的内部间输送批次。
在该批次输送部2005设置有输送批次的批次输送机构2019。批次输送机构2019包括：横亘批次载置部2004及批次处理部2006且沿X轴方向配置的导轨2020；和一边保持多个晶片W一边沿导轨2020移动的移动体2021。在移动体2021可进退地设置有基片保持体2022，该基片保持体2022保持以垂直姿态前后排列的多个晶片W。
然后，批次输送部2005使用批次输送机构2019的基片保持体2022接收载置于送入侧批次载置台2017的批次，将该批交接到批次处理部2006。另外，批次输送部2005使用批次输送机构2019的基片保持体2022接收由批次处理部2006处理过的批次，将该批次交接到送出侧批次载置台2018。然后，批次输送部2005使用批次输送机构2019进行批次处理部2006的内部中批次的输送。
批次处理部2006将以垂直姿态前后排列的多个晶片W作为1个批次进行蚀刻、清洗、干燥等处理。
在该批次处理部2006配置进行晶片W的干燥处理的处理单元2023和进行基片保持体2022的清洗处理的基片保持体清洗单元2024。另外，在批次处理部2006配置2个处理单元2025，该处理单元2025为了从晶片W除去硼单质膜112(参照图1A)的除去处理和用于除去附着于除去处理后的晶片W的颗粒，进行颗粒除去处理。处理单元2023、基片保持体清洗单元2024和2个处理单元2025沿批次输送部2005的导轨2020排列地配置。
处理单元2023在处理槽2027可升降地设置有基片升降机构2028。对处理槽2027供给例如作为干燥用的处理液的例如IPA。在基片升降机构2028，以垂直姿态前后排列地保持1个批次的多个晶片W。处理单元2023使用基片升降机构2028从批次输送机构2019的基片保持体2022接收批次，利用基片升降机构2028使该批次升降，由此利用供给到处理槽2027的IPA进行晶片W的干燥处理。此外，处理单元2023从基片升降机构2028将批次交接到批次输送机构2019的基片保持体2022。
基片保持体清洗单元2024能够对处理槽2029供给清洗用的处理液和干燥气体，在对批次输送机构2019的基片保持体2022供给了清洗用的处理液后供给干燥气体，由此进行基片保持体2022的清洗处理。
处理单元2025具有进行除去处理的处理槽2030和进行颗粒除去处理的处理槽2031。在处理槽2030存积除去液。另外，在处理槽2031中，除了例如SC1或者稀释为规定浓度的氢氧化铵(以下记为“稀氨水”)之外，依次存积DIW等的冲洗液。在各处理槽2030、2031可升降地设置有基片升降机构2032、2033。
在基片升降机构2032、2033，以垂直姿态前后排列地保持1个批次的量的多个晶片W。处理单元2025首先使用基片升降机构2032从批次输送机构2019的基片保持体2022接收批次，利用基片升降机构2032使该批次下降以使批次浸渍在存积于处理槽2030的除去液中。由此，能够从晶片W除去硼单质膜112。
之后，处理单元2025从基片升降机构2032将批次交接到批次输送机构2019的基片保持体2022。此外，处理单元2025使用基片升降机构2033从批次输送机构2019的基片保持体2022接收批次。另外，处理单元2025利用基片升降机构2033使该批次下降，从而使批次浸渍在存积于处理槽2031的DIW中以进行晶片W的冲洗处理。接着，处理单元2025从处理槽2031排出DIW，在处理槽2031存积SC1或者稀氨水，由此使批次浸渍在SC1或者稀氨水中。接着，处理单元2025从处理槽2031排出SC1或者稀氨水，再次在处理槽2031存积DIW，由此使批次浸渍在DIW中以进行晶片W的冲洗处理。之后，处理单元2025从基片升降机构2033将批次交接到批次输送机构2019的基片保持体2022。
控制部2007控制基片处理装置1H的各部(载体送入送出部2002、批次形成部2003、批次载置部2004、批次输送部2005、批次处理部2006等)的动作。
该控制部2007例如是计算机，具有计算机可读取的存储介质2038。在存储介质2038收纳控制在基片处理装置1H中执行的各种处理的程序。控制部2007读取并执行存储于存储介质2038的程序，从而控制基片处理装置1H的动作。此外，程序可以存储在计算机可读取的存储介质2038，也可以从其他存储介质安装到控制部2007的存储介质2038。作为计算机可读取的存储介质2038，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
接着，说明处理单元2025的结构例。首先，参照图20，说明进行除去处理的处理槽2030及其周边的结构例。图20是表示进行除去处理的处理槽2030及其周边的结构例的图。
如图20所示，处理单元2025所具有的处理槽2030包括：内槽2034；和在内槽2034的上部周围具有与内槽2034相邻设置的外槽2035。内槽2034和外槽2035均上部开放，构成为除去液能够从内槽2034的上部溢出到外槽2035。
处理单元2025包括：用于对处理槽2030供给DIW的DIW供给部2040；用于对处理槽2030供给硝酸的硝酸供给部2041；和用于对处理槽2030供给硫酸的硫酸供给部2042。
DIW供给部2040包括DIW供给源2043、DIW供给通路2044和阀2045。将阀2045从闭状态驱动到开状态，由此能够将DIW从DIW供给源2043经DIW供给通路2044供给到处理槽2030的外槽2035。
硝酸供给部2041包括硝酸供给源2046、硝酸供给通路2047和阀2048。硝酸供给源2046是存积用水(DIW)稀释为规定浓度的硝酸的罐。例如在硝酸供给源2046存积稀释为69％的浓度的硝酸。将阀2048从闭状态驱动到开状态驱动，由此能够将稀释后的硝酸从硝酸供给源2046经由硝酸供给通路2047供给到处理槽2030的外槽2035。
硫酸供给部2042包括硫酸供给源2049、硫酸供给通路2050和阀2051。硫酸供给源2049是存积用水(DIW)稀释为规定浓度的硫酸的罐。例如在硫酸供给源2049存积稀释为96～98％的浓度的硫酸。将阀2051从闭状态驱动到开状态，由此能够稀释后的硫酸从硫酸供给源2049经由硫酸供给通路2050供给到处理槽2030的外槽2035。
将稀释为规定浓度的硝酸和硫酸供给到外槽2035，由此上述硝酸和硫酸在外槽2035内混合而生成所期望的浓度的除去液。如上所述，外槽2035相当于将在硫酸供给通路2050(强酸供给通路的一例)流通的用水稀释后的硫酸和在硝酸供给通路2047流通的用水稀释后的硝酸混合的混合部的一例。
另外，处理单元2025具有将存积于处理槽2030的除去液从处理槽2030取出并使其返回到处理槽2030的循环部2052。
具体而言，循环部2052具有喷嘴2054、循环流路2055、泵2056、加热部2057、过滤器2058和硝酸浓度检测部2059。
喷嘴2054在内槽2034的内部配置在比由基片升降机构2032(参照图19)保持的晶片W靠下方处。喷嘴2054具有在多个晶片W的排列方向延伸的筒形。于是，构成为能够从穿设于该周面的多个排出口对保持于基片升降机构2032的晶片W排出除去液。如上所述，喷嘴2054相当于将由外槽2035(混合部的一例)生成的除去液供给到晶片W的除去液供给部的一例。
循环流路2055的两端部分别与外槽2035的底部和喷嘴2054连接。泵2056、加热部2057和过滤器2058按照该顺序设置在循环流路2055。循环部2052通过驱动泵2056来使除去液从外槽2035循环到内槽2034。此时，除去液被加热部2057加热到规定的温度，由过滤器2058除去杂质。
在外槽2035中生成的除去液在循环流路2055中流通，从喷嘴2054被排出到内槽2034。由此，在内槽2034存积除去液。另外，被排出到内槽2034的除去液从内槽2034向外槽2035溢出，从外槽2035再次流向循环流路2055。由此，形成除去液的循环流。
硝酸浓度检测部2059设置在循环流路2055，用于检测在循环流路2055流动的除去液的硝酸浓度，将检测结果输出到控制部2007
另外，处理单元2025具有浓度调节液供给部2060。浓度调节液供给部2060供给作为调节除去液的浓度的浓度调节液的硝酸。该浓度调节液供给部2060包括硝酸供给源2061、硝酸供给通路2062和阀2063。将阀2063从闭状态驱动到开状态，由此将硝酸从硝酸供给源2061经由硝酸供给通路2062供给到循环流路2055。如上所述，对循环流路2055供给浓度调节液，由此能够使除去液的浓度更早地稳定。
另外，处理单元2025包括从内槽2034排出除去液的第一处理液排出部2064和从外槽2035排出除去液的第二处理液排出部2065。
第一处理液排出部2064包括：将内槽2034的底部与外部的排液管连接的排液流路2066；和用于打开、关闭排液流路2066的阀2067。第二处理液排出部2065包括：将外槽2035的底部与外部的排液管连接的排液流路2068；和用于打开、关闭排液流路2068的阀2069。
处理单元2025所具有的阀2045、2048、2051、2063、2067、2069、泵2056、加热部2057由控制部2007控制。
如上所述，第七实施方式的基片处理装置1H通过使晶片W浸渍在存积于处理槽2030的除去液，来从晶片W除去硼单质膜112。
如上所述，在除去液为混合液的情况下，与对晶片W继续供给除去液的情况(即持续置换除去液的情况)相比，持续使同一除去液接触晶片W这样的方式，能够提高硼单质膜112的除去效率。因此，如第七实施方式的基片处理装置1H，使用循环部2052使除去液循环，并且使晶片W浸渍在存积于处理槽2030的除去液，由此能够提高硼单质膜112的除去效率。此外，能够削减除去液的使用量。
另外，使用加热部2057对在循环流路2055流动的除去液进行加热，由此能够将供给到晶片W的除去液保持为一定的温度。由此，能够抑制与除去液的温度降低相伴的除去性能的降低。
另外，基片处理装置1H的控制部2007在由硝酸浓度检测部2059检测的除去液的浓度低于阈值的情况下，打开浓度调节液供给部2060的阀2063来对循环流路2055供给硝酸。由此，能够抑制硝酸从除去液挥发而导致的硝酸浓度降低。
循环流路2055由例如氟树脂等耐腐蚀性高的配管形成，但是存在从作为除去液的混合液产生的硝酸气体透过该配管使设置于外部的部件腐蚀的可能性。
因此，在基片处理装置1H中，使循环流路2055为双重配管结构，对配管内进行吹扫，由此抑制硝酸气体向循环流路2055的外部泄露。
参照图21，来说明这一方面。图21是表示循环流路2055的结构例的图。
如图21所示，循环流路2055具有包括配置在内侧的内侧配管2070和配置在内侧配管2070的外侧的外侧配管2071这样的双重配管结构。内侧配管2070和外侧配管2071由例如氟树脂等耐腐蚀性高的材料形成。
内侧配管2070在其两端部分别与外槽2035的底部和喷嘴2054连接而使除去液流通。
外侧配管2071与吹扫部2072连接。吹扫部2072包括与外侧配管2071的上游侧连接的上游侧配管2073和与外侧配管2071的下游侧连接的下游侧配管2074。在上游侧配管2073设置对上游侧配管2073供给吹扫用流体的流体供给源2075和用于打开、关闭上游侧配管2073的阀2076。在下游侧配管2074设置泵2077。吹扫用流体可以为空气等气体，也可以为水等液体。
该吹扫部2072将从流体供给源2075供给的吹扫用流体经由上游侧配管2073供给到外侧配管2071。另外，吹扫部2072利用泵2077将供给到外侧配管2071的吹扫用流体经由下游侧配管2074排出到外部的配管。由此，透过内侧配管2070的硝酸气体与吹扫用流体一起被排出到外部的配管。因此，能够抑制从除去液产生的硝酸气体向循环流路2055外泄露。
此外，在图20中，表示了除去液为混合液的情况下的结构例，但是除去液也可以为过氧化氢水溶液。在该情况下，处理单元2025中替代硝酸供给部2041和硫酸供给部2042，而具有过氧化氢水溶液供给部即可。过氧化氢水溶液供给部具有例如过氧化氢水溶液供给源、过氧化氢水溶液供给通路和阀即可。另外，在除去液为过氧化氢水溶液的情况下，处理单元2025替代硝酸浓度检测部2059，而具有过氧化氢浓度检测部，并且替代硝酸供给源2061，而具有供给过氧化氢的原液的过氧化氢供给源即可。
接着，参照图22，说明进行颗粒除去处理的处理槽2031及其周边的结构例。图22是表示进行颗粒除去处理的处理槽2031及其周边的结构例的图。
如图22所示，处理单元2025所具有的处理槽2031与处理槽2030同样具有内槽2034和外槽2035，在内槽2034的内部设置有喷嘴2054。另外，与处理槽2030同样，在处理槽2031设置有第一处理液排出部2064和第二处理液排出部2065。
在处理槽2031设置有DIW供给部2200、NH4OH供给部2210和过氧化氢水溶液供给部2220。DIW供给部2200包括：DIW供给源2201；使从DIW供给源2201供给的DIW流通的DIW供给通路2202；和用于打开、关闭DIW供给通路2202的阀2203。DIW供给部2200将从DIW供给源2201供给的DIW经由DIW供给通路2202供给到喷嘴2054。
NH4OH供给部2210包括：NH4OH供给源2211；使从NH4OH供给源2211供给的NH4OH流通的NH4OH供给通路2212；和用于打开、关闭NH4OH供给通路2212的阀2213。NH4OH供给部2210将从NH4OH供给源2211供给的NH4OH经由NH4OH供给通路2212供给到喷嘴2054。
过氧化氢水溶液供给部2220包括：过氧化氢水溶液供给源2221；使从过氧化氢水溶液供给源2221供给的过氧化氢水溶液流通的过氧化氢水溶液供给通路2222；和用于打开、关闭过氧化氢水溶液供给通路2222的阀2223。该过氧化氢水溶液供给部2220将从过氧化氢水溶液供给源2221供给的过氧化氢水溶液经由过氧化氢水溶液供给通路2222供给到喷嘴2054。
在供给作为冲洗液的DIW的情况下，在关闭阀2213、2223的状态下，打开阀2203。由此，从喷嘴2054向内槽2034供给DIW。
另一方面，在供给作为颗粒除去液的稀氨水的情况下，在关闭阀2223的状态下，打开阀2203、2213。由此，将从DIW供给源2201供给的DIW和从NH4OH供给源2211供给的NH4OH混合，能够从喷嘴2054向内槽2034供给稀氨水。在DIW供给通路2202和NH4OH供给通路2212设置有未图示的流量调节机构，利用该流量调节机构来调节DIW和NH4OH的流量，由此能够以所期望的比例将DIW和NH4OH混合。
另外，在供给作为颗粒除去液的SC1的情况下，打开阀2203、2213、2223。由此，将从DIW供给源2201供给的DIW、从NH4OH供给源2211供给的NH4OH和从过氧化氢水溶液供给源2221供给的过氧化氢水溶液混合，来从喷嘴2054向内槽2034供给SC1。在DIW供给通路2202、NH4OH供给通路2212和过氧化氢水溶液供给通路2222设置有未图示的流量调节机构。利用该流量调节机构来调节DIW、NH4OH和过氧化氢水溶液的流量，由此能够以所期望的比例将DIW、NH4OH和过氧化氢水溶液混合。
阀2067、2069、2203、2213、2223和未图示的流量调节机构由控制部2007进行开闭控制。
在该处理槽2031中，依次供给作为冲洗液的DIW、和作为颗粒除去液的稀氨水或SC1并依次排出，进行在一个槽中对晶片W进行多种处理的、所谓的POU(point of use)方式的处理。这一方面在后文说明。
接着，参照图23，说明基片处理装置1H的具体动作的一例。图23是表示第七实施方式的基片处理装置1H执行的基片处理的步骤顺序的一例的流程图。图23所示的各处理步骤根据控制部2007的控制执行。此外，图23所示的处理在进行了图11所示的步骤S101的成膜处理和步骤S102的蚀刻处理后执行。
如图23所示，在基片处理装置1H中，对蚀刻处理后的晶片W进行除去处理(步骤S201)。
在除去处理中，处理单元2025使用基片升降机构2032从批次输送机构2019的基片保持体2022接收批次，利用基片升降机构2032使该批次下降从而使批次浸渍在存积于处理槽2030的除去液中。由此，能够从晶片W除去硼单质膜112。
之后，处理单元2025使用基片升降机构2032从处理槽2030取出批次后，将取出的批次交接到批次输送机构2019的基片保持体2022。
接着，在基片处理装置1H中，进行冲洗处理(步骤S202)。在冲洗处理中，处理单元2025使用基片升降机构2033从批次输送机构2019的基片保持体2022接收批次，利用基片升降机构2033使该批次下降从而使批次浸渍在存积于处理槽2031的DIW中。由此，能够从晶片W除去除去液。
从内槽2034溢出到外槽2035的DIW从第二处理液排出部2065被排出到外部的排液管。因此，能够一直对多个晶片W供给新鲜的DIW。
之后，处理单元2025关闭DIW供给部2200的阀2203，将第一处理液排出部2064的阀2067打开规定时间，从处理槽2031排出DIW。
接着，在基片处理装置1H中，进行颗粒除去处理(步骤S203)。在颗粒除去处理中，处理单元2025例如打开DIW供给部2200的阀2203、NH4OH供给部2210的阀2213和过氧化氢水溶液供给部2220的阀2223。由此，在处理槽2031的内槽2034存积SC1，使配置于内槽2034内的批次浸渍在SC1中。由此，能够从晶片W除去颗粒。从内槽2034溢出到外槽2035的SC1从第二处理液排出部2065被排出到外部的排液管。因此，能够一直对多个晶片W供给新鲜的SC1。
另外，处理单元2025还包括对内槽2034施加超声波振动的超声波振动部。在该情况下，处理单元2025在颗粒除去处理中使用超声波振动部对内槽2034施加超声波振动。由此，除了SC1具有的化学性的作用(蚀刻作用)之外，能够将基于超声波振动的物理力施加到晶片W，能够提高颗粒的除去效率。
之后，处理单元2025关闭阀2203、2213、2223，将第一处理液排出部2064的阀2067打开规定时间，从处理槽2031排出SC1。
此外，在颗粒除去处理中，也可以打开DIW供给部2200的阀2203和NH4OH供给部2210的阀2213，由此将稀氨水存积在内槽2034。
接着，在基片处理装置1H中，进行冲洗处理(步骤S204)。在冲洗处理中，处理单元2025打开DIW供给部2200的阀2203，在处理槽2031的内槽2034存积DIW，使配置于内槽2034内的批次浸渍在DIW中。由此，能够从晶片W除去SC1。
之后，处理单元2025从基片升降机构2033将批次交接到批次输送机构2019的基片保持体2022。
接着，在基片处理装置1H中，进行干燥处理(步骤S205)。在干燥处理中，处理单元2023使用基片升降机构2028从批次输送机构2019的基片保持体2022接收批次，利用基片升降机构2028使该批次下降从而使批次浸渍在存积于处理槽2027的IPA中。由此，能够从晶片W除去DIW。之后，处理单元2023使用基片升降机构2028使批次上升。由此，残留在晶片W的IPA挥发，将晶片W干燥。
之后，处理单元2023从基片升降机构2028将批次交接到批次输送机构2019的基片保持体2022，批次输送机构2019将批次载置在批次载置部2004。之后，批次形成部2003利用基片输送机构2015将载置于批次载置部2004的批次输送到载置于载体载置台2014的载体2009。然后，载体送入送出部2002使用载体输送机构2011将载置于载体载置台2014的载体2009输送到载体载置台2010。由此，在基片处理装置1H中执行的一系列的基片处理结束。其中，输送到载体载置台2010的载体2009被送出到外部。
接着，参照图24，说明上述的基片处理装置1H的变形例。图24是表示第七实施方式中的变形例的基片处理装置的结构的一例的图。另外，图25是表示在变形例的处理单元2091中进行颗粒除去处理的处理槽及其周边的结构例的图。此外，图24中主要给出了批次处理部的结构而省略了一部分。批次处理部以外的结构与基片处理装置1H相同。
如图24所示，变形例的基片处理装置1H-1包括批次处理部2006-1。
批次处理部2006-1包括进行除去处理及其后的冲洗处理的处理单元2090和进行颗粒除去处理及其后的冲洗处理的处理单元2091。
处理单元2090包括进行除去处理的处理槽2030和进行冲洗处理的处理槽2092。处理槽2092与处理槽2030、2031同样，包括内槽2034和外槽2035。处理槽2092的周边结构与从图22所示的结构除去NH4OH供给部2210和过氧化氢水溶液供给部2220而得到的结构相同。在处理槽2092可升降地设置有基片升降机构2093。
处理单元2091包括进行颗粒除去处理的处理槽2094和进行冲洗处理的处理槽2095。
如图25所示，处理槽2094包括内槽2034和外槽2035，在内槽2034设置有喷嘴2054和第一处理液排出部2064，在外槽2035设置有第二处理液排出部2065。
处理单元2091包括DIW供给部2200、NH4OH供给部2210和过氧化氢水溶液供给部2220。DIW供给部2200、NH4OH供给部2210和过氧化氢水溶液供给部2220分别将DIW、NH4OH和过氧化氢水溶液供给到外槽2035。通过对外槽2035供给DIW和NH4OH，在外槽2035内将DIW和NH4OH混合而生成稀氨水。此外，对外槽2035供给DIW和NH4OH和过氧化氢水溶液，由此在外槽2035内将DIW、NH4OH和过氧化氢水溶液混合而生成SC1。
另外，处理单元2091包括循环部2052。在循环部2052的循环流通路2055设置有泵2056、加热部2057和过滤器2058。循环部2052通过驱动泵2056来使SC1或者稀氨水从外槽2035向处理槽2094循环。此时，SC1或者稀氨水被加热部2057加热至规定温度，由过滤器2058除去杂质。
处理槽2095及其周边结构与上述的处理槽2092及其周边结构相同。在处理槽2094、2095可升降地设置有基片升降机构2096、2097。
在如上所述构成的基片处理装置1H-1中，上述的除去处理、冲洗处理、颗粒除去处理和冲洗处理分别在处理槽2030、2092、2094、2095中进行。由此，如基片处理装置1那样，不需要排出DIW而存积SC1或稀氨水的处理、排出SC1或稀氨水而存积DIW的处理，因此能够削减上述处理所需的时间。
另外，在变形例的基片处理装置1H-1中，使在颗粒除去处理(步骤S203)中使用的SC1或者稀氨水循环而再利用，因此能够抑制SC1或者稀氨水的使用量。
如上所述，第七实施方式的基片处理装置1H、1H-1的处理单元2025、2090包括：存积除去液的处理槽2030；和基片升降机构2032，其配置在处理槽2030的上方，用于保持晶片W并使之升降。而且，基片处理装置1H、1H-1的控制部2007在处理槽2030中存积了除去液后，使用基片升降机构2032将晶片W浸渍在存积于处理槽2030的除去液中。
因此，依照第七实施方式的基片处理装置1H、1H-1，在除去液为混合液的情况下，与持续置换混合液的情况相比，能够提高硼单质膜112的除去效率。此外，能够削减除去液的使用量。
如上所述，本发明的一个方式的基片处理方法包括生成步骤和除去步骤。生成步骤使氧化剂OX接触在包含硅系膜的膜(作为一例，硅氧化物膜111)上形成有硼单质膜112的基片(作为一例，晶片W)中的硼单质膜112，从而生成B(OH)3或者B2O3。除去步骤中使在生成步骤中生成的B(OH)3或者B2O3溶解于水，由此从基片除去硼单质膜112。
如上所述，使硼单质膜112中的硼氧化而生成B(OH)3或者B2O3，使生成的B(OH)3或者B2O3溶于水，由此能够适当地从基片除去硼单质膜112。
也可以为生成步骤使含臭氧的水溶液接触硼单质膜112来生成B(OH)3或者B2O3。在该情况下，也可以为除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于含臭氧的水溶液所含的水。
使在臭氧的分解反应的过程中生成的羟基自由基与硼反应，由此能够生成具有水溶性的B(OH)3或者B2O3。另外，能够使用臭氧水所含的水将B(OH)3或者B2O3溶解。由此，能够适当地从基片除去硼单质膜112。
另外，本发明的一个方式的基片处理方法也可以包括加热含臭氧的水溶液的加热步骤。
通过加热含臭氧的水溶液，能够提高硼单质膜112的蚀刻速率。
另外，本发明的一方式的基片处理方法也可以包含将基片保持为水平姿态的保持步骤。在该情况下，也可以为生成步骤使用供给部(作为一例，除去液供给部41)，对由保持步骤保持的基片供给含臭氧的水溶液，由此使含臭氧的水溶液接触硼单质膜112，其中上述供给部包括：用于排出含臭氧的水溶液的喷嘴411；和喷嘴臂412，其支承喷嘴411且在内部具有含臭氧的水溶液的供给通路(作为一例，除去液供给通路721)。另外，也可以为在加热步骤中，使用设置于喷嘴臂412的加热部731，加热在供给通路流动的含臭氧的水溶液。
通过在喷嘴臂412内设置加热部731，能够在即将对基片排出臭氧水之前加热臭氧水。因此，能够抑制羟基自由基在到达基片上的硼单质膜112前失活。
也可以为生成步骤使过氧化氢水溶液接触硼单质膜112从而生成B(OH)3或者B2O3。在该情况下，也可以为除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于过氧化氢水溶液所含的水。
利用过氧化氢具有的氧化作用将硼氧化，由此能够生成具有水溶性的B(OH)3或者B2O3。此外，能够将B(OH)3或者B2O3溶解于过氧化氢水溶液所含的水。如此，能够适当地从基片除去硼单质膜112。另外，过氧化氢水溶液例如对人体的毒性较低，因此在使用的容易性和安全方面有优势。
过氧化氢水溶液中的过氧化氢的浓度优选为16.5wt％以上35wt％以下。
通过采用上述范围，能够平衡性良好地实现B(OH)3或者B2O3的生成、所生成的B(OH)3或者B2O3的溶解。能够适当地从基片除去硼单质膜112。
也可以为生成步骤通过使混合液接触硼单质膜112，从而生成B(OH)3或者B2O3，其中，该混合液是将硝酸、比硝酸强的强酸和水混合而成的。在该情况下，也可以为除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于混合液所含的水。
通过使利用硝酸的脱水而生成硝鎓离子与硼反应，能够生成具有水溶性的B(OH)3或者B2O3。另外，能够将B(OH)3或者B2O3溶解于混合液所含的水。如上所述，能够适当地从基片除去硼单质膜112。
强酸可以为浓度在64wt％以下的硫酸。在该情况下，硝酸的浓度优选为3wt％以上69wt％以下。通过采用上述范围，能够适当地从基片除去硼单质膜112。
本发明的实施方式在所有方面均是例示，不应认为有所限制。实际上，上述的实施方式能够以多种方式具体实现。另外，上述的实施方式在不脱离所附的权利要求的范围及其主旨的情况下，可以以各种方式省略、置换、改变。

Claims (3)

1.一种基片处理方法，其特征在于，包括：
将基片保持为水平姿态的保持步骤；
使用供给部中的加热部，加热在供给通路流动的含臭氧的水溶液的加热步骤，其中，所述供给部包括用于排出所述含臭氧的水溶液的喷嘴和设置有所述加热部的喷嘴臂，所述喷嘴臂用于支承所述喷嘴，并在内部具有所述含臭氧的水溶液的供给通路；
生成步骤，其使用所述供给部，对由所述保持步骤保持的在包含硅系膜的膜上形成有硼单质膜的基片，供给在所述加热步骤中被加热的所述含臭氧的水溶液，由此，使在所述加热步骤中被加热的所述含臭氧的水溶液接触所述基片中的所述硼单质膜从而生成B(OH)3或者B2O3；和
除去步骤，其使在所述生成步骤中生成的B(OH)3或者B2O3溶解于所述含臭氧的水溶液所含的水，由此从所述基片除去所述硼单质膜。
2.一种基片处理装置，其特征在于，包括：
保持部，其用于以水平姿态保持在包含硅系膜的膜上形成有硼单质膜的基片；
供给部，其包括用于排出含臭氧的水溶液的喷嘴和用于支承所述喷嘴的喷嘴臂，所述喷嘴臂在内部具有所述含臭氧的水溶液的供给通路；
加热部，其设置于所述喷嘴臂，用于加热在所述供给通路流动的所述含臭氧的水溶液；和
除去处理部，其使用所述供给部，使在所述加热部中被加热的所述含臭氧的水溶液接触保持于所述保持部的所述基片中的所述硼单质膜从而生成B(OH)3或者B2O3，使生成的B(OH)3或者B2O3溶解于所述含臭氧的水溶液所含的水，由此从所述基片除去所述硼单质膜。
3.一种基片处理系统，其特征在于，包括：
成膜装置，其用于在具有包含硅系膜的膜的基片形成硼单质膜；
蚀刻装置，其用于对利用所述成膜装置而形成有所述硼单质膜的所述基片进行蚀刻；和
基片处理装置，其用于从由所述蚀刻装置蚀刻后的所述基片除去所述硼单质膜，
所述基片处理装置包括：
保持部，其用于以水平姿态保持在包含硅系膜的膜上形成有硼单质膜的基片；
供给部，其包括用于排出含臭氧的水溶液的喷嘴和用于支承所述喷嘴的喷嘴臂，所述喷嘴臂在内部具有所述含臭氧的水溶液的供给通路；
加热部，其设置于所述喷嘴臂，用于加热在所述供给通路流动的所述含臭氧的水溶液；和
除去处理部，其使用所述供给部，使在所述加热部中被加热的所述含臭氧的水溶液接触保持于所述保持部的所述基片中的所述硼单质膜从而生成B(OH)3或者B2O3，使生成的B(OH)3或者B2O3溶解于所述含臭氧的水溶液所含的水，由此从所述基片除去所述硼单质膜。
CN201910392935.1A 2018-05-14 2019-05-13 基片处理方法、基片处理装置和基片处理系统 Active CN110491789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018092753A JP7142461B2 (ja) 2018-05-14 2018-05-14 基板処理方法、基板処理装置および基板処理システム
JP2018-092753 2018-05-14

Publications (2)

Publication Number Publication Date
CN110491789A CN110491789A (zh) 2019-11-22
CN110491789B true CN110491789B (zh) 2024-04-19

Family

ID=68465247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910392935.1A Active CN110491789B (zh) 2018-05-14 2019-05-13 基片处理方法、基片处理装置和基片处理系统

Country Status (5)

Country Link
US (1) US10985026B2 (zh)
JP (1) JP7142461B2 (zh)
KR (1) KR20190130492A (zh)
CN (1) CN110491789B (zh)
TW (1) TWI796479B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11230766B2 (en) * 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2156511A1 (en) * 1971-10-13 1973-06-01 Atomic Energy Research Semiconductor doping - process - by ion bombardment of dopant coating on semiconductor wafer
US5753530A (en) * 1992-04-21 1998-05-19 Seiko Instruments, Inc. Impurity doping method with diffusion source of boron-silicide film
JP2000323450A (ja) * 1999-05-14 2000-11-24 Seiko Epson Corp シリコン薄膜の形成方法及びインクジェットヘッドの製造方法
KR20050057792A (ko) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2011246777A (ja) * 2010-05-28 2011-12-08 Dainippon Printing Co Ltd プラズマ雰囲気下での成膜方法及び成膜装置
JP2015005661A (ja) * 2013-06-21 2015-01-08 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置
JP2015046449A (ja) * 2013-08-27 2015-03-12 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
CN105470135A (zh) * 2014-09-11 2016-04-06 中国科学院微电子研究所 半导体器件制造方法
JPWO2015087472A1 (ja) * 2013-12-13 2017-03-16 信越化学工業株式会社 太陽電池の製造方法
CN107437517A (zh) * 2016-05-25 2017-12-05 东京毅力科创株式会社 基板清洗方法、基板清洗系统以及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366053B2 (ja) * 1992-04-21 2003-01-14 セイコーインスツルメンツ株式会社 半導体装置の製造方法
US5358890A (en) * 1993-04-19 1994-10-25 Motorola Inc. Process for fabricating isolation regions in a semiconductor device
US6187216B1 (en) * 1997-08-27 2001-02-13 Motorola, Inc. Method for etching a dielectric layer over a semiconductor substrate
JP2000133710A (ja) 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US8337950B2 (en) 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
JP6131162B2 (ja) * 2012-11-08 2017-05-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US9576790B2 (en) * 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
TWI630652B (zh) * 2014-03-17 2018-07-21 斯克林集團公司 基板處理裝置及使用基板處理裝置之基板處理方法
US9378966B2 (en) * 2014-06-10 2016-06-28 International Business Machines Corporation Selective etching of silicon wafer
KR102218669B1 (ko) * 2014-06-27 2021-02-22 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
US9773649B2 (en) * 2014-11-17 2017-09-26 Lam Research Corporation Dry development and image transfer of si-containing self-assembled block copolymers
CN106463387B (zh) 2014-12-02 2019-06-28 希玛科技有限公司 采用微型纳米气泡的清洗方法和清洗装置
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact
JP6800675B2 (ja) * 2016-09-26 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
CN108220922B (zh) * 2016-12-15 2020-12-29 东京毅力科创株式会社 成膜方法、硼膜以及成膜装置
KR102456820B1 (ko) * 2016-12-26 2022-10-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2156511A1 (en) * 1971-10-13 1973-06-01 Atomic Energy Research Semiconductor doping - process - by ion bombardment of dopant coating on semiconductor wafer
US5753530A (en) * 1992-04-21 1998-05-19 Seiko Instruments, Inc. Impurity doping method with diffusion source of boron-silicide film
JP2000323450A (ja) * 1999-05-14 2000-11-24 Seiko Epson Corp シリコン薄膜の形成方法及びインクジェットヘッドの製造方法
KR20050057792A (ko) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2011246777A (ja) * 2010-05-28 2011-12-08 Dainippon Printing Co Ltd プラズマ雰囲気下での成膜方法及び成膜装置
JP2015005661A (ja) * 2013-06-21 2015-01-08 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置
JP2015046449A (ja) * 2013-08-27 2015-03-12 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JPWO2015087472A1 (ja) * 2013-12-13 2017-03-16 信越化学工業株式会社 太陽電池の製造方法
CN105470135A (zh) * 2014-09-11 2016-04-06 中国科学院微电子研究所 半导体器件制造方法
CN107437517A (zh) * 2016-05-25 2017-12-05 东京毅力科创株式会社 基板清洗方法、基板清洗系统以及存储介质

Also Published As

Publication number Publication date
JP7142461B2 (ja) 2022-09-27
US20190348293A1 (en) 2019-11-14
TWI796479B (zh) 2023-03-21
CN110491789A (zh) 2019-11-22
KR20190130492A (ko) 2019-11-22
US10985026B2 (en) 2021-04-20
JP2019201014A (ja) 2019-11-21
TW201947663A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
CN108242392B (zh) 基板及其处理方法、装置、系统及控制装置、制造方法
KR101506203B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US9293352B2 (en) Substrate processing method
JP6914111B2 (ja) 基板処理方法、基板処理装置、基板処理システムおよび基板処理システムの制御装置
JP5320383B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記録したコンピュータ読み取り可能な記録媒体
EP1454350A1 (en) Apparatus and method for single- or double- substrate processing
TW200937511A (en) Substrate processing method and system
JP2011204944A (ja) 基板処理装置および基板処理方法
KR20210121223A (ko) 기판 처리 방법 및 기판 처리 시스템
JP6914143B2 (ja) 基板処理方法、基板処理装置、基板処理システム、基板処理システムの制御装置および半導体基板の製造方法
JP2010525165A5 (zh)
CN112236848B (zh) 基片处理方法和基片处理装置
CN110491789B (zh) 基片处理方法、基片处理装置和基片处理系统
JP7160642B2 (ja) 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
JP7546749B2 (ja) 基板処理方法および基板処理装置
CN114068302A (zh) 基板处理方法及基板处理装置
WO2022196384A1 (ja) 基板処理方法および基板処理装置
CN112640059A (zh) 基板处理方法及基板处理装置
CN118511256A (zh) 基片处理方法和基片处理装置
CN117378033A (zh) 基板处理方法以及基板处理装置
CN114695077A (zh) 基板处理装置以及基板处理方法
JP2002231675A (ja) 被処理体の処理方法及び処理装置
JP2022183684A (ja) 基板処理装置
CN118116837A (zh) 基片处理装置和基片处理方法
JP2022183683A (ja) 基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant