JP3366053B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3366053B2
JP3366053B2 JP11777193A JP11777193A JP3366053B2 JP 3366053 B2 JP3366053 B2 JP 3366053B2 JP 11777193 A JP11777193 A JP 11777193A JP 11777193 A JP11777193 A JP 11777193A JP 3366053 B2 JP3366053 B2 JP 3366053B2
Authority
JP
Japan
Prior art keywords
boron
film
diffusion
impurity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11777193A
Other languages
English (en)
Other versions
JPH07183247A (ja
Inventor
健二 青木
直人 斎藤
忠男 赤嶺
芳和 小島
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP11777193A priority Critical patent/JP3366053B2/ja
Publication of JPH07183247A publication Critical patent/JPH07183247A/ja
Application granted granted Critical
Publication of JP3366053B2 publication Critical patent/JP3366053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、コンピュータなどの
電子システムに用いられているバイポーラトランジスタ
あるいは絶縁ゲート電界効果トランジスタに代表される
半導体装置の製造工程において、所望の導電型と導電率
を有する領域を形成する際に用いられる不純物拡散方法
と拡散源として用いる薄膜の製造方法に関する。より詳
しくは、半導体層中においてアクセプタとなるボロンの
拡散方法と不純物膜であるボロンシリサイド膜の製造方
法に関する。
【0002】さらに、この発明は、半導体装置の製造工
程の不純物拡散工程に用いられる不純物拡散源膜の評価
方法とその評価方法を装備した不純物膜の半導体製造装
置に関する。さらに、この発明は、コンピュータなどに
用いられているバイポーラトランジスタあるいは絶縁ゲ
ート電界効果トランジスタに代表される半導体装置の構
造に関する。より詳しくはこれらの半導体装置のアクテ
ィブ領域や制御電極、さらにコンタクト領域の構造に関
する。
【0003】
【従来の技術】従来、半導体装置製造における不純物導
入方法には周知の技術としてイオン注入法がある。この
方法はシリコン基板表面に加速されたイオンを直接注入
した後熱処理により注入イオンを拡散させるものであ
る。しかしながら、イオン注入法では浅い拡散層を得る
為に加速電圧を低くしても所謂チャネリング効果により
ある程度以上拡散層を薄くする事は困難である。チャネ
リング効果は燐や砒素よりも硼素(ボロン)でより顕著
でありp型不純物層の形成には大きな障害となる。半導
体素子の微細化が進みシリコン基板中の不純物層をます
ます浅くする必要が生じている現在イオン注入法はこの
ような要求に応える事ができない。
【0004】他の周知技術として固相拡散法がある。こ
の方法は本発明とも関連するので図2を参照して簡潔に
説明する。まず工程AにおいてSi基板21を用意す
る。その表面は通常自然酸化膜22で覆われている。次
に工程Bにおいてボロン不純物含有ガラス膜例えばBS
G膜23を形成する。所謂BSG膜23のプレデポは例
えばボロンを含むプロセスガス雰囲気中でSi基板21
の表面を熱酸化する事により行なわれる。
【0005】最後に工程Cにおいて熱処理を行ないボロ
ン拡散層26を形成する。しかしながらBSG膜等の不
純物ガラスを拡散源とする固相拡散法には次のような欠
点がある。即ち、p型不純物として一般的に用いられる
ボロンの場合、ガラス中の拡散係数はシリコン基板中の
拡散係数より2桁以上も小さい。この為固相拡散におい
てはガラス中の不純物拡散が律速となる。従ってシリコ
ン基板中への不純物導入量を十分確保する為には100
0℃以上の高温で熱処理を行なわなければならない。結
果としてシリコン基板中の不純物層が広がってしまい浅
い結合を形成する事が困難となる。
【0006】上述したイオン注入法及び不純物ガラス固
相拡散法の欠点に鑑み、近年不純物膜自体を拡散源とす
る固相拡散法が開発されている。例えば特開昭63−5
8823号公報には、シリコン基板の表面を露出させた
後ボロン膜を被着し次いで熱処理によりシリコン基板に
ボロンを拡散せしめる技術が開示されている。ボロン膜
は例えば蒸着等の手法により形成される。
【0007】また、ボロン膜の膜厚評価方法において
は、膜厚モニタ用のシリコン基板1の表面に部分的にパ
ターニングされた酸化膜をマスクにしてボロン膜を形成
した後に、マスク膜を選択的に除去して表面を針で走査
して段差を測定することにより膜厚を評価していた。
【0008】さらに、従来の半導体製造装置は、そのア
クティブ領域すなわち不純物ドープされた領域の形成に
際しては、イオン注入法が用いられていた。従って、不
純物領域の分布はガウス分布になるとともに、その表面
の不純物濃度もシリコンの固溶限以下の分布になってい
た。
【0009】
【発明が解決しようとする課題】従来のイオン注入法で
は不純物層深さ制御に限界がある。また、別のドーピン
グ方法である不純物自体を拡散源とする固相拡散におい
ては原理的に不純物層深さに限界がない。
【0010】しかしながら不純物膜自体を拡散源とする
固相拡散法には以下の様な課題がある。ボロン膜等の不
純物膜はシリコン基板の露出した活性面に堆積される
が、必ずしも化学的及び物理的に安定な構造を有してい
ない。半導体製造工程中に施される熱処理や化学処理に
より影響を受け、堆積膜量等が大きく変動する。不純物
膜の安定性や制御性に難点がある為、精度良く不純物濃
度の深さ方向プロファイルを作り込む事が困難である。
【0011】また、ボロンまたはボロンシリサイド膜を
拡散源として不純物ドーピングする場合、不純物膜の膜
厚評価が複雑である。即ち、従来のボロン膜の膜厚評価
方法においては、機械的手段で評価しているために、1
00Å以下の薄膜に関しては精度高く測定できないとい
う課題を有していた。さらに、針を表面に接触して評価
しているために、ボロン膜にキズがつけられてしまう結
果、そのウエハは膜厚モニタ専用であり、生産用ウエハ
には適用できないという課題を有していた。さらに、モ
ニタウエハは単純なモニタウエハではなく、評価前に複
雑な構造のモニタウエハを用意しておかなければならな
いという課題がある。即ち、以上説明したような課題の
ために、ボロン膜を用いた不純物拡散方法が生産工程に
導入できなかった。
【0012】さらに、半導体装置の製造方法において、
イオン注入法を用いる場合、周知の課題としてダメージ
やチャネリング等の現象があるため、半導体装置の微細
化に伴う浅い接合形成という要求に対して満足するには
限界があった。したがって、イオン注入法を用いる限
り、半導体装置の構造的特徴も、上述の問題を反映した
ものとならざるを得ない。したがって、本発明は以下の
目的を達成するためのものである。
【0013】本発明の目的は、非常に浅い不純物領域を
有する半導体装置及びその製造方法を提供することであ
る。さらに、本発明の目的は熱処理及び化学処理に対し
て影響を受けにくい不純物膜を有する半導体装置及びそ
の製造方法を提供することである。
【0014】さらに本発明の目的は配線金属と浅い不純
物領域との間の抵抗が小さい半導体装置及びその製造方
法を提供することである。さらに、本発明の目的は、高
連動作を行う高密度に集積化された半導体装置及びその
製造方法を提供することである。
【0015】さらに、本発明の目的は、非常に高濃度の
不純物領域を有する半導体装置及びその製造方法を提供
することである。さらに、本発明の目的は不純物膜を有
する半導体装置において、その不純物膜の膜厚を精度高
く、かつ、速く評価する半導体装置の評価方法を提供す
ることである。
【0016】さらに、本発明の目的は、不純物膜の半導
体製造装置において、非常に薄い膜厚の不純物膜を制御
性よく形成することができる半導体製造装置を提供する
ことである。
【0017】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は化学処理及び物理処理等に対して強
い膜構造を有する拡散源を利用して安定性及び制御性に
優れた不純物拡散を行なう方法を提供する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち、本発明にかかる不純物拡散方法は、シリコン層の活
性表面を露出する為の清浄化工程と、該活性表面に対し
てボロンとシリコンとの反応性化合物であるボロンシリ
サイド層を形成する為の処理工程とからなる。該ボロン
シリサイド層から不純物ボロンをシリコン層に導入する
為の拡散工程を追加してもよい。
【0018】本発明の一態様によれば、該処理工程はシ
リコン層の活性表面にボロンを含む堆積層を形成する堆
積工程と該堆積層とシリコン層とを熱的に反応させボロ
ンシリサイド層を形成する熱処理工程とからなる。この
場合、該熱処理工程に先だってボロンを含む堆積層を選
択的に取り除く除去工程あるいはエッチング工程を行な
っても良い。本発明の他の態様によれば、該拡散工程に
先だってボロンシリサイド層上にキャップ膜を形成する
被覆工程が含まれる。本発明のさらに別の態様によれ
ば、該拡散工程の前あるいは後においてボロンシリサイ
ド層を選択的あるいは全面的にエッチング除去する為の
表面処理工程が含まれる。
【0019】さらに、不純物膜の膜厚評価においては、
光をボロン膜に照射し、その反射光を分析することによ
り膜厚を評価する方法とした。さらに、膜形成時、本発
明の評価方法で膜厚を評価しながら不純物膜を形成する
製造装置とした。また、所望の膜厚からずれた値の場合
は、その値になるように膜厚を制御した後に拡散工程に
移る不純物拡散方法とした。
【0020】また、本発明の半導体装置においては、ボ
ロンシリサイド領域と不純物ドープされた半導体領域と
の積層構造とした。さらに、拡散によって形成される半
導体領域の深さをボロンシリサイド領域の膜厚以下にす
ることにより、半導体領域を極めて浅く形成した。
【0021】
【作用】本発明の半導体製造方法においては、シリコン
層の表面に直接接してボロンシリサイド層を形成すると
ともに、さらに必要ならばこれを拡散源として固相拡散
を行なっている。ボロンシリサイド層の組成、層厚、拡
散処理温度、拡散処理時間等を制御する事により、所望
の深さ方向濃度プロファイルを有するボロン拡散層が形
成できる。特に、半導体素子の微細化に必要不可欠な極
めて薄い不純物拡散層を形成できる。従来拡散源として
用いられたボロン膜に比べてボロンシリサイド膜は化学
的及び物理的に安定している為、プロセス制御が容易に
なるとともに工程設計の多様化が図れ自由度が増す。
【0022】ボロンシリサイド層を形成する為には、例
えばシリコン層の活性表面に一旦ボロンを含む堆積層を
成膜し次いで該堆積層とシリコン層を熱的に反応させ
る。ボロンシリサイド層と異なりボロンを含む堆積層は
化学的あるいは物理的に不安定であり容易にエッチング
処理が行なえる。従って、ボロンを含む堆積層を事前に
選択的に除去する事により、所望の不純物拡散領域が得
られる。
【0023】ボロンシリサイド層を拡散源として固相拡
散を行なった場合所謂アウトディフュージョンを抑制す
る必要が生じる場合がある。この場合には拡散工程に先
だってボロンシリサイド上に所望の組成を有するキャッ
プ膜を形成すると良い。拡散源となるボロンシリサイド
層は完成品デバイスにそのまま残されていても差し支え
ない。しかしながら、特に電気的接続の低抵抗化を図る
場合等には選択的に除去する事ができる。この場合には
特定の表面処理を施す事によってエッチング可能であ
る。
【0024】また、本発明の半導体装置の評価方法であ
るボロン膜またはボロンシリコン化合物膜の膜厚評価方
法においては、光学的手段で膜厚を評価しているため
に、光の波長レベルの精度で100Å以下の膜厚を評価
することができる。また、非接触測定であるために、そ
の測定したウエハを生産用ウエハとして利用できる。ま
た不純物膜を形成しながら評価できる。また、膜厚を制
御したボロン膜からの拡散を行うことが可能となるため
に、拡散後に形成される拡散層の抵抗値を高精度に形成
できる。
【0025】また、本発明の半導体装置において、半導
体領域とボロンシリサイドとの積層構造は、半導体装置
の構成要件として以下に述べる作用を実現する。第1
に、イオン注入を用いずに高濃度不純物がドープされた
半導体領域であるために、チャネリング及びシャドウィ
ングの影響のない半導体装置としての特徴、すなわち、
MISFETにおいては浅い接合のソース/ドレイン領
域やデバイス特性の優れた対称性、バイポーラトランジ
スタにおいては薄いベース領域の実現やエミッタプッシ
ュ効果のない不純物プロファイルが得られる。
【0026】第2に、ボロンシリサイド膜自体がコンタ
クト領域などにおいてはメタルのスパイク現象を抑制す
るバリア層として機能する。さらに半導体製造装置の製
造の観点からも、本発明の構造を有する半導体装置は以
下のような利点を有する。すなわち、第1にボロンシリ
サイド膜は、従来拡散源として用いられたボロン膜に比
べて、化学的及び物理的に安定しているため、プロセス
制御が容易になるとともに、工程設計の多様化が図れ
る。第2に、ボロンシリサイド膜それ自体が十分な量の
ボロンを含有するために、従来問題とされた半導体領域
から配線への不純物の移動現象、例えば、P+ 半導体領
域とタングステンシリサイド膜との接合部分におけるタ
ングステンシリサイド膜へのボロンの吸い込みといった
現象に対して、実効的にボロンを補償することができる
という利点を有する。
【0027】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる不純物拡散方法
の第1実施例を示す工程図である。まず工程Aにおいて
清浄化を行ないシリコン層、即ちSi基板1の活性表面
を露出する。Si基板1の表面に酸化膜等がある場合に
は、一般的なHF等による酸化膜除去を行った後に、さ
らに自然酸化膜除去を行う。具体的にはSi基板1の表
面を被覆している自然酸化膜を除去する。単純なHF処
理だけの場合、空気中にウエハがさらされるとすぐに自
然酸化膜が成長してしまう。従って、自然酸化膜の形成
防止および自然酸化膜が形成された場合には除去するた
めにこの工程が必要となる。この為に、Si基板1を例
えばバックグラウンド圧力が1×10-4Pa以下の真空チ
ャンバにセットし、続いて基板を例えば850℃以上に
熱した状態で水素ガスを一定時間導入する。この場合の
条件は例えばチャンバ内部の圧力が1.3×10-2Paに
なるまで水素ガスを充填する。この処理によりSi基板
1の表面に形成されていた自然酸化膜が除去され化学的
に活性なシリコン表面が露出されるとともに、その状態
が維持される。なおこの方法に代えて、希弗酸エッチン
グあるいは真空中におけるアルゴンスパッタにより自然
酸化膜を除去しても良いが、すぐに次工程に進む必要が
ある。
【0028】図3は、工程Aにおけるバックグラウンド
真空度(1Torr=133Pa)に対する最終完成後
の拡散後の拡散層シート抵抗のウエハ内バラツキとの関
係を示したグラフである。真空度が5×10-7torr
の場合、拡散層シート抵抗のバラツキは5%以上と悪
い。真空度が低いと清浄なシリコン表面を露出して、か
つ、維持できないと考えられる。
【0029】続いて工程Bにおいて、工程Aに連続して
同一真空チャンバで活性表面に対しボロンシリサイド膜
2を形成する。本実施例では気相熱反応を利用してボロ
ンシリサイド膜2を形成した。具体的には、ボロンを含
むプロセスガス例えばジボラン(B2 6 )を所定の圧
力で真空チャンバに導入するとともにSi基板1を60
0℃より高い温度で加熱する。これによりプロセスガス
の熱分解によって生じた不純物原子であるボロン原子あ
るいはボロンを含む分子と基板中のシリコン原子が直接
反応しボロンシリコン化合物、いわゆるボロンシリサイ
ドが形成される。本発明においては、不純物原子ボロン
が80%以上シリコンが5%〜20%の原子パーセント
含む化合物をボロンシリサイドと呼ぶ。この反応は元の
Si表面119に対して上方及び下方に同時に進行す
る。なお、ボロンシリサイド膜2の形成工程において熱
処理温度を850℃以上高く設定し熱処理時間を数分以
上長く設定した場合には、同時にボロンシリサイド膜2
からボロンがSi基板1に導入されボロン拡散層も形成
される。従って、シリサイド化のための熱処理温度は拡
散しない850℃以下が好ましい。
【0030】このようにして形成されたボロンシリサイ
ド膜の組成を図4に示す。このグラフは縦軸にボロンシ
リサイド中におけるSi含有率(原子%)をとり、横軸
に基板加熱温度あるいは成膜温度をとってある。ボロン
含有率はシリコン含有率以外のほとんど全てである。即
ち、酸素原子は我々の実験においては1%以下のレベル
であった。グラフから明らかな様にSi含有率は成膜温
度に対して依存性がある。成膜温度を高くする程Si含
有率が上昇し900℃以上では20%以下で飽和する。
従って、ボロン含有率は常に80%以上である。この量
は、シリコン基板中のボロン原子の固溶限より充分大き
な値である。ボロンシリサイドは化学的及び物理的に安
定した拡散源を形成する為には5%以上のシリコン含有
率が必要であり、この為には図4のグラフから明らかな
ように成膜温度を600℃より高い温度に設定する必要
がある。
【0031】続いて、図1の工程図に示すように工程C
において、ボロンシリサイド膜2から不純物であるボロ
ン原子をシリコン基板1へ拡散し、ねらいとする拡散層
3を得る。拡散温度は工程Bの温度より高く設定する。
図5は図1に示した工程C後のボロン拡散層3の比抵抗
を測定した結果を示している。このグラフは縦軸にボロ
ン拡散層のシート抵抗(Ω/□)をとってあり、横軸に
ボロンシリサイド膜(SiB膜)の厚みをオングストロ
ーム単位でとってある。なお、このデータを得るに当っ
てボロンシリサイド層は900℃で成膜された。拡散工
程も同じ温度の900℃で行った。グラフから明らかな
ように、SiB膜を100オングストローム以上で成膜
した場合に安定したシート抵抗が得られる。SiB膜を
厚くしてもシート抵抗は一定であり、ボロンの拡散濃度
がSiB膜厚みに依存していない事が分かる。従って、
SiB膜を100オングストローム以上の厚さにすれば
厚みがばらついても均一にドーピングできる。
【0032】また、ボロンシリサイド膜から拡散時に固
溶限以上のボロン原子が充分シリコン基板へ拡散するた
めに、ボロンシリサイド膜が固溶限以上のボロン原子を
含んでいることの他に、ボロンシリサイド膜中のボロン
の拡散係数がシリコン基板中のボロンの拡散係数に比
べ、充分大きい必要がある。従って、ボロンシリサイド
膜のシリコン含有率はあまり大きくできない。
【0033】本発明ではボロンシリサイド層を形成する
前にシリコン基板の自然酸化膜を除去し活性表面を露出
する為の清浄化工程を行なう。図6に清浄化工程の効果
を示す。このグラフは縦軸にボロン拡散層のシート抵抗
ρS をとってあり、横軸にシリコン基板清浄化工程前の
SiO2 自然酸化膜の厚みをとってある。なお、このグ
ラフのデータをとる為に用いられたサンプルでは熱拡散
処理温度を900℃に設定している。グラフから明らか
なように自然酸化膜を10オングストローム程度以下に
なるまで除去した場合には100Ω以下のシート抵抗が
得られる。即ち、気相中のボロン原子と基板のシリコン
とが直接容易に反応してボロンシリサイド膜を形成する
ことができる。また、ボロンシリサイド層を拡散源とす
る自然酸化膜を介さない直接的固相拡散が十分に行なわ
れる。一方、自然酸化膜が10オングストローム以上残
されているとボロン拡散層のシート抵抗は急激に上昇
し、不純物拡散が十分に行なわれていない事が分かる。
即ち、自然酸化膜の存在により安定したボロンシリサイ
ド膜が形成されない。言い換えれば、10オングストロ
ーム以下の自然酸化膜の領域にのみボロンシリサイド膜
が選択的に形成される。このように、本発明にかかる不
純物拡散方法の実施に当たってシリコン基板の清浄化工
程は重要である。
【0034】従来行われている単純なHF処理だけで
は、自然酸化膜を10オングストローム以下に制御は困
難である。シリコン活性化表面は室温でも空気にさらさ
れるとすぐに酸化されてしまう。従って、本発明の清浄
化工程とは自然酸化膜を除去し、その状態を維持する工
程のことであり、我々の実験で確認できた範囲では、1
0オングストローム以下と非常に薄い酸化膜が存在する
かしないかというレベルである。
【0035】次に図7を参照してボロンシリサイド膜の
成長機構について説明する。ボロンシリサイド膜あるい
はSi−B膜をEtching法及びLift off
法を用いて測定する。これら2つの異なった測定法で求
められた膜厚を比較する事によってボロンシリサイド膜
の形成が堆積型であるのかあるいは熱反応型であるのか
が判断できる。Etching法では、形成されたボロ
ンシリサイド膜の一部をスパッタSiO2 膜でマスクし
た後、硝酸と弗酸のサイクル処理を行う事によってボロ
ンシリサイド膜をエッチングし、続いてSiO2 膜マス
クを除去した後、段差計によって膜厚aを測定する。な
おこの測定ではボロンシリサイド膜が800℃の熱処理
温度で形成されたサンプルを用いた。一方、Lift
off法においては、Si基板の一部をあらかじめSi
2 膜でマスクした状態でボロンシリサイド膜を形成し
続いてSiO2 膜マスクを除去した後段差計によって膜
厚bを測定する。半導体製造プロセスで本発明を適用す
るためには、もっと簡単に不純物膜厚を評価する必要が
ある。その方法においては、後で説明する。
【0036】測定結果を以下の表1に示す。この測定で
はボロンシリサイド膜形成の為のプロセスガス導入時間
を600秒に設定した条件1と1000秒に設定した条
件2のサンプルを用いた。表1から分かるように、条件
1の場合では、Lift off法で測定された段差b
は37オングストロームであるのに対して、Etchi
ng法で測定された段差aは84オングストロームであ
った。又条件2では、Lift off法で測定された
段差bが65オングストロームであり、Etching
法で測定された段差aが140オングストロームであっ
た。Etching法により測定された膜厚の方がより
大きい値を示している。従って、ボロンシリサイド膜中
のシリコンはジボラン等のプロセスガスとシリコン基板
とが反応する事によって含有されるものであり、ボロン
シリサイド膜は堆積型ではなく熱反応型で形成されてい
ると推定される。
【0037】この形成メカニズムによって、シリコン基
板露出表面に効果的に選択形成される。酸化膜上には効
果的に形成されず、酸素とボロントとシリコンとの3原
子が表面から分布をもった膜が形成される。この膜は、
ボロンが表面から酸化膜の拡散した膜と考えられ、本発
明のボロンシリサイド膜ではない。
【0038】
【表1】
【0039】図8にボロン拡散層の深さ方向濃度プロフ
ァイルを示す。このグラフでは縦軸にボロン濃度(個/
cm3 )をとってあり、横軸に深さ(nm)をとってある。
なおこの濃度プロファイルは熱拡散温度を900℃に設
定し熱拡散処理時間を変えたサンプルに対してSIMS
を用いて測定したものである。熱処理時間を長くする程
ボロン拡散層が深くなる。しかしながら、拡散層表面の
ボロン濃度は熱処理時間10〜60分の範囲で、一定で
8×1019/cm3 程度である。これはシリコンに対する
ボロンの固溶限であると考えられる。
【0040】図9にボロンシリサイド膜の耐薬品性につ
いて実験した結果を示す。ボロンシリサイド膜を形成し
た後拡散処理に先だって複数の薬品を用いて化学的な処
理を施した。その後ボロン拡散層のシート抵抗ρS を測
定した。なお、比較の為薬品処理を施していないサンプ
ルについて測定されたシート抵抗のレベルを点線で示
す。硝酸及び熱硝酸で化学的な処理を施した場合未処理
サンプルに比べて若干シート抵抗が上昇する。しかしそ
の変動幅は僅かであり殆ど薬品処理の影響を受けていな
い。又、硫酸、硫酸+過酸化水素水、弗酸、燐酸で処理
した場合には殆どシート抵抗は変動しない。このよう
に、ボロンシリサイド膜は化学的に極めて安定している
事が分かる。
【0041】比較の為図10にボロン膜の耐薬品性を示
す。このデータはボロン膜を固相拡散源として拡散処理
して得られたボロン拡散層のシート抵抗を測定したもの
である。ボロン膜を形成した後拡散処理に先だって複数
の薬品で化学的な処理を施している。なお、基準として
化学的な処理を施していないサンプルについて測定され
たシート抵抗のレベルを点線で示す。硝酸、硫酸過水、
弗酸で処理した場合若干シート抵抗が上昇する。熱硝酸
で処理した場合にはシート抵抗が3kΩ/□まで大きく
変動した。これは熱硝酸処理によりボロン膜が溶解して
しまい十分な拡散が行なわれなかった為である。この様
に、ボロン膜はボロンシリサイド膜に比べて耐薬品性に
劣る。
【0042】図11を参照して本発明にかかる不純物拡
散方法の第2実施例を説明する。まず工程AにおいてS
i基板101の表面に存在する自然酸化膜を除去し清浄
化を行なう。この工程は図1に示した工程Aと同様であ
る。次に工程Bにおいて、Si基板101の露出した活
性表面にボロン膜102を堆積する。図1に示した第1
実施例と異なり本実施例では基板表面にボロンシリサイ
ド膜を直接形成するのではなく一旦ボロン膜102を成
膜する。次に工程Cにおいてボロン膜102をボロンシ
リサイド膜103に転換する。ボロン膜はボロンシリサ
イド膜に比べ、化学的に不安定である。例えば、空気中
に放置しておくと酸化されてしまう。従って、ボロン膜
102形成後は、N2 雰囲気中に保存するか、又はすぐ
にシリサイド化することが好ましい。この時同時にSi
基板101とボロンシリサイド膜103の間に非常に浅
いボロン拡散層が形成される。最後に工程Dにおいてボ
ロンシリサイド膜103のボロン原子をシリコン基板1
01への拡散する。この工程Dは図1に示した工程Cと
同様に行なわれる。さらにシリサイド化より高い温度の
拡散処理を工程Dで行う事によりボロン拡散層104を
自由に制御できる。例えば追加拡散温度を高くする事に
より、拡散表面濃度を高くできる。なぜならば、表面濃
度は固溶限で決まる濃度になるからである。
【0043】以下本実施例の特徴事項である工程Bにつ
いて詳細に説明する。工程Aで基板表面の清浄化が完了
した後、自然酸化膜の除去に用いられた水素ガスの導入
を停止し基板温度を700℃より低いシリサイド化しな
い所定レベルに設定する。その設定温度に到達し且つ安
定した後Si基板101の表面にボロンを含むプロセス
ガスあるいはボロン化合物ガスであるジボラン(B2 H
6 )を、例えば真空チャンバの圧力が1.3×10-2Pa
となる様な条件で一定時間導入する事によって、ボロン
膜102を形成する。基板温度はジボランが熱分解しボ
ロン堆積が進行する為に必要なレベル700℃より低い
レベルに設定される。好ましくは、堆積速度の大きい7
00℃以下500℃以上である。又、CVD膜の場合、
400℃以下だとボロン膜102は水素を多く含む膜と
なる。なお、700℃以上でボロン膜堆積処理を行なっ
ても良い。この場合には、図4に示したグラフから類推
される様に同時にボロンシリサイド膜103の形成も一
部進行すると思われる。基板温度、ジボランガスの導入
圧力及び導入時間を調節する事によりボロンの吸着量即
ちボロン膜102の膜厚が設定できる。ボロン膜は膜厚
が薄い範囲においては、シリコン基板露出表面にのみ選
択形成される。このボロン膜102が工程Cによりボロ
ンシリサイド膜103に転換される。この場合、ボロン
シリサイド膜103はボロン膜102中のボロン原子と
シリコン基板101のシリコンと反応することによって
形成される。従って、シリコン基板露出表面に形成され
たボロン膜102のみ選択的にボロンシリコン膜103
に転換される。酸化膜の上にボロン膜が形成されている
場合は、ボロン膜中のボロンが酸化膜拡散するだけで
ある。さらに、必要ならば工程Dにおいて、ボロンシリ
サイド膜103を固相拡散源としてボロン拡散層104
が形成される。
【0044】本実施例ではボロン膜102の形成方法と
してジボランガスの気相熱分解反応及び吸着を利用して
いる。しかしながら、本発明はこれに限られるものでは
なく他の方法を用いてボロン膜102を堆積する事がで
きる。例えば、分子線エピタキシャル成長法(MBE
法)や化学気相成長法(CVD法)等を用いても良い。
あるいは、真空蒸着やスパッタ等の物理気相成長法(P
VD法)を用いても良い。さらにはスピンコート法等を
用いる事も可能である。従って、室温レベルの低温形成
も可能である。
【0045】本実施例では一旦ボロン膜102を形成し
た後加熱処理を加えてボロンシリサイド膜103に転換
している。前述したように、ボロン膜102はボロンシ
リサイド膜103に比べて化学的安定性に劣る。換言す
ると、所定の薬品を用いて容易にボロン膜102をエッ
チングできる。従って、ボロン拡散層104あるいはボ
ロン拡散領域を選択的に形成する場合には本実施例を採
用しボロン膜102のパタニングを行なう事が好まし
い。図10に示すグラフから理解されるように、エッチ
ング液としては例えば熱硝酸を用いる事ができる。な
お、ウェットエッチングに代えてイオンミリングやドラ
イエッチングを行なっても良い。
【0046】ボロンシリサイド膜とボロン膜とは全く異
なる化学的性質を持っている。この性質を用いてボロン
シリサイド膜の膜厚を均一にすることができる。まず、
600℃以上の温度でB2 6 を供給してシリコン基板
表面に不純物膜を形成する場合について説明する。この
場合は、シリサイド反応が不純物膜全部ではなく、一部
シリサイド化するように制御する。即ち、不純物膜はシ
リコン基板側はシリサイド反応で制御される均一なボロ
ンシリサイド膜が形成され、そのボロンシリサイド膜の
上に、シリサイド化しないボロン膜が不均一な膜厚で形
成される。その後、化学的性質の違いを利用してボロン
膜のみ選択的に除去する。ボロン膜除去後は、シリサイ
ド反応で制御された膜厚の均一なボロンシリサイド膜が
残る。ボロンシリサイド膜厚を均一に形成する別な方法
としては、まず、600℃以下の温度でB2 6 を供給
してボロン膜を形成する。
【0047】次に、700℃程度の温度でボロン膜の一
部をシリサイド化する。次に、シリサイド化されないボ
ロン膜のみを選択的に除去することにより、均一な膜厚
のボロンシリサイド膜を残すことができる。図12を参
照して本発明にかかる不純物拡散方法の第3実施例を説
明する。今まで説明した第1及び第2実施例において
は、ボロンシリサイド膜のシリコン原子は基板シリコン
により供給された。第3実施例は、ボロン原子だけでな
くシリコン原子も供給ガスにより与えられる点が異な
る。まず工程AにおいてSi基板301の表面に存在す
る自然酸化膜を除去し清浄化を行う。この工程は、実施
例1及び実施例2と同様である。次に、工程Bにおいて
Si基板301の露出した活性表面にボロンシリサイド
膜形成のためのガスとして、シボラン(B2 6 )とジ
クロルシラン(SiH2 Cl2 )を供給する。真空チャ
ンバーの温度及びウエハ温度は800℃に加熱する。シ
ボラン1×10-3torrとジクロルシラン1×10-6
torr以上の場合、約10Å/minで、Si基板3
01の表面にボロンシリサイド膜が選択的に堆積され
る。第3実施例の場合、ボロンシリサイド膜302は、
Si基板301の表面より上に堆積される。この場合、
ボロン原子及びシリコン原子ともに、外からのガスの熱
分解により供給されてボロンシリサイド膜を形成してい
るので堆積型の膜となる。シリコン原子を供給するガス
としてはシラン(SiH4 )を用いれば500℃程度の
低温でボロンシリサイド膜を形成できる。
【0048】続いて、必要ならば工程Cにおいてボロン
シリサイド膜中のボロン原子をシリコン基板301へ熱
拡散してボロン拡散層303を得ることができる。第3
実施例は、従来技術である不純物原子を含んだシリコン
エピタキシャル技術と次の点で異なっている。即ち、本
発明のボロンシリサイド膜の組成がボロン主体の膜であ
るということである。ボロン原子はシリコン中の固溶限
以上の量を含んでおり、全体に対して50%以上のボロ
ン含有量となっている。従来のエピタキシャル技術にお
けボロン含有量は固溶限より少ない量しか入っていな
い。主体組織もシリコンである。
【0049】図13を参照して本発明にかかる不純物拡
散方法の第4実施例を説明する。この実施例は前述した
第2実施例を改良したものでありいわゆるシリサイド化
時のボロン膜及び拡散時のシリサイド膜からのボロン原
子の外気への拡散(アウトディフュージョン)の防止又
はボロン膜酸化防止の為キャップ膜を形成する点に特徴
がある。まず工程AにおいてSi基板111の表面を清
浄化する。次に、工程BにおいてSi基板111の表面
にボロン膜112を堆積する。この工程は図11に示し
た工程Bと同様に行なわれる。続いて工程Cにおいてキ
ャップ膜113をボロン膜112の上に被覆する。
【0050】次に工程Dにおいて基板温度700℃以上
で加熱処理を施しボロン膜112をボロンシリサイド膜
114に転換する。必要ならば、最後に工程Eにおい
て、ボロンシリサイド膜114を拡散源としてボロンを
基板111へ拡散する。この結果Si基板111とボロ
ンシリサイド膜114の界面にボロン拡散層115が同
時に形成されるとともに、キャップ膜113によりアウ
トディフュージョンが防止できる。即ち、キャップ膜1
13はその上部に形成される膜(図示せず)に対してボ
ロンシリサイド膜114からボロンが拡散される事を防
止する。キャップ膜の材質としては例えば窒化シリコン
膜が用いられCVD法等により形成される。キャップ膜
の形成温度はボロン膜がシリサイド化しない700℃よ
り低温で行う。図14を参照して本発明にかかる不純物
拡散方法の第5実施例を説明する。まず工程Aにおいて
Si基板121の表面を清浄化する。次に工程Bにおい
て、清浄化されたSi基板121の表面にボロンシリサ
イド膜122を直接形成する。この時、基板を700℃
以上に加熱するのでボロンシリサイド膜122とSi基
板121との間にはボロン拡散層123が同時に形成さ
れる。即ち、工程Bにおいて熱拡散処理も行いボロンシ
リサイド膜122から不純物ボロンをシリコン基板12
1に導入する。
【0051】このように、本実施例はボロンシリサイド
層を形成する為の処理工程と拡散工程とを同一工程にし
た点で図1に示した第1実施例と異なる。ボロンシリサ
イド層を形成するための処理工程、かつ拡散工程Bにお
ける基板加熱温度及び加熱時間を調節する事により所望
の深さ方向不純物濃度プロファイルを有するボロン拡散
層123が得られる。例えば熱処理時間を変えた場合の
プロファイルについては図8のグラフに示されている。
又、基板加熱温度あるいはアニール温度については11
00℃程度までの範囲に設定される。
【0052】しかし、一般的には、ボロンシリサイド層
形成工程と拡散工程とは、温度及び雰囲気等の条件を別
々に設定する。別々に設定する場合、拡散工程あるいは
アニール工程は真空中もしくは不活性ガス雰囲気中で行
なわれる。これにより、ボロンシリサイド膜122を拡
散源としたボロン拡散層123の形成と同時に不純物原
子ボロンの活性化が行なわれる。アニール条件即ち基板
温度と加熱時間を制御する事によって所望の不純物濃度
と接合深さを有する不純物ボロン拡散層123が形成で
きる。なお、この実施例においてはボロンシリサイド膜
122の形成に引き続き同一の真空チャンバ内でアニー
ルを実施しているがこれに限られるものではない。真空
チャンバから基板を取り出して別の装置にてランプアニ
ールを行なっても良い。
【0053】ボロンシリサイド膜を形成した後での熱処
理条件設定においては、注意を要する。図15は800
℃で形成したボロンシリサイド膜を拡散源として900
℃のN2 雰囲気中で熱拡散した場合の拡散層のシート抵
抗を示したグラフである。横軸は900℃でアニール処
理する前の800℃に放置された時間を示している。縦
軸は900℃でアニール後の拡散層のシート抵抗とその
ウエハ面内バラツキである。800℃放置雰囲気はN2
及びO2 で各々行われた。図15から明らかなように、
900℃アニール処理に至る低い温度でも少量の酸素が
雰囲気に含まれることにより、シート抵抗が大きく変化
してしまう。時間が短い場合(800℃の場合30分以
下)は増速拡散が起きる。一方、時間が長い場合(80
0℃の場合は30分以上)は、ボロンシリサイド膜が酸
化されるためにシート抵抗が増加してしまう。従って、
アニール処理に至る温度/雰囲気及び時間も制御される
必要がある。望ましくは酸化が入られない雰囲気に維持
してアニール処理を行うのが良い。酸素が入ってしまう
場合は、時間と圧力とを制御する必要がある。
【0054】図16は、800℃で形成したボロンシリ
サイド膜を拡散源として900℃のN2 雰囲気中でアニ
ール・拡散した後に、室温まで下げる途中に800℃に
放置した場合の拡散層のシート抵抗及びそのウエハ面内
バラツキを示している。横軸は800℃での放置時間で
ある。この図から明らかなように、アニール後において
も、酸素により酸化されることによりシート抵抗は増加
してしまう。
【0055】以上のことから、ボロンシリサイド膜を形
成した後の熱処理は、アニール処理のみならず、アニー
ル処理前後の低温処理においても酸素の入らない不活性
雰囲気又は高真空中にて処理することが必要である。こ
のアニール工程は真空中もしくは窒素ガス中等の不活性
雰囲気下において行なう事が好ましい。仮に、酸素ガス
や水分等の含まれた活性雰囲気中で行なうとボロンシリ
サイド膜の表面が酸化しボロン拡散層のシート抵抗にば
らつきが生じる。図17は活性雰囲気中でアニールを行
なった場合に生じたボロンシリサイド膜の表面状態変化
を示す顕微鏡写真図である。アニール後ウェハの表面に
部分的に微粒子が発生し白濁した外観を呈する。この白
濁部分を1000倍の拡大率で観察するとボロン酸化
物、ボロンシリコン酸化物の微粒子が形成されている事
が分かる。この部分のシート抵抗は非常に高い。ボロン
シリサイド膜が酸化されて、酸素が入ることにより拡散
されにくくなってしまったと考えられる。
【0056】表2に異なった雰囲気中でアニール処理を
施した場合の微粒子発生状況を示す。表2の横欄にアニ
ール温度を示し、縦欄にアニール雰囲気を示す。○印は
微粒子が発生しなかった事を示し、×印は微粒子が発生
した事を示している。表2から明らかなように、真空も
しくは窒素ガス雰囲気中でアニールを行なった場合には
いずれの基板温度でも微粒子は発生しない。これに対し
て酸素ガス雰囲気中でアニールを行なった場合には50
0℃〜800℃の範囲でボロンシリサイド膜表面が酸化
され微粒子が発生する。同様に、水分を含む雰囲気中で
アニールを行なった場合にも微粒子が発生する。
【0057】このような微粒子を発生させないために
は、800℃より高い温度で拡散する必要がある。さら
に、高温の拡散工程を行う場合の高温に至るまでのラン
ピングアップ速度又は高温から下げるときのランピング
ダウン速度は、10℃/分以上の速度にする必要があ
る。ランピングアップ、ランピングダウン速度を速くす
ることにより、500〜800℃の範囲の処理時間を短
くして微粒子発生を防ぐことができる。室温からアニー
ル装置への入れ出し温度は500℃より低温にする必要
がある。500℃以上にすると微粒子が発生する。
【0058】
【表2】
【0059】本発明にかかる不純物拡散方法を用いて半
導体装置を製造する場合、場合によっては固相拡散源と
して用いたボロンシリサイド膜を除去する必要が生じ
る。しかしながら、ボロンシリサイド膜は前述した様に
化学的及び物理的に極めて安定でありエッチング処理が
比較的困難である。この様な場合には、前述したボロン
シリサイド膜の酸化現象を逆に利用して除去処理を容易
にできる。この除去処理の例を図18に示す。Si基板
1の表面に直接形成されたボロンシリサイド膜2を一旦
酸化する。例えば400℃〜800℃の基板温度で5分
間程度ウェット酸化を行なえば良い。勿論、ウェット酸
化に代えてドライ酸化を用いても良い。この様にして、
ボロンシリサイド膜は酸化膜401に転換される。ボロ
ンシリサイド膜と異なりその酸化膜は耐薬品性に劣り容
易にエッチング除去可能である。例えば弗酸処理を施す
事により容易に除去できる。なお、参考の為図18には
ボロンシリサイド膜の濃度プロファイルと酸化処理後の
濃度プロファイルを示す。両方の濃度プロファイルを比
較すれば明らかな様に、酸化処理後ではボロンシリサイ
ド膜組成に大量の酸素原子が導入されている事が分か
る。
【0060】図19は、ボロンシリサイド膜の酸化特性
を示すグラフである。縦軸は、酸化前後のボロンシリサ
イド膜厚と、アニール後の拡散層のシート抵抗を示して
ある。酸化処理前は、約130Åのボロンシリサイド膜
が存在していた。600℃程度の酸化することにより容
易に酸化され、ボロンシリサイド膜厚は減少する。酸化
速度はボロン膜より充分遅く、シリコン基板に比べ充分
速い。即ち、ボロン膜の場合は400℃以下でも酸化さ
れるが、ボロンシリサイド膜の場合は少ししか酸化され
ない。一方、シリコン基板は800℃以下ではほとんど
酸化されないが、ボロンシリサイド膜は容易に酸化され
る。従って、400℃から800℃程度の範囲でボロン
シリサイド膜のみ選択的に酸化した後に、HF等でその
酸化膜をリムーブすることにより、基板表面下の構造を
維持したまま選択的にボロンシリサイド膜を除去でき
る。800℃以上の酸化工程を行うとシリコン基板をも
酸化してしまうので好ましくない。
【0061】図20を参照して本発明にかかる不純物拡
散方法の第6実施例を説明する。まず先の実施例と同様
に工程AにおいてSi基板151の表面を清浄化又は活
性化する。続いて工程BにおいてSi基板151の表面
にボロンシリサイド膜152を形成する。この工程Bは
例えば図1に示す第1実施例の工程Bと同様に行なわれ
る。さらに工程Cにおいてボロンシリサイド膜152の
上にキャップ膜153を形成する。このキャップ膜15
3はアウトディフュージョンを防止する為のものであ
る。
【0062】なお、図13に示した第4実施例の工程C
においては、ボロン膜112の上にキャップ膜113が
形成されたが、本実施例ではこれと異なりボロンシリサ
イド膜152の上にキャップ膜153が形成される。最
後に工程Dにおいて熱拡散処理を行ないボロンシリサイ
ド膜152とSi基板151との間の界面にボロン拡散
層154を形成する。この工程Dは例えば図1に示した
第1実施例の工程Cと同様に行なわれる。キャップ膜1
53を用いる事によりアウトディフュージョンが抑制で
きボロン拡散層154のシート抵抗の均一性が向上す
る。
【0063】キャップ膜としてはシリコン窒化膜又はシ
リコン酸化窒化膜が好ましく、例えばCVD法により堆
積されたSi3 4 膜及びSiON膜が用いられる。形
成温度は、ボロン原子が基板151へたくさん拡散しな
い850℃以下の低温が好ましい。シリコン窒化膜及び
シリコン酸化窒化膜中におけるボロン原子の拡散速度は
極めて低いためにキャップ膜として適している。図21
にシリコン窒化膜をバリヤとして用いた場合のボロン原
子濃度プロファイルを示す。この測定に用いられたサン
プルはシリコン基板の表面に窒化膜を介してボロン膜を
堆積した層構造を有しアニール処理を施した後の深さ方
向プロファイルをAES分析したものである。図21の
プロファイルから明らかなように、ボロン原子は窒化シ
リコン膜により略完全にブロックされシリコン基板に到
達する事がない。即ち、窒化シリコン膜をボロンシリサ
イド膜の上にキャップ膜として形成することにより、ボ
ロンシリサイド膜中のボロン原子が外気への拡散してし
まうのを防ぐ事ができる。
【0064】比較の為、図22にシリコン窒化膜に代え
てシリコン酸化膜をバリヤとして用いた場合の濃度プロ
ファイルを示す。シリコン酸化膜中においてボロン原子
は比較的大きな拡散速度を有しておりボロンは容易にシ
リコン酸化膜中に侵入する。図22に示すプロファイル
ではシリコン酸化膜の膜厚が大きい為ボロン原子はシリ
コン基板まで到達していないが、アニール温度を高くし
且つアニール時間を長くした場合にはボロンはシリコン
酸化膜バリヤを通過しシリコン基板中に拡散される。
【0065】キャップ膜を用いて拡散処理を行った場合
とキャップ膜を用いないで拡散処理を行った場合の工程
を、その工程での拡散層のシート抵抗ρS のばらつきを
測定した結果を付記しながら図23に示す。本図のA、
B、C、D示す工程がキャップ膜(SiN)を用いた場
合で、拡散層のシート抵抗の平均値は72.9Ω/□で
あった。そのばらつきσSはシート抵抗の平均チャンバ
ーρS に対して4.2%であった。一方、図23E、
F、Gにはキャップ膜411を用いないで拡散を行なっ
た場合を示している。この時には拡散層3のシート抵抗
の平均値は80.1Ω/□であった。又、そのばらつき
σSはシート抵抗の平均値に対して9.7%であった。
この様に、キャップ膜411を用いる事によりアウトデ
ィフュージョン及び拡散処理時のボロンシリサイド膜の
酸化を防止し不純物拡散層3のシート抵抗のばらつきを
半分以下に抑制できる。
【0066】図24を参照して本発明にかかる不純物拡
散方法の第7実施例を示す。工程AにおいてSi基板1
91の表面にボロンシリサイド膜192を形成し且つこ
れを拡散源として固相拡散を行ないボロン拡散層193
を形成する。この工程Aは先に説明した第1実施例ない
し第6実施例と同様である。この実施例の特徴は次の工
程Bにあり、拡散工程後に残っている拡散源として用い
たボロンシリサイド膜192を除去する。この除去は、
例えばボロン拡散層193に対する電気コンタクトを低
抵抗化する為に行なわれ、ボロンシリサイド膜192は
選択的もしくは全面的にエッチングされる。ボロンシリ
サイド膜192は比較的抵抗が高い為コンタクトの低抵
抗化を図る為にはこれを除去することが必要な場合があ
る。工程Bにおいてボロンシリサイド膜192の除去は
HFとHNO3 の混合溶液を用いたウェットエッチによ
り行なわれる。最後に工程Cにおいてボロン拡散層19
3の表面に直接配線用の金属膜195を形成する。金属
膜195の材料としてはTi,Co,Mo,W等の金属
を用いる事ができる。あるいは、これに代えて高濃度に
不純物がドーピングされたポリシリコンやアモルファス
シリコンを用いても良い。
【0067】工程Bに代えて工程B1と工程B2とから
なる除去処理を採用しても良い。まず工程B1において
ボロンシリサイド膜をボロン酸化物とシリコン酸化物か
らなる膜194に転換する。この工程は例えば図19を
参照して説明した処理をそのまま利用する事ができる。
前述したようにボロンシリサイド膜192に比べてボロ
ン酸化物とシリコン酸化物からなる膜194は化学的安
定性及び物理的安定性に劣り容易に除去可能である。例
えば、続く工程B2においてHFを用いたウェットエッ
チを行ない除去できる。あるいは工程B1と工程B2に
代えてF系やCl系の加速粒子を用いてドライエッチン
グを行っても良い。
【0068】図25を参照して本発明にかかる半導体装
置の製造方法の第8の実施例を説明する。本例ではMO
Sトランジスタのソース/ドレイン領域を形成する為に
本発明にかかる不純物拡散方法を利用している。まず工
程Aにおいて、N型Si基板201の表面をLOCOS
酸化しフィールド酸化膜からなる素子分離領域202を
形成する。素子分離領域202によって囲まれた活性領
域にゲート絶縁膜203を介してゲート電極204を形
成する。さらにゲート電極204の表面を酸化膜205
で被覆する。次に、HF処理でドーピングしようとする
基板表面の酸化膜205をエッチングする。続いて、ウ
エハを高真空チャンバーに入れてN型Si基板201の
表面に残された約20Å程度の自然酸化膜を除去し活性
領域表面を清浄化する。
【0069】次に同一チャンバーで工程Bにおいて工程
Aの自然酸化膜除去に連続して基板表面全面にボロン膜
206を堆積する。この実施例では基板温度を600℃
に保ち5×10-5Torrの分圧でジボランガスB2 6
2000秒導入して堆積処理を行なった。この時吸着し
たボロン膜206の膜厚は500オングストロームであ
った。なお、この吸着処理を行なう場合には一般に基板
温度を300〜700℃に設定する事が好ましい。
【0070】次に工程Cにおいてボロン膜206をボロ
ンシリサイド膜207に転換する。例えば基板温度を8
00℃に保ち真空中もしくは窒素ガス中の不活性雰囲気
において60分間アニールを行なう。この処理によりS
i基板201の活性表面に吸着したボロン膜が選択的に
ボロンシリサイド膜207に変換する。この時、素子分
離領域202及び酸化膜205の上にB膜が吸着した場
合は、Si基板201に直接接触していないので膜厚が
薄い場合は酸化膜に拡散されてしまうが、厚い場合はそ
のまま残される。なお、この熱反応処理は一般に基板温
度を700〜1200℃に設定し、酸化されないように
酸素と水のない不活性雰囲気中で行うことが好ましい。
【0071】次に工程Dにおいて、残されたボロン膜2
06を選択的に除去する。例えば基板表面に対して硝酸
を作用させる事によりボロン膜206を除去できる。ボ
ロンシリサイド膜207は硝酸に対して不溶であるので
そのまま残される。最後に必要に応じて工程Eにおいて
アニールを行ないボロンシリサイド膜207を拡散源と
してソース領域208及びドレイン領域209を形成す
る。工程Eにおけるアニール温度あるいは熱拡散処理温
度は工程Cにおけるボロンシリサイド膜形成処理温度に
比べて高く設定する事が好ましい。本応用例によれば、
ソース領域208及びドレイン領域209のみをシリサ
イド化しているので、その他の不要な領域からB膜を選
択的に簡単に除去する事ができる。
【0072】図25の工程Dのシリサイド工程において
も実際には拡散現象が進む。従って、工程Eの拡散工程
は除いてもよい。この場合、拡散領域は極めて浅く形成
でき、ボロンシリサイド膜の膜厚より浅くできる。図2
6を参照して第9の実施例を示す。本例においても本発
明にかかる不純物拡散方法を利用してMOSトランジス
タのソース領域及びドレイン領域を形成している。まず
工程AにおいてN型Si基板211の表面にフィルード
酸化膜からなる素子分離領域212を形成する。素子分
離領域212により囲まれた活性領域中央にゲート絶縁
膜213を介してゲート電極214を形成する。次にゲ
ート電極214を全面的に酸化膜で被覆した後ゲート電
極214の上面のみからこの酸化膜を除去しサイドウォ
ール215を形成する。このサイドウォール215は所
謂LDD構造を形成する為に用いられる。次にソースと
ドレイン領域となるシリコン基板表面のゲート酸化膜2
13をエッチングする。 [0073]
【発明の効果】本発明の半導体製造方法においては、シ
リコン層の表面に直接接してボロンシリサイド層を形成
するとともに、さらに必要ならばこれを拡散源として固
相拡散を行なっている。ボロンシリサイド層の組成、層
厚、拡散処理温度、拡散処理時間等を制御する事によ
り、所望の深さ方向濃度プロファイルを有するボロン拡
散層が形成できる。特に、半導体素子の微細化に必要不
可欠な極めて薄い不純物拡散層を形成できる。従来拡散
源として用いられたボロン膜に比べてボロンシリサイド
膜は化学的及び物理的に安定している為、プロセス制御
が容易になるとともに工程設計の多様化が図れ自由度が
増す。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の製造方法の第1実
施例を示す工程図である。
【図2】従来の不純物拡散方法の一例を示す工程図であ
る。
【図3】バックグラウンド真空度とウエハ内のシート抵
抗のバラツキとの関係を示すグラフである。
【図4】成膜温度とボロンシリサイド膜の組成との関係
を示すグラフである。
【図5】ボロンシリサイド膜厚とボロン拡散層のシート
抵抗との関係を示すダラフである。
【図6】自然酸化膜の膜厚とボロン拡散層シート抵抗と
の関係を示すグラフである。
【図7】ボロンシリサイド膜の厚み測定方法を示す模式
図である。
【図8】ボロン拡散層の深さ方向不純物濃度プロファイ
ルを示すグラフである。
【図9】ボロンシリサイド膜の耐薬品性を示すグラフで
ある。
【図10】ボロン膜の耐薬品性を示すグラフである。
【図11】本発明にかかる半導体装置の製造方法の第2
実施例を示す工程図である。
【図12】本発明にかかるる半導体装置の製造方法の3
実施例を示す工程図である。
【図13】本発明にかかる半導体装置の製造力法の第4
実施例を示す工程図である。
【図14】本発明にかかる半導体装置の製造方法の第5
実施例を示す工程図である。
【図15】拡散前の高温処理時間に対するボロン拡散層
シート抵抗及びそのウエハ内バラツキを示すグラフであ
る。
【図16】拡散後の高温処理時間に対するボロン拡散層
シート抵抗及びそのウエハ内バラツキを示すグラフであ
る。
【図17】ボロンシリサイド膜をアニールした後の表面
状態を示す顕微鏡写真である。
【図18】ボロンシリカイド膜の除去処理を示す模式図
である。
【図19】ボロンシリコン膜の酸化条件に対するボロン
シリコン膜の膜厚及び拡散後の拡散層シート抵抗とを示
したグラフである。
【図20】本発明にかかる半導体装置の製造方法の第7
実施例を示す模式図である。
【図21】シリコン窒化膜に対するボロンの拡散能力を
示すグラフである。
【図22】シリコン酸化膜に対するボロンの拡散能力を
示すグラフである。
【図23】キャップ膜の有無によるボロン拡散層シート
抵抗のばらつき程度を説明する為の模式図である。
【図24】本発明にかかる半導体装置の製造方法の第6
実施例を示す工程図である。
【符号の説明】
1、501 シリコン基板 2 ボロンシリサイド膜 3 ボロン拡散領域 502 酸化膜 503 不純物膜 511 光源 512、513 光学系 514 光検出器 531 高真空チャンバー 610 絶縁膜スペーサ 611 N型半導体領域 612 P型半導体領域 613 ボロンシリサイド領域 614 N型ポリシリコンゲート 615 層間絶縁膜 616 メタル配線 620 絶縁膜スペーサ 621 N型半導体領域 622 P型半導体領域 623 ボロンシリサイド領域 624 P型ポリシリコンゲート 625 層間絶縁膜 626 メタル配線 631 N型コレクタ領域 632 N型エピタキシャル領域 633 P型ベース領域 634 ボロンシリサイド領域 635 N型エミッタ領域 630 CVD絶縁膜 641 P型コレクタ領域 642 P型エピタキシャル領域 643 N型ベース領域 644 P型エミッタ領域 645 ボロンシリサイド領域 646 CVD絶縁膜 651 P型半導体領域 652 層間絶縁膜 653 ボロンシリサイド領域 654 半導体膜 655 タングステンシリサイド膜 661 P型半導体領域 662 層間絶縁膜 664 タンダステン領域 671 P型半導体領域 672 層間絶縁膜 673 ボロンシリサイド領域 674 チタン膜 675 窒化チタン膜 676 メタル配線
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平5−60521 (32)優先日 平成5年3月19日(1993.3.19) (33)優先権主張国 日本(JP) (72)発明者 小島 芳和 東京都江東区亀戸6丁目31番1号 セイ コー電子工業株式会社内 (56)参考文献 特開 昭55−38097(JP,A) 特開 昭56−71933(JP,A) 特開 昭56−94734(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/225 H01L 21/66

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン層の表面に存在する自然酸化膜
    を除去し、活性表面を露出し清浄化するための第1工程
    と、 その後に、前記活性表面に対してジボランガス供給する
    とともに、前記シリコン層を700℃以上に加熱するこ
    とにより、酸素原子1%以下で、80原子%以上のボロ
    ン不純物元素と、5原子%以上のシリコン元素とからな
    るボロンシリサイド不純物膜を前記活性表面に形成する
    第2工程と、 その後、前記ボロンシリサイド不純物膜からボロンを前
    記シリコン層に拡散する第3工程よりなることを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】 前記第1工程は、バックグラウンド圧力
    が1×10-4Pa以下の真空中で前記シリコン層を850
    ℃以上に加熱し、その後水素ガスを一定圧力になるよう
    に導入し、前記シリコン層の表面の自然酸化膜を10オ
    ングストローム以下にする工程である請求項1記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記ボロンシリサイドの膜厚は100オ
    ングストローム以上である請求項1記載の半導体装置の
    製造方法。
  4. 【請求項4】 前記第3工程は、酸素及び水分を含まな
    い雰囲気中又は真空中で行われる請求項1記載の半導体
    装置の製造方法。
JP11777193A 1992-04-21 1993-04-20 半導体装置の製造方法 Expired - Fee Related JP3366053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11777193A JP3366053B2 (ja) 1992-04-21 1993-04-20 半導体装置の製造方法

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP12953792 1992-04-21
JP6086593 1993-02-25
JP4544693 1993-03-05
JP4-129537 1993-03-19
JP5-60865 1993-03-19
JP6052193 1993-03-19
JP5-45446 1993-03-19
JP5-60521 1993-03-19
JP11777193A JP3366053B2 (ja) 1992-04-21 1993-04-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07183247A JPH07183247A (ja) 1995-07-21
JP3366053B2 true JP3366053B2 (ja) 2003-01-14

Family

ID=27522470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11777193A Expired - Fee Related JP3366053B2 (ja) 1992-04-21 1993-04-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3366053B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7142461B2 (ja) * 2018-05-14 2022-09-27 東京エレクトロン株式会社 基板処理方法、基板処理装置および基板処理システム
CN110797412A (zh) * 2019-10-22 2020-02-14 龙腾半导体有限公司 Sgt mosfet结构及其工艺制造方法

Also Published As

Publication number Publication date
JPH07183247A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
US5234850A (en) Method of fabricating a nitride capped MOSFET for integrated circuits
JP3285934B2 (ja) 半導体装置の製造方法
EP0800204B1 (en) A process for device fabrication in which a thin layer of cobalt silicide is formed
US5967794A (en) Method for fabricating a field effect transistor having elevated source/drain regions
JPS58154267A (ja) バイポ−ラ・トランジスタの製造方法
JPH11509370A (ja) Mosトランジスタの製造方法
JP2877104B2 (ja) 半導体装置の製造方法
JP2947828B2 (ja) 半導体装置の製造方法
US6242348B1 (en) Method for the formation of a boron-doped silicon gate layer underlying a cobalt silicide layer
US5591667A (en) Method for fabricating MOS transistor utilizing doped disposable layer
US5753530A (en) Impurity doping method with diffusion source of boron-silicide film
JP3464247B2 (ja) 半導体装置の製造方法
JP3366053B2 (ja) 半導体装置の製造方法
JP3131436B2 (ja) 半導体装置の製造方法
JP2001023996A (ja) 半導体製造方法
JPH0684824A (ja) 半導体装置の製造方法
JP3116163B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP3293987B2 (ja) 半導体装置の製造方法
GB2121235A (en) Method for manufacturing an insulated gate field effect transistor device
JPH03209834A (ja) Mis型半導体装置の製造方法
KR100305124B1 (ko) 붕소규화물막의확산원을갖는불순물도핑방법
JP3384158B2 (ja) 半導体装置の製造方法
JP2843037B2 (ja) 半導体装置の製造方法
JP3038961B2 (ja) 半導体装置の製造方法
JP3376305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071101

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees