KR101867194B1 - 에칭 장치, 에칭 방법 및 기판 적재 기구 - Google Patents

에칭 장치, 에칭 방법 및 기판 적재 기구 Download PDF

Info

Publication number
KR101867194B1
KR101867194B1 KR1020167008995A KR20167008995A KR101867194B1 KR 101867194 B1 KR101867194 B1 KR 101867194B1 KR 1020167008995 A KR1020167008995 A KR 1020167008995A KR 20167008995 A KR20167008995 A KR 20167008995A KR 101867194 B1 KR101867194 B1 KR 101867194B1
Authority
KR
South Korea
Prior art keywords
etching
gas
chamber
temperature
silicon
Prior art date
Application number
KR1020167008995A
Other languages
English (en)
Other versions
KR20160073373A (ko
Inventor
히로유키 다카하시
요시히코 나카무라
시게키 도자와
유스케 나카무라
스스무 호사카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160073373A publication Critical patent/KR20160073373A/ko
Application granted granted Critical
Publication of KR101867194B1 publication Critical patent/KR101867194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Abstract

기판(W)의 실리콘 함유막을 에칭하는 에칭 장치(5)는, 챔버(40)와, 챔버(40) 내에 설치된 기판 적재 기구(42)와, 챔버(40) 내에 불소 및 수소 및 질소를 포함하는 에칭 가스를 공급하는 가스 공급 기구(43)와, 배기 기구(44)를 구비한다. 기판 적재 기구(42)는, 적재대(91)와, 적재대(91)의 적재면의 온도를 50℃ 이하의 온도로 온도 조절하는 온도 조절 기구(94, 95)와, 적재대(91)의 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하는 가열 부재(99)를 갖고, 적재대(91)의 적어도 적재면에는, 수지제의 코팅층(98)이 형성되어 있다.

Description

에칭 장치, 에칭 방법 및 기판 적재 기구{ETCHING DEVICE, ETCHING METHOD, AND SUBSTRATE-MOUNTING MECHANISM}
본 발명은 기판에 형성된 소정의 재료의 막을 에칭하는 에칭 장치, 에칭 방법 및 기판 적재 기구에 관한 것이다.
최근 들어, 반도체 디바이스의 제조 과정에서, 드라이 에칭이나 웨트 에칭을 대신하는 미세화 에칭이 가능한 방법으로서, 화학적 산화물 제거 처리(Chemical Oxide Removal; COR)라고 불리는 방법이 주목받고 있다.
COR 처리로서는, 피처리체인 반도체 웨이퍼의 표면에 존재하는 실리콘 산화막(SiO2막)에, 불화수소(HF) 가스와 암모니아(NH3) 가스를 흡착시키고, 이들을 실리콘 산화막과 반응시켜서 에칭하고, 그때 생성되는 규불화암모늄((NH4)2SiF6; AFS)을 주체로 하는 부생성물을, 다음 공정에서 가열함으로써 승화시키는 에칭 프로세스가 알려져 있다(예를 들어, 특허문헌 1, 2 참조).
이러한 COR 처리는, 상기 특허문헌 2에 기재되어 있는 바와 같이, 챔버 내에서 적재대에 표면에 실리콘 산화막을 갖는 반도체 웨이퍼를 적재하고, HF 가스와 NH3 가스를 공급해서 이들 가스와 실리콘 산화막을 반응시켜 에칭하는 COR 처리 장치와, 그 반응에 의해 생성된 AFS를 주체로 하는 부생성물이 부착되어 있는 반도체 웨이퍼에 대하여 챔버 내에서 PHT 처리(Post Heat Treatment)를 행하는 PHT 처리 장치를 갖는 처리 시스템이 사용되고 있다.
일본 특허 공개 제2005-39185호 공보 일본 특허 공개 제2008-160000호 공보
그런데, COR 처리 장치에서 HF 가스 및 NH3 가스를 사용해서 실리콘 산화막을 에칭하는 경우, 50℃ 이하의 저온에서 복수의 웨이퍼를 연속 처리하면, 웨이퍼 매수가 증가함에 따라서 에칭 레이트가 저하되는 경향이 있다. 이러한 경향은, HF 가스 및 NH3 가스를 사용해서 실리콘 산화막을 에칭하는 경우에 한하지 않고, 실리콘 함유막을 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 에칭하여, 에칭 생성물로서 규불화암모늄이 생성되는 경우에 발생한다.
따라서, 본 발명의 목적은, 기판 상의 실리콘 함유막을, 50℃ 이하의 저온에서 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 복수의 기판에 대하여 연속해서 에칭할 때, 에칭량의 저하를 억제할 수 있는 에칭 장치, 에칭 방법 및 그것에 사용하는 기판 적재 기구를 제공하는 데 있다.
즉, 본 발명의 하나의 관점에 의하면, 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용하여, 부생성물로서 규불화암모늄이 생성되는 에칭이 행하여지는 에칭 장치로서, 실리콘 함유막을 갖는 기판이 수용되는 챔버와, 상기 챔버 내에 설치된 기판 적재 기구와, 상기 챔버 내에 불소 및 수소 및 질소를 포함하는 에칭 가스를 공급하는 가스 공급 기구와, 상기 챔버 내를 배기하는 배기 기구를 구비하고, 상기 기판 적재 기구는, 기판을 적재하는 적재면을 갖는 적재대와, 상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하기 위한 온도 조절 기구와, 상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하기 위한 가열 부재를 갖고, 상기 적재대의 적어도 상기 적재면에는, 수지제의 코팅층이 형성되어 있는 에칭 장치가 제공된다.
상기 제1 관점에 관한 에칭 장치에 있어서, 상기 에칭 가스로서 HF 가스 및 NH3 가스를 사용하여, 상기 실리콘 함유막으로서 산화 실리콘막을 에칭하는 구성으로 할 수 있다.
상기 코팅층은, 물에 대한 접촉각이 75° 이상, 또한 표면 조도(Ra)가 1.9㎛ 이하인 것이 바람직하다. 이러한 코팅층으로서는, F, C, H를 포함하는 FCH계 수지 또는 C, H를 포함하는 CH계 수지로 구성된 것이 바람직하다.
상기 챔버의 벽부를 가열하는 히터를 더 구비하고, 상기 가열 부재는, 상기 히터에 의해 가열된 상기 챔버의 벽부로부터 전달된 열로 상기 적재대의 상기 적재면 이외의 면을 가열하도록 구성할 수 있다.
상기 온도 조절 기구로서는, 상기 적재대 안에 온도 조절 매체를 통류시킴으로써 온도 조절하는 것을 사용할 수 있다. 상기 적재대와 상기 가열 부재와의 사이에, 배기 유로로서 기능하는 간극을 형성할 수 있다.
본 발명의 다른 관점에 의하면, 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 에칭하여, 부생성물로서 규불화암모늄이 생성되는 에칭 방법으로서, 챔버 내에, 적어도 기판을 적재하는 적재면에 수지성의 코팅층이 형성된 적재대를 설치하는 것과, 상기 적재대의 적재면에 실리콘 함유막을 갖는 기판을 적재하는 것과, 상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하는 것과, 상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하는 것과, 상기 챔버 내에 불소 및 수소 및 질소를 포함하는 에칭 가스를 공급하여, 상기 실리콘 함유막을 에칭하는 것을 포함하는 에칭 방법을 제공한다.
상기 에칭 방법에 있어서, 상기 에칭 가스로서 HF 가스 및 NH3 가스를 사용하여, 상기 실리콘 함유막으로서 산화 실리콘막을 에칭하는 구성으로 할 수 있다. 이 경우에, 에칭 시의 HF 가스의 분압이 10 내지 80mTorr인 경우에 효과를 크게 할 수 있다.
본 발명의 또 다른 관점에 의하면, 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용하여, 부생성물로서 규불화암모늄이 생성되는 에칭이 행하여지는 에칭 장치의 챔버 내에서 실리콘 함유막을 갖는 기판을 적재하는 기판 적재 기구로서, 기판을 적재하는 적재면을 갖는 적재대와, 상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하기 위한 온도 조절 기구와, 상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하기 위한 가열 부재를 갖고, 상기 적재대의 적어도 상기 적재면에는, 수지제의 코팅층이 형성되어 있는 기판 적재 기구를 제공한다.
본 발명에 따르면, 50℃ 이하의 저온으로 온도 조절되어 있는 적재면에 형성된 코팅층이, 발수성을 갖고, 또한 표면 평활성인 수지제이기 때문에, 가열하지 않아도 데포지션(deposition)이 발생하기 어렵고, 또한 적재대의 가열 가능한 적재면 이외의 면은, 60 내지 100℃로 가열되어서 데포지션이 부착되는 것이 억제됨과 함께, 부착된 데포지션도 승화시킬 수 있다. 이 때문에, 복수의 기판을 연속해서 에칭하는 경우에, 데포지션에 의한 에칭량의 저하를 억제할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 에칭 장치를 탑재한 처리 시스템의 일례를 나타내는 개략 구성도이다.
도 2는 도 1의 처리 시스템에 탑재된 열처리 장치를 도시하는 단면도이다.
도 3은 도 1의 처리 시스템에 탑재된 본 발명의 일 실시 형태에 따른 에칭 장치를 도시하는 단면도이다.
도 4는 도 3의 에칭 장치에서의 기판 적재 기구의 주요부를 도시하는 단면도이다.
도 5는 횡축에 온도를 취하고, 종축에 HF 가스의 분압을 취하여, 「데포지션 리치」와 「데포지션리스」와의 경계선을 도시하는 도면이다.
도 6a는 적재대의 표면에 코팅층을 형성한 경우와 형성하지 않은 경우에, HF 가스와 NH3 가스에 의해 웨이퍼를 연속적으로 에칭했을 때의 사이클수(웨이퍼 매수)와 에칭량 및 그 편차와의 관계를 도시하는 도면이다.
도 6b는 적재대의 표면에 코팅층을 형성한 경우와 형성하지 않은 경우에, HF 가스와 NH3 가스에 의해 웨이퍼를 연속적으로 에칭했을 때의 사이클수(웨이퍼 매수)와 에칭량 및 APC 각도와의 관계를 도시하는 도면이다.
도 7은 코팅층이 존재하지 않는 적재대의 적재면의 온도를 10 내지 40℃로 하고, 최초로 에칭했을 때의 웨이퍼의 에칭량, HF 가스와 NH3 가스에 의해 연속적 처리한 후의 웨이퍼의 에칭량, 계속해서 80 내지 100℃에서 베이크한 후의 웨이퍼의 에칭량, 다시 연속적 처리한 후의 에칭량을 도시하는 도면이다.
도 8은 HF 가스 및 NH3 가스에 의한 처리에 의해 적재대에 데포지션이 형성된 후, 80℃에서 베이크했을 때의 승화되는 물질을 RGA로 분석한 결과를 도시하는 도면이다.
도 9a는 적재대로서, 알루미늄만인 것, 알루미늄 표면에 양극 산화 처리를 실시한 것, CH계의 코팅층을 형성한 것, CHF계의 코팅층을 형성한 것을 사용하여, HF 가스 및 NH3 가스에 의한 처리를 행한 후, 데포지션의 양을 중량 측정에 의해 구한 결과를 도시하는 도면이다.
도 9b는 적재대로서, 알루미늄만인 것, 알루미늄 표면에 양극 산화 처리를 실시한 것, CH계의 코팅층을 형성한 것, CHF계의 코팅층을 형성한 것을 사용하여, HF 가스 및 NH3 가스에 의한 처리를 행한 후, 데포지션의 양을 이온 크로마토그래피에 의해 구한 결과를 도시하는 도면이다.
본 발명자들은, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 50℃ 이하의 저온에서 기판 상의 실리콘 함유막을 연속 에칭했을 때, 에칭량이 저하되는 원인에 대해서 조사하였다. 그 결과, 그러한 연속 에칭 시에 처리 온도가 50℃ 이하의 저온이 되면, 적재대에 에칭 가스의 흡착 및 반응에 의한 부생성물인 규불화암모늄의 부착이 발생하고, 그것이 퇴적물(데포지션)이 되어서 기판의 처리 매수가 증가함에 따라서 눈덩이처럼 증가하고, 그 결과, 기판에서 소비되는 가스량이 경시적으로 감소하는 것이 원인인 것을 알아내었다.
본 발명은 그러한 지견에 기초하여, 이러한 데포지션을 억제함으로써 에칭량의 저하를 억제할 수 있음을 알아내어, 완성에 이른 것이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해 설명한다.
본 실시 형태에서는, 피처리 기판으로서, 표면에 실리콘 산화막을 갖는 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 사용하고, 웨이퍼 표면의 실리콘 산화막을 HF 가스 및 NH3 가스를 사용해서 논플라즈마 드라이 에칭하는 경우에 대해 설명한다.
<처리 시스템의 구성>
도 1은, 본 발명의 일 실시 형태에 따른 에칭 장치를 구비한 처리 시스템을 나타내는 개략 구성도이다. 이 처리 시스템(1)은, 피처리 기판으로서 웨이퍼(W)를 반출입하는 반출입부(2)와, 반출입부(2)에 인접해서 설치된 2개의 로드 로크실(L/L)(3)과, 각 로드 로크실(3)에 각각 인접해서 설치된, 웨이퍼(W)에 대하여 PHT(Post Heat Treatment) 처리를 행하는 열처리 장치(4)와, 각 열처리 장치(4)에 각각 인접해서 설치된, 웨이퍼(W)에 대하여 에칭 처리로서 COR 처리를 실시하는 에칭 장치(5)와, 제어부(6)를 구비하고 있다. 로드 로크실(3), 열처리 장치(4) 및 에칭 장치(5)는, 이 순서대로 일직선상에 배열되어 설치되어 있다.
반출입부(2)는, 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(L/M)(12)을 갖고 있다. 제1 웨이퍼 반송 기구(11)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 길이 방향의 측부에는, 적재대(13)가 설치되어 있고, 이 적재대(13)에는, 웨이퍼(W)를 복수매 배열하여 수용 가능한 캐리어(C)를, 예를 들어 3개 접속할 수 있도록 되어 있다. 또한, 반송실(12)에 인접하여, 웨이퍼(W)를 회전시켜서 편심량을 광학적으로 구해서 위치 정렬을 행하는 오리엔터(14)가 설치되어 있다.
반출입부(2)에 있어서, 웨이퍼(W)는, 반송 아암(11a 및 11b중 하나)에 의해 유지되고, 제1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강됨으로써, 원하는 위치에 반송된다. 그리고, 적재대(13) 상의 캐리어(C), 오리엔터(14), 로드 로크실(3)에 대하여 각각 반송 아암(11a, 11b)이 진퇴함으로써, 반출입되도록 되어 있다.
각 로드 로크실(3)은, 반송실(12)과의 사이에 각각 게이트 밸브(16)가 개재된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드 로크실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 또한, 로드 로크실(3)은, 소정의 진공도까지 진공화 가능하게 구성되어 있다.
제2 웨이퍼 반송 기구(17)는, 다관절 아암 구조를 갖고 있으며, 웨이퍼(W)를 대략 수평으로 유지하는 피크를 갖고 있다. 이 제2 웨이퍼 반송 기구(17)에서는, 다관절 아암을 단축시킨 상태에서 피크가 로드 로크실(3) 내에 위치하고, 다관절 아암을 신장시킴으로써, 피크가 열처리 장치(4)에 도달하고, 더 신장시킴으로써 에칭 장치(5)에 도달하는 것이 가능하게 되어 있어, 웨이퍼(W)를 로드 로크실(3), 열처리 장치(4) 및 에칭 장치(5) 사이에서 반송하는 것이 가능하게 되어 있다.
이어서, 열처리 장치(4)에 대해 설명한다. 도 2는 열처리 장치(4)를 도시하는 단면도이다. 열처리 장치(4)는, 진공화 가능한 챔버(20)와, 그 안에서 웨이퍼(W)를 적재하는 적재대(23)를 갖고, 적재대(23)에는 히터(24)가 매설되어 있어, 이 히터(24)에 의해 에칭 처리가 실시된 후의 웨이퍼(W)를 가열해서 웨이퍼(W)에 존재하는 에칭 잔사를 기화해서 제거한다. 챔버(20)의 로드 로크실(3)측에는, 로드 로크실(3)과의 사이에서 웨이퍼를 반송하는 반입출구(20a)가 형성되어 있고, 이 반입출구(20a)는 게이트 밸브(22)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(20)의 에칭 장치(5)측에는 에칭 장치(5)와의 사이에서 웨이퍼(W)를 반송하는 반입출구(20b)가 형성되어 있고, 이 반입출구(20b)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다. 챔버(20)의 측벽 상부에는 가스 공급로(25)가 접속되고, 가스 공급로(25)는 N2 가스 공급원(30)에 접속되어 있다. 또한, 챔버(20)의 저벽에는 배기로(27)가 접속되고, 배기로(27)는 진공 펌프(33)에 접속되어 있다. 가스 공급로(25)에는 유량 조절 밸브(31)가 설치되어 있고, 배기로(27)에는 압력 조정 밸브(32)가 설치되어 있고, 이들 밸브를 조정함으로써, 챔버(20) 내를 소정 압력의 N2 가스 분위기로 해서 열처리가 행하여진다. N2 가스 외의 다른 불활성 가스를 사용해도 된다.
이어서, 본 실시 형태에 따른 에칭 장치(5)에 대해서 설명한다. 도 3은 에칭 장치(5)의 단면도, 도 4는 그 주요부를 나타내는 확대도이다. 에칭 장치(5)는, 밀폐 구조의 챔버(40)와, 챔버(40)의 내부에 설치된, 기판인 웨이퍼(W)를 대략 수평으로 한 상태에서 적재하는 기판 적재 기구(42)와, 챔버(40)에 에칭 가스를 공급하는 가스 공급 기구(43)와, 챔버(40) 내를 배기하는 배기 기구(44)를 구비하고 있다.
챔버(40)는, 챔버 본체(51)와 덮개부(52)에 의해 구성되어 있다. 챔버 본체(51)는, 대략 원통 형상의 측벽부(51a)와 저부(51b)를 갖고, 상부는 개구로 되어 있으며, 이 개구가 덮개부(52)에 의해 폐쇄된다. 측벽부(51a)와 덮개부(52)는, 시일 부재(도시하지 않음)에 의해 밀봉되어, 챔버(40) 내의 기밀성이 확보된다. 덮개부(52)의 천장벽에는 상방으로부터 챔버(40) 내를 향해서 제1 가스 도입 노즐(61) 및 제2 가스 도입 노즐(62)이 삽입되어 있다.
측벽부(51a)에는, 열처리 장치(4)의 챔버(20)에 대하여 웨이퍼(W)를 반출입하는 반입출구(53)가 형성되어 있고, 이 반입출구(53)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
가스 공급 기구(43)는, 상술한 제1 가스 도입 노즐(61) 및 제2 가스 도입 노즐(62)에 각각 접속된 제1 가스 공급 배관(71) 및 제2 가스 공급 배관(72)을 갖고 있으며, 또한 이들 제1 가스 공급 배관(71) 및 제2 가스 공급 배관(72)에 각각 접속된 HF 가스 공급원(73) 및 NH3 가스 공급원(74)을 갖고 있다. 또한, 제1 가스 공급 배관(71)에는 제3 가스 공급 배관(75)이 접속되고, 제2 가스 공급 배관(72)에는 제4 가스 공급 배관(76)이 접속되어 있고, 이들 제3 가스 공급 배관(75) 및 제4 가스 공급 배관(76)에는, 각각 Ar 가스 공급원(77) 및 N2 가스 공급원(78)이 접속되어 있다. 제1 내지 제4 가스 공급 배관(71, 72, 75, 76)에는 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어기(79)가 설치되어 있다. 유량 제어기(79)는 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러에 의해 구성되어 있다.
그리고, HF 가스 및 Ar 가스는, 제1 가스 공급 배관(71) 및 제1 가스 도입 노즐(61)을 거쳐서 챔버(40) 내에 토출되고, NH3 가스 및 N2 가스는, 제2 가스 공급 배관(72) 및 제2 가스 도입 노즐(62)을 거쳐서 챔버(40) 내에 토출된다. 또한, 샤워 플레이트를 사용해서 가스를 샤워 형상으로 토출해도 된다.
상기 가스 중 HF 가스와 NH3 가스는 에칭 가스이며, 이들은 챔버(40) 내에서 비로소 혼합되도록 되어 있다. Ar 가스 및 N2 가스는 희석 가스이다. 그리고, 챔버(40) 내에, 에칭 가스인 HF 가스 및 NH3 가스와, 희석 가스인 Ar 가스 및 N2 가스를 소정 유량으로 도입해서 챔버(40) 내를 소정 압력으로 유지하면서, HF 가스 및 NH3 가스와 웨이퍼(W) 표면에 형성된 산화막(SiO2)을 반응시켜, 부생성물로서 규불화암모늄(AFS) 등을 생성시킨다.
희석 가스로서는, Ar 가스만 또는 N2 가스만이어도 되고, 또한 다른 불활성 가스를 사용하거나, Ar 가스, N2 가스 및 다른 불활성 가스의 2종 이상을 사용해도 된다.
배기 기구(44)는, 챔버(40)의 저부(51b)에 형성된 배기구(81)에 연결되는 배기 배관(82)을 갖고 있으며, 또한 배기 배관(82)에 설치되고, 챔버(40) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(83) 및 챔버(40) 내를 배기하기 위한 진공 펌프(84)를 갖고 있다.
챔버(40)의 측벽으로부터 챔버(40) 내에, 챔버(40) 내의 압력을 계측하기 위한 압력계로서의 2개의 캐패시턴스 마노미터(86a, 86b)가 설치되어 있다. 캐패시턴스 마노미터(86a)는 고압력용, 캐패시턴스 마노미터(86b)는 저압력용으로 되어 있다.
챔버(40)의 벽부에는, 히터(87)가 매설되어 있고, 히터(87)는 히터 전원(88)으로부터 급전되어서 발열하여, 이에 의해 챔버(40)의 내벽이 가열된다. 제어부(6)는, 도시하지 않은 온도 센서의 정보에 기초하여, 챔버(40)의 벽부의 내벽 온도가, 예를 들어 60 내지 100℃ 정도가 되도록 제어한다.
기판 적재 기구(42)는, 도 4에도 도시하는 바와 같이, 기판인 웨이퍼(W)를 적재하는 적재면을 갖는 적재대(91)를 갖고 있다. 적재대(91)는, 평면에서 볼 때 대략 원형을 이루고, 챔버(40)의 저부(51b)에 단열 부재(93)를 개재해서 세워 설치된 지지 부재(92)에 의해 지지되어 있다. 적재대(91)의 내부에는, 온도 조절 매체가 통류하는 온도 조절 매체 유로(94)가 설치되어 있고, 온도 조절 매체 유로(94)에는, 온도 조절 매체 순환 기구(95)에 의해 온도 조절 매체 배관(96, 97)을 통해서 온도 조절 매체(예를 들어 물 등)가 순환되어, 적재대(91)의 적재면의 온도가 50℃ 이하의 소정의 온도로 제어된다.
적재대(91)의 본체는, 열전도성이 양호한 금속, 예를 들어 알루미늄으로 이루어지고, 그 표면의 지지 부재(92)와의 접합 부분 이외에는, 수지제의 코팅층(98)이 형성되어 있다. 코팅층(98)은 수지제이기 때문에, 발수성을 갖고 있으며, 표면 평활성이 높다. 그 때문에, 흡착 가스나 에칭 반응에 의해 발생한 부생성물에 의한 퇴적물(데포지션)이 발생하기 어렵게 되어 있다. 코팅층(98)을 구성하는 수지로서는, 물에 대한 접촉각이 75° 이상, 또한 표면 조도(Ra)가 1.9㎛ 이하인 것이 바람직하고, 이러한 수지로서는, F, C, H를 포함하는 FCH계 수지, 예를 들어 WIN KOTE(등록 상표) 발수 사양 및 C, H를 포함하는 CH계 수지, 예를 들어 WIN KOTE(등록 상표) 표준 사양을 들 수 있다. 코팅층(98)의 두께는, 5 내지 20㎛ 정도가 바람직하다. 또한, 코팅층(98)은, 적어도 적재대(91)의 적재면에 형성되어 있으면 된다.
기판 적재 기구(42)는 또한, 적재대(91)의 적재면 이외의 면, 즉 적재대(91)의 측면 및 이면을 가열하기 위한 가열 블록(99)을 갖고 있다. 가열 블록(99)은, 적재대(91) 및 지지 부재(92)에 대응하는 오목부(99a)를 갖고, 전체 형상이 원통 형상을 이루고 있으며, 챔버(40)의 저부(51b)에 직접 접촉하고 있다. 가열 블록(99)은, 열전도성이 양호한 금속, 예를 들어 알루미늄으로 이루어지고, 챔버(40)의 벽부와 동일한 온도로 가열되도록 되어 있다. 한편, 지지 부재(92)는, 단열 부재(93)에 의해 챔버(40)의 저부와 단열되어 있으므로, 적재대(91)의 적재면의 온도는 온도 조절 매체에 의해 제어할 수 있다.
적재대(91) 및 지지 부재(92)와 가열 블록(99)과의 사이에는, 간극(101)이 형성되어 있고, 이 간극(101)은, 챔버(40)의 내부 공간을 통해서 배기 배관(82)에 연결되어 있다. 따라서, 간극(101)은 배기 유로로서 기능한다.
또한, 적재대(91) 및 가열 블록(99) 이외의 구성 부재, 예를 들어 챔버(40)도 알루미늄으로 구성할 수 있다. 챔버(40)를 알루미늄으로 구성하는 경우에는, 사용하는 알루미늄재로서는 무구한 것이어도 되고, 내면에 양극 산화 처리를 실시한 것이어도 된다. 또한, 가열 블록(99)으로 가열하는 부분은, 적재대(91)의 측면 및 이면의 전체면에 한하지 않고, 그 일부만, 예를 들어 이면만이어도 된다.
제어부(6)는, 처리 시스템(1)의 각 구성부를 제어하는 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(6a)를 갖고 있다. 프로세스 컨트롤러(6a)에는, 오퍼레이터가 처리 시스템(1)을 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 처리 시스템(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등을 갖는 유저 인터페이스(6b)가 접속되어 있다. 또한, 프로세스 컨트롤러(6a)에는, 처리 시스템(1)에서 실행되는 각종 처리, 예를 들어 후술하는 에칭 장치(5)에서의 처리 가스의 공급이나 챔버 내의 배기 등을 프로세스 컨트롤러의 제어로 실현하기 위한 제어 프로그램이나 처리 조건에 따라서 처리 시스템(1)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램인 처리 레시피나, 각종 데이터베이스 등이 저장된 기억부(6c)가 접속되어 있다. 레시피는 기억부(6c) 중의 적절한 기억 매체(도시하지 않음)에 기억되어 있다. 그리고, 필요에 따라, 임의의 레시피를 기억부(6c)로부터 호출해서 프로세스 컨트롤러(6a)에 실행시킴으로써, 프로세스 컨트롤러(6a)의 제어 하에서, 처리 시스템(1)에서의 원하는 처리가 행하여진다.
<처리 시스템에서의 처리 동작>
이어서, 이러한 처리 시스템(1)에서의 처리 동작에 대해 설명한다.
먼저, 표면에 에칭 대상인 실리콘 산화막이 형성된 웨이퍼(W)를 복수매 캐리어(C) 내에 수납해서 처리 시스템(1)에 반송한다. 처리 시스템(1)에서는, 대기측의 게이트 밸브(16)를 개방한 상태에서 반출입부(2)의 캐리어(C)로부터 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 웨이퍼(W)를 1매 로드 로크실(3)에 반송하고, 로드 로크실(3) 내의 제2 웨이퍼 반송 기구(17)의 피크에 전달한다.
그 후, 대기측의 게이트 밸브(16)를 폐쇄해서 로드 로크실(3) 내를 진공 배기하고, 계속해서 게이트 밸브(54)를 개방하고, 피크를 에칭 장치(5)의 챔버(40) 내까지 신장시켜 웨이퍼(W)를 기판 적재 기구(42)의 적재대(91)에 적재한다.
그 후, 피크를 로드 로크실(3)로 되돌리고, 게이트 밸브(54)를 폐쇄하여, 챔버(40)를 밀폐 상태로 하고, 에칭 장치(5)에 있어서 웨이퍼 표면의 실리콘 산화막에 대해 에칭 처리를 행한다.
이때, 에칭 장치(5)의 챔버(40)의 벽부는, 히터(87)에 의해 60 내지 100℃로 가열되어 있다. 또한, 적재대(91)는, 온도 조절 매체 유로(94)에 온도 조절 매체 순환 기구(95)에 의해 온도 조절 매체(예를 들어 물 등)가 순환됨으로써, 그 적재면의 온도가 50℃ 이하의 소정의 온도로 제어되어, 웨이퍼(W)의 온도가 그 온도로 제어된다.
이 상태에서 가스 공급 기구(43)로부터, HF 가스 및 Ar 가스를, 제1 가스 공급 배관(71) 및 제1 가스 도입 노즐(61)을 거쳐서 챔버(40) 내에 토출시킴과 함께, NH3 가스 및 N2 가스를, 제2 가스 공급 배관(72) 및 제2 가스 도입 노즐(62)을 거쳐서 챔버(40) 내에 토출시킨다. 또한, 희석 가스인 Ar 가스, N2 가스는 어느 한쪽이어도 된다.
이와 같이, 챔버(40) 내에 HF 가스 및 NH3 가스가 공급됨으로써, 웨이퍼(W)의 표면의 실리콘 산화막이, 불화수소 가스의 분자 및 암모니아 가스의 분자와 화학 반응하여, 실리콘 산화막이 에칭된다. 이때, 규불화암모늄(AFS)을 주체로 하는 부생성물이, 웨이퍼(W)의 표면에 유지된 상태가 된다.
이상과 같은 에칭 처리가 종료된 후, 게이트 밸브(22, 54)를 개방하고, 제2 웨이퍼 반송 기구(17)의 피크에 의해 에칭 장치(5)의 적재대(91) 상의 에칭 처리 후의 웨이퍼(W)를 수취하여, 열처리 장치(4)의 챔버(20) 내에 반송하고, 적재대(23) 위에 적재한다. 그리고, 피크를 로드 로크실(3)에 퇴피시켜, 게이트 밸브(22, 54)를 폐쇄하고, 챔버(20) 내에 N2 가스를 도입하면서, 히터(24)에 의해 적재대(23) 상의 웨이퍼(W)를 가열한다. 이에 의해, 에칭 처리에 의해 발생한 규불화암모늄을 주체로 하는 반응 생성물이 가열되어서 기화하여 제거된다.
이와 같이, 에칭 처리 후, 열처리를 행함으로써, 드라이 분위기에서 웨이퍼(W) 표면의 실리콘 산화막을 제거할 수 있어, 워터 마크 등이 발생하지 않는다. 또한, 플라즈마리스로 에칭할 수 있으므로 대미지가 적은 처리가 가능하게 된다. 또한, 이러한 에칭 처리는, 소정 시간 경과한 후, 에칭이 진행되지 않게 되므로, 오버 에칭을 가하여도 반응이 진행되지 않아, 엔드 포인트 관리가 불필요하게 된다.
열처리 장치(4)에서의 열처리가 종료된 후, 게이트 밸브(22)를 개방하고, 제2 웨이퍼 반송 기구(17)의 피크에 의해 적재대(23) 상의 열처리 후의 웨이퍼(W)를 로드 로크실(3)에 퇴피시키고, 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 캐리어(C)로 되돌린다. 이에 의해, 1매의 웨이퍼 처리가 완료된다. 이러한 처리를 복수의 웨이퍼에 대하여 연속적으로 행한다.
그런데, 본 실시 형태와 같이, 에칭 장치(5)에 있어서 HF 가스 및 NH3 가스를 사용한 에칭 처리를 50℃ 이하의 저온에서 행하는 경우, 웨이퍼를 연속해서 처리하면, 종래의 장치에서는, 웨이퍼의 에칭량(에칭 레이트)이 저하되는 경향이 있는 것으로 판명되었다. 그 원인에 대해서 검토한 결과, 웨이퍼를 적재하는 적재대를 50℃ 이하의 저온으로 함으로써, 적재대에 에칭 가스의 흡착 및 반응에 의한 부생성물의 부착이 발생하고, 그것이 퇴적물(데포지션)이 되어서 웨이퍼의 처리 매수가 증가함에 따라 눈덩이처럼 증가하고, 그 결과, 웨이퍼에서 소비되는 가스량이 경시적으로 감소하기 때문인 것을 알아냈다. 또한, 적재대에 대한 데포지션의 양은, 온도뿐만 아니라 HF 가스의 분압에도 영향을 받는 것으로도 판명되었다.
따라서, 웨이퍼를 연속해서 처리한 경우에 있어서의 웨이퍼의 에칭량(에칭 레이트)의 저하를 억제하기 위해서는, 적재대(91)에의 데포지션을 억제하는 것이 유효하다.
적재대(91)에의 데포지션을 억제하기 위해서는, 챔버(40)의 벽부와 같이 적재대(91)를 가열하는 것이 유효한데, 적재대(91)의 적재면은 50℃ 이하로 온도 조절되어 있기 때문에, 가열하는 것이 곤란하다. 이 때문에, 본 실시 형태에서는, 적재대(91)의 표면(적어도 적재면)에 수지제의 코팅층(98)을 형성하여, 데포지션을 발생하기 어렵게 한다. 즉, 코팅층(98)은, 수지제이기 때문에, 발수성을 갖고 있으며, 표면 평활성이 높기 때문에, 가열하지 않아도 데포지션을 발생하기 어렵게 할 수 있다. 데포지션을 보다 발생하기 어렵게 하는 관점에서는, 코팅층(98)을 구성하는 수지로서, 상술한 바와 같이, 물에 대한 접촉각이 75° 이상, 또한 표면 조도(Ra)가 1.9㎛ 이하인 것이 바람직하고, 이러한 수지로서, F, C, H를 포함하는 FCH계 수지나 C, H를 포함하는 CH계 수지를 바람직하게 사용할 수 있다.
한편, 적재대(91)의 적재면 이외의 면인 측면이나 이면은, 웨이퍼의 온도 조절에 대하여 영향이 적어, 가열하는 것이 가능하기 때문에, 가열 블록(99)에 의해 챔버(40)의 벽부와 마찬가지로, 60 내지 100℃로 가열함으로써, 데포지션을 억제할 수 있고, 또한 가령 데포지션이 발생해도 승화시키는 것이 가능하다.
이와 같이, 적재대(91)의 표면에 코팅층(98)을 형성하고, 또한 적재대(91)의 측면 및 이면을 가열 블록(99)으로 가열함으로써, 데포지션을 억제할 수 있으므로, 웨이퍼를 연속해서 처리한 경우에 있어서의 웨이퍼의 에칭량(에칭 레이트)의 저하를 억제할 수 있다.
또한, 가열 블록(99)은, 히터(87)에 의해 가열되어 있는 챔버(40)의 벽부에 직접 접촉해서 전열 가능하도록 되어 있으므로, 부가적인 가열 수단을 형성하지 않고 적재대(91)의 측면 및 이면을 가열할 수 있다. 물론, 가열 블록(99)을 챔버(40)의 벽부와 단열해서 독립적으로 가열하도록 해도 된다. 또한, 가열 블록(99)은, 적재대(91)의 적재면 이외의 전체면, 즉, 적재대(91)의 측면 및 이면의 전체면에 한하지 않고, 그 일부만, 예를 들어 이면만이어도 된다.
또한, 적재대(91) 및 지지 부재(92)와 가열 블록(99)과의 사이에 형성된 간극(101)이 배기 유로로서 기능하므로, 적재대(91)의 측면이나 이면에 데포지션이 발생해도, 간극(101)을 흐르는 배기류와 함께 데포지션을 배출하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 적재대(91)의 측면이나 이면에도 코팅층(98)이 형성되어 있어, 데포지션이 부착되기 어렵게 되어 있지만, 적재대(91)의 측면이나 이면은 가열 블록(99)에 의해 가열되어 있어 데포지션이 억제되므로, 코팅층(98)이 형성되어 있지 않아도 된다.
적재대(91)에의 데포지션의 양에 대한 HF 가스의 분압의 영향에 대해서는, 이하와 같이 해서 확인하였다. 즉, 온도에 대하여 HF 가스 분압을 증가시켰을 때, 에칭량이 포화된 점을 역치로 하고, 그것보다도 많은 경우를 데포지션이 많은 「데포지션 리치」, 그보다도 적은 경우를 데포지션이 적은 「데포지션리스」로 해서, 온도 및 HF 분압을 변화시킨 경우에 대해, 도 5에 도시하는 바와 같이 「데포지션 리치」와 「데포지션리스」의 경계선을 구하였다. 그 결과, 50℃ 이하에서, HF 분압이 높은 쪽이 데포지션 리치로 되는 경향이 있고, HF 분압이 10 내지 80mTorr일 때 데포지션 리치가 되기 쉬운 것으로 판명되었다. 따라서, 이러한 적재대(91)에의 코팅층(98)의 형성 및 가열 블록(99)에 의한 적재대(91)의 측면 및 이면의 가열 효과는, HF 분압이 10 내지 80mTorr일 때 크다.
<실험 결과>
이어서, 본 발명의 기본이 되는 실험 결과에 대해서 설명한다.
(실험 결과 1)
먼저, 알루미늄제의 적재대의 표면에 코팅층을 형성한 경우와 형성하지 않은 경우에, HF 가스와 NH3 가스에 의해 웨이퍼를 연속적으로 에칭했을 때의 사이클수(웨이퍼 매수)에 대한 에칭량 및 그 편차, 그 때의 APC 각도를 구하였다. 코팅층으로서는, FCH계인 것을 사용하였다. 도 6a는 사이클수와 에칭량 및 그 편차와의 관계를 도시하는 도면이며, 도 6b는 사이클수와 에칭량 및 APC 각도와의 관계를 도시하는 도면이다.
도 6a, 도 6b에 도시한 바와 같이, 코팅층이 존재하지 않는 경우에는, 사이클수가 200 이상으로 증가하면 에칭량이 저하되어, 에칭량의 편차는 증가하고 있고, APC 각도가 작게 되어 있는 것에 반해, 코팅층이 존재하는 경우에는, 1500 사이클을 초과해도 에칭량 및 그 편차가 안정되어 있어, APC 각도도 안정되어 있는 것이 확인되었다. 이것은, 코팅층이 존재하지 않는 경우에는, 적재대에 대한 데포지션이 많아， 데포지션에 가스가 흡착됨으로써, 에칭량이 저하되고, 그에 따라 APC 각도가 작아지고 있는 것에 반해, 코팅층이 존재하는 경우에는, 적재대에 데포지션이 발생하기 어렵고, 그 때문에, 에칭량의 저하나 편차의 증가가 억제되어, APC 각도도 안정되기 때문이라고 생각된다.
(실험 결과 2)
코팅층이 형성되어 있지 않은 적재대를 사용하여, 적재면의 온도를 저온(10 내지 40℃)으로 해서, 최초로 에칭했을 때의 웨이퍼 에칭량, HF 가스와 NH3 가스에 의해 연속적 처리한 후의 웨이퍼의 에칭량, 계속해서 80 내지 100℃에서 베이크한 후의 웨이퍼의 에칭량, 다시 연속적 처리한 후의 에칭량을 구하였다. 그 결과를 도 7에 나타내었다. 이 도에 도시한 바와 같이, HF 가스와 NH3 가스에 의한 연속적 처리 후의 에칭량은, 초기의 에칭량보다 저하되지만, 이것은 적재대에 데포지션이 부착되어서 에칭량이 저하되었기 때문이다. 그 후, 베이크에 의해 에칭량이 원래로 돌아가는데, 이것은 베이크에 의해 데포지션이 승화했기 때문이라고 생각된다.
(실험 결과 3)
HF 가스 및 NH3 가스에 의한 처리에 의해 적재대에 데포지션이 형성된 후, 80℃에서 베이크했을 때의 승화되는 물질을 RGA(residual gas analyzer)로 분석하였다. 그 결과를 도 8에 나타내었다. 이 도에 도시한 바와 같이, NH3계, HF계의 가스가 검출되었다. 성분은, NH4F 및(NH4)2SiF6으로 예상된다.
(실험 결과 4)
적재대로서, 알루미늄만인 것, 알루미늄 표면에 양극 산화 처리를 실시한 것, CH계의 코팅층을 형성한 것, CHF계의 코팅층을 형성한 것을 준비하고, HF 가스 및 NH3 가스에 의한 처리를 행한 후, 데포지션의 양을 중량 측정 및 이온 크로마토그래피에 의해 구하였다. 이 결과를 도 9a, 도 9b에 나타내었다. 또한, 도 9b에서는, F- 이온과 NH4 + 이온에 대해서 나타내고 있다. 이들 도면에 도시한 바와 같이, CH계의 코팅층을 형성한 것, 및 CHF계의 코팅층을 형성한 것은, 발수성이 있고, 표면도 평활하기 때문에, 데포지션 부착의 억제 효과가 높고, 이들 중에서도 CHF계의 코팅층의 효과가 높은 것으로 확인되었다. 양극 산화 피막은 요철이 크기 때문에, 데포지션의 양이 매우 많은 것이 되었다.
<본 발명의 다른 적용>
또한, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 에칭 가스로서 HF 가스 및 NH3 가스를 사용해서 실리콘 산화막을 에칭하는 경우에 대해서 설명하였지만, 이에 한정하지 않고, 실리콘 함유막을 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 에칭하여, 에칭 생성물로서 규불화암모늄이 생성되는 경우에는 적용 가능하다.
또한, 상기 실시 형태의 장치는 예시에 지나지 않고, 다양한 구성의 장치에 의해 본 발명의 에칭 방법을 실시할 수 있다. 또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해 설명하였지만, 반도체 웨이퍼에 한하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.
1 : 처리 시스템 2 : 반출입부
3 : 로드 로크실 4 : 가열 장치
5 : 에칭 장치 6 : 제어부
11 : 제1 웨이퍼 반송 기구 17 : 제2 웨이퍼 반송 기구
40 : 챔버 42 : 기판 적재 기구
43 : 가스 공급 기구 44 : 배기 기구
91 : 적재대 92 : 지지 부재
94 : 온도 조절 매체 유로 95 : 온도 조절 매체 순환 기구
98 : 코팅층 99 : 가열 블록
101 : 간극 W : 반도체 웨이퍼

Claims (19)

  1. 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용하여, 부생성물로서 규불화암모늄이 생성되는 에칭이 행하여지는 에칭 장치로서,
    실리콘 함유막을 갖는 기판이 수용되는 챔버와,
    상기 챔버 내에 설치된 기판 적재 기구와,
    상기 챔버 내에 불소 및 수소 및 질소를 포함하는 에칭 가스를 공급하는 가스 공급 기구와,
    상기 챔버 내를 배기하는 배기 기구
    를 구비하고,
    상기 기판 적재 기구는,
    기판을 적재하는 적재면을 갖는 적재대와,
    상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하기 위한 온도 조절 기구와,
    상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하기 위한 가열 부재
    를 갖고,
    상기 적재대의 적어도 상기 적재면에는, 수지제의 코팅층이 형성되어 있는, 에칭 장치.
  2. 제1항에 있어서,
    상기 에칭 가스는 HF 가스 및 NH3 가스이며, 상기 실리콘 함유막은 산화 실리콘막인, 에칭 장치.
  3. 제1항에 있어서,
    상기 코팅층은, 물에 대한 접촉각이 75° 이상이고, 또한 표면 조도(Ra)가 1.9㎛ 이하인, 에칭 장치.
  4. 제3항에 있어서,
    상기 코팅층은, F, C, H를 포함하는 FCH계 수지 또는 C, H를 포함하는 CH계 수지로 구성되어 있는, 에칭 장치.
  5. 제1항에 있어서,
    상기 챔버의 벽부를 가열하는 히터를 더 구비하고, 상기 가열 부재는, 상기 히터에 의해 가열된 상기 챔버의 벽부로부터 전열된 열로 상기 적재대의 상기 적재면 이외의 면을 가열하는, 에칭 장치.
  6. 제1항에 있어서,
    상기 온도 조절 기구는, 상기 적재대 안에 온도 조절 매체를 통류시킴으로써 온도 조절하는, 에칭 장치.
  7. 제1항에 있어서,
    상기 적재대와 상기 가열 부재와의 사이에, 배기 유로로서 기능하는 간극이 형성되어 있는, 에칭 장치.
  8. 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용해서 에칭하여, 부생성물로서 규불화암모늄이 생성되는 에칭 방법으로서,
    챔버 내에, 적어도 기판을 적재하는 적재면에 수지성의 코팅층이 형성된 적재대를 설치하는 것과,
    상기 적재대의 적재면에 실리콘 함유막을 갖는 기판을 적재하는 것과,
    상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하는 것과,
    상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하는 것과,
    상기 챔버 내에 불소 및 수소 및 질소를 포함하는 에칭 가스를 공급하여, 상기 실리콘 함유막을 에칭하는 것
    을 포함하는, 에칭 방법.
  9. 제8항에 있어서,
    상기 에칭 가스는 HF 가스 및 NH3 가스이며, 상기 실리콘 함유막은 산화 실리콘막인, 에칭 방법.
  10. 제9항에 있어서,
    에칭 시의 HF 가스의 분압이 10 내지 80mTorr인, 에칭 방법.
  11. 제8항에 있어서,
    상기 코팅층은, 물에 대한 접촉각이 75° 이상이고, 또한 표면 조도(Ra)가 1.9㎛ 이하인, 에칭 방법.
  12. 제11항에 있어서,
    상기 코팅층은, F, C, H를 포함하는 FCH계 수지 또는 C, H를 포함하는 CH계 수지로 구성되어 있는, 에칭 방법.
  13. 기판 상의 실리콘 함유막을, 불소 및 수소 및 질소를 포함하는 에칭 가스를 사용하여, 부생성물로서 규불화암모늄이 생성되는 에칭이 행하여지는 에칭 장치의 챔버 내에서 실리콘 함유막을 갖는 기판을 적재하는 기판 적재 기구로서,
    기판을 적재하는 적재면을 갖는 적재대와,
    상기 적재대의 상기 적재면의 온도를 50℃ 이하의 온도로 온도 조절하기 위한 온도 조절 기구와,
    상기 적재대의 상기 적재면 이외의 면의 적어도 일부를 60 내지 100℃로 가열하기 위한 가열 부재
    를 갖고,
    상기 적재대의 적어도 상기 적재면에는, 수지제의 코팅층이 형성되어 있는, 기판 적재 기구.
  14. 제13항에 있어서,
    상기 에칭 가스는 HF 가스 및 NH3 가스이며, 상기 실리콘 함유막은 산화 실리콘막인, 기판 적재 기구.
  15. 제13항에 있어서,
    상기 코팅층은, 물에 대한 접촉각이 75° 이상이고, 또한 표면 조도(Ra)가 1.9㎛ 이하인, 기판 적재 기구.
  16. 제15항에 있어서,
    상기 코팅층은, F, C, H를 포함하는 FCH계 수지 또는 C, H를 포함하는 CH계 수지로 구성되어 있는, 기판 적재 기구.
  17. 제13항에 있어서,
    상기 챔버의 벽부는 히터에 의해 가열되어 있고, 상기 가열 부재는, 상기 챔버의 벽부로부터 전열된 열로 상기 적재대의 상기 적재면 이외의 면을 가열하는, 기판 적재 기구.
  18. 제13항에 있어서,
    상기 온도 조절 기구는, 상기 적재대 안에 온도 조절 매체를 통류시킴으로써 온도 조절하는, 기판 적재 기구.
  19. 제13항에 있어서,
    상기 적재대와 상기 가열 부재와의 사이에, 배기 유로로서 기능하는 간극이 형성되어 있는, 기판 적재 기구.
KR1020167008995A 2013-10-17 2014-09-26 에칭 장치, 에칭 방법 및 기판 적재 기구 KR101867194B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-216557 2013-10-17
JP2013216557A JP6239339B2 (ja) 2013-10-17 2013-10-17 エッチング装置、エッチング方法、および基板載置機構
PCT/JP2014/075623 WO2015056548A1 (ja) 2013-10-17 2014-09-26 エッチング装置、エッチング方法、および基板載置機構

Publications (2)

Publication Number Publication Date
KR20160073373A KR20160073373A (ko) 2016-06-24
KR101867194B1 true KR101867194B1 (ko) 2018-06-12

Family

ID=52827997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167008995A KR101867194B1 (ko) 2013-10-17 2014-09-26 에칭 장치, 에칭 방법 및 기판 적재 기구

Country Status (5)

Country Link
US (1) US20160247690A1 (ko)
JP (1) JP6239339B2 (ko)
KR (1) KR101867194B1 (ko)
TW (1) TWI639191B (ko)
WO (1) WO2015056548A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919298B (zh) * 2016-10-08 2021-01-29 北京北方华创微电子装备有限公司 气相刻蚀装置及设备
JP6552552B2 (ja) * 2017-06-14 2019-07-31 東京エレクトロン株式会社 膜をエッチングする方法
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
US11114331B2 (en) * 2019-05-03 2021-09-07 United Microelectronics Corp. Method for fabricating shallow trench isolation
KR102101190B1 (ko) * 2019-07-04 2020-04-16 표구옥 부품이 실장된 인쇄회로기판 코팅 및 건조장치
JP7379993B2 (ja) * 2019-09-20 2023-11-15 東京エレクトロン株式会社 エッチング装置及びエッチング方法
TW202143368A (zh) * 2020-01-07 2021-11-16 日商東京威力科創股份有限公司 水蒸氣處理裝置及水蒸氣處理方法、基板處理系統、以及乾蝕刻方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062612A1 (en) 2006-09-07 2008-03-13 Ngk Insulators, Ltd. Electrostatic chuck

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149734A (en) * 1981-03-12 1982-09-16 Anelva Corp Plasma applying working device
JPH05243167A (ja) * 1992-02-28 1993-09-21 Sony Corp 半導体装置の製造方法
JPH07235517A (ja) * 1994-02-24 1995-09-05 Fujitsu Ltd ドライエッチング装置及び半導体の製造方法
JP3430277B2 (ja) * 1995-08-04 2003-07-28 東京エレクトロン株式会社 枚葉式の熱処理装置
JP4317608B2 (ja) * 1999-01-18 2009-08-19 東京エレクトロン株式会社 成膜装置
JP2000286332A (ja) * 1999-03-31 2000-10-13 Shibaura Mechatronics Corp ドライエッチング用静電チャック装置及び載置台
US6693790B2 (en) * 2001-04-12 2004-02-17 Komatsu, Ltd. Static electricity chuck apparatus and semiconductor producing apparatus provided with the static electricity chuck apparatus
JP2003121023A (ja) * 2001-10-10 2003-04-23 Tokyo Electron Ltd 熱媒体循環装置及びこれを用いた熱処理装置
US6887803B2 (en) * 2001-11-08 2005-05-03 Wafermasters, Inc. Gas-assisted rapid thermal processing
US6770565B2 (en) * 2002-01-08 2004-08-03 Applied Materials Inc. System for planarizing metal conductive layers
US20040182315A1 (en) * 2003-03-17 2004-09-23 Tokyo Electron Limited Reduced maintenance chemical oxide removal (COR) processing system
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP4349952B2 (ja) * 2004-03-24 2009-10-21 京セラ株式会社 ウェハ支持部材とその製造方法
JP2007051317A (ja) * 2005-08-16 2007-03-01 Ngk Insulators Ltd 加熱装置
JP5084250B2 (ja) * 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
US8323410B2 (en) * 2008-07-31 2012-12-04 Tokyo Electron Limited High throughput chemical treatment system and method of operating
JP2010040718A (ja) * 2008-08-04 2010-02-18 Soken Kogyo Kk ヒータ、基板加熱装置およびこれを用いる結晶成長装置
JP5476152B2 (ja) * 2010-02-16 2014-04-23 積水化学工業株式会社 窒化シリコンのエッチング方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062612A1 (en) 2006-09-07 2008-03-13 Ngk Insulators, Ltd. Electrostatic chuck

Also Published As

Publication number Publication date
KR20160073373A (ko) 2016-06-24
WO2015056548A1 (ja) 2015-04-23
TWI639191B (zh) 2018-10-21
TW201521109A (zh) 2015-06-01
JP2015079877A (ja) 2015-04-23
US20160247690A1 (en) 2016-08-25
JP6239339B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
KR101867194B1 (ko) 에칭 장치, 에칭 방법 및 기판 적재 기구
TWI648791B (zh) Etching method
JP6541374B2 (ja) 基板処理装置
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
US9012331B2 (en) Etching method and non-transitory storage medium
KR101802595B1 (ko) 에칭 방법 및 기억 매체
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
KR101836591B1 (ko) 에칭 방법
KR101802580B1 (ko) 에칭 방법 및 기억 매체
JP2015231043A (ja) 改質処理方法及び半導体装置の製造方法
JP6110848B2 (ja) ガス処理方法
US10546753B2 (en) Method of removing silicon oxide film
KR101715460B1 (ko) 가스 처리 방법
JP2015073035A (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法
JP2014013841A (ja) 処理方法およびコンデショニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant