CN113785382B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN113785382B
CN113785382B CN202080005208.6A CN202080005208A CN113785382B CN 113785382 B CN113785382 B CN 113785382B CN 202080005208 A CN202080005208 A CN 202080005208A CN 113785382 B CN113785382 B CN 113785382B
Authority
CN
China
Prior art keywords
wafer
gas
etching
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080005208.6A
Other languages
English (en)
Other versions
CN113785382A (zh
Inventor
服部孝司
赵煜
小林浩之
大竹浩人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN113785382A publication Critical patent/CN113785382A/zh
Application granted granted Critical
Publication of CN113785382B publication Critical patent/CN113785382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

为了提供一种以相对于氮化硅膜高的选择比高精度地对氧化硅膜进行蚀刻的蚀刻方法，而在所述蚀刻方法中通过向处理室内供给处理用的气体来对膜结构进行蚀刻，在所述膜结构中，在配置于所述处理室内的晶片上预先形成的氧化硅膜及氮化硅膜沿上下方向交替地层叠而成的膜层的端部构成槽或孔的侧壁，其中，在所述蚀刻方法中，向所述处理室内供给氟化氢及醇的蒸气，并将所述晶片维持在‑20℃以下、期望维持在‑20至‑60℃的温度，并对所述氧化硅膜从所述端部起横向地进行蚀刻。

Description

蚀刻方法
技术领域
本发明涉及在制造半导体器件的工序中，对在半导体晶片等基板上的试料上预先形成的处理对象的氧化硅膜进行蚀刻而将其除去的蚀刻方法，特别涉及在包括沿上下方向层叠的多个氧化硅膜以及它们之间的层间膜在内的膜结构中，对氧化硅膜各向同性地进行干式蚀刻的蚀刻方法。
背景技术
在用于存储装置等的半导体器件中，为了应对低功耗化、存储容量增大等来自市场的要求，进一步的微细化以及器件的结构的三维化正在进展。在这样的半导体器件的制造中，在形成三维结构的工序中，由于与以往技术相比该结构立体且复杂，因此，除了以往进行的、相对于晶片的上下表面在垂直方向上进行蚀刻的“垂直性(各向异性)蚀刻”之外，考虑多使用也进行横向蚀刻的“各向同性蚀刻”。
这种各向同性的蚀刻以往通过使用药液的湿式处理来进行。然而，通过上述器件的结构的微细化的进展，由于药液的表面张力而使得结构的图案倾倒、或者图案彼此的间隙的蚀刻残留的问题变得明显。而且，需要大量的药液处理这一点成为问题。因此，在各向同性蚀刻中，要求由使用药液的湿式处理的结构置换为不使用药液的干式处理的结构。
在半导体器件中，由于大多使用氧化硅膜，因此该干式蚀刻工艺也在以前有多个公知例。例如在专利文献1中记载了利用醇和CF类的气体在0℃以下使用等离子体对氧化硅类材料层进行蚀刻。另外，在专利文献2中记载了作为沉积物除去法，使用氟化氢和甲醇的混合气体在30℃以下进行蚀刻。另外，在专利文献3、4、5、6中记载了利用氟化氢和醇在0℃～30℃、或室温至40℃这样的温度下对氧化硅膜进行蚀刻，在专利文献3、4、5中有与氮化硅相关的记载。
而且在专利文献7中记载了利用由氟化氢和醇生成的HF2-对具有在氮化硅膜上形成的氧化硅膜的结构体进行蚀刻，然后对该结构体进行加热，进而进行冷却。另外，在专利文献8中记载了在-20℃以下使用含有氧的前体和含有氟的前体，从由氮化硅膜和氧化硅膜层叠而成的结构中选择性地对氮化硅膜横向进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开平07-169738号公报
专利文献2：日本特开2013-074220号公报
专利文献3：日本特开2016-025195号公报
专利文献4：美国9613823号公报
专利文献5：日本特开平07-153737号公报
专利文献6：美国5571375号公报
专利文献7：日本特开2005-161493号公报
专利文献8：美国10319603号公报
发明内容
发明要解决的课题
上述以往的技术由于对以下方面的考虑不充分而产生问题。
即，在作为三维结构的半导体元件的3D-NAND闪存器的层叠膜加工、Fin型FET的栅极周围的加工中，要求相对于多晶体硅膜、硅氮化膜以高选择且控制按原子层水平实施处理的量的方式对氧化膜进行蚀刻的技术。作为在制造这样的3D-NAND闪存器的工序中处理对象的结构及其蚀刻处理的典型例子，考虑有：从由氧化硅膜(SiOx膜)和氮化硅膜(SiN)沿上下方向交替地层叠多个而成的结构体的最上表面起，沿该上下方向形成有深的孔、槽形状的结构；以及从构成孔、槽结构的侧壁面的、层叠而成的膜结构的表面中，选择性地对氧化硅膜横向进行蚀刻的工序。
如背景技术所示，在利用氢氟酸水溶液、缓冲氢氟酸水溶液进行湿式处理的蚀刻中，存在如下问题：在具有微细间隔的槽的结构、或者微小直径的孔的结构中蚀刻残留、蚀刻的控制性差。另外，在将专利文献1至7所公开的现有技术应用于由上述氧化硅膜和氮化硅膜沿上下方向交替地层叠多个而成的膜结构的情况下，产生如下问题：难以实现前者相对于后者的高选择性来相对于后者高效地(以高的蚀刻速率)对前者进行处理。
本发明是鉴于上述课题而完成的，其目的在于提供一种以相对于氮化硅膜高的选择比高精度地对氧化硅膜进行蚀刻的蚀刻方法。
用于解决课题的方案
上述目的通过一种蚀刻方法达成，该蚀刻方法通过向处理室内供给处理用的气体来对膜结构进行蚀刻，在所述膜结构中，在配置于所述处理室内的晶片上预先形成的氧化硅膜及氮化硅膜沿上下方向交替地层叠而成的膜层的端部构成槽或孔的侧壁，其中，在所述蚀刻方法中，向所述处理室内供给氟化氢及醇的蒸气，并将所述晶片维持在-20℃以下、期望维持在-20至-60℃的温度，并对所述氧化硅膜从所述端部起横向地进行蚀刻。
发明效果
能够兼顾以高蚀刻速率对氧化硅膜进行蚀刻、以及以低蚀刻速率对氮化硅膜进行蚀刻，其结果是，能够相对于氮化硅膜以高的选择比高精度地对氧化硅膜进行蚀刻而将其除去。
附图说明
图1是示意性地示出本实施例的蚀刻处理装置的结构的概要的纵剖视图。
图2是示意性地示出在图1所示的实施例的蚀刻处理装置中形成于被处理的晶片上的膜结构的结构的概要的纵剖视图。
图3是示意性地示出在图1所示的实施例的蚀刻处理装置中，在形成于被处理的晶片上的膜结构生成了不优选的端部的形状的状态的剖面的纵剖视图。
图4是示出在图1所示的实施例的蚀刻处理装置中实施的晶片的处理流程的概要的流程图。
图5是示出与图4所示的晶片的处理的时间经过相伴的动作流程的概要的时序图。
图6是示出在本实施例的等离子体处理装置中，在使用氟化氢和甲醇的混合气体对配置在处理室内的晶片上的氧化硅膜进行了蚀刻处理的情况下蚀刻速度的变化相对于晶片温度的变化的参考例的曲线图。
图7是示出在图6所示的参考例中氧化硅膜和氮化硅膜之间的选择比的变化相对于晶片的温度的变化的曲线图。
图8是示出蒸气压力相对于多个种类的醇、水、氟化氢、四氟化硅的温度的变化的曲线图。
图9是示意性地示出本发明的另一实施例的蚀刻处理装置的整体结构的概要的纵剖视图。
图10是示出在图9所示的另一实施例的蚀刻处理装置中实施的蚀刻处理中的处理对象膜的蚀刻速率与作为处理气体使用的、甲醇相对于氟化氢的量之间的关系的曲线图。
具体实施方式
本发明人关于利用氟化氢气体及醇进行的氧化硅膜、氮化硅膜的蚀刻进行了详细研究。如专利文献7所记载，在使用氟化氢气体以及作为醇使用甲醇来对氧化硅膜进行蚀刻的情况下的反应式如下所示。
2HF+CH3OH→HF2-+CH3OH2+···(式1)
SiO2+2HF2-+CH3OH2+→SiF4+2H2O+2CH3OH···(式2)
如上述式所示，两个氟化氢(HF)分子与甲醇(CH3OH)反应，来生成作为活性种的HF2-(式1)。该HF2-与SiO2反应，生成SiF4(沸点-94.8℃)，该SiF4挥发而引起蚀刻。承担反应的是HF2-。甲醇这样的醇起到从两个氟化氢分子抽出H+而使HF2-生成的作用。
本发明人等关于使用氟化氢和甲醇的混合气体的情况下的、通过等离子体CVD形成的氧化硅膜以及氮化硅膜各自的单层膜的蚀刻速率，以改变条件的方式进行了研究。使用图6至8来说明其结果。
图6是示出在本实施例的等离子体处理装置中，在使用氟化氢和甲醇的混合气体对配置在处理室内的晶片上的氧化硅膜进行了蚀刻处理的情况下蚀刻速度的变化相对于晶片温度的变化的参考例的曲线图。图7是示出在图6所示的参考例中氧化硅膜和氮化硅膜之间的选择比的变化相对于晶片的温度的变化的曲线图。图8是示出蒸气压力的变化相对于多个种类的醇、水、氟化氢、四氟化硅的温度的曲线图。
在图6所示的例子中，对于将各个单层膜进行蚀刻处理时所使用的气体而言，使用氟化氢800sccm、甲醇400sccm、以及向氟化氢、甲醇中分别进一步添加作为稀释气体的Ar各100sccm且合计200sccm而得到的气体。另外，在处理室内处理晶片的压力为300Pa。
如图6所示，可知随着晶片的温度向更低温变化，相对于氮化硅膜的蚀刻速度(蚀刻速率)的变化量而言，氧化硅膜的蚀刻速度(蚀刻速率)变化较大。特别是在-15℃以下，氧化硅膜的蚀刻速率急剧变大。这是因为氟化氢、甲醇向氧化硅膜的吸附量增加，而容易引起(式1)、(式2)所示的反应。
与此相对，氮化硅膜的蚀刻速率即使在-15℃以下的低温下也保持较小而不变化。作为结果，如图7所示，可知氧化硅膜和氮化硅膜之间的选择比在进行处理的温度为0℃以下的区域中具有随着温度变低而增大的倾向，特别是在-30～-50℃具有包含极大值在内的高选择比的范围。
另一方面，从图6所示的参考例的多个数据导出的实践上的氧化硅膜的蚀刻速率在-25～-30℃之间具有极大值，而在比该温度范围低的温度、特别是在-45℃以下反而逐渐降低。并且示出了：图7所示的实线上的选择比的值在-35～-40℃之间成为极大值，并随着成为比该温度范围低的温度而减小。这样，可知氧化硅膜相对于氮化硅膜的蚀刻速率的选择比在-20℃～-50℃的范围内较大，特别是在-30℃～-45℃内包含极大值而成为值较大的范围。
在此，当观察将蒸气压力相对于醇、氟化氢气体温度的文献值进行曲线图化而成的曲线(图8)时，在比-50℃低的温度下，醇的蒸气压力降低且变得比100Pa小。在使用氟化氢气体和甲醇的工艺中，将100Pa至1000Pa程度的压力作为全压使用，在考虑分压的情况下，需要数十至数百Pa程度的压力。
例如，在将300Pa作为全压进行处理的、图6、7所示的例子中，作为分压需要100Pa左右。与此相对，认为在-50℃以下，与醇的蒸气压力变得过低有关而使得蚀刻速率降低。
如上所述，发现能够兼顾氧化硅膜的高蚀刻速率和氮化硅膜的低蚀刻速率，为了相对于氮化硅膜以高选择比高精度地对氧化硅膜进行蚀刻，期望晶片温度为-20℃～-60℃，而且进一步期望晶片温度为-30℃～-50℃。
实施例1
以下，基于附图详细说明本发明的实施例。
[蚀刻处理装置]
首先，使用图1对本发明的实施例1的蚀刻处理装置的整体结构的概要进行说明。图1是意性地示出本实施例的蚀刻处理装置的结构的概要的纵剖视图。
在该图中，蚀刻处理装置100具备：下部单元57，其具备基腔室11，该基腔室11是在上下方向上具有中心轴的圆筒形的金属制的真空容器；以及上部单元58，其载置于基腔室11的上方且构成基腔室11的圆形顶面。而且，在下方配置有真空排气部63，该真空排气部63包括将基腔室11内部排气而减压的排气泵。
在基腔室11的内部配置有处理室1，该处理室1是由基腔室11的侧壁和底部包围的空间且该处理室1的内侧被减压。在具有圆筒形的处理室1的内部配置有晶片台3，该晶片台3是在其上表面载置晶片2且具有圆筒形的支承台。在晶片台3的外周侧的基腔室11的底部配置至少一个将处理室1的内外连通的贯通孔，这些贯通孔的开口构成排出处理室1的内部的气体、粒子的排气口。
而且，作为石英等电介质制圆板的喷淋板23是处理室1的顶面的中心部，且隔着供用于对晶片2表面的膜层进行处理的气体导入的空间在晶片台3的上表面上方与该上表面相对配置，并作为上部单元58构成处理室1的顶面。在喷淋板23具备多个贯通孔，通过该贯通孔向处理室1内供给处理气体。本实施例的处理气体是混合了多种元素而成的混合气体，其包含与预先配置于晶片2表面的处理对象的膜层反应的至少一种反应性气体、以及将该至少一种反应性气体稀释为规定比例的浓度稀的气体。
对处理气体而言，利用在以与喷淋板23的贯通孔连通的方式配置的处理气体供给用的管路之上按每个气体种类配置的质量流量控制器50，按每个气体种类对处理气体的流量或速度进行调整，并且多根气体用的配管缠绕成一个而使得气体合流并作为处理气体向喷淋板23的贯通孔供给。另外，在质量流量控制器50的下游侧合并成的处理气体供给用的管路的更下游侧配置有气体分配器51，在气体分配器51至喷淋板23之间与它们连结有作为多根气体供给用的管路的气体供给管56，这些管路的下端以与在喷淋板23的中心部或外周部配置的贯通孔连通的方式配置。
在本实施例中，从上部中央部向处理室1内供给以下处理气体，该处理气体是通过以与喷淋板23的贯通孔连通的方式配置的各个气体供给管56且在中心部和外周侧部分被分别独立地调节了流量、组成而得到的处理气体，在处理室1的中心附近和外周附近的各个区域将处理气体的分压的分布调节为所希望的分布。需要说明的是，在图1的例子中，作为成为处理用气体的原料的元素，记载了Ar、N2、HF、O2，但也可以供给由其他种类的元素构成的处理气体。
而且，在本实施例中，通过喷淋板23的贯通孔，将使液体的原料气化而得到的气体作为处理用气体向处理室1内供给。例如，作为液体的原料使用规定种类的醇，并通过将由存留在贮存部内的这些原料的液体在烟雾供给器47中气化得到的气体用作处理用气体。
在烟雾供给器47的内部具备贮存原料的液体的罐45。通过向以包围该罐45的外壁的周围的方式配置的加热器46供给电力而产生的热来加热液体原料，从而在罐45内部的上部生成原料的蒸气，通过与罐45上部连结的管路而充满内部所得到的原料的蒸气由质量流量控制器50-2控制其流量或速度而被供给至蒸气用的气体分配器51，并被分配至与喷淋板23的多个贯通孔中的规定的贯通孔连通的多个气体供给管56中的一部分。而且，通过这些气体供给管56并经由喷淋板23的贯通孔导入处理室1内。
在由原料的蒸气构成的上述处理气体未被导入处理室1内的期间，连结气体分配器51和罐45之间的管路上的阀53、54中的至少一个被关闭，使得液体的原料和处理室1之间被切断。在该例中，在罐45的外周围具备加热用的加热器46，但期望在原料的蒸气所流动的配管上也配置加热器，以接受来自该加热器的热来加热配管内部，而使得原料的蒸气不会在管内部冷凝。
在基腔室11内的处理室1的下部，在晶片台3的下方以经由真空排气配管16连通的方式连接有排气设备15，排气设备15包括用于将处理室1内部排气而减压的排气泵。排气设备15具备例如涡轮分子泵、机械增压泵、干式泵等能够将处理室1内部减压到规定的真空度的排气泵。另外，为了调节处理室1内部的压力，在真空排气配管16上配置有调压设备14，该真空排气配管16以将与基腔室11的底部构件连通的排气口和排气设备15之间连结的方式进行连通。调压设备14具备至少一个以将真空排气配管16的排气所流动的流路横向横穿的方式配置的板状的挡板，且具备如下结构：通过使该挡板旋转或向横穿流路的方向移动来增减流路剖面积，从而增减在内部流动的排气的流量或速度。
基腔室11和其上方的圆筒形的上部单元58在安装有后者的状态下，在基腔室11的圆筒形的侧壁上端的上方，将圆筒形的上部单元58的底面的外周端部以在该外周端部和该侧壁上端之间夹着O型环等密封构件而将处理室1的内外气密地密封的方式进行载置而安装。上部单元58的下部的中央部配置有喷淋板23，而且在喷淋板23的外周侧的区域配置有具有环形状的IR灯单元59，并且IR灯单元59的IR光透过窗72构成上部单元58的下表面即处理室1的顶面。而且，上部单元58具备金属制的圆筒形的上部单元罩62，该上部单元罩62包围IR灯单元59、与配置于上部单元58的中心部的喷淋板23在该喷淋板23的上方连结的气体供给管56的周围、以及该喷淋板23上方。
在该例中，在晶片台3的上表面的外周侧区域的上方，以环状地将该上表面和载置于该上表面的晶片2包围的方式设置有IR灯单元59，透过IR光透过窗72而发射到处理室1内的光从周围向晶片2照射。发射的光从可视光中发出以红外光区域的光为主的光(在此称为IR光)。
IR灯单元59具备：IR灯60，其在喷淋板23的周围配置成环状；环形状的反射板61，其在IR灯60的上方以将其覆盖的方式配置，并使发射出的IR光朝向处理室1的中央侧以及下方向(载置的晶片2的方向)反射；以及IR光透过窗72，其配置于IR灯60的下方并利用石英等透过IR光的电介质制的环状构件包围喷淋板23。该例的IR灯60使用从上方观察时在喷淋板23或处理室1的上下方向的中心的周围同心状地配置有多根的圆型(圆形状)IR灯60-1、60-2、60-3。也可以代替这些多根灯而使用配置成螺旋状的1根灯。另外，在本实施例中设置了3周的灯，但也可以设置2周、4周等。
IR灯60与供给电力的IR灯用电源73连接，且在将它们之间电连接的给电路径上配置有用于抑制高频电力的噪声降低而流入IR灯用电源73的现象的高频截止滤光片74。另外，IR灯用电源73具有能够独立地对分别向IR灯60-1、60-2、60-3供给的电力进行控制的功能。
以环形状包围喷淋板23的IR灯单元59具有：光透过窗72的环状的面向IR处理室1的顶面部；与该顶面部的内周端部的上方连接的喷淋板23；以及将在喷淋板23的背面侧与贯通孔连结的气体供给管56包围的圆筒形的内周侧壁部。圆筒形的内周侧壁部也与顶面部同样地由透过IR光的电介质制的构件构成，发射的IR光通过圆筒形部而向喷淋板23照射，并且透过该内周侧壁部而向处理室1内发射。
在晶片台3的圆板或圆筒形的金属制构件的内部配置有供用于冷却晶片台3以调节温度的制冷剂在内侧流动的流路39，在与流路39的出入口连结的冷却器38中，供给有温度被调节为规定范围内的值的制冷剂且该制冷剂循环。本实施例的冷却器使用能够使制冷剂或金属制的构件达到-20℃至-60℃的范围的温度的冷却器。而且，在金属制的构件的上表面配置有构成在其上载置有晶片2的上表面的电介质制的膜，在该电介质制的膜内内置有供给用于通过静电吸附而固定晶片2的直流电力的多个板状的电极板30。各个电极板30与DC电源31分别连接。
另外，为了效率良好地调晶片2的温度，构成为，在晶片台3的电介质膜的上表面配置有供给He气体的供给口，且在载置有晶片2的状态下，向晶片2的背面和电介质膜之间供给He气体，从而能够促进晶片2和流路39之间的热传递。另外，电介质膜由聚酰亚胺等树脂构成，从而即使在通过静电吸附了晶片2的状态下进行加热、冷却，也抑制对晶片2的背面造成损伤。
另外，在晶片台3的金属制的构件的内部配置有作为对晶片台3或金属制的构件的温度进行检测的温度检测器(传感器)的热电偶70，且连接有热电偶温度计71。来自热电偶温度计71的输出被发送到未图示的控制蚀刻处理装置100的动作的控制部，控制部内的运算器基于储存在存储装置内的预先确定的软件所记载的算法检出温度的值，并且根据该检出的值以及与通过该检出的值得到的晶片2的径向的所期望的温度的分布的差，向IR灯用电源73发送独立地对分别来自IR灯60-1、60-2、60-3的IR光的输出进行调节的指令信号，以成为所希望的晶片2的温度的分布。
需要说明的是，在本实施例的蚀刻处理装置100中，除了使制冷剂在内侧循环的流路39循环以外，也可以使用作为根据向晶片台3内部供给的电力而形成温度差的热电变换器件的、珀尔帖元件等。另外，能够将处理室1的暴露于氟化氢气体及甲醇气体等处理气体的、除晶片台3以外的内侧壁面加热至例如40℃至120℃的范围内的温度。由此，能够抑制氟化氢气体及甲醇气体吸附于处理室1的内部构件的表面，而能够减少在内部的构件发生腐蚀的情况
使用图2说明本实施例的蚀刻处理装置100对晶片2实施的处理的对象的膜的结构。图2是示意性地示出在图1所示的实施例的蚀刻处理装置中形成于被处理的晶片上的膜结构的结构的概要的纵剖视图。图2的(a)示出该处理开始前的膜结构的纵剖面，图2的(b)示出从该处理开始起规定时间后的膜结构的纵剖面。
如图2的(a)所示，本实施例进行蚀刻处理的对象的膜结构具有如下结构：在基板101上由作为处理对象的膜层的氧化硅膜(SiO2膜)103和氮化硅膜(SiN)102交替地层叠多个而成的结构。需要说明的是，在该例中，氮化硅SiN表示可以由SixNy的元素符号表示的物质，例如作为典型的物质，可以举出Si3N4。
而且，在膜结构形成有孔形状或槽形状，该孔形状或槽形状具有将从该膜结构的上表面到基板101的该膜结构沿上下方向贯通的深度，该孔或槽具有开口部104，且在该开口部104的侧壁面露出有交替地层叠有多个的氧化硅膜(SiO2膜)103及氮化硅膜(SiN)102各自的上下方向的剖面(纵剖面)。另外，在该例中，在上述多个层叠膜的下方的基板101的上部也形成孔或槽结构而构成开口部104。
这样的膜结构典型地用于使用3D-NAND技术的存储用半导体器件。在该例中使用的氧化硅膜103的膜厚是数nm至100nm的范围内的值，氮化硅膜102的膜厚是数nm至100nm的范围内的值。另外，这些膜结构中的层叠膜的数量为数十至数百的范围内的值。而且，这些层叠的膜层的膜结构整体的厚度105具有数μm至数十μm的范围内的值，开口部104的宽度具有数十nm至数百nm的范围内的值。
在本实施例的蚀刻处理装置100中，对于这样的膜结构的层叠膜，从开口部104的侧壁面的剖面，以相对于氮化硅膜102高的选择比对该层叠膜中的氧化硅膜103各向同性地进行蚀刻。此时，由于氮化硅膜102被蚀刻的量相对于氧化硅膜103明显较小，因此氧化硅膜103的蚀刻相对于氮化硅膜102的开口部104的纵剖面沿横向(水平)的方向(图中左右方向)进行。图2的(b)示出从图2的(a)所示的状态开始蚀刻并经过预先确定的时间时的膜结构的纵剖面，此时的氧化硅膜103的蚀刻量106为几nm至几十nm，最佳为10nm左右。
在本实施例的蚀刻处理中，氧化硅膜103向横向的蚀刻量相对于氮化硅膜的比率(选择比)为15以上，更期望为20以上。在该选择比低的情况下，由于没有蚀刻对象的氮化硅膜102的蚀刻并行地产生相当量，因此如图3所示，上述预先确定的蚀刻时间后的氮化硅膜102的面向开口部104的剖面的形状从初期的平坦的面形状(图中表示为矩形状)成为剖面的上下端部被切削消耗成的(被倒圆而成的)形状，从而有可能对包括具有这种形状的加工后的电路结构在内的器件的性能带来不良影响。
图3示意性地示出生成了这样的不优选的端部的形状的膜结构的剖面。图3是示意性地示出在图1所示的实施例的蚀刻处理装置中，在形成于被处理的晶片上的膜结构生成了不优选的端部的形状的状态的剖面的纵剖视图。
根据经验，作为选择比，在为15以上更期望为20以上的情况下，能够得到如图2的(b)所示的更接近矩形的形状。另外，在选择比小于15特别是为10以下的情况下，如图3所示的氮化硅膜102的被蚀刻的端部的形状成为从膜的上下端部起其中间部分向蚀刻方向凹陷的带圆角的形状，不期望作为使用该膜形成的电路的形状。因此，为了得到实现形成的半导体器件的电路的所期望的性能所需的高选择比(选择性)，作为晶片2的温度，优选为-20℃～-50℃。
作为图2所示的基板101，优选硅制的基板、硅锗制的基板、或者由包含它们的材料构成的基板等，但不限定于此。而且，作为该例的处理对象的膜结构，具有由氧化硅膜(SiO2膜)103和氮化硅膜(SiN)102交替地层叠多个而成的结构，这些膜层通过等离子体CVD等连续地沿上下方向形成。这些氧化硅膜103及氮化硅膜102也可以通过其他方法、例如化学蒸镀法(CVD法)、原子层沉积法(ALD法)、溅射法、前体的涂敷法以及烧成法等方法来形成。
而且，作为另一问题，在对由蚀刻处理的对象即氧化硅膜103在氮化硅膜102沿上下层叠而成的膜层的端部构成槽或孔的内侧的侧壁的膜结构进行蚀刻时，有时在膜结构的表面产生沉积物。在该情况下，将来自IR灯60的电磁波(IR光)向晶片2照射来进行加热，从而使晶片2的温度上升至这些沉积物回流的温度以上，能够使所产生的沉积物热分解而脱离。需要说明的是，在本实施例中，对晶片2的加热使用由来自IR灯60的IR光进行的辐射的加热，但加热不限定于此，例如也可以是加热晶片台3的方法，或者将晶片2从处理室1内部搬运到仅进行加热的其他装置来进行加热。另外，在对IR灯60进行照射时，也可以将Ar气体、氮气体导入处理室1或其他进行加热的装置内。
[蚀刻工艺]
接下来，使用图1和图4、图5对本发明提出的蚀刻工艺进行说明。图4是示出在图1所示的实施例的蚀刻处理装置中实施的晶片的处理流程的概要的流程图。图5是示出与图4所示的晶片的处理的时间经过相伴的动作流程的概要的时序图。
在图5中，在将晶片2搬运到处理室1内部并载置在晶片台3上而被静电吸附后，向处理室1内导入处理用气体而开始处理。该晶片2的处理是如下处理：将在对预先配置于晶片2上表面的处理对象的膜层利用导入到处理室1内的处理气体实施了蚀刻处理后，将处理室1内排气并加热晶片2来除去表面的附着物的工序作为一个集合的循环，并至少进行一次以上该循环。
即，在蚀刻处理装置100中，基腔室11的侧壁与未图示的作为其他真空容器的真空搬运容器连接，晶片2通过真空搬运容器以及贯通基腔室11的栅极，而从真空搬运容器内部的搬运室搬运到处理室1。在真空搬运容器内部的搬运室内，配置有将晶片2保持在臂的前端的手上的搬运用的机器人，在该机器人的臂伸长而使得手上的晶片2通过栅极并从搬运室移动到处理室1内的晶片台3的上表面上方后，晶片2被交接到晶片台3上。
当对电极板30供给直流电力而使得晶片2在晶片台3上表面的电介质膜上被静电吸附而被保持时，向晶片2和电介质膜之间导入He气体，从而促进晶片2和晶片台3内部的制冷剂所流动的流路39之间的热传递，使得晶片2被冷却且温度降低(S101)。
在S101的冷却晶片2的工序开始后，当由接受了来自热电偶70及热电偶温度计71的输出的未图示的控制部检出晶片2的温度降低并成为预先确定的范围内的温度时，用于将在处理室1内部与晶片2上表面的处理对象的膜层反应的气体稀释的稀释气体从气体供给管56通过喷淋板23的贯通孔供给到处理室1内(S102)。
而且，之后通过气体供给管56以及喷淋板23的贯通孔，作为处理气体将氟化氢的气体及醇(在该例中为甲醇)的蒸气供给到处理室1内。所供给的氟化氢的分子与甲醇的分子反应而形成活性种，该活性种与构成晶片2表面的处理对象的膜层的材料反应而形成的物质气化，由此进行该膜层的蚀刻(S103)。该处理气体的导入只进行预先确定的时间。
之后，停止向处理室1内供给氟化氢(HF)及醇的气体。在本实施例中，通过基于来自控制部的指令信号来关闭气体分配器51内在原料气体各自的路径上配置的阀，来进行处理气体的供给的停止。或者，相对于醇而言，通过关闭烟雾供给器47内的阀53或54来进行。即使在S103的蚀刻的工序的实施中，也利用排气设备15的真空泵进行处理室1的通过了排气口以及真空排气配管16的排气，当停止导入处理气体时，排出在处理室1内部的气相中残留的HF及醇的气体、在晶片2的处理中形成的生成物、气化出的气体等粒子。
在进行本发明的蚀刻时，有时在氮化硅膜的表面、膜结构的侧壁、表面生成沉积物，在该膜结构中，由氧化硅膜103和氮化硅膜102以交替夹着的方式沿上下方向层叠而成的膜层具有槽或孔，且该槽或孔的内侧的上述侧壁由上述膜层的端部构成。因此，为了除去该附着物、沉积物，在对氧化硅膜103进行了规定时间的蚀刻处理后，实施在真空中加热晶片2，从而除去沉积物、生成物的工序(S105)。
该例的加热使用从图1所示的IR灯60向晶片2的表面照射IR光而由辐射进行的加热。加热晶片2的方法不限定于此，例如也可以是在将晶片2载置于电介质膜上表面进行保持的状态下加热晶片台3而通过热传导来加热晶片2的方法、或者也可以将晶片2从处理室1搬运到其他装置来进行加热。另外，也可以在从IR灯60照射IR光时，将Ar气体、氮气体导入处理室1、其他装置内部。
在通过加热晶片2除去了膜层或膜结构表面的附着物、沉积物后，再次将晶片2冷却规定的时间而使其温度降低(S106)。之后，判定对晶片2的处理对象的膜层的处理的继续以及停止，在由控制部判定为需要继续处理的情况下，返回S102并开始下一个处理的循环而继续蚀刻处理。在判定为不需要继续处理的判定情况下，在该循环中停止处理，并结束处理对象的膜层的处理。
即，在S105的晶片2的加热工序或S106的晶片的冷却工序结束后，检出处理对象的膜层即氧化硅膜103的蚀刻量106，接收到检出结果的控制部判定该检出的蚀刻量是否达到预先确定的值(S107)。在判定为未达到的情况下，控制部发送指令信号，以返回S102的工序并再次实施处理的循环。在判定为达到的情况下，控制部发送停止晶片2的处理并将晶片2从晶片台3脱离并搬运到处理室1的外部的指令。
需要说明的是，在该例中，基于检出蚀刻量106的结果来判定处理的循环的继续或停止，但代替蚀刻量106的检出，也可以在控制部中对处理的循环数进行计数或具备专用的计数器来对处理的循环数进行计数，并由控制部判定是否达到作为得到所期望的蚀刻量而预先确定的次数。
在图5中，随着时间经过说明由该例的蚀刻处理装置100沿着图4所示的对晶片2进行蚀刻处理的工序进行的动作的概要。
首先，晶片2在保持于搬运机器人的臂的手上的状态下经由在包围处理室1的基腔室11的圆筒形的侧壁构件配置的栅极的搬运口(省略图示)而被搬入处理室1内，从而被交接到晶片台3。在之后的时刻t1，利用从用于静电吸附的DC电源31供给到电极30的直流电力将晶片2保持在构成晶片台3上表面的电介质膜上。
在该状态下，向晶片2的背面和晶片台3的电介质膜上表面之间供给热传递促进用的He气体55，在与配置有制冷剂所流动的流路27的晶片台3之间进行热传递，并进行与图4所示的S101对应的冷却晶片2的工序。该冷却的工序持续到时刻t2。
接下来，在时刻t2，作为图4的S102的工序，Ar气体52和Ar气体53双方或者它们中的任意一方在配置于各个供给路上的质量流量控制器50的每一个中被调节流量或速度，且被导入到各个供给路上的气体分配器51，并在这些气体分配器51中被分配到多个气体供给管56的每一个而供给到喷淋板23的贯通孔。而且，从喷淋板23通过贯通孔而从晶片2的上表面上方向下导入到处理室1内。这些Ar气体52、53分别是用于在之后的工序中稀释导入到处理室1的HF气体或者稀释醇气体的稀释气体。
在该例中，对于向处理室1供给的这些稀释气体而言，也可以在氧化硅膜103的蚀刻处理结束之前供给Ar气体52、53双方或者它们中的任意一方，或者也可以在蚀刻处理中停止。另外，也可以代替Ar气体而使用氮气体作为非活性气体。在该例中，持续导入稀释气体直到在晶片2上的膜结构的氧化硅膜103的处理结束为止。
接下来，在时刻t3，作为图4的S103的工序，将HF气体及醇气体作为反应性气体以规定的流量或速度按规定的时间向处理室1供给。在该状态下，HF及醇的原子或分子进行反应，从而开始晶片2上表面的氧化硅膜103的端面的材料的处理。
在该例中，可以同时供给HF气体和醇气体，也可以以HF气体和醇气体中的任意一方比另一方先供给的方式进行供给。或者，也可以将HF气体和醇气体交替地向处理室1内供给。工序S103从时刻t3开始并持续到时刻t4为止。
需要说明的是，从前面所示的反应式可知，在HF(氟化氢)与醇的比例作为气体流量(或者摩尔比)接近2：1的情况下，氧化硅膜103的蚀刻速率变大。
作为被使用的醇的种类，可以使用甲醇(CH3OH)、乙醇(C2H5OH)、异丙醇((CH3)2CHOH)等。在该例中，基于在低温下易于得到更高的蒸气压力的现象、根据实验结果选择比将变得更高的现象，因而期望使用甲醇。需要说明的是，作为物理性质，甲醇不与水共沸，与此相对，乙醇具有与水共沸的性质。因此，当在处理对象的膜中含有大量水这样的情况下等，通过使用乙醇能够有效地除去该含有的水。
在本发明中，作为上述反应性气体稀释气体，可以使用Ar、N2等非活性气体。与反应性气体一起导入处理室1内的稀释气体的量越多，被蚀刻处理的对象膜的处理的速率越有降低的倾向。因此，稀释气体向处理室1内的供给量由质量流量控制器50调节供给路上的流量或速度，由此能够将处理对象膜的蚀刻速率调节为所希望的范围内的值。
在本实施例的工序S103或工序S105中使用的处理室1内的压力期望为10Pa至2000Pa程度的范围内的值，特别期望为100Pa至1000Pa的范围内的值。这些工序中的处理中的处理室1内的压力越高，氧化硅膜的蚀刻速率变得越高。但是，由于结果是随着处理室1的压力变高，氮化硅膜102的蚀刻速率也有上升的倾向，而选择比没有大幅提高，因此期望根据处理所要求的规格、处理结果的形状的精度来选择适当的压力。
在工序S103的氧化硅膜103的蚀刻处理进行了规定的时间后，在时刻t4停止供给含有HF气体及醇气体的反应性气体，从该时刻t4起开始进行作为图4的工序S104的处理室1的排气。在该工序中，降低了向处理室1的气体的供给量，另一方面，继续由排气设备15进行经由真空排气配管16将处理室1内排气，从而排除在处理室1的气相中残留的HF气体及醇气体。
在从时刻t4起继续排气后，在时刻t5停止供给用于冷却晶片2的He气体55。在从时刻t2起到时刻t5为止的工序S102至S105之间，晶片2的温度维持在所期望的容许范围内的值。
在本实施例的蚀刻处理中，有时在膜结构的侧壁、或者在配置于膜层最上表面的氮化硅膜102的上表面生成沉积物，在该膜结构中，由氧化硅膜103和氮化硅膜沿上下方向交替地层叠而构成膜层且形成于该膜层的槽或孔的内侧的侧壁由该层叠而成的膜层的端部构成。发明人等使用全反射红外吸收光谱进行分析，结果明确了这样的沉积物是硅氟化铵。
在上述工序S103的蚀刻处理中不使用氨，但通过对氮化硅膜102的表面的一部分进行蚀刻，假定由氮化硅膜102的氮生成氨，从而产生硅氟化铵(NH4)2SiF6。已知作为该沉积物的硅氟化铵在安全数据片等中在145℃下分解。
因此，在本实施例中，在工序S103的蚀刻处理结束后，作为图4的S105的工序，实施通过在减压到规定的真空度的处理室1内部进行晶片2的加热，从而将生成并沉积的硅氟化铵除去的工序。在时刻t5，根据来自控制部的指令信号向IR灯60供给电力而开始IR光的照射。在该例的晶片2的加热中，使用IR(红外)灯60的IR光的辐射来使晶片2的温度上升到145℃以上，但加热方法不限定于此，例如也可以是加热晶片台3的方法、或者将晶片2搬运到配置于处理室1外部的仅进行加热的其他装置来进行加热处理。
另外，当在该工序S105中向晶片2照射来自IR灯60的IR光时，也可以将Ar气体、氮气等浓度稀的气体导入处理室1内。另外，根据需要，晶片2的加热可以进行多次，也可以在没有或少生成沉积物的情况下不进行晶片2的加热而进入下一工序。本实施例的利用IR灯60的IR光的辐射进行晶片2的加热直到时刻t6为止。
当在时刻t6根据来自控制部的指令信号而停止向IR灯60供给电力并停止IR光的照射后，作为图4的S106的工序，开始向晶片2的背面和晶片台3的电介质膜上表面之间的间隙供给He气体55，并在规定的时间内促进晶片2和晶片台3之间的热传递来进行晶片2的冷却。在之后的时刻t7，当通过来自热电偶70及热电偶温度计71的输出而检出晶片2的温度降低到规定的范围内的值时，判定图4的S107所示的蚀刻量106是否达到目标值，在判定为达到目标值的情况下结束氧化硅膜103的处理。
在判定为蚀刻量106未达到目标值的情况下，返回S103并反复进行S103至S106所示的工序。在该情况下，将在图5的时序图的时刻t2至t7中所示的工序作为一个循环，并多次重复该循环直到判定出到达目标为止。通过反复进行这样的多次循环，在上述的蚀刻时的沉积物多的情况下等，通过反复进行短时间的S103的蚀刻工序或者由S105的真空中的晶片2的加热实现的沉积物的除去，从而减少在晶片2的处理后沉积物残留的量并提高作为处理结果的加工形状的精度。
实施例2
接下来，使用图9说明本发明的另一实施例。图9是示意性地示出本发明的另一实施例的蚀刻处理装置的整体结构的概要的纵剖视图。
该例的蚀刻处理装置200和图1所示的实施例的蚀刻处理装置100在具有包括基腔室11在内的下部单元57这一点上结构相同。另一方面，不同点在于，代替图1的实施例的上部单元58，在上部单元罩61内部的IR灯单元59及喷淋板23的上方，且在多个气体供给管56的下方具有上部单元58’，该上部单元58’具备包括容器的放电部，该容器具有在内部形成等离子体的圆筒形的放电区域13。在以下的说明中，对于在图1所示的实施例中说明的部分，只要不特别需要就省略说明。
在该图中，蚀刻处理装置200在配置于下部单元57的基腔室11内部的处理室1的上方配置有上部单元58’，该上部单元58’内置有在放电区域13内部形成等离子体的等离子体源。在该例的放电区域13内的等离子体的形成中使用ICP放电方式。通过ICP放电形成的等离子体源能够用于利用等离子体对包围放电区域13的石英腔室12的内壁进行清洁、利用等离子体生成反应性气体。
构成ICP等离子体源的外周及内周具有圆筒形而形成的石英腔室12，以其下端部载置于环状的IR灯单元59的上方的方式配置，该IR灯单元59配置在晶片台3的上方的具有圆板形状的狭缝板26的周围。在具有圆筒形状的金属制的上部单元罩62的内部的石英腔室12的外侧配置有ICP线圈20，该ICP线圈20在石英腔室12的外周侧壁的周围以隔开间隙的方式卷绕有多段。
在ICP线圈20经由匹配机22连接有高频电源21，该高频电源21供给用于在放电区域13内形成生成等离子体的感应磁场的高频电力。高频电力的频率使用13.56MHz等数十MHz的频带。需要说明的是，高频电源21的一个端子与接地部位电连接。
在石英腔室12的圆筒形的侧壁的上端上方隔着O型环等密封构件载置有具有圆板形状的顶板25的外周缘部的下表面，使得石英腔室12内部的放电区域和外部大气压的气氛之间被气密地密封。在顶板25的下方且放电区域13的上方配置有覆盖该放电区域13且具有圆板形状的气体分散板24以及该气体分散板24下方的喷淋板23。另一方面，在放电区域13的下方的中央部配置有狭缝板26，且在放电区域13的下方形成有将放电区域13和处理室1连通的圆筒形的流路27，在该流路27的外周侧配置有将该流路27包围的环状的IR灯单元59，放电区域13的底面的中央部由流路27的上端的开口构成。
顶板25与配置在其上方的多个气体供给管56连结，这些气体供给管56与将气体分散板24沿上下贯通的贯通孔连通。与图1所示的实施例的蚀刻处理装置100同样，由多个气体分配器51分配并通过气体供给管56供给的稀释气体或处理气体分散地通过气体分散板24的多个贯通孔，并通过下方的喷淋板23的多个贯通孔而从上方导入石英腔室12内部的放电区域13内。
通过由来自ICP线圈20的感应磁场形成的感应电流，导入放电区域13的气体的粒子被激励而发生电离、解离，从而在放电区域13内生成等离子体。当等离子体中的粒子向下方移动并通过配置于狭缝板26的多个贯通孔而流入处理室1内时，等离子体中的带电粒子向处理室1的移动被阻碍，而使得电中性的活性化的粒子(自由基)被大量地导入处理室1内。
在该例中，也在基腔室11的下部配置有用于将处理室1内部排气而减压的真空排气部63，且配置有经由真空排气配管16与处理室1以连通的方式连接的排气设备15。利用排气设备15的驱动，处理室1内部被排气而减压，并且经由配置于流路27内部的狭缝板26的贯通孔而与处理室1连通的放电区域13内部被排气而减压。
[蚀刻工艺]
在该例中，也在与实施例1同样的处理的条件下，以由配置于晶片2上表面的氧化硅膜103及氮化硅膜102沿上下方向交替地层叠而成的膜结构的氧化硅膜103为对象进行蚀刻处理。在蚀刻处理装置200中，由于搭载有ICP放电方式的等离子体的生成机构，因此在蚀刻工艺前，进行300秒以下工序，即形成使用了氧的等离子体并利用该氧等离子体的粒子对石英腔室12内部的表面进行清洁的工序。通过该工序，能够减少从石英腔室12内部的表面向放电区域13内遊离并移动到处理室1内而对晶片2的表面或其处理产生不良影响的颗粒。
作为蚀刻的工艺优选的例子，在晶片2的温度为-30℃时，使用氟化氢(HF)气体及甲醇气体来对在晶片2上表面预先利用等离子体CVD形成的氧化硅膜103及氮化硅膜102进行蚀刻。对于蚀刻时使用的气体的组成、流量而言，相对于氟化氢400sccm，甲醇可以使用100、200、300、400、500、600、800sccm的各个值。另外，相对于甲醇，作为稀释气体的Ar气体以100sccm导入处理室1内，而且，在处理室1内氟化氢气体的导入开始1秒后而开始甲醇气体的导入。
将蚀刻中的处理室1内的压力维持在包含300Pa在内的容许范围内的值，并实施120秒的蚀刻处理。而且，在氧化硅膜103的蚀刻处理的工序结束后，将处理室1内部排气30秒，从而将在处理室1内部残留且浮游的处理气体、反应生成物的粒子排出。之后，对晶片2的表面照射通过向IR灯60供给直流电力而发射出的IR光50秒来进行的晶片2的加热，并进行两次该晶片2的加热。在该例中，该晶片2加热的工序中的晶片2的最高温度为约250℃。在停止来自IR灯60的照射而加热工序结束后，将使晶片2的温度降低的冷却工序进行120秒，之后处理室1内的晶片2的处理结束。之后，晶片2被交接至进入到处理室1内的搬运用机器人的臂前端的手部而被搬出到处理室1外。
发明人等在上述的蚀刻处理装置200内部中的晶片2表面的层叠膜的蚀刻处理结束后，检出剩余膜厚度并算出蚀刻速率。使用图10说明该蚀刻速率和作为处理气体使用的、甲醇相对于氟化氢的量的关系。图10是示出在图9所示的另一实施例的蚀刻处理装置中实施的蚀刻处理中的处理对象膜的蚀刻速率与作为处理气体使用的、甲醇相对于氟化氢的量之间的关系的曲线图。
如图10所示，可知当甲醇气体相对于氟化氢气体的量少时，氧化硅膜的蚀刻速率大，氮化硅膜的蚀刻速率对甲醇气体的比率几乎没有影响。特别是在甲醇气体相对于氟化氢气体的量为25％～50％的情况下，可知氧化硅膜相对于氮化硅膜的蚀刻的选择比为15以上。
在上述的甲醇气体相对于氟化氢气体的量为25％～50％的条件下可知，当在-30℃下以前面所示的工艺对氧化硅膜和氮化硅膜的层叠膜进行了蚀刻时，如图2B所示的蚀刻结果的例子那样，膜结构的膜层、至少处理对象膜的氧化硅膜103的端面能够以其剖面接近矩形的形状来选择性地进行蚀刻。
附图标记说明：
1…处理室，
2…晶片，
3…晶片台，
11…基腔室，
12…石英腔室，
13…放电区域，
14…调压设备，
15…排气设备，
16…真空排气配管，
20…ICP线圈，
21…高频电源，
22…匹配机，
23…喷淋板，
24…气体分散板，
25…顶板，
26…狭缝板，
27…流路，
30…电极，
31…DC电源，
38…冷却器，
39…制冷剂的流路，
45…液体罐，
46…加热器，
47…烟雾供给器，
50、50-2…质量流量控制器，
51…气体分配器，
52…Ar气体，
53、54…阀，
55…He气体，
56…气体供给管，
57…下部单元，
58、58’…上部单元，
59…IR灯单元，
60-1、60-2、60-3…IR灯，
61…反射板，
62…上部单元罩，
63…真空排气部，
64…IR灯用电源，
70…热电偶，
71…热电偶温度计，
72…IR光透过窗，
73…IR灯用电源，
74…高频截止滤光片，
101…基板，
102…氮化硅膜，
103…氧化硅膜，
104…开口部，
105…层叠膜。

Claims (6)

1.一种蚀刻方法，其通过向处理室内供给处理用的气体来对膜结构进行蚀刻，在所述膜结构中，在配置于所述处理室内的晶片上预先形成的氧化硅膜及氮化硅膜沿上下方向交替地层叠而成的膜层的端部构成槽或孔的侧壁，
其中，
在所述蚀刻方法中，向所述处理室内供给氟化氢及醇的蒸气，并将所述晶片的温度维持在-50至-30℃的范围的温度，并对所述氧化硅膜从所述端部起横向地进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其中，
在供给所述蒸气而对所述氧化硅膜进行蚀刻的工序之后进行在真空中对所述晶片进行加热的工序。
3.根据权利要求1或2所述的蚀刻方法，其中，
将包括供给所述氟化氢及所述醇的蒸气来对所述氧化硅膜进行蚀刻的工序、以及对所述晶片进行加热的工序在内的多个工序作为一个循环，并反复多次进行该循环来对所述氧化硅膜进行蚀刻。
4.根据权利要求1或2所述的蚀刻方法，其中，
所述醇是甲醇。
5.根据权利要求1或2所述的蚀刻方法，其中，
将非活性气体与所述氟化氢及所述醇的蒸气一起向所述处理室内供给。
6.根据权利要求2所述的蚀刻方法，其中，
在对所述晶片进行加热的工序中，从灯照射光来对所述晶片进行加热。
CN202080005208.6A 2020-04-10 2020-04-10 蚀刻方法 Active CN113785382B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/016071 WO2021205632A1 (ja) 2020-04-10 2020-04-10 エッチング方法

Publications (2)

Publication Number Publication Date
CN113785382A CN113785382A (zh) 2021-12-10
CN113785382B true CN113785382B (zh) 2023-10-27

Family

ID=78023117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005208.6A Active CN113785382B (zh) 2020-04-10 2020-04-10 蚀刻方法

Country Status (6)

Country Link
US (1) US20220115239A1 (zh)
JP (1) JP7065254B2 (zh)
KR (1) KR102590870B1 (zh)
CN (1) CN113785382B (zh)
TW (1) TWI783412B (zh)
WO (1) WO2021205632A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295960B1 (en) 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127990A (ja) * 2002-09-30 2004-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN102214563A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种金属栅极/高k栅介质叠层结构的制备和成形方法
CN102428547A (zh) * 2009-05-21 2012-04-25 斯泰拉化工公司 微细加工处理剂及微细加工处理方法
CN103328688A (zh) * 2011-01-24 2013-09-25 梅姆斯塔有限公司 具有改进的选择性的二氧化硅蒸汽蚀刻
JP2015109316A (ja) * 2013-12-03 2015-06-11 Ｓｐｐテクノロジーズ株式会社 積層膜及びその製造方法
CN110581067A (zh) * 2018-06-08 2019-12-17 东京毅力科创株式会社 蚀刻方法及蚀刻装置
WO2020054476A1 (ja) * 2018-09-13 2020-03-19 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2632293B2 (ja) 1989-07-26 1997-07-23 大日本スクリーン製造株式会社 シリコン自然酸化膜の選択的除去方法
JP2632262B2 (ja) 1991-08-20 1997-07-23 大日本スクリーン製造株式会社 シリコンウエハ上のコンタクトホール内の自然酸化膜の除去方法
JP3329038B2 (ja) 1993-12-13 2002-09-30 ソニー株式会社 ドライエッチング方法
JP2004296467A (ja) * 2003-03-25 2004-10-21 Hitachi Kokusai Electric Inc 基板処理装置
JP2005161493A (ja) 2003-12-04 2005-06-23 Toyota Central Res & Dev Lab Inc マイクロ構造体の製造方法とその製造装置
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP5400528B2 (ja) * 2009-08-11 2014-01-29 ステラケミファ株式会社 微細加工処理剤、及びそれを用いた微細加工処理方法
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP5859262B2 (ja) 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
JP5486632B2 (ja) * 2012-04-12 2014-05-07 日本電信電話株式会社 電極形成方法
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP6494226B2 (ja) * 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법
KR101874821B1 (ko) * 2016-04-05 2018-07-06 주식회사 테스 저온 공정을 이용한 실리콘산화막의 선택적 식각 방법
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
JP7109165B2 (ja) * 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127990A (ja) * 2002-09-30 2004-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN102428547A (zh) * 2009-05-21 2012-04-25 斯泰拉化工公司 微细加工处理剂及微细加工处理方法
CN102214563A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种金属栅极/高k栅介质叠层结构的制备和成形方法
CN103328688A (zh) * 2011-01-24 2013-09-25 梅姆斯塔有限公司 具有改进的选择性的二氧化硅蒸汽蚀刻
JP2015109316A (ja) * 2013-12-03 2015-06-11 Ｓｐｐテクノロジーズ株式会社 積層膜及びその製造方法
CN110581067A (zh) * 2018-06-08 2019-12-17 东京毅力科创株式会社 蚀刻方法及蚀刻装置
WO2020054476A1 (ja) * 2018-09-13 2020-03-19 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置

Also Published As

Publication number Publication date
JPWO2021205632A1 (zh) 2021-10-14
KR102590870B1 (ko) 2023-10-19
CN113785382A (zh) 2021-12-10
US20220115239A1 (en) 2022-04-14
KR20210126542A (ko) 2021-10-20
WO2021205632A1 (ja) 2021-10-14
TWI783412B (zh) 2022-11-11
TW202139285A (zh) 2021-10-16
JP7065254B2 (ja) 2022-05-11

Similar Documents

Publication Publication Date Title
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
US9406523B2 (en) Highly selective doped oxide removal method
US9378969B2 (en) Low temperature gas-phase carbon removal
JP6009520B2 (ja) シリコン含有膜の平滑ＳｉＣｏｎｉエッチング
JP5925802B2 (ja) ２段階での均一なドライエッチング
KR101764166B1 (ko) 탄소 함유 필름들에 대한 실리콘-선택적 건식 식각
US7781340B2 (en) Method and system for etching high-k dielectric materials
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
US20150214066A1 (en) Method for material removal in dry etch reactor
US8349401B2 (en) Film formation apparatus and method for using same
JP2013258408A (ja) トレンチ及びビアの断面形状を変形させる方法及び装置
TW200525611A (en) Chamber cleaning method
TWI813187B (zh) 蝕刻方法
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
CN113785382B (zh) 蚀刻方法
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
JP7474903B2 (ja) エッチング処理方法
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
US20230307242A1 (en) Method for etching for semiconductor fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant