KR20210126542A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20210126542A
KR20210126542A KR1020217007814A KR20217007814A KR20210126542A KR 20210126542 A KR20210126542 A KR 20210126542A KR 1020217007814 A KR1020217007814 A KR 1020217007814A KR 20217007814 A KR20217007814 A KR 20217007814A KR 20210126542 A KR20210126542 A KR 20210126542A
Authority
KR
South Korea
Prior art keywords
wafer
etching
gas
film
silicon oxide
Prior art date
Application number
KR1020217007814A
Other languages
English (en)
Other versions
KR102590870B1 (ko
Inventor
다카시 핫토리
유 자오
히로유키 고바야시
히로토 오타케
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210126542A publication Critical patent/KR20210126542A/ko
Application granted granted Critical
Publication of KR102590870B1 publication Critical patent/KR102590870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

산화실리콘막을 질화실리콘막에 대해 높은 선택비이며 높은 정밀도로 에칭하는 에칭 방법을 제공하기 위해, 처리실 내에 배치된 웨이퍼 상에 미리 형성된 산화실리콘막 및 질화실리콘막이 상하 방향으로 번갈아 적층된 막층의 단부(端部)가 홈 또는 구멍의 측벽을 구성하는 막 구조를, 상기 처리실 내에 처리용의 기체를 공급해서 에칭하는 에칭 방법으로서, 상기 처리실 내에 불화수소 및 알코올의 증기를 공급하고, 상기 웨이퍼를 -20℃ 이하, 바람직하게는 -20 내지 -60℃의 온도로 유지해서, 상기 산화실리콘막을 상기 단부로부터 횡 방향으로 에칭한다.

Description

에칭 방법
본 발명은, 반도체 디바이스를 제조하는 공정에 있어서, 반도체 웨이퍼 등의 기판 위의 시료 상에 미리 형성된 처리 대상인 산화실리콘막을 에칭해서 제거하는 에칭 방법에 관한 것이며, 특히 상하 방향으로 적층된 복수의 산화실리콘막과 이들 사이의 층간막을 갖는 막 구조에 있어서 산화실리콘막을 등방적으로 드라이 에칭하는 에칭 방법에 관한 것이다.
기억장치 등에 사용되는 반도체 디바이스에서는, 저소비전력화나 기억 용량 증대 등의 시장으로부터의 요구에 대응하기 위해, 추가적인 미세화, 및 디바이스의 구조의 3차원화가 진행되고 있다. 이러한 반도체 디바이스의 제조에 있어서, 3차원 구조를 형성하는 공정에서는, 당해 구조는 종래의 기술보다 입체적으로 복잡하기 때문에, 종래 행해져온 웨이퍼의 상하면에 대해 수직 방향으로 에칭을 행하는 「수직성(이방성) 에칭」에 더해, 횡 방향의 에칭도 행하는 「등방성 에칭」이 다용(多用)되게 될 것으로 생각되고 있다.
이러한 등방성의 에칭은 종래에는 약액을 사용한 웨트 처리에 의해 행해져왔다. 그러나, 상기 디바이스 구조의 미세화의 진전에 따라, 약액의 표면장력에 의해 구조의 패턴이 무너지거나 패턴끼리의 극간의 에칭 잔류의 문제가 현재화되고 있다. 또는, 대량의 약액 처리가 필요해지는 점이 문제로 되고 있었다. 따라서, 등방성 에칭에서는, 약액을 사용한 웨트 처리를 이용하는 것으로부터, 약액을 사용하지 않는 드라이 처리의 것으로 치환하는 것이 요구되고 있다.
반도체 디바이스 중에서는 산화실리콘막이 많이 사용되기 때문에, 그 드라이 에칭 프로세스도 이전부터 다수의 공지예가 있다. 예를 들면 특허문헌 1에는, 알코올과 CF계의 가스에 의해 0℃ 이하에서 플라스마를 사용해 산화실리콘계 재료층을 에칭하는 것이 기재되어 있다. 또한, 특허문헌 2에는, 퇴적물 제거법으로서 불화수소와 메탄올의 혼합 가스를 사용해 30℃ 이하에서 에칭하는 것이 기재되어 있다. 또한, 특허문헌 3, 4, 5, 6에는 불화수소와 알코올에 의해 0℃∼30℃, 혹은 실온∼40℃와 같은 온도에서 산화실리콘막을 에칭하는 것이 기재되어 있고, 특허문헌 3, 4, 5에는 질화실리콘에 관한 기재가 있다.
또한 특허문헌 7에는, 불화수소와 알코올로부터 생성된 HF2 -에 의해, 질화실리콘막 위에 형성된 산화실리콘막을 갖는 구조체를 에칭하는 것과, 그 후, 그 구조체를 가열하는 것, 다시 냉각하는 것이 기재되어 있다. 또한, 특허문헌 8에는, -20℃ 이하에서, 산소를 포함하는 전구체와 불소를 포함하는 전구체를 사용해서, 질화실리콘막과 산화실리콘막이 적층된 구조로부터 질화실리콘막을 선택적으로 횡 방향으로 에칭하는 것이 기재되어 있다.
일본국 특개평07-169738호 공보 일본국 특개2013-074220호 공보 일본국 특개2016-025195호 공보 US9613823호 공보 일본국 특개평07-153737호 공보 US5571375호 공보 일본국 특개2005-161493호 공보 US10319603호 공보
상기한 종래의 기술은 다음의 점에 대한 고려가 불충분했기 때문에 문제가 발생하고 있었다.
즉, 3차원 구조의 반도체 소자인 3D-NAND 플래시 메모리의 적층막 가공이나 Fin형 FET의 게이트 주위의 가공에 있어서는, 산화막을 다결정 실리콘막이나 실리콘질화막에 대해 고선택이며, 또한 원자층 레벨로 처리를 실시하는 양을 제어해서 에칭하는 기술이 요구된다. 이러한 3D-NAND 플래시 메모리를 제조하는 공정에 있어서 처리 대상의 구조와 그 에칭 처리의 전형적인 예로서는, 산화실리콘막(SiOx막)과 질화실리콘막(SiN)이 상하 방향으로 번갈아 복수 적층된 구조체의 최상면으로부터 당해 상하 방향으로 깊은 구멍이나 홈 형상이 형성된 구조로서, 구멍이나 홈 구조의 측벽면을 구성하는 적층된 막 구조의 표면으로부터 선택적으로 산화실리콘막을 횡 방향으로 에칭하는 공정을 생각할 수 있다.
배경기술에서 나타낸 바와 같이, 불산 수용액이나 버퍼드 불산 수용액에 의한 웨트 처리에 의한 에칭에서는, 미세한 간격을 갖는 홈이나 미소한 직경의 구멍 구조에서의 에칭 잔류나, 에칭의 제어성이 나쁘다는 문제가 있었다. 또한, 특허문헌 1 내지 7에 개시된 종래의 기술을 상기 산화실리콘막과 질화실리콘막이 상하 방향으로 번갈아 복수 적층된 막 구조에 적용했을 경우에, 전자의 후자에 대한 높은 선택성을 실현해서 후자에 대해 전자를 효율적으로(높은 에칭률로) 처리하는 것은 어렵다는 문제가 발생하고 있었다.
본 발명은 상기 과제를 감안해 이루어진 것이며, 산화실리콘막을 질화실리콘막에 대해 높은 선택비이며 높은 정밀도로 에칭하는 에칭 방법을 제공하는 것에 있다.
상기 목적은, 처리실 내에 배치된 웨이퍼 상에 미리 형성된 산화실리콘막 및 질화실리콘막이 상하 방향으로 번갈아 적층된 막층의 단부(端部)가 홈 또는 구멍의 측벽을 구성하는 막 구조를, 상기 처리실 내에 처리용의 기체를 공급해서 에칭하는 에칭 방법으로서, 상기 처리실 내에 불화수소 및 알코올의 증기를 공급하고, 상기 웨이퍼를 -20℃ 이하, 바람직하게는 -20 내지 -60℃의 온도로 유지해서, 상기 산화실리콘막을 상기 단부로부터 횡 방향으로 에칭하는 것에 의해 달성된다.
산화실리콘막을 높은 에칭률로 에칭하는 것과 질화실리콘막을 낮은 에칭률로 에칭하는 것을 양립할 수 있고, 그 결과, 질화실리콘막에 대해 높은 선택비로 산화실리콘막을 높은 정밀도로 에칭해 제거하는 것이 가능하다.
도 1은 본 실시예에 따른 에칭 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 2는 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 처리되는 웨이퍼 상에 형성된 막 구조의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 3은 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 처리되는 웨이퍼 상에 형성된 막 구조에 바람직하지 않은 단부의 형상이 생성된 상태의 단면을 모식적으로 나타내는 종단면도이다.
도 4는 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 실시되는 웨이퍼 처리의 흐름의 개략을 나타내는 플로차트이다.
도 5는 도 4에 나타내는 웨이퍼 처리의 시간 경과에 수반하는 동작의 흐름의 개략을 나타내는 타임차트이다.
도 6은 본 실시예에 따른 플라스마 처리 장치에 있어서, 처리실 내에 배치한 웨이퍼 상의 산화실리콘막을 불화수소와 메탄올의 혼합 가스를 사용해서 에칭 처리한 경우의 웨이퍼 온도의 변화에 대한 에칭 속도의 변화의 참고예를 나타내는 그래프이다.
도 7은 도 6에 나타내는 참고예에 있어서 웨이퍼의 온도의 변화에 대한 산화실리콘막과 질화실리콘막 사이의 선택비의 변화를 나타내는 그래프이다.
도 8은 복수 종류의 알코올, 물, 불화수소, 사불화실리콘의 온도에 대한 증기압의 변화를 나타내는 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 에칭 처리 장치의 전체의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 10은 도 9에 나타내는 다른 실시예에 따른 에칭 처리 장치로 실시된 에칭 처리에 있어서의 처리 대상막의 에칭률과 처리 가스로서 사용된 불화수소에 대한 메탄올의 양의 관계를 나타내는 그래프이다.
본 발명자는, 불화수소 가스 및 알코올에 의한 산화실리콘막, 질화실리콘막의 에칭에 관해 상세히 검토를 행했다. 산화실리콘막을 불화수소 가스 및 알코올로서 메탄올을 사용한 경우의 반응식은 특허문헌 7에 기재된 바와 같이 하기로 표시된다.
2HF+CH3OH→HF2 -+CH3OH2 +…(식 1)
SiO2+2HF2 -+CH3OH2 +→SiF4+2H2O+2CH3OH…(식 2)
이러한 식들에 표시된 바와 같이, 불화수소(HF) 2분자와 메탄올(CH3OH)이 반응해 활성종인 HF2 -를 생성한다(식 1). 이 HF2 -가 SiO2와 반응해 SiF4(비점 -94.8℃)를 생성하고, 그것이 휘발해서 에칭이 일어난다. 반응을 담당하고 있는 것은 HF2 -이다. 메탄올과 같은 알코올은, 불화수소 2분자로부터 H+를 빼내어 HF2 -를 생성시키는 역할을 수행한다.
본 발명자들은, 불화수소와 메탄올의 혼합 가스를 사용한 경우의, 플라스마 CVD에 의해 형성된 산화실리콘막, 및 질화실리콘막의 각각의 단층막의 에칭률에 대해 조건을 바꿔 검토를 행했다. 그 결과를 도 6 내지 8을 사용해서 설명한다.
도 6은, 본 실시예에 따른 플라스마 처리 장치에 있어서, 처리실 내에 배치한 웨이퍼 상의 산화실리콘막을 불화수소와 메탄올의 혼합 가스를 사용해서 에칭 처리한 경우의 웨이퍼 온도의 변화에 대한 에칭 속도의 변화의 참고예를 나타내는 그래프이다. 도 7은, 도 6에 나타내는 참고예에 있어서 웨이퍼의 온도의 변화에 대한 산화실리콘막과 질화실리콘막 사이의 선택비의 변화를 나타내는 그래프이다. 도 8은, 복수 종류의 알코올, 물, 불화수소, 사불화실리콘의 온도에 대한 증기압의 변화를 나타내는 그래프이다.
도 6에 나타낸 예에 있어서는, 각각의 단층막을 에칭 처리할 때에 사용한 가스는, 불화수소 800sccm, 메탄올 400sccm, 불화수소, 메탄올에 추가로 희석 가스인 Ar을 각각 100sccm씩 합계 200sccm 첨가한 것이 사용되고 있다. 또한, 처리실 내에서 웨이퍼가 처리된 압력은 300Pa이었다.
도 6에 나타내는 바와 같이, 웨이퍼의 온도가 보다 저온으로 변화함에 따라, 질화실리콘막의 에칭 속도(에칭률)의 변화량에 대해, 산화실리콘막의 에칭 속도(에칭률)가 크게 변화하고 있는 것을 알 수 있다. 특히, -15℃ 이하에서는 산화실리콘막의 에칭률이 급격히 커지고 있다. 이것은, 산화실리콘막에의 불화수소나 메탄올의 흡착량이 증가해 (식 1), (식 2)에서 나타낸 반응이 일어나기 쉬워졌기 때문으로 생각된다.
이에 반해, 질화실리콘막의 에칭률은 -15℃ 이하의 저온에서도 작은채로 변화하지 않는다. 결과적으로, 도 7에 나타내는 바와 같이, 산화실리콘막과 질화실리콘막 사이의 선택비는, 처리되는 온도가 0℃ 이하인 영역에 있어서는 온도가 낮아짐에 따라 증대하는 경향을 가지며, 특히 -30∼-50℃에 극대값을 포함하는 높은 선택비로 되는 범위를 갖고 있는 것을 알 수 있다.
한편, 도 6에 나타내는 참고예의 복수의 데이터로부터 도출된 실선 상의 산화실리콘막의 에칭률은, -25∼-30℃의 사이에서 극대값을 가지며 이보다 저온, 특히 -45℃ 이하에서는 반대로 서서히 저하해 간다. 그리고, 도 7에 나타내는 실선 상의 선택비의 값은, -35∼-40℃의 사이에서 극대값으로 되고, 이보다 저온으로 됨에 따라 감소해 가는 것이 나타나 있다. 이와 같이, 질화실리콘막에 대한 산화실리콘막의 에칭률의 선택비는, -20℃∼-50℃의 범위에서 크고, 특히 -30℃∼-45℃가 극대값을 포함해서 큰 범위인 것을 알 수 있다.
여기에서, 알코올이나 불화수소 가스의 온도에 대한 증기압의 문헌값을 그래프화한 곡선(도 8)을 보면, -50℃보다 저온에서는 알코올의 증기압이 저하해 100Pa보다 작게 되어 있다. 불화수소 가스와 메탄올을 사용하는 프로세스에서는, 100Pa 내지 1000Pa 정도를 전압(全壓)으로 사용하고 있고, 분압으로 생각했을 경우, 수십 내지 수백 Pa 정도가 필요해진다.
예를 들면, 300Pa를 전압으로 해서 처리를 한 도 6, 7에서 나타낸 예에서는 분압으로서는 100Pa 정도가 필요해진다. 이에 반해, -50℃ 이하에서는, 알코올의 증기압이 지나치게 낮아지는 것이 관계해서 에칭률이 저하될 것으로 생각된다.
이상과 같이, 높은 산화실리콘막의 에칭률과 낮은 질화실리콘막의 에칭률을 양립할 수 있고, 질화실리콘막에 대해 높은 선택비로 산화실리콘막을 높은 정밀도로 에칭하기 위해서는, 웨이퍼 온도 -20℃∼-60℃가 바람직하고, 또는 웨이퍼 온도 -30℃∼-50℃가 보다 바람직한 것을 찾아냈다.
[실시예 1]
이하, 본 발명의 실시예를 도면에 의거해 상세히 설명한다.
[에칭 처리 장치]
우선, 도 1을 사용해서 본 발명의 실시예 1의 에칭 처리 장치에 대해 전체의 구성의 개략을 설명한다. 도 1은 본 실시예에 따른 에칭 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
본 도면에 있어서, 에칭 처리 장치(100)는, 상하 방향으로 중심축을 가진 원통형의 금속제 진공 용기인 베이스 챔버(11)를 구비한 하부 유닛(57)과, 베이스 챔버(11)의 위쪽에 재치(載置)되어 베이스 챔버(11)의 원형의 천장면을 구성하는 상부 유닛(58)을 구비하고 있다. 더 아래쪽에는 베이스 챔버(11) 내부를 배기해서 감압하는 배기 펌프를 포함하는 진공 배기부(63)가 배치되어 있다.
베이스 챔버(11)의 내부에는 그 측벽과 저부에 둘러싸인 공간이며 내측이 감압되는 처리실(1)이 배치되어 있다. 원통형을 가진 처리실(1)의 내부에는, 그 상면에 웨이퍼(2)가 재치되는 원통형을 가진 지지대인 웨이퍼 스테이지(3)가 배치되어 있다. 웨이퍼 스테이지(3)의 외주측의 베이스 챔버(11)의 저부에는, 처리실(1)의 내외를 연통(連通)하는 관통 구멍이 적어도 1개 배치되고, 이 관통 구멍들의 개구가 처리실(1) 내부의 가스나 입자가 배출되는 배기구를 구성한다.
또한, 처리실(1)의 천장면의 중심부이며 웨이퍼(2) 표면의 막층을 처리하기 위한 가스가 도입되는 공간을 사이에 두고 웨이퍼 스테이지(3)의 상면 위쪽에는, 석영 등의 유전체제(誘電體製)의 원판인 샤워 플레이트(23)가 당해 상면과 대향해서 배치되고, 상부 유닛(58)으로 처리실(1)의 천면(天面)을 구성하고 있다. 샤워 플레이트(23)에는 복수의 관통 구멍이 구비되며, 당해 관통 구멍을 통해 처리 가스가 처리실(1) 내에 공급된다. 본 실시예의 처리 가스는, 웨이퍼(2) 표면에 미리 배치된 처리 대상의 막층과 반응하는 적어도 1종류의 반응성 가스와 이것을 소정의 비율로 희석하는 희가스를 포함하는 복수 종류의 원소가 혼합된 혼합 가스이다.
처리 가스는, 샤워 플레이트(23)의 관통 구멍에 연통해서 배치된 처리 가스 공급용 관로 상에 가스 종류마다 배치된 매스플로 컨트롤러(50)에 의해 가스 종류마다 그 유량 또는 속도가 조정되고, 복수 개의 가스용 배관이 하나로 합쳐져 가스가 합류해서 처리 가스로서 샤워 플레이트(23)의 관통 구멍에 공급된다. 또한, 매스플로 컨트롤러(50)의 하류측에서 합류한 처리 가스 공급용 관로의 더욱 하류측에는 가스 분배기(51)가 배치되고, 가스 분배기(51)로부터 샤워 플레이트(23)까지의 사이에는, 복수 개의 가스 공급용 관로인 가스 공급관(56)이 이들과 연결되고, 이러한 관로들의 하단은 샤워 플레이트(23)의 중심부 또는 외주부에 배치된 관통 구멍에 연통해서 배치되어 있다.
본 실시예에서는, 샤워 플레이트(23)의 관통 구멍에 연통해서 배치된 각각의 가스 공급관(56)을 통해 중심부와 외주측 부분에서 유량이나 조성을 각각 독립적으로 조절한 처리 가스가 처리실(1) 내에 상부 중앙부로부터 공급되고, 처리실(1)의 중심 부근과 외주 부근의 각각의 영역에서 처리 가스의 분압의 분포가 원하는 것으로 조절된다. 또, 도 1의 예에서는, 처리용 가스의 원료가 되는 원소로서 Ar, N2, HF, O2가 기재되어 있지만, 다른 종류의 것으로 구성된 처리 가스를 공급해도 된다.
또한, 본 실시예에서는 샤워 플레이트(23)의 관통 구멍을 통해 액체의 원료를 기화시켜서 얻어진 가스가 처리실(1) 내에 처리용 가스로서 공급된다. 예를 들면, 액체의 원료로서 소정의 종류의 알코올이 사용되고, 저류부 내에 저류된 이들 원료액을 베이퍼(vapor) 공급기(47)에 있어서 기화함으로써 얻어진 가스가 처리용 가스로서 사용된다.
베이퍼 공급기(47)의 내부에는 원료의 액체가 저류되는 탱크(45)를 구비하고 있다. 당해 탱크(45)의 외벽의 주위를 둘러싸서 배치된 히터(46)에 전력이 공급되어 생긴 열에 의해 액체 원료가 가열되어 탱크(45) 내부의 상부에 원료의 증기가 생성되고, 탱크(45) 상부에 연결된 관로를 통해서 내부에 충만한 원료의 증기는 매스플로 컨트롤러(50-2)에 의해 그 유량 또는 속도가 제어되어 증기용의 가스 분배기(51)에 공급되고, 샤워 플레이트(23)의 복수의 관통 구멍 중의 소정의 관통 구멍에 연통한 복수의 가스 공급관(56) 중의 일부에 분배된다. 또한, 이러한 가스 공급관(56)들을 지나 샤워 플레이트(23)의 관통 구멍을 통해서 처리실(1) 내에 도입된다.
원료의 증기로 구성된 이러한 처리 가스들이 처리실(1) 내에 도입되고 있지 않는 동안은, 가스 분배기(51)와 탱크(45) 사이를 연결하는 관로 상의 밸브(53, 54) 중 적어도 1개가 닫혀 액체의 원료와 처리실(1) 사이가 차단된다. 본 예에서는, 탱크(45)의 바깥 주위에 가열용의 히터(46)가 구비되어 있지만, 원료의 증기가 흐르는 배관 상에도 히터를 배치해서, 당해 히터로부터의 열을 받아 배관 내부를 가열해서 원료의 증기가 관 내부에서 응축하지 않도록 하는 것이 바람직하다.
베이스 챔버(11) 내의 처리실(1)의 하부에 있어서 웨이퍼 스테이지(3)의 아래쪽에는 처리실(1) 내부를 배기해서 감압하기 위한 배기 펌프를 포함하는 배기 수단(15)이 진공 배기 배관(16)을 개재해 연통해서 접속되어 있다. 배기 수단(15)은, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프 등의 처리실(1) 내부를 소정의 진공도까지 감압할 수 있는 배기 펌프를 구비하고 있는 것으로 한다. 또한, 처리실(1) 내부의 압력을 조절하기 위해, 베이스 챔버(11)의 바닥 부재를 연통한 배기구와 배기 수단(15) 사이를 연결해서 연통하는 진공 배기 배관(16) 상에 조압(調壓) 수단(14)이 배치되어 있다. 조압 수단(14)은, 진공 배기 배관(16)의 배기가 흐르는 유로를 횡 방향으로 가로질러 배치된 판 형상의 플랩을 적어도 1개 구비해서 당해 플랩을 회전 또는 유로를 가로지르는 방향으로 이동시킴으로써 유로 단면적을 증감시킴으로써, 내부를 흐르는 배기의 유량 또는 속도를 증감시키는 구성을 구비하고 있다.
베이스 챔버(11)와 그 위쪽의 원통형의 상부 유닛(58)은 후자가 부착된 상태에서, 베이스 챔버(11)의 원통형의 측벽 상단의 위쪽에, 원통형의 상부 유닛(58)의 바닥면의 외주 단부가, 이들의 사이에 O링 등의 시일 부재를 끼워 처리실(1) 내외를 기밀하게 봉지(封止)하도록 올려놓아져 부착된다. 상부 유닛(58)의 하부의 중앙부는 샤워 플레이트(23)가 배치되고, 또한 샤워 플레이트(23)의 외주측의 영역에 링 형상을 가진 IR 램프 유닛(59)이 배치됨과 함께, IR 램프 유닛(59)의 IR 광 투과창(72)이 상부 유닛(58)의 하면이며 처리실(1)의 천면을 구성하고 있다. 또한, 상부 유닛(58)은, IR 램프 유닛(59) 및 그 중심부에 배치된 샤워 플레이트(23)와 그 위쪽에서 이것에 연결된 가스 공급관(56)의 주위와 위쪽을 둘러싸는 금속제의 원통형의 상부 유닛 커버(62)를 구비하고 있다.
본 예에서는, 웨이퍼 스테이지(3)의 상면의 외주측 영역의 위쪽에, 당해 상면과 이것에 올려놓아진 웨이퍼(2)를 링 형상으로 둘러싸고 IR 램프 유닛(59)이 설치되며, IR 광 투과창(72)을 투과해서 처리실(1) 내에 방사된 광이 주위로부터 웨이퍼(2)에 조사된다. 방사되는 광은 가시광에서부터 적외광 영역의 광을 주로 하는 광(여기에서는 IR 광이라 부름)을 방출하는 것으로 한다.
IR 램프 유닛(59)은, 샤워 플레이트(23)의 주위에 링 형상으로 배치된 IR 램프(60)와, IR 램프(60)의 위쪽에서 이것을 덮어 배치되며 방사된 IR 광을 처리실(1)의 중앙측 및 아래 방향(재치된 웨이퍼(2)의 방향)을 향해 반사하는 링 형상의 반사판(61)과, IR 램프(60)의 아래쪽에 배치되며 석영 등의 IR 광이 투과하는 유전체제의 링 형상 부재이며 샤워 플레이트(23)를 둘러싸는 IR 광 투과창(72)을 구비하고 있다. 본 예의 IR 램프(60)는, 위쪽에서 보았을 때, 샤워 플레이트(23) 또는 처리실(1)의 상하 방향의 중심의 주위에 복수 개가 동심 형상으로 배치된 서클형(원 형상)의 IR 램프(60-1, 60-2, 60-3)가 사용된다. 이들 복수 개의 램프 대신에 나선 형상으로 배치된 1개의 램프가 사용되어도 된다. 또한 본 실시예에서는 3주회분의 램프가 설치되어 있는 것으로 했지만, 2주회, 4주회 등으로 해도 된다.
IR 램프(60)는, 전력을 공급하는 IR 램프용 전원(73)이 접속되어 있고, 이들의 사이를 전기적으로 접속하는 급전 경로 상에는 고주파 전력의 노이즈가 저감되어 IR 램프용 전원(73)에 유입되는 것을 억제하기 위한 고주파 컷 필터(74)가 배치되어 있다. 또한, IR 램프용 전원(73)은 IR 램프(60-1, 60-2, 60-3)의 각각에 공급되는 전력을 독립적으로 제어할 수 있는 기능을 갖고 있다.
링 형상으로 샤워 플레이트(23)를 둘러싸는 IR 램프 유닛(59)은, IR 광 투과창(72)의 링 형상의 처리실(1)에 면한 천면부와 그 내주 단부의 위쪽에 접속되며 샤워 플레이트(23)와 그 배면측에서 관통 구멍에 연결된 가스 공급관(56)을 둘러싸는 원통형의 내주 측벽부를 갖고 있다. 원통형의 내주 측벽부도 천면부와 마찬가지로 IR 광이 투과하는 유전체제 부재로 구성되고, 방사되는 IR 광은 원통형부를 통해서 샤워 플레이트(23)에 조사됨과 함께, 이것을 투과해서 처리실(1) 내에 방사된다.
웨이퍼 스테이지(3)의 원판 또는 원통형의 금속제 부재의 내부에는, 웨이퍼 스테이지(3)를 냉각해서 온도를 조절하기 위한 냉매가 내측을 흐르는 유로(39)가 배치되며, 유로(39)의 출입구와 연결된 칠러(38)에 있어서 온도가 소정의 범위 내의 값으로 조절된 냉매가 공급되어 순환한다. 본 실시예의 칠러는 냉매 또는 금속제 부재를 -20℃ 내지 -60℃의 범위의 온도로 할 수 있는 것이 사용된다. 또한, 금속제 부재의 상면에는 웨이퍼(2)가 그 위에 올려놓아지는 상면을 구성하는 유전체제 막이 배치되고, 당해 유전체제 막 내에는 웨이퍼(2)를 정전 흡착에 의해 고정하기 위한 직류 전력이 공급되는 복수의 판 형상의 전극판(30)이 내장되어 있다. 각각의 전극판(30)에는 DC 전원(31) 각각이 접속되어 있다.
또한, 웨이퍼(2)의 온도를 효율적으로 조절하기 위해, 웨이퍼 스테이지(3)의 유전체막의 상면에는, He 가스가 공급되는 공급구가 배치되고 웨이퍼(2)가 올려놓아진 상태에서 웨이퍼(2)의 이면과 유전체막 사이에 He 가스를 공급해서, 웨이퍼(2)와 유로(39) 사이의 열전달을 촉진할 수 있도록 구성되어 있다. 또한, 유전체막은 웨이퍼(2)를 정전기에 의해 흡착한 상태에서 가열이나 냉각을 행해도 웨이퍼(2)의 이면에 흠집이 생기는 것을 억제하기 위해 폴리이미드 등의 수지로 구성되어 있다.
또한, 웨이퍼 스테이지(3)의 금속제 부재의 내부에는, 웨이퍼 스테이지(3) 또는 금속제 부재의 온도를 검지하는 온도 검지기(센서)로서의 열전대(70)가 배치되며 열전대 온도계(71)에 접속되어 있다. 열전대 온도계(71)로부터의 출력은 도시하지 않은 에칭 처리 장치(100)의 동작을 제어하는 제어부에 송신되어, 제어부 내의 연산기가 기억 장치 내에 저장된 미리 정해진 소프트웨어에 기재된 알고리즘에 의거해서 온도 값을 검출함과 함께, 당해 검출된 값 및 이로부터 얻어지는 웨이퍼(2)의 직경 방향의 소기의 온도의 분포와의 차에 따라, 원하는 웨이퍼(2)의 온도의 분포로 되도록, IR 램프용 전원(73)에 IR 램프(60-1, 60-2, 60-3) 각각으로부터의 IR 광의 출력을 독립적으로 조절하는 지령 신호를 송신한다.
또, 본 실시예의 에칭 처리 장치(100)에서는, 냉매가 내측을 순환하는 유로(39) 순환시키는 것 이외에도, 웨이퍼 스테이지(3) 내부에 공급되는 전력에 따라 온도차를 형성하는 열전 변환 디바이스인 펠티에 소자 등을 사용할 수도 있다. 또한, 불화수소 가스 및 메탄올 가스 등의 처리 가스에 노출되는 처리실(1)의 웨이퍼 스테이지(3) 이외의 내측 벽면을, 예를 들면 40℃ 내지 120℃의 범위 내의 온도로 가열할 수 있다. 이것에 의해, 처리실(1)의 내부 부재의 표면에 불화수소 가스 및 메탄올 가스가 흡착하는 것을 억제해 내부의 부재에 부식이 생기(生起)하는 것을 저감할 수 있다.
도 2를 사용해서, 본 실시예의 에칭 처리 장치(100)가 웨이퍼(2)에 대해 실시하는 처리 대상인 막의 구조에 대하여 설명한다. 도 2는, 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 처리되는 웨이퍼 상에 형성된 막 구조의 구성의 개략을 모식적으로 나타내는 종단면도이다. 도 2(a)는 당해 처리 개시 전의, 도 2(b)는 당해 처리 개시로부터 소정 시간 후의 막 구조의 종단면을 나타내고 있다.
도 2(a)에 나타내는 바와 같이, 본 실시예가 에칭 처리하는 대상의 막 구조는, 기판(101) 위에 처리 대상의 막층인 산화실리콘막(SiO2막)(103)과 질화실리콘막(SiN)(102)이 번갈아 복수 적층된 구성을 갖고 있다. 또, 본 예에서는 질화실리콘 SiN은 SixNy의 원소 기호로 표시할 수 있는 물질을 나타내고 있으며, 예를 들면 전형적인 물질로서는 Si3N4을 들 수 있다.
또한, 막 구조에는 그 상면으로부터 기판(101)에 이르는 당해 막 구조를 상하 방향으로 관통하는 깊이를 가진 구멍 형상 혹은 홈 형상이 형성되어, 그 구멍 또는 홈은 개구부(104)를 가지고 그 측벽면에 번갈아 복수 적층된 산화실리콘막(SiO2막)(103) 및 질화실리콘막(SiN)(102)의 각각의 상하 방향의 단면(종단면)이 노출되어 있다. 또한, 본 예에서는, 상기 복수의 적층막의 아래쪽의 기판(101)의 상부에도 구멍 또는 홈 구조가 형성되어 개구부(104)를 구성하고 있다.
이러한 막 구조는, 3D-NAND 기술을 사용한 기억용 반도체 디바이스에 있어서 전형적으로 사용된다. 본 예에 사용되는 산화실리콘막(103)의 막 두께는 수 nm 내지 100nm의 범위, 질화실리콘막(102)의 막 두께는 수 nm 내지 100nm의 범위 내의 값으로 되어 있다. 또한, 이들의 막 구조에 있어서의 적층막의 수는 수십 내지 수백의 범위 내의 값으로 되어 있다. 또한, 이들 적층된 막층의 막 구조 전체에서의 두께(105)는 수 ㎛ 내지 수십 ㎛로되고, 개구부(104)의 폭은 수십 nm 내지 수백 nm의 범위 내의 값을 갖고 있다.
본 실시예의 에칭 처리 장치(100)에서는, 이러한 막 구조의 적층막에 대해, 당해 적층막 중의 산화실리콘막(103)을 개구부(104)의 측벽면의 단면으로부터, 질화실리콘막(102)에 대해 높은 선택비로 등방적으로 에칭한다. 이때, 질화실리콘막(102)이 에칭되는 양은 산화실리콘막(103)에 대해 현저하게 작기 때문에, 산화실리콘막(103)의 에칭이 질화실리콘막(102)의 개구부(104)의 종단면에 대해 횡(수평) 방향(도면 상 좌우 방향)으로 진행한다. 도 2(b)는, 도 2(a)에 나타낸 상태에서 에칭이 개시되어 미리 정해진 시간 경과했을 때의 막 구조의 종단면을 나타낸 것이고, 이때의 산화실리콘막(103)의 에칭량(106)은 수 nm 내지 수십 nm이며, 10nm 정도가 최적이다.
본 실시예의 에칭 처리에 있어서, 산화실리콘막(103)의 횡 방향에의 에칭량의 질화실리콘막에 대한 비율(선택비)은 15 이상, 보다 바람직하게는 20 이상으로 된다. 당해 선택비가 낮을 경우에는, 에칭의 대상이 아닌 질화실리콘막(102)의 에칭이 병행해서 상당량 생기기 때문에, 도 3에 나타내는 바와 같이, 상기 미리 정해진 에칭 시간 후의 질화실리콘막(102)의 개구부(104)에 면한 단면의 형상은, 초기의 평탄한 면 형상(도면 상에서는 직사각 형상으로 나타나 있음)의 것으로부터, 단면의 상하 단부가 깎여 소모된(둥근) 것으로 되어, 이러한 형상을 가진 가공 후의 회로 구조를 가진 디바이스의 성능에 악영향을 미칠 우려가 있다.
도 3은, 이러한 바람직하지 않은 단부의 형상이 생성된 막 구조의 단면을 모식적으로 나타내고 있다. 도 3은, 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 처리되는 웨이퍼 상에 형성된 막 구조에 바람직하지 않은 단부의 형상이 생성된 상태의 단면을 모식적으로 나타내는 종단면도이다.
경험적으로는, 선택비로서 15 이상, 보다 바람직하게는 20 이상일 경우에는, 도 2(b)에서 나타내는 바와 같은 직사각형에 보다 가까운 형상이 얻어진다. 또한, 선택비가 15 미만, 특히 10 이하일 경우에는, 도 3에 나타낸 바와 같은 질화실리콘막(102)의 에칭되는 단부의 형상이, 막의 상하 단부에서부터 그 중간 부분이 에칭 방향으로 움푹 파인 둥그스름한 것으로 되게 되어, 당해 막을 사용해서 형성되는 회로의 형상으로서 바람직하지 않다. 이러한 점에서, 형성되는 반도체 디바이스 회로의 소기의 성능을 실현함에 있어서 필요해지는 높은 선택비(선택성)를 얻기 위해, 웨이퍼(2)의 온도로서 -20℃∼-50℃가 바람직하다.
도 2에서 나타낸 기판(101)으로서는, 실리콘제의 것이나 실리콘게르마늄제 또는 이들을 포함하는 재료로 구성된 기판 등이 바람직하지만, 이들로 한정되는 것은 아니다. 또한, 본 예의 처리 대상의 막 구조로서 산화실리콘막(SiO2막)(103)과 질화실리콘막(SiN)(102)이 번갈아 다수 적층된 구성을 가지며, 이러한 막층들은 플라스마 CVD 등으로 연속적으로 상하 방향으로 형성된 것이다. 이들 산화실리콘막(103) 및 질화실리콘막(102)은, 그 밖의 방법, 예를 들면 화학 증착법(CVD법), 원자층 퇴적법(ALD법), 스퍼터법, 전구체 도포법 및 소성법 등의 방법으로 형성되어도 된다.
또한, 다른 문제로서, 에칭 처리의 대상인 산화실리콘막(103)이 질화실리콘막(102)에 상하로 적층된 막층의 단부가 홈 또는 구멍의 내측의 측벽을 구성하는 막 구조의 에칭에 있어서, 막 구조의 표면에 퇴적물이 발생하는 경우가 있다. 이 경우에는, IR 램프(60)로부터의 전자파(IR 광)를 웨이퍼(2)에 조사해 가열해서, 이러한 퇴적물들이 기화하는 온도 이상 웨이퍼(2)의 온도를 상승시켜, 발생한 퇴적물을 열분해해 탈리시킬 수 있다. 또, 본 실시예에서는 웨이퍼(2)의 가열에 IR 램프(60)로부터의 IR 광에 의한 복사 가열을 사용했지만, 가열은 이것으로 한정되는 것은 아니며, 예를 들면 웨이퍼 스테이지(3)를 가열하는, 처리실(1) 내부로부터 웨이퍼(2)의 가열만을 행하는 다른 장치에 반송해 가열을 행해도 된다. 또한, IR 램프(60)를 조사할 때에는, Ar 가스나 질소 가스를 처리실(1) 또는 다른 가열하는 장치 내에 도입해도 된다.
[에칭 프로세스]
다음으로 본 발명에서 제안하는 에칭 프로세스에 대해 도 1과 함께 도 4, 도 5를 사용해서 설명한다. 도 4는, 도 1에 나타내는 실시예에 따른 에칭 처리 장치에 있어서 실시되는 웨이퍼의 처리 흐름의 개략을 나타내는 플로차트이다. 도 5는, 도 4에 나타내는 웨이퍼 처리의 시간 경과에 수반하는 동작의 흐름의 개략을 나타내는 타임차트이다.
도 5에 있어서는, 웨이퍼(2)가 처리실(1) 내부에 반송되고 웨이퍼 스테이지(3) 위에 올려놓아져 정전 흡착된 후에 처리실(1) 내에 처리용 가스가 도입되어 처리가 개시된다. 당해 웨이퍼(2)의 처리는, 웨이퍼(2) 상면에 미리 배치된 처리 대상의 막층에 대해 처리실(1) 내에 도입한 처리 가스에 의해 에칭 처리를 실시한 후, 처리실(1) 내를 배기하고, 웨이퍼(2)를 가열해서 표면의 부착물을 제거하는 공정을 하나의 통합 사이클로 해서, 이 사이클을 적어도 1회 이상 행하는 것이다.
즉, 에칭 처리 장치(100)는, 베이스 챔버(11)의 측벽이 도시하지 않은 다른 진공 용기인 진공 반송 용기와 접속되어 있고, 진공 반송 용기 및 베이스 챔버(11)를 관통하는 게이트를 통해서, 웨이퍼(2)가 진공 반송 용기 내부의 반송실로부터 처리실(1)로 반송된다. 진공 반송 용기 내부의 반송실 내에는, 웨이퍼(2)를 아암 선단의 핸드 상에 유지하는 반송용 로봇이 배치되고, 당해 로봇의 아암이 신장해서 핸드 상의 웨이퍼(2)가 게이트를 통과해 반송실로부터 처리실(1) 내의 웨이퍼 스테이지(3)의 상면 위쪽까지 이동한 후, 웨이퍼 스테이지(3) 위에 웨이퍼(2)가 전달된다.
전극판(30)에 직류 전력이 공급되어 웨이퍼(2)가 웨이퍼 스테이지(3) 상면의 유전체막 상에 정전 흡착되어 유지되면, 웨이퍼(2)와 유전체막 사이에 He 가스가 도입되어, 웨이퍼(2)와 웨이퍼 스테이지(3) 내부의 냉매가 흐르는 유로(39) 사이의 열전달이 촉진되어 웨이퍼(2)가 냉각되고 온도가 저하된다(S101).
S101의 웨이퍼(2)를 냉각하는 공정이 개시된 후, 웨이퍼(2)의 온도가 저하해서 미리 정해진 범위 내의 온도로 된 것이, 열전대(70) 및 열전대 온도계(71)로부터의 출력을 받아 도시하지 않은 제어부에서 검출되면, 처리실(1) 내부에 웨이퍼(2) 상면의 처리 대상의 막층과 반응하는 가스를 희석하기 위한 희석 가스가 처리실(1) 내에 가스 공급관(56)으로부터 샤워 플레이트(23)의 관통 구멍을 통해 공급된다(S102).
또한, 그 후, 가스 공급관(56) 및 샤워 플레이트(23)의 관통 구멍을 통해서, 처리실(1) 내에 처리 가스로서 불화수소 가스 및 알코올(본 예에서는, 메틸알코올)의 증기가 공급된다. 공급된 불화수소의 분자와 메틸알코올의 분자가 반응해서 활성종이 형성되고, 당해 활성종이 웨이퍼(2) 표면의 처리 대상의 막층을 구성하는 재료와 반응해서 형성된 물질이 기화함으로써, 당해 막층의 에칭이 진행한다(S103). 이 처리 가스의 도입은 미리 정해진 시간만큼 행해진다.
그 후, 처리실(1) 내에의 불화수소(HF) 및 알코올의 가스의 공급이 정지된다. 처리 가스의 공급 정지는, 본 실시예에서는, 가스 분배기(51) 내의 원료 가스 각각의 경로 상에 배치된 밸브가 제어부로부터의 지령 신호에 의거해서 폐색됨으로써 행해진다. 혹은, 알코올은 베이퍼 공급기(47) 내의 밸브(53 또는 54)가 폐색됨으로써 행해진다. S103의 에칭 공정의 실시 중이어도, 배기 수단(15)의 진공 펌프에 의한 배기구 및 진공 배기 배관(16)을 통한 처리실(1)의 배기가 행해지고 있어, 처리 가스의 도입이 정지되면, 처리실(1) 내부의 기상 중에 잔류해 있는 HF 및 알코올의 가스나, 웨이퍼(2) 처리 중에 형성된 생성물이나 기화한 가스 등의 입자가 배기된다.
본 발명의 에칭에 있어서는, 질화실리콘막의 표면이나, 산화실리콘막(103)과 질화실리콘막(102)이 번갈아 끼워져 상하 방향으로 적층된 막층이 홈 또는 구멍을 가지며, 당해 홈 또는 구멍의 내측의 측벽이 이들 막층의 단부에서 구성된 막 구조의 당해 측벽이나 표면에 퇴적물이 생성되는 경우가 있다. 따라서, 이 부착물이나 퇴적물을 제거하기 위해, 산화실리콘막(103)을 소정 시간 에칭 처리한 후에, 진공중에서 웨이퍼(2)를 가열해 퇴적물이나 생성물을 제거하는 공정을 실시한다(S105).
본 예의 가열은, 도 1에 나타내는 IR 램프(60)로부터 IR 광을 웨이퍼(2)의 표면에 복사에 의해 조사하는 것이 사용된다. 웨이퍼(2)를 가열하는 수단은 이것으로 한정되는 것은 아니며, 예를 들면 웨이퍼(2)를 유전체막 상면에 올려놓고 유지한 상태에서 웨이퍼 스테이지(3)를 가열해 열전도로 웨이퍼(2)를 가열하는 방법이나, 다른 장치에 웨이퍼(2)를 처리실(1)로부터 반송해서 가열을 행해도 된다. 또한, IR 램프(60)로부터 IR 광을 조사할 때에는, Ar 가스나 질소 가스를 처리실(1)이나 다른 장치 내부에 도입해도 된다.
웨이퍼(2)를 가열해서 막층 또는 막 구조 표면의 부착물, 퇴적물을 제거한 후, 다시 웨이퍼(2)를 소정 시간 냉각해서 온도를 저하시킨다(S106). 그 후, 웨이퍼(2)의 처리 대상의 막층에 대한 처리의 계속 및 정지가 판정되고, 제어부에 의해 처리의 계속을 요하는 것으로 판정되었을 경우에는 S102로 돌아가 다음의 처리 사이클이 개시됨으로써 에칭 처리가 계속된다. 처리의 계속을 요하지 않는 것으로 판정되었을 경우에는, 이 사이클에서 처리가 정지되고 처리 대상의 막층의 처리가 종료된다.
즉, S105의 웨이퍼(2)의 가열 공정 또는 S106의 웨이퍼의 냉각 공정의 종료 후에, 처리 대상의 막층인 산화실리콘막(103)의 에칭량(106)이 검출되고, 검출 결과를 수신한 제어부는 당해 검출된 에칭량이 미리 정해진 값에 도달해 있는지의 여부를 판정한다(S107). 도달해 있지 않은 것으로 판정되었을 경우에는, 제어부는 S102의 공정으로 돌아가 다시 처리 사이클을 실시하도록 지령 신호를 발신한다. 도달해 있는 것으로 판정되었을 경우에는, 웨이퍼(2)의 처리를 정지하고, 웨이퍼(2)를 웨이퍼 스테이지(3)로부터 탈리시켜 처리실(1)의 외부에 반송하는 지령을 발신한다.
또, 본 예에서는 에칭량(106)을 검출한 결과에 의거해서, 처리 사이클의 계속 또는 정지의 판정이 행해지고 있지만, 에칭량(106)의 검출 대신에, 제어부에 있어서 또는 전용의 계수기를 구비해서 처리 사이클수를 계수해, 소기의 에칭량이 얻어지는 것으로 미리 정해진 회수에 도달했는지의 여부가 제어부에서 판정되어도 된다.
도 5에 있어서, 본 예의 에칭 처리 장치(100)가 도 4에 나타낸 웨이퍼(2)를 에칭 처리하는 공정에 따라 행하는 동작을 시간 경과에 따라 개략을 설명한다.
우선, 웨이퍼(2)가 반송 로봇의 아암의 핸드 상에 유지된 상태에서 처리실(1)을 둘러싸는 베이스 챔버(11)의 원통형의 측벽 부재에 배치된 게이트 반송구(도시생략)를 통해서 처리실(1) 내에 반입되고 웨이퍼 스테이지(3)에 전달된다. 그 후의 시각 t1에, 정전 흡착을 위한 DC 전원(31)으로부터 전극판(30)에 공급된 직류 전력에 의해 웨이퍼(2)가 웨이퍼 스테이지(3) 상면을 구성하는 유전체막 상에 유지된다.
이 상태에서, 웨이퍼(2)의 이면과 웨이퍼 스테이지(3)의 유전체막 상면 사이에 열전달 촉진용의 He 가스(55)가 공급되고, 냉매가 흐르는 유로(27)가 배치된 웨이퍼 스테이지(3) 사이에서 열전달이 행해져, 도 4에 나타내는 S101에 대응하는 웨이퍼(2)를 냉각하는 공정이 행해진다. 당해 냉각 공정은 시각 t2까지 계속된다.
다음으로, 시각 t2에 있어서 도 4의 S102의 공정으로서, Ar 가스(52), 및 Ar 가스(53)의 양쪽, 혹은 어느 한쪽이, 각각의 공급로 상에 배치된 매스플로 컨트롤러(50)의 각각에 있어서 유량 또는 속도가 조절되어, 각각의 공급로 상의 가스 분배기(51)에 도입되고 이러한 가스 분배기(51)들에 있어서 복수의 가스 공급관(56)의 각각에 분배되고 샤워 플레이트(23)의 관통 구멍에 공급된다. 또한, 샤워 플레이트(23)로부터 관통 구멍을 통해 처리실(1) 내에 웨이퍼(2)의 상면 위쪽에서 아래 방향으로 도입된다. 이러한 Ar 가스(52, 53)들의 각각은, 각각이 후 공정에서 처리실(1)에 도입되는 HF 가스를 희석하는 혹은 알코올 가스를 희석하기 위한 희석 가스이다.
본 예에 있어서, 처리실(1)에의 이들 희석 가스는, 산화실리콘막(103)의 에칭 처리가 종료될 때까지 Ar 가스(52, 53)의 양쪽 혹은 어느 한쪽을 공급해도 되고, 혹은 에칭 처리 중에 정지해도 된다. 또한, Ar 가스 대신에 불활성 가스로서 질소 가스를 사용할 수도 있다. 본 예에서는, 희석 가스의 도입은 웨이퍼(2) 상의 막 구조의 산화실리콘막(103)의 처리가 종료될 때까지 계속적으로 행해진다.
다음으로, 시각 t3에 있어서, 도 4의 S103의 공정으로서, HF 가스 및 알코올 가스가 반응성 가스로서 소정의 유량 또는 속도로 소정 시간만큼 처리실(1)에 공급된다. 이 상태에서, HF 및 알코올의 원자 또는 분자가 반응해서 웨이퍼(2) 상면의 산화실리콘막(103)의 단면의 재료의 처리가 개시된다.
본 예에 있어서, HF 가스와 알코올 가스는 동시에 공급되어도 되고, HF 가스, 알코올 가스 중 어느 한쪽이 다른 쪽보다 먼저 공급되어도 된다. 또한 혹은, HF 가스와 알코올 가스가 번갈아 처리실(1) 내에 공급되어도 된다. 공정 S103은 시각 t3부터 개시되어 시각 t4까지 계속된다.
또, 앞서 나타낸 반응식으로부터 알 수 있는 바와 같이, HF(불화수소)와 알코올의 비율이 가스 유량(혹은 몰비)으로서 2 : 1에 가까울 경우에 산화실리콘막(103)의 에칭률이 커진다.
사용되는 알코올의 종류로서는 메탄올(CH3OH), 에탄올(C2H5OH), 이소프로판올((CH3)2CHOH) 등을 사용할 수 있다. 본 예에서는, 저온에서 보다 높은 증기압이 쉽게 얻어지는 것이나, 실험 결과로부터 선택비가 보다 높아지는 점에서 메탄올이 바람직하다. 또, 물리적인 성질로서, 메탄올은 물과 공비(共沸)하지 않는데 반해, 에탄올은 물과 공비하는 성질을 갖는다. 따라서, 처리 대상의 막 중에 물을 많이 함유하는 경우 등에서는, 에탄올을 사용하는 것에 의해 당해 함유된 물을 효과적으로 제거하는 것이 가능하다.
본 발명에서는, 이들 반응성 가스 희석 가스로서, Ar이나 N2 등의 불활성 가스가 사용된다. 처리실(1) 내에 반응성 가스와 함께 도입되는 희석 가스의 양이 많을수록 에칭 처리되는 대상막의 처리율은 저하하는 경향이 있다. 이러한 점에서, 희석 가스의 처리실(1) 내에의 공급량이, 매스플로 컨트롤러(50)에 의해 공급로 상의 유량 또는 속도가 조절되는 것에 의해서, 처리 대상막의 에칭률을 원하는 범위 내의 값으로 조절하는 것이 가능해진다.
본 실시예의 공정 S103 혹은 공정 S105에 있어서 사용되는 처리실(1) 내의 압력은, 10Pa 내지 2000Pa 정도의 범위 내의 값이 바람직하고, 특히 100Pa 내지 1000Pa의 범위 내의 값이 바람직하다. 이러한 공정들에 있어서의 처리 중의 처리실(1) 내의 압력이 높을수록 산화실리콘막의 에칭률이 높아진다. 단, 처리실(1)의 압력이 높아짐에 따라 질화실리콘막(102)의 에칭률도 상승하는 경향이 있고, 선택비는 크게 향상되지 않는 결과로 된 점에서, 처리에 요구되는 사양이나 처리 결과인 형상의 정밀도에 따라 적절한 압력이 선택되는 것이 바람직하다.
소정 시간만큼 공정 S103에 따른 산화실리콘막(103)의 에칭 처리가 행해진 후, 시각 t4에 HF 가스 및 알코올 가스를 포함하는 반응성 가스의 공급이 정지되고, 당해 시각 t4에서부터 도 4의 공정 S104으로서의 처리실(1)의 배기가 개시된다. 이 공정에서는, 처리실(1)에의 가스의 공급량이 저감되는 한편, 배기 수단(15)에 의한 처리실(1) 내의 진공 배기 배관(16)을 통한 배기는 계속되고, 처리실(1)의 기상 중에 잔류한 HF 가스 및 알코올 가스가 배기된다.
시각 t4에서 배기가 계속된 후, 시각 t5에 있어서 웨이퍼(2)를 냉각하기 위한 He 가스(55)의 공급이 정지된다. 시각 t2부터 시각 t5까지의 공정 S102 내지 S105의 동안 웨이퍼(2)의 온도는 소기의 허용 범위 내의 값으로 유지되어 있다.
본 실시예의 에칭 처리에 있어서는, 산화실리콘막(103)과 질화실리콘막이 상하 방향으로 번갈아 적층되어 구성된 막층에 형성된 홈 또는 구멍의 내측의 측벽이 당해 적층된 막층의 단부에서 구성된 막 구조의 측벽이나, 막층의 최상면에 배치된 질화실리콘막(102)의 상면에 퇴적물이 생성되는 경우가 있다. 발명자들이 전반사 적외 흡수 스펙트럼을 사용해서 분석한 결과, 이러한 퇴적물은 규불화암모늄인 것이 판명되었다.
상기한 공정 S103의 에칭 처리에서는 암모니아는 사용되어 있지 않지만, 질화실리콘막(102)의 표면의 일부가 에칭되는 것에 의해, 질화실리콘막(102)의 질소로부터 암모니아가 생성되어, 규불화암모늄 (NH4)2SiF6이 발생하는 것으로 상정된다. 당해 퇴적물인 규불화암모늄은 안전 데이터 시트 등에서는 145℃에서 분해되는 것이 알려져 있다.
따라서, 본 실시예에서는 공정 S103의 에칭 처리의 종료 후에, 도 4의 S105의 공정으로서, 소정의 진공도로 감압된 처리실(1) 내부에서 웨이퍼(2)의 가열을 행하는 것에 의해, 생성되어 퇴적된 규불화암모늄을 제거하는 공정을 실시한다. 시각 t5에 있어서 제어부로부터의 지령 신호에 따라 IR 램프(60)에 전력이 공급되어 IR 광의 조사가 개시된다. 본 예의 웨이퍼(2)의 가열에서는, IR(적외) 램프(60)의 IR 광의 복사가 사용되어 웨이퍼(2)의 온도를 145℃ 이상으로 상승시키지만, 가열 방법은 이것으로 한정되는 것은 아니며, 예를 들면 웨이퍼 스테이지(3)를 가열하는 방법이나, 처리실(1) 외부에 배치된 가열만을 행하는 다른 장치에 웨이퍼(2)를 반송해서 가열 처리를 행해도 된다.
또한, 본 공정 S105에 있어서의 IR 램프(60)로부터의 IR 광의 웨이퍼(2)에의 조사 시에는, Ar 가스나 질소 가스 등의 희가스가 처리실(1) 내에 도입되어도 된다. 또한, 웨이퍼(2)의 가열은 필요에 따라 복수 회 행해도 되고, 퇴적물의 생성이 없거나 적을 경우에는 행하지 않고 다음 공정으로 진행해도 된다. 본 실시예의 IR 램프(60)의 IR 광의 복사에 의한 웨이퍼(2)의 가열은 시각 t6까지 행해진다.
시각 t6에 있어서 제어부로부터의 지령 신호에 따라 IR 램프(60)에의 전력의 공급이 정지되어 IR 광의 조사가 정지된 후, 도 4의 S106의 공정으로서, 웨이퍼(2)의 이면과 웨이퍼 스테이지(3)의 유전체막 상면 사이의 극간에 He 가스(55)의 공급이 개시되고, 소정 시간만큼 웨이퍼(2)와 웨이퍼 스테이지(3) 사이의 열전달이 촉진되어 웨이퍼(2)의 냉각이 행해진다. 그 후의 시각 t7에 있어서, 웨이퍼(2)의 온도가 소정의 범위 내의 값으로 저감된 것이 열전대(70) 및 열전대 온도계(71)로부터의 출력에 의해 검출되면, 도 4의 S107에 나타내는 에칭량(106)이 목표 값에 도달했는지의 여부가 판정되고, 목표 값에 도달한 것이 판정되었을 경우에 산화실리콘막(103)의 처리가 종료된다.
에칭량(106)이 목표 값에 도달해 있지 않은 것으로 판정되었을 경우에는, S103으로 돌아가 S103 내지 S106에 나타낸 공정이 반복해서 행해진다. 이 경우에는, 도 5의 타임차트의 시각 t2 내지 t7에 표시된 공정이 하나의 사이클로, 당해 사이클이 목표 도달로 판정될 때까지 복수 횟수 반복된다. 이러한 복수 회의 사이클의 반복에 의해, 전술한 에칭 시의 퇴적물이 많을 경우 등에, 단시간의 S103의 에칭 공정이나 S105의 진공중의 웨이퍼(2)의 가열에 의한 퇴적물의 제거를 반복하는 것에 의해, 웨이퍼(2)의 처리 후에 퇴적물이 잔류하는 양이 저감되어 처리 결과로서의 가공 형상의 정밀도가 향상된다.
[실시예 2]
다음으로, 도 9를 사용해서 본 발명의 다른 실시예를 설명한다. 도 9는, 본 발명의 다른 실시예에 따른 에칭 처리 장치의 전체의 구성의 개략을 모식적으로 나타내는 종단면도이다.
본 예의 에칭 처리 장치(200)는, 도 1에 나타내는 실시예의 에칭 처리 장치(100)와는, 베이스 챔버(11)를 포함하는 하부 유닛(57)을 갖는 점에서 구성을 같이 하고 있다. 한편, 도 1의 실시예의 상부 유닛(58) 대신에 상부 유닛 커버(61) 내부의 IR 램프 유닛(59) 및 샤워 플레이트(23)의 위쪽이며 복수의 가스 공급관(56)의 아래쪽에, 내부에 플라스마가 형성되는 원통형의 방전 영역(13)을 갖는 용기를 포함하는 방전부를 구비한 상부 유닛(58')을 갖는 점이 다르다. 이하의 설명에서는, 도 1에 나타낸 실시예에서 설명한 부분에 대해서는 특히 필요 없는 한 설명을 생략한다.
본 도면에 있어서, 에칭 처리 장치(200)는, 하부 유닛(57)의 베이스 챔버(11) 내부에 배치된 처리실(1)의 위쪽에는 방전 영역(13) 내부에서 플라스마가 형성되는 플라스마원을 내포하는 상부 유닛(58')이 배치된다. 본 예의 방전 영역(13) 내에서의 플라스마의 형성에는 ICP 방전 방식이 사용된다. ICP 방전에 의한 플라스마원은, 플라스마에 의한 방전 영역(13)을 둘러싸는 석영 챔버(12)의 내벽의 클리닝이나 플라스마에 의한 반응성 가스의 생성에 사용할 수 있다.
ICP 플라스마원을 구성하는 외주 및 내주가 원통형을 가진 석영 챔버(12)가, 웨이퍼 스테이지(3) 위쪽의 원판 형상을 가진 슬릿판(26)의 주위에 배치된 링 형상의 IR 램프 유닛(59)의 위쪽에 하단부를 올려놓아서 배치되어 있다. 원통 형상을 가진 금속제의 상부 유닛 커버(62)의 내부의 석영 챔버(12)의 외측에는, ICP 코일(20)이 석영 챔버(12)의 외주 측벽의 주위에 극간을 두고 복수 단 감겨서 배치되어 있다.
ICP 코일(20)에는, 방전 영역(13) 내에 플라스마를 생성하는 유도 자계를 형성하기 위한 고주파 전력을 공급하는 고주파 전원(21)이 정합기(22)를 개재해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등, 수십 MHz의 주파수대가 사용되는 것으로 한다. 또, 고주파 전원(21)의 단자의 한쪽은 접지 개소에 전기적으로 접속되어 있다.
석영 챔버(12)의 원통형의 측벽의 상단 위쪽에는, 원판 형상을 가진 천판(25)의 외주 가장자리부의 하면이 O링 등의 시일부재를 사이에 두고 올려놓아져, 석영 챔버(12) 내부의 방전 영역과 외부의 대기압의 분위기 사이가 기밀하게 봉지되어 있다. 천판(25)의 아래쪽의 방전 영역(13)의 위쪽에는 이것을 덮으며 원판 형상을 가진 가스 분산판(24) 및 그 아래쪽의 샤워 플레이트(23)가 배치되어 있다. 한편, 방전 영역(13)의 아래쪽에는 중앙부에 슬릿판(26)이 배치되고 방전 영역(13)과 처리실(1)을 연통하는 원통형의 유로(27)가, 이 유로(27)의 외주측에는 이것을 둘러싸는 링 형상의 IR 램프 유닛(59)이 배치되어 있고, 방전 영역(13)의 바닥면의 중앙부는 유로(27)의 상단의 개구로 구성되어 있다.
천판(25)은 그 위쪽에 배치된 복수의 가스 공급관(56)과 연결되고, 이러한 가스 공급관(56)들은 가스 분산판(24)을 상하로 관통하는 관통 구멍과 연통되어 있다. 도 1에 나타내는 실시예의 에칭 처리 장치(100)와 마찬가지로 복수의 가스 분배기(51)에서 분배되어 가스 공급관(56)을 통해서 공급되는 희석 가스 혹은 처리 가스는, 가스 분산판(24)의 복수의 관통 구멍을 분산해서 통과해 아래쪽의 샤워 플레이트(23)의 복수의 관통 구멍을 통해 석영 챔버(12) 내부의 방전 영역(13) 내에 위쪽으로부터 도입된다.
방전 영역(13)에 도입된 가스의 입자는, ICP 코일(20)로부터의 유도 자계에 의해 형성된 유도 전류에 의해 여기(勵起)되어 전리, 해리를 생기해서 방전 영역(13) 내에 플라스마가 생성된다. 플라스마중의 입자는 아래쪽으로 이동하고, 슬릿판(26)에 복수 배치된 관통 구멍을 통해 처리실(1) 내에 유입될 때에, 플라스마중의 하전 입자의 처리실(1)에의 이동이 저해되어, 전기적으로 중성인 활성화된 입자(라디칼)가 처리실(1) 내에 많이 도입된다.
본 예에 있어서도, 베이스 챔버(11)의 하부에 처리실(1) 내부를 배기해서 감압하기 위해 진공 배기부(63)가 배치되고, 진공 배기 배관(16)을 개재해 처리실(1)과 연통해서 접속된 배기 수단(15)이 배치되어 있다. 배기 수단(15)의 구동에 의해 처리실(1) 내부가 배기되어 감압됨과 함께, 처리실(1)과 유로(27)의 내부에 배치된 슬릿판(26)의 관통 구멍을 통해 연통된 방전 영역(13) 내부가 배기되어 감압된다.
[에칭 프로세스]
본 예에 있어서도, 실시예 1과 마찬가지의 처리 조건에서 웨이퍼(2) 상면에 배치된 산화실리콘막(103) 및 질화실리콘막(102)이 상하 방향으로 번갈아 적층된 막 구조의 산화실리콘막(103)을 대상으로 에칭 처리가 행해진다. 에칭 처리 장치(200)에서는, ICP 방전 방식의 플라스마 생성 기구를 탑재하고 있기 때문에, 에칭 프로세스 전에, 산소를 사용한 플라스마를 형성해 당해 산소 플라스마의 입자에 의한 석영 챔버(12) 내부의 표면을 클리닝하는 공정을 300초 행한다. 이 공정에 의해서, 석영 챔버(12) 내부의 표면으로부터 방전 영역(13) 내에 유리(遊離)해서 처리실(1) 내로 이동해 웨이퍼(2)의 표면이나 그 처리에 악영향을 발생시키는 파티클을 감소시킬 수 있다.
에칭 프로세스의 바람직한 예로서, 웨이퍼(2)의 온도 -30℃에서 불화수소(HF) 가스 및 메탄올 가스를 사용해서, 웨이퍼(2) 상면에 미리 플라스마 CVD에 의해 형성된 산화실리콘막(103) 및 질화실리콘막(102)의 에칭이 행해진다. 에칭 시에 사용되는 가스의 조성, 유량은 불화수소 400sccm에 대해, 메탄올을 100, 200, 300, 400, 500, 600, 800sccm의 각각의 값이 사용된다. 또한, 메탄올에 대한 희석 가스인 Ar 가스가 100sccm로 처리실(1) 내에 도입되고, 또한, 처리실(1) 내에 불화수소 가스의 도입이 개시되고 1초 후에 메탄올 가스의 도입이 개시된다.
에칭중의 처리실(1) 내의 압력은 300Pa를 포함하는 허용 범위 내의 값으로 유지되고, 120초간의 에칭 처리가 실시된다. 또한, 산화실리콘막(103)의 에칭 처리 공정의 종료 후에 30초간 처리실(1) 내부가 배기되어 처리실(1) 내부에 잔류해 부유하고 있는 처리 가스나 반응 생성물의 입자가 배출된다. 그 후, IR 램프(60)에 직류 전력이 공급되어 방사되는 IR 광을 웨이퍼(2)의 표면에 50초간 조사해서 행하는 웨이퍼(2)의 가열이 2회 행해진다. 본 예에 있어서의 당해 웨이퍼(2) 가열 공정에서의 웨이퍼(2)의 최고 온도는 약 250℃였다. IR 램프(60)로부터의 조사가 정지되고 가열 공정이 종료된 후에, 웨이퍼(2)의 온도를 저하시키는 냉각 공정이 120초간 행해진 후에 처리실(1) 내에서의 웨이퍼(2)의 처리가 종료된다. 그 후, 웨이퍼(2)가 처리실(1) 내에 진입한 반송용 로봇의 아암 선단의 핸드부에 전달되어 처리실(1) 밖으로 반출된다.
발명자들은, 상기한 에칭 처리 장치(200) 내부에서의 웨이퍼(2) 표면의 적층막의 에칭 처리의 종료 후, 남은 막두께를 검출해 에칭률을 산출했다. 당해 에칭률과 처리 가스로서 사용된 불화수소에 대한 메탄올의 양의 관계를 도 10을 사용해서 설명한다. 도 10은, 도 9에 나타내는 다른 실시예에 따른 에칭 처리 장치로 실시된 에칭 처리에 있어서의 처리 대상막의 에칭률과 처리 가스로서 사용된 불화수소에 대한 메탄올의 양의 관계를 나타내는 그래프이다.
도 10에 나타내는 바와 같이, 불화수소 가스에 대한 메탄올 가스의 양이 적을 때에 산화실리콘막의 에칭률이 크고, 질화실리콘막의 에칭률은 메탄올 가스의 비율에 그다지 영향을 받지 않는 것을 알아냈다. 특히 불화수소 가스에 대한 메탄올 가스의 양이 25%∼50%일 경우에, 질화실리콘막에 대한 산화실리콘막의 에칭의 선택비가 15 이상으로 되는 것을 알아냈다.
상기한 불화수소 가스에 대한 메탄올 가스의 양이 25%∼50%인 조건에서, -30℃에서, 산화실리콘막과 질화실리콘막의 적층막을 앞서 나타낸 프로세스로 에칭한 바, 도 2B에 나타내는 에칭 결과의 예와 같이, 막 구조의 막층, 적어도 처리 대상막의 산화실리콘막(103)의 단면은, 그 단면이 직사각형에 가까운 형상으로 선택적으로 에칭할 수 있는 것을 알아냈다.
1 : 처리실,
2 : 웨이퍼,
3 : 웨이퍼 스테이지,
11 : 베이스 챔버,
12 : 석영 챔버,
13 : 방전 영역,
14 : 조압(調壓) 수단,
15 : 배기 수단,
16 : 진공 배기 배관,
20 : ICP 코일,
21 : 고주파 전원,
22 : 정합기,
23 : 샤워 플레이트,
24 : 가스 분산판,
25 : 천판,
26 : 슬릿판,
27 : 유로,
30 : 전극,
31 : DC 전원,
38 : 칠러,
39 : 냉매 유로,
45 : 액체 탱크,
46 : 히터,
47 : 베이퍼 공급기,
50, 50-2 : 매스플로 컨트롤러,
51 : 가스 분배기,
52 : Ar 가스,
53, 54 : 밸브,
55 : He 가스,
56 : 가스 공급관,
57 : 하부 유닛,
58, 58': 상부 유닛,
59 : IR 램프 유닛,
60-1, 60-2, 60-3 : IR 램프,
61 : 반사판,
62 : 상부 유닛 커버,
63 : 진공 배기부,
64 : IR 램프용 전원,
70 : 열전대,
71 : 열전대 온도계,
72 : IR 광 투과창,
73 : IR 램프용 전원,
74 : 고주파 컷 필터,
101 : 기판,
102 : 질화실리콘막,
103 : 산화실리콘막,
104 : 개구부,
105 : 적층막.

Claims (7)

  1. 처리실 내에 배치된 웨이퍼 상에 미리 형성된 산화실리콘막 및 질화실리콘막이 상하 방향으로 번갈아 적층된 막층의 단부(端部)가 홈 또는 구멍의 측벽을 구성하는 막 구조를, 상기 처리실 내에 처리용의 기체를 공급해서 에칭하는 에칭 방법으로서,
    상기 처리실 내에 불화수소 및 알코올의 증기를 공급하고, 상기 웨이퍼를 -20℃ 이하, 바람직하게는 -20 내지 -60℃의 온도로 유지해서, 상기 산화실리콘막을 상기 단부로부터 횡 방향으로 에칭하는 에칭 방법.
  2. 제1항에 있어서,
    상기 증기를 공급해서 상기 산화실리콘막을 에칭하는 공정 후에 상기 웨이퍼를 진공중에서 가열하는 공정을 행하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 웨이퍼의 온도를 -50 내지 이하 -30℃의 범위로 유지해서 에칭하는 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 불화수소 및 알코올의 증기를 공급해서 상기 산화실리콘막을 에칭하는 공정과 상기 웨이퍼를 가열하는 공정을 포함하는 복수의 공정을 하나의 사이클로 해서 당해 사이클을 복수 회 반복해 상기 산화실리콘막을 에칭하는 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 알코올이 메탄올인 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 불화수소 및 알코올의 증기와 함께 불활성 가스를 상기 처리실 내에 공급하는 에칭 방법.
  7. 제2항에 있어서,
    상기 웨이퍼를 가열하는 공정에 있어서, 램프로부터 광을 조사해서 상기 웨이퍼를 가열하는 에칭 방법.
KR1020217007814A 2020-04-10 2020-04-10 에칭 방법 KR102590870B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/016071 WO2021205632A1 (ja) 2020-04-10 2020-04-10 エッチング方法

Publications (2)

Publication Number Publication Date
KR20210126542A true KR20210126542A (ko) 2021-10-20
KR102590870B1 KR102590870B1 (ko) 2023-10-19

Family

ID=78023117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007814A KR102590870B1 (ko) 2020-04-10 2020-04-10 에칭 방법

Country Status (6)

Country Link
US (1) US20220115239A1 (ko)
JP (1) JP7065254B2 (ko)
KR (1) KR102590870B1 (ko)
CN (1) CN113785382B (ko)
TW (1) TWI783412B (ko)
WO (1) WO2021205632A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295960B1 (en) 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153737A (ja) 1989-07-26 1995-06-16 Dainippon Screen Mfg Co Ltd シリコン自然酸化膜の選択的除去方法
JPH07169738A (ja) 1993-12-13 1995-07-04 Sony Corp ドライエッチング方法
US5571375A (en) 1991-08-20 1996-11-05 Dainippon Screen Mfg. Co., Ltd. Method of removing native oxide film from a contact hole on silicon wafer
JP2004127990A (ja) * 2002-09-30 2004-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2005161493A (ja) 2003-12-04 2005-06-23 Toyota Central Res & Dev Lab Inc マイクロ構造体の製造方法とその製造装置
KR20120041785A (ko) * 2009-08-11 2012-05-02 스텔라 케미파 가부시키가이샤 미세가공 처리제 및 그를 이용한 미세가공 처리방법
JP2013074220A (ja) 2011-09-29 2013-04-22 Tokyo Electron Ltd 堆積物除去方法
KR20160010344A (ko) * 2014-07-18 2016-01-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
KR20160032681A (ko) * 2014-09-16 2016-03-24 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
KR20170115159A (ko) * 2016-04-05 2017-10-17 주식회사 테스 저온 공정을 이용한 실리콘산화막의 선택적 식각 방법
KR20180000692A (ko) * 2016-06-23 2018-01-03 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
KR20180028919A (ko) * 2016-09-09 2018-03-19 가부시키가이샤 히다치 하이테크놀로지즈 에칭 방법 및 에칭 장치
KR20190005760A (ko) * 2017-07-06 2019-01-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 잔사 제거 방법
US10319603B2 (en) 2016-10-07 2019-06-11 Applied Materials, Inc. Selective SiN lateral recess
US20190378724A1 (en) * 2018-06-08 2019-12-12 Tokyo Electron Limited Etching method and etching apparatus
KR20200010411A (ko) * 2017-05-30 2020-01-30 도쿄엘렉트론가부시키가이샤 에칭 방법
WO2020054476A1 (ja) * 2018-09-13 2020-03-19 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置
KR20210052560A (ko) * 2018-09-21 2021-05-10 어플라이드 머티어리얼스, 인코포레이티드 선택적 물질 제거

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296467A (ja) * 2003-03-25 2004-10-21 Hitachi Kokusai Electric Inc 基板処理装置
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
WO2010134184A1 (ja) * 2009-05-21 2010-11-25 ステラケミファ株式会社 微細加工処理剤、及び微細加工処理方法
CN102214563B (zh) * 2010-04-09 2013-03-13 中国科学院微电子研究所 一种金属栅极/高k栅介质叠层结构的制备和成形方法
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP5486632B2 (ja) * 2012-04-12 2014-05-07 日本電信電話株式会社 電極形成方法
JP6225005B2 (ja) * 2013-12-03 2017-11-01 Ｓｐｐテクノロジーズ株式会社 積層膜及びその製造方法
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
CN109075075B (zh) * 2016-04-05 2023-06-06 Tes股份有限公司 硅氧化膜的选择性蚀刻方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153737A (ja) 1989-07-26 1995-06-16 Dainippon Screen Mfg Co Ltd シリコン自然酸化膜の選択的除去方法
US5571375A (en) 1991-08-20 1996-11-05 Dainippon Screen Mfg. Co., Ltd. Method of removing native oxide film from a contact hole on silicon wafer
JPH07169738A (ja) 1993-12-13 1995-07-04 Sony Corp ドライエッチング方法
JP2004127990A (ja) * 2002-09-30 2004-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2005161493A (ja) 2003-12-04 2005-06-23 Toyota Central Res & Dev Lab Inc マイクロ構造体の製造方法とその製造装置
KR20120041785A (ko) * 2009-08-11 2012-05-02 스텔라 케미파 가부시키가이샤 미세가공 처리제 및 그를 이용한 미세가공 처리방법
JP2013074220A (ja) 2011-09-29 2013-04-22 Tokyo Electron Ltd 堆積物除去方法
US9613823B2 (en) 2014-07-18 2017-04-04 Tokyo Electron Limited Etching method and storage medium
KR20160010344A (ko) * 2014-07-18 2016-01-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
KR20160032681A (ko) * 2014-09-16 2016-03-24 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
KR20170115159A (ko) * 2016-04-05 2017-10-17 주식회사 테스 저온 공정을 이용한 실리콘산화막의 선택적 식각 방법
KR20180000692A (ko) * 2016-06-23 2018-01-03 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
KR20180028919A (ko) * 2016-09-09 2018-03-19 가부시키가이샤 히다치 하이테크놀로지즈 에칭 방법 및 에칭 장치
US10319603B2 (en) 2016-10-07 2019-06-11 Applied Materials, Inc. Selective SiN lateral recess
KR20200010411A (ko) * 2017-05-30 2020-01-30 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190005760A (ko) * 2017-07-06 2019-01-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 잔사 제거 방법
KR20190139770A (ko) * 2018-06-08 2019-12-18 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US20190378724A1 (en) * 2018-06-08 2019-12-12 Tokyo Electron Limited Etching method and etching apparatus
WO2020054476A1 (ja) * 2018-09-13 2020-03-19 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置
KR20210055078A (ko) * 2018-09-13 2021-05-14 샌트랄 글래스 컴퍼니 리미티드 실리콘 산화물의 에칭 방법 및 에칭 장치
KR20210052560A (ko) * 2018-09-21 2021-05-10 어플라이드 머티어리얼스, 인코포레이티드 선택적 물질 제거

Also Published As

Publication number Publication date
JP7065254B2 (ja) 2022-05-11
TWI783412B (zh) 2022-11-11
CN113785382A (zh) 2021-12-10
JPWO2021205632A1 (ko) 2021-10-14
CN113785382B (zh) 2023-10-27
WO2021205632A1 (ja) 2021-10-14
TW202139285A (zh) 2021-10-16
KR102590870B1 (ko) 2023-10-19
US20220115239A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
US9406523B2 (en) Highly selective doped oxide removal method
JP4889138B2 (ja) 処理チャンバのための遠隔式プラズマクリーニング方法
US9378969B2 (en) Low temperature gas-phase carbon removal
KR102114002B1 (ko) 다수의 유동 경로들을 사용한 라디칼 케미스트리 조절 및 제어
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
US9309598B2 (en) Oxide and metal removal
KR102218085B1 (ko) 갭충진을 위한 컨포멀 막 증착
US8895449B1 (en) Delicate dry clean
US20160284556A1 (en) Enhanced etching processes using remote plasma sources
US20150345029A1 (en) Metal removal
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
US20040110375A1 (en) Method and system for etching high-k dielectric materials
JP7311652B2 (ja) エッチング方法
KR102590870B1 (ko) 에칭 방법
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
JP7474903B2 (ja) エッチング処理方法
JP6952542B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP7233173B2 (ja) トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法
US20230307242A1 (en) Method for etching for semiconductor fabrication

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right