JP7233173B2 - トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法 - Google Patents
トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法 Download PDFInfo
- Publication number
- JP7233173B2 JP7233173B2 JP2018091418A JP2018091418A JP7233173B2 JP 7233173 B2 JP7233173 B2 JP 7233173B2 JP 2018091418 A JP2018091418 A JP 2018091418A JP 2018091418 A JP2018091418 A JP 2018091418A JP 7233173 B2 JP7233173 B2 JP 7233173B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- plasma
- sidewalls
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Description
本願は、2016年2月19日に出願された米国特許出願第15/048,422号の一部継続出願であり、その開示は、その全体が参照によって本明細書に援用される。本明細書の出願人/発明者は、本願によって支持される主題についての親、子又は関連審査履歴でなされる従前のディスクレーマー又は否認を明示的に取り消す及び撤回する。
PEALDによってトレンチを有するSi基板(Φ300mm)にSiN膜を形成し、その1つのサイクルは、図1Aに示されるPEALD装置及び図1Bに示されるガス供給システム(FPS)を用いて表4(堆積サイクル)に示される条件下で行われた。
表5に示される条件下でSiN膜を堆積した。ここで、閾値RFパワーは、実施例1と同様の手法で約400Wに決定された。その後、SiN膜は、表5に示される条件下でウェットエッチングされた。図8は、窒化ケイ素膜の断面の走査電子顕微鏡(Scanning Transmission Electron Microscope(STEM))写真を示す。図8から見られるように、RFパワーが700Wのとき、膜の上部/底部は、ウェットエッチングによって選択的に除去され、上面及びトレンチの底部には実質的に膜が残っていなかった(残存する膜が観察されなかった)。RFパワーが500Wのとき、膜の上部/底部は、ウェットエッチングによって膜の側壁部よりも圧倒的に除去されるが、残りの膜は、上面及びトレンチの底部に残存し、膜の側壁部は、ほとんどが残存していた。RFパワーが300Wのとき、膜の側壁部は、ウェットエッチングによって膜の上部/底部よりも圧倒的に除去され、側壁の一部の領域にも残りの膜が残存しなかったが、膜の上部/底部はほとんどが残存していた。
RFパワーを880Wとした以外は実施例1と同様にSiN膜を堆積した。その後、SiN膜は、実施例1と同一の条件下でウェットエッチングされた。図9は、ウェットエッチング後のSiN膜の断面の走査電子顕微鏡(STEM)写真を示す。図9から見られるように、上面及びトレンチの底部には実質的に膜が残存していなかった(膜の残存が観察されなかった)。
RFパワーを600Wとした以外は実施例1と同様にPEALDによりトレンチを有するSi基板(Φ300mm)にSiN膜が堆積される。その後、同一のリアクタ内で、膜は、以下の表6に示される条件下でプラズマによって処理され、ここで、RFパワーは、閾値RFパワーよりも高い800Wであり、それにより、基板の上面及びトレンチの底面に損傷を生じさせ、膜品質を低下させた。反応チャンバから基板を取り出した後、基板は、以下の表6に示される条件下でウェットエッチングされる。
PEALDによってトレンチを有するSi基板(Φ300mm)にSiN膜を形成し、その1つのサイクルは、図1Aに示されるPEALD装置及び図1Bに示されるガス供給システム(FPS)を用いて表7(堆積サイクル)に示される条件下で行われる。
表8に示される条件下でSiN膜を堆積した。ここで、閾値圧力は、実施例1と実質的に同様に約300Paに決定された。その後、SiN膜は、表8に示される条件下でウェットエッチングされた。図15は、窒化ケイ素膜の断面視の走査透過電子顕微鏡(STEM)を示す。図15から見られるように、圧力が150Paのとき、膜の上部/底部は、ウェットエッチングによって選択的に除去され、上面及びトレンチの底部には実質的に膜が残存していなかった(膜の残存が観察されなかった)。圧力が250Paのとき、膜の上部/底部は、ウェットエッチングによって膜の側壁部よりも圧倒的に除去されたが、上面上及びトレンチの底部には膜が残存しており、一方で、膜の側壁部は、ほとんどが残存していた。圧力が350Paのとき、膜の側壁部は、ウェットエッチングによって膜の上部/底部よりも圧倒的に除去され、側壁の一部の領域において残存膜がなかった一方で、膜の上部/底部はほとんどが残存していた。
表9に示される条件下でSiN膜を堆積した。ここで、閾値RFパワー(HRFのみ)は、実施例1と実質的に同様に約550Wに決定された。その後、SiN膜は、表9に示される条件下でウェットエッチングされた。図16は、窒化ケイ素膜の断面視の走査透過電子顕微鏡(STEM)を示す。図16から見られるように、HRFパワー(13.56MHz)が880Wであり、LRFパワーがないとき、膜の上部/底部は、ウェットエッチングによって選択的に除去され、上面及びトレンチの底部には実質的に膜が残存していなかった(膜の残存が観察されなかった)。HRFパワーが550Wであり、LRFパワーがないとき、膜の上部/底部及び膜の側壁部は、ほぼ等しくエッチングされ、ほとんどが残存していた。HRFパワーが550Wであり、そこに50WのLRFパワー(400kHz)が追加されたとき、膜の上部/底部は、ウェットエッチングによって膜の側壁部よりも圧倒的に除去され、上部/底部の一部の領域では残存膜がなかった一方で、膜の側壁部はほとんどが残存していた。
表10に示される条件下でSiN膜を堆積した。ここで、閾値RFパワー(HRFのみ)は、実施例1と実質的に同様に約400Wに決定された。その後、SiN膜は、表10に示される条件下でウェットエッチングされた。図17は、窒化ケイ素膜の断面視の走査透過電子顕微鏡(STEM)を示す。図17から見られるように、HRFパワー(13.56MHz)が200‐250Wであり、LRFパワーがないとき、膜の側壁部は、ウェットエッチングによって選択的に除去され、トレンチの側壁には実質的に膜が残存していなかった(膜の残存が観察されなかった)。LRFパワー(430kHz)が300Wであり、HRFパワーがないとき、膜の上部/底部は、ウェットエッチングによって選択的に除去され、上面及びトレンチの底部には実質的に膜が残存していない(膜の残存が観察されなかった)一方で、膜の側壁部はほとんどが残存していた。
図17に示されるように、HRF/LRFの比を操作することによって、逆トポロジカル選択性(reverse topological selectivity (RTS))が効果的に実現されうる。膜の上部/底部が、LRFパワーが用いられるときにウェットエッチングによって選択的に除去されたことの理由は、得られた膜に含まれる水素等のような不純物の量に存在するように見える。これは、LRFパワー処理がHRFパワー処理よりも多くの水素ラジカルを生成し、水素原子を膜へ提供し、ウェットエッチ速度を増加させたように見える。以下の表11は、実施例8と同様に、ブランケット(フラット)ウェーハ上に堆積されたSiN膜の水素含有量を示す。表11に示されるように、LRFパワー処理によって形成されるSiN膜は、HRFパワー処理によって形成されるSiN膜よりも多くの水素原子を含んでおり、HRFパワー処理によるSiN膜のWERよりもLRFパワー処理によるSiN膜の高いWERをもたらす。
実施例2(図8)に示されるように、RFパワー(HRF)を操作することによって、逆トポロジカル選択性(reverse topological selectivity (RTS))は、効果的に実現されうる。また、図17に示されるように、HRF/LRFを操作することによって、逆トポロジカル選択性(reverse topological selectivity(RTS))は、効果的に実現されうる。堆積ステップに続くウェットエッチングステップにおいて、エッチング溶液(エッチャント溶液)として、フッ化水素(HF)だけでなくリン酸(H3PO4)又は他の適切な溶液もRTSを実現するために用いられうる。しかし、エッチング溶液の種類は、RTSの度合いに影響を与えうる。例えば、表12は、上面及びトレンチの側壁でのエッチング速度が、エッチャント溶液の種類に依存することを示し、ここで、堆積された誘電体膜は、実施例2又は実施例8のものと同様に形成される。
Claims (15)
- 基板の上面に形成されるトレンチにSi-N結合を含む誘電体膜によって構成される層構造を製造する方法であって、
(i)前記上面並びに前記トレンチの底面及び側壁上にSi-N結合を含む誘電体膜を同時に形成するステップであって、前記上面及び前記底面上に形成される前記誘電体膜の上部/底部と、前記側壁上に形成される前記誘電体膜の側壁部とは、反応空間において、2つの電極間に電圧を印加することによって励起されるプラズマの衝突によって異なる化学物質耐性を付与され、前記基板は、前記2つの電極間に前記2つの電極と平行に置かれる、ステップと、
(ii)前記異なる化学物質耐性に従って前記誘電体膜の前記上部/底部及び前記側壁部の一方を他方よりも除去するエッチングによって、前記誘電体膜の前記上部/底部及び前記側壁部の両方ではなくいずれか一方を実質的に除去するステップと、を備え、
前記ステップ(i)においてプラズマは、前記2つの電極の一方にRFパワーを印加することによって励起される容量結合プラズマ(CCP)であり、プラズマ密度は、前記誘電体膜の前記上部/底部と前記誘電体膜の前記側壁部との化学物質耐性が実質的に等しい基準プラズマ密度よりも高く、前記ステップ(ii)におけるエッチングは、前記誘電体膜の前記側壁部に対して選択的に前記誘電体膜の前記上部/底部を除去し、
前記トレンチは、10nmから50nmの幅と、30nmから200nmの深さと、3から20のアスペクト比を有し、
前記2つの電極間の距離は、5mmから30mmであり、
前記ステップ(i)において、前記誘電体膜は、プラズマエンハンスト原子層堆積(PEALD)によって形成される、方法。 - 前記プラズマは、Ar、N2又はO2のプラズマである、請求項1に記載の方法。
- 前記誘電体膜は、SiN膜である、請求項1に記載の方法。
- 前記ステップ(i)において、前駆体としてハロゲン化シランが用いられる、請求項3に記載の方法。
- 前記エッチングはウェットエッチングであり、フッ化水素(HF)又はリン酸の溶液を用いて行われる、請求項1に記載の方法。
- プラズマ密度は前記反応空間における圧力を調整することによって変更され、前記プラズマ密度は、前記圧力を下げることによって増加する、請求項1に記載の方法。
- 前記ステップ(i)及び(ii)の前に、前記基準プラズマ密度を決定するために、
前記圧力が変数として変更されることを除いて前記ステップ(i)と同一条件下で誘電体膜を同時に形成することと、
前記ステップ(ii)と同一条件下でエッチングすることによって前記誘電体膜の前記上部/底部及び前記側壁部の両方ではなくいずれか一方を実質的に除去することと、
を繰り返すステップを更に備える、請求項6に記載の方法。 - 前記ステップ(i)における圧力は、300Pa未満に制御される、請求項7に記載の方法。
- プラズマ密度は、RFパワーを構成する低周波数RFパワーに対する高周波数RFパワーの比を調整することによって変調され、前記プラズマ密度は前記比を減少させることによって増加する、請求項1に記載の方法。
- 前記高周波数RFパワーは、1MHz以上の周波数を有し、前記低周波数RFパワーは、1MHz未満の周波数を有する、請求項9に記載の方法。
- 前記ステップ(i)及び(ii)の前に、前記基準プラズマ密度を決定するために、
前記比が変数として変更されることを除いて前記ステップ(i)と同一条件下で誘電体膜を同時に形成することと、
前記ステップ(ii)と同一条件下でエッチングすることによって前記誘電体膜の前記上部/底部及び前記側壁部の両方ではなく一方を実質的に除去することと、
を繰り返すステップを更に備える、請求項9に記載の方法。 - 前記低周波数RFパワーに対する前記高周波数RFパワーの比は、0/100から95/5である、請求項9に記載の方法。
- 前記RFパワーは、低周波数RFパワーからなる、請求項12に記載の方法。
- 前記ステップ(i)と前記ステップ(ii)との間にはアニーリングは行われない、請求項1に記載の方法。
- 基板の上面に形成されるトレンチにSi-N結合を含む誘電体膜によって構成される層構造を製造する方法であって、
(i)前記上面並びに前記トレンチの底面及び側壁上にSi-N結合を含む誘電体膜を同時に形成するステップであって、前記上面及び前記底面上に形成される前記誘電体膜の上部/底部と、前記側壁上に形成される前記誘電体膜の側壁部とは、反応空間において、2つの電極間に電圧を印加することによって励起されるプラズマの衝突によって、異なる化学物質耐性を付与され、前記基板は、前記2つの電極間に前記2つの電極と平行に置かれる、ステップと、
(ii)前記異なる化学物質耐性に従って前記誘電体膜の前記上部/底部及び前記側壁部の一方を他方よりも除去するエッチングによって、前記誘電体膜の前記上部/底部及び前記側壁部の両方ではなく一方を実質的に除去するステップと、を備え、
前記ステップ(i)においてプラズマは、前記2つの電極の一方にRFパワーを印加することによって励起される容量結合プラズマ(CCP)であり、プラズマ密度は、前記誘電体膜の前記上部/底部と前記誘電体膜の前記側壁部との化学物質耐性が実質的に等しい基準プラズマ密度よりも低く、前記ステップ(ii)におけるウェットエッチングは、前記誘電体膜の前記上部/底部に対して選択的に前記誘電体膜の前記側壁部を除去し、
前記トレンチは、10nmから50nmの幅と、30nmから200nmの深さと、3から20のアスペクト比を有し、
前記2つの電極間の距離は、5mmから30mmであり、
前記ステップ(i)において、前記誘電体膜は、プラズマエンハンスト原子層堆積(PEALD)によって形成される、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/592,730 US10529554B2 (en) | 2016-02-19 | 2017-05-11 | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches |
US15/592,730 | 2017-05-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018190986A JP2018190986A (ja) | 2018-11-29 |
JP7233173B2 true JP7233173B2 (ja) | 2023-03-06 |
Family
ID=64333569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018091418A Active JP7233173B2 (ja) | 2017-05-11 | 2018-05-10 | トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7233173B2 (ja) |
KR (1) | KR20180124788A (ja) |
CN (1) | CN108878258A (ja) |
TW (1) | TWI766014B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202146689A (zh) * | 2020-04-03 | 2021-12-16 | 荷蘭商Asm Ip控股公司 | 阻障層形成方法及半導體裝置的製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237308A (ja) | 2000-02-22 | 2001-08-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008047620A (ja) | 2006-08-11 | 2008-02-28 | Mitsubishi Heavy Ind Ltd | プラズマ処理方法、及び、プラズマ処理装置 |
JP2011003838A (ja) | 2009-06-22 | 2011-01-06 | Elpida Memory Inc | 半導体装置の製造方法 |
WO2011125733A1 (ja) | 2010-04-02 | 2011-10-13 | 株式会社アルバック | 成膜装置 |
US20140349033A1 (en) | 2013-05-23 | 2014-11-27 | Asm Ip Holding B.V. | Method For Forming Film By Plasma-Assisted Deposition Using Two-Frequency Combined Pulsed RF Power |
JP2015144268A (ja) | 2013-12-30 | 2015-08-06 | ラム リサーチ コーポレーションLam Research Corporation | パルスプラズマ暴露を伴うプラズマ原子層堆積 |
JP2016034042A (ja) | 2011-01-14 | 2016-03-10 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP2017079327A (ja) | 2015-08-24 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP2017078223A (ja) | 2015-10-15 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | Pealdによりトレンチに誘電体膜を堆積する方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566373B2 (ja) * | 2000-09-21 | 2010-10-20 | 東京エレクトロン株式会社 | 酸化膜エッチング方法 |
US7758764B2 (en) * | 2007-06-28 | 2010-07-20 | Lam Research Corporation | Methods and apparatus for substrate processing |
US9076646B2 (en) * | 2010-04-15 | 2015-07-07 | Lam Research Corporation | Plasma enhanced atomic layer deposition with pulsed plasma exposure |
KR101121858B1 (ko) * | 2010-04-27 | 2012-03-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US20160260602A1 (en) * | 2013-11-04 | 2016-09-08 | Applied Materials, Inc. | Adhesion improvements for oxide-silicon stack |
JP2016009720A (ja) * | 2014-06-23 | 2016-01-18 | 東京エレクトロン株式会社 | 推定方法及びプラズマ処理装置 |
US9214333B1 (en) * | 2014-09-24 | 2015-12-15 | Lam Research Corporation | Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD |
US9633867B2 (en) * | 2015-01-05 | 2017-04-25 | Lam Research Corporation | Method and apparatus for anisotropic tungsten etching |
-
2018
- 2018-05-02 TW TW107114888A patent/TWI766014B/zh active
- 2018-05-10 JP JP2018091418A patent/JP7233173B2/ja active Active
- 2018-05-11 KR KR1020180054537A patent/KR20180124788A/ko not_active Application Discontinuation
- 2018-05-11 CN CN201810447158.1A patent/CN108878258A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237308A (ja) | 2000-02-22 | 2001-08-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008047620A (ja) | 2006-08-11 | 2008-02-28 | Mitsubishi Heavy Ind Ltd | プラズマ処理方法、及び、プラズマ処理装置 |
JP2011003838A (ja) | 2009-06-22 | 2011-01-06 | Elpida Memory Inc | 半導体装置の製造方法 |
WO2011125733A1 (ja) | 2010-04-02 | 2011-10-13 | 株式会社アルバック | 成膜装置 |
JP2016034042A (ja) | 2011-01-14 | 2016-03-10 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
US20140349033A1 (en) | 2013-05-23 | 2014-11-27 | Asm Ip Holding B.V. | Method For Forming Film By Plasma-Assisted Deposition Using Two-Frequency Combined Pulsed RF Power |
JP2015144268A (ja) | 2013-12-30 | 2015-08-06 | ラム リサーチ コーポレーションLam Research Corporation | パルスプラズマ暴露を伴うプラズマ原子層堆積 |
JP2017079327A (ja) | 2015-08-24 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP2017078223A (ja) | 2015-10-15 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | Pealdによりトレンチに誘電体膜を堆積する方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201900922A (zh) | 2019-01-01 |
CN108878258A (zh) | 2018-11-23 |
JP2018190986A (ja) | 2018-11-29 |
TWI766014B (zh) | 2022-06-01 |
KR20180124788A (ko) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11676812B2 (en) | Method for forming silicon nitride film selectively on top/bottom portions | |
JP6920068B2 (ja) | トレンチの側壁又は平坦面に選択的に窒化ケイ素膜を形成する方法 | |
US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
US9627221B1 (en) | Continuous process incorporating atomic layer etching | |
JP7162456B2 (ja) | 負バイアスを用いてpealdによって膜を堆積する方法 | |
US9378969B2 (en) | Low temperature gas-phase carbon removal | |
US9406523B2 (en) | Highly selective doped oxide removal method | |
US10465294B2 (en) | Oxide and metal removal | |
US9659791B2 (en) | Metal removal with reduced surface roughness | |
KR102456460B1 (ko) | 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착 | |
US9881805B2 (en) | Silicon selective removal | |
US9564338B1 (en) | Silicon-selective removal | |
TWI662617B (zh) | 無鹵素之氣相矽蝕刻 | |
US9165786B1 (en) | Integrated oxide and nitride recess for better channel contact in 3D architectures | |
US9287134B2 (en) | Titanium oxide etch | |
US20150371865A1 (en) | High selectivity gas phase silicon nitride removal | |
KR20170044602A (ko) | Peald에 의하여 트렌치들 내에 유전체 막을 퇴적하는 방법 | |
US20150345029A1 (en) | Metal removal | |
US20140273451A1 (en) | Tungsten deposition sequence | |
TW201443992A (zh) | 使用遠端電漿源之加強式蝕刻製程 | |
TW201419401A (zh) | 使用多個流體途徑的自由基化學調製及控制 | |
JP7233173B2 (ja) | トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221209 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221209 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221220 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7233173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |