KR20180124788A - 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법 - Google Patents

트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법 Download PDF

Info

Publication number
KR20180124788A
KR20180124788A KR1020180054537A KR20180054537A KR20180124788A KR 20180124788 A KR20180124788 A KR 20180124788A KR 1020180054537 A KR1020180054537 A KR 1020180054537A KR 20180054537 A KR20180054537 A KR 20180054537A KR 20180124788 A KR20180124788 A KR 20180124788A
Authority
KR
South Korea
Prior art keywords
dielectric film
film
power
plasma
trench
Prior art date
Application number
KR1020180054537A
Other languages
English (en)
Inventor
다이 이시카와
아츠키 후카자와
에이이치로 시바
신야 우에다
다이시 에비수다니
천승주
유용민
민윤기
김세용
최종완
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/592,730 external-priority patent/US10529554B2/en
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20180124788A publication Critical patent/KR20180124788A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Weting (AREA)

Abstract

트렌치 내에 층 구조물을 제조하기 위한 방법은, 상기 트렌치의 상면, 및 바닥면과 측벽들 상에 Si-N 결합을 함유하는 유전체 막을 동시에 형성하되, 상기 상면 및 상기 바닥면 상에 형성된 상기 막의 상부/바닥부와, 상기 측벽들 상에 형성된 상기 막의 측벽부에, 두 개의 전극들 사이에 이와 평행하게 상기 기판이 놓여지는 상기 두 개의 전극들 사이에 전압을 인가함에 의해 여기되는 플라즈마의 충돌에 의해 다른 화학적 저항성 특성들이 주어지는, 상기 유전체 막을 형성하는 단계; 및 상기 막의 상기 상부/바닥부 및 상기 측벽부 중 모두가 아닌 하나를 실질적으로 제거하되, 상기 다른 화학적 저항성 특성들에 따라 상기 막의 상기 상부/바닥부 및 상기 측벽부 중 상기 하나를 다른 하나보다 더 우세하게 제거하는 습식 식각에 의해 제거하는 단계를 포함한다.

Description

트렌치들의 측벽들 또는 평탄면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법{Method for Forming Silicon Nitride Film Selectively on Sidewalls or Flat Surfaces of Trenches}
관련 출원의 상호 참조
본 출원은 2016년 2월 19일에 출원된 미국 특허 출원 제15/048,422호의 일부계속출원으로서, 그 개시내용은 전체가 본원에 참조로 포함되어 있다. 출원자/발명자들은 본 출원에 의해 지지되는 임의 주제에 관하여 부모, 자녀 또는 관련 심사경과에서 행해진 이전의 권리포기 또는 부인을 본원에서 분명하게 해지하고 철회한다.
본 출원은 일반적으로 기판의 상부면에 형성된 트렌치에 Si-N 결합을 포함하는 유전체막으로 구성되는 층 구조체를 제조하기 위한 방법에 관한 것이다.
대규모 집적회로(LSI)의 제조 공정에서, 트렌치 내에 측벽을 형성하기 위한 여러 공정이 있다. 측벽은 스페이서로서 사용되거나 구조체가 트렌치의 측면에서 식각되는 것을 차단하기 위해 사용된다. 종래에, 측벽은 트렌치의 표면들 상에 등각성 막을 형성한 다음, 트렌치가 형성되어 있는 곳의 상면에 형성된 등각성 막의 부분 및 트렌치의 바닥면 상에 형성된 부분을 비대칭 식각으로 제거함으로써 형성되었다. 그러나, 이러한 형성 방법이 사용되면, 측벽의 두께가 바닥 근처와 바닥에서 증가하여 경사면을 형성하는 측벽의 푸팅(footing)을 제거하기 위해 과식각이 필요하다. 과식각은 하부층의 식각을 야기하고 층 구조체에 대한 손상을 야기한다.
종래 기술과 연관된 문제 및 해결책에 대한 임의의 논의는 단지 본 발명에 대한 맥락을 제공하기 위해서만 본 개시에 포함되었고, 그 논의의 일부 또는 전부가 본 발명이 이루어진 당시에 알려졌다는 것을 인정하는 것으로 받아들여져서는 안된다.
일부 구현예들에서, 트렌치가 형성되는 기판의 상부면과 트렌치의 바닥면 상에 형성된 막, 그리고 트렌치의 측벽 상에 형성된 막은 습식 식각과 관련하여 상이한 막 성질을 가진다(즉, 막 성질들 중 방향성 제어). 기판을 습식 식각함으로써, 트렌치의 최상부면/바닥면 상에 형성된 막 또는 트렌치의 측벽 상에 형성된 막을 선택적으로 제거하는 것, 즉 트렌치 구조체 내에 수평 방향으로 연장되는 막 또는 수직 방향으로 연장되는 막을 선택적으로 형성하는 것이 가능하다. 상기한 방법에 따르면, 트렌치 구조체 내의 수평 또는 수직층은 식각 수단으로서 건식 식각 없이 습식 식각에 의해서만 선택적으로 형성될 수 있다(즉, 막 형성의 방향성 제어).
일부 구현예들에서, 방향성이 제어된 막 성질을 갖는 막은 플라즈마 강화 화학기상증착(PECVD) 또는 플라즈마 강화 원자층증착(PEALD)에 의해 증착되는 실리콘 질화물막일 수 있다. 대안적으로, 일부 구현예들에서, 실리콘 질화물을 방향성 제어 없이 증착한 다음, 이 막을 처리하여 막 성질들 중에서 방향성을 제공한다. 즉, 실리콘 질화물막의 증착 동안이나 막의 증착 후에 상기 실리콘 질화물막에 이온 충돌이 가해지는 경우, 막에서 불순물들이 제거됨으로써 막의 조밀화가 이루어질 수 있고 막 품질이 개선될 수 있지만, 막에 대한 이온 충돌이 강해지고 막에 수직한 방향에서 비대칭적으로 가해지면, 막 품질이 나빠져서, Si-N 결합이 해리되고, 막의 밀도가 감소하고, 습식 식각율이 증가한다. 일반적으로 이온 충돌은 막의 조밀화를 일으키고 습식 식각율을 감소시키는 것으로 믿고 있기 때문에, 상기한 현상은 전혀 예상못한 것이었다. 이온 충돌의 세기는 평행판 전극 구성을 이용하여 발생된 플라즈마, 예컨대 이온들의 입사 방향, 이온들의 양, 및 이온들의 에너지를 제어할 수 있는 용량결합식 플라즈마에 의해 방향적으로 조절될 수 있다. 본 발명을 제한하려는 의도가 없는 상기한 현상에 기반하여, 막 성질들 중 방향성이 제어될 수 있다.
종래 기술을 넘어 달성된 본 발명의 양태 및 장점들을 요약하기 위한 목적으로, 본 발명의 특정 목적 및 장점들이 본 개시에 설명된다. 물론, 모든 목적 및 장점들이 본 발명의 임의의 특별한 구현예에 따라 반드시 달성되는 것이 아니라는 것을 이해하여야 한다. 따라서, 예들 들면 당업자는 본 발명이 본원에 교시 또는 제시될 수 있는 다른 목적들 또는 장점들을 반드시 달성하지 않고, 본원에 교시된 바와 같은 하나의 장점 또는 여러 장점들을 달성 또는 최적화 하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다.
본 발명의 또 다른 양태, 특성, 및 장점들은 다음의 상세한 설명으로부터 명확해 질 것이다.
본 발명의 이러한 그리고 기타 특징들은 바람직한 구현예의 도면을 참조하여 설명될 것이고, 이는 예시를 위해 의도된 것이며 본 발명을 한정하기 위함은 아니다. 도면은 예시의 목적으로 상당히 간략화되고, 반드시 스케일에 맞추어진 것은 아니다.
도 1a는 본 발명의 구현예에 사용할 수 있는 보호막을 증착하기 위한 PEALD(plasma-enhanced atomic layer deposition)의 개략적인 묘사이다.
도 1b는 본 발명의 구현예에 사용할 수 있는 유동-통과 시스템(flow-pass system, FPS)을 이용한 전구체 공급 시스템의 개략적인 묘사이다.
도 2는 본 발명의 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다.
도 3은 본 발명의 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다.
도 4는 본 발명의 또 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다.
도 5는 본 발명의 또 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다.
도 6은 본 발명의 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다.
도 7은 본 발명의 구현예에 따라 트렌치의 최상부면 상에 형성된 막의 습식 식각율과 트렌치의 측벽 상에 형성된 막의 습식 식각율 및 RF 전력 사이의 관계와, 임계(기준) RF 전력을 보여주는 그래프이다.
도 8은 본 발명의 구현예에 따라 형성된 실리콘 질화물막의 주사 전자 현미경(SEM) 단면 사진들을 보여준다.
도 9는 본 발명의 구현예에 따라 형성된 실리콘 질화물막의 주사 전자 현미경(SEM) 단면 사진들을 보여준다.
도 10은 본 발명의 구현예에 따라 형성된 실리콘 질화물막의 단면도를 도시한다.
도 11은 본 발명의 다른 구현예에 따라 형성된 실리콘 질화물막의 단면도를 도시한다.
도 12는 본 발명의 구현예에 따라 RF 전력과 SiN막의 Si-N 피크 세기[au] 사이의 관계를 보여주는 그래프이다.
도 13은 본 발명의 구현예에 따라 RF 전력과 SiN막의 밀도[g/cm3] 사이의 관계를 보여주는 그래프이다.
도 14는 본 발명의 구현예에 따라 트렌치의 최상부면 상에 형성된 막의 습식 식각율과 트렌치의 측벽 상에 형성된 막의 습식 식각율 및 플라즈마 밀도 사이의 일반적 관계를 보여주는 그래프이다.
도 15는 본 발명의 구현예에 따라 형성된 실리콘 질화물막의 주사 전자 현미경(SEM) 단면 사진들을 보여준다.
도 16은 본 발명의 다른 구현예에 따라 형성된 실리콘 질화물막의 주사 전자 현미경(SEM) 단면 사진들을 보여준다.
도 17은 본 발명의 또 다른 구현예에 따라 형성된 실리콘 질화물막의 주사 전자 현미경(SEM) 단면 사진들을 보여준다.
본 개시에서, "가스"는 증기화된 고체 및/또는 액체를 포함할 수 있으며, 단일 가스 또는 가스 혼합물로 구성될 수 있다. 본 개시에서, 샤워 헤드를 통해 공정 챔버로 유입되는 공정 가스는 전구체 가스 및 첨가 가스로 구성되거나, 본질적으로 이루어지거나, 또는 이루어질 수 있다. 전구체 가스 및 첨가 가스는 보통 혼합 가스로서 또는 개별적으로 반응 공간에 유입된다. 전구체 가스는 비활성 가스와 같은 캐리어 가스와 함께 유입될 수 있다. 첨가 가스는 반응 가스 및 희석 가스, 예컨대 귀가스(noble gas)로 구성되거나, 본질적으로 이루어지거나, 이루어질 수 있다. 반응 가스 및 희석 가스는 혼합된 가스로서 또는 개별적으로 반응 공간에 유입될 수 있다. 전구체는 둘 이상의 전구체로 구성될 수 있고, 반응 가스는 둘 이상의 반응 가스로 구성될 수 있다. 전구체는 기판 상에 화학흡착되는 가스로서 유전체막의 주 구조체를 구성하는 준금속 또는 금속 원소를 일반적으로 함유하는 가스이고, 증착을 위한 반응 가스는, 가스가 여기되어 기판 상에 원자층 또는 단층을 고정시킬 때 기판 상에 화학흡착되는 전구체와 반응하는 가스이다. "화학흡착(chemisorption)"은 화학적 포화 흡착을 지칭한다. 공정 가스 이외의 가스, 즉 샤워 헤드를 통과하지 않고 유입되는 가스는, 예를 들면 반응 공간을 씰링하기 위해 사용될 수 있고, 비활성 가스와 같은 씰(seal) 가스를 포함한다. 일부 구현예들에서, "막"은 실질적으로 핀홀 없이 두께 방향에 수직한 방향으로 연속적으로 연장되어 전체 타켓 또는 관심 표면을 커버하는 층, 또는 단순히 타켓 또는 관심 표면을 커버하는 층을 지칭한다. 일부 구현예에서, "층"은 표면에 형성된 특정 두께를 갖는 구조물을 지칭하거나, 막 또는 막이 아닌 구조물의 동의어를 지칭한다. 막 또는 층은 특정 특성을 갖는 별개의 단일막 또는 층, 또는 다수의 막들 또는 층들로 구성될 수 있고, 인접하는 막들 또는 층들 사이의 경계는 명확하거나 그렇지 않을 수 있으며, 물리적, 화학적, 및/또는 임의의 특성, 형성 공정 및 시퀀스, 및/또는 인접하는 막들 또는 층들의 기능 또는 목적에 기반하여 구축될 수 있다.
본 개시에서, "Si-N 결합을 포함하는"은 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성되는 주 골격을 갖고/갖거나 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성되는 치환기를 갖는 Si-N 결합 또는 Si-N 결합들인 것을 특징으로 하는 것을 지칭할 수 있다. Si-N 결합을 포함하는 유전체막은, 이들에 제한되지는 않지만, 약 2 내지 10, 전형적으로는 약 4 내지 8의 유전상수를 갖는 SiN막 또는 SiON막을 포함한다.
본 개시에서, "어닐링(annealing)"은 재료가 안정한 형태, 예컨대 성분에 존재하는 말단기(예컨대, 알코올기와 수산기)가 더욱 안정한 기(예컨대, Si-Me 기)로 치환되고/되거나 더욱 안정한 형태(예컨대, Si-O 결합)를 형성함으로써 막의 조밀화를 이루도록 처리되는 공정을 지칭한다.
또한, 본 개시에서, 관사 "하나의(a)" 또는 "하나의(an)"는 달리 특정되지 않으면, 다수의 종을 포함하는 종 또는 속을 지칭한다. 용어 "의해 구성되는" 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭한다. 또한, 본 개시에서, 임의의 정의된 의미들은 일부 구현예에서 반드시 보통의 그리고 관습적인 의미들을 배제하는 것은 아니다.
또한, 본 개시에서, 실행 가능한 범위는 일상적인 작업에 기초하여 결정될 수 있으므로 변수의 임의의 두 수치가 변수들의 실행 가능한 범위를 구성할 수 있고, 지시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 지시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 일부 구현예에서는 평균, 중간, 대표, 다수 등을 지칭할 수 있다.
조건 및/또는 구조가 명시되지 않는 본 개시에서, 당업자는 일상적인 실험에 따라 본 개시의 관점으로 이러한 조건 및/또는 구조를 쉽게 제공할 수 있다. 개시된 모든 구현에들에서, 하나의 구현예에 사용된 임의의 요소는 이와 동등한 임의의 요소로 대체될 수 있으며, 의도된 목적을 위해, 본원에 명시적으로, 필연적으로, 또는 내재적으로 개시된 것들을 포함한다. 또한, 본 발명은 장치 및 방법에 동일하게 적용될 수 있다.
구현예는 바람직한 구현예에 대해 설명될 것이다. 그러나, 본 발명은 그러한 바람직한 구현예에 한정되지 않는다.
일부 구현예들은 기판의 상면에 형성된 트렌치에 Si-N 결합을 포함하는 유전체막으로 구성되는 층 구조체를 제조하기 위한 방법을 제공하고, 상기 방법은: (i) 상기 트렌치의 상면, 바닥면, 및 측벽 상에 Si-N 결합을 포함하는 유전체막을 동시에 형성하는 단계로서, 상기 상면과 상기 바닥면 상에 형성된 상기 유전체막의 최상부/바닥 부분과 상기 측벽 상에 형성된 상기 유전체막의 측벽 부분은 두 전극들과 평행하게 기판이 놓이는 상기 두 전극들 사이에 전압을 인가함으로써 여기되는 플라즈마의 충돌에 의해 상이한 화학적 저항 특성을 부여받는, 단계; 및 (ii) 상기 상이한 화학적 저항성에 따라 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 중 하나를 나머지보다 더욱 뚜렷하게 제거하는 습식 식각에 의해 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 실질적으로 제거하는 단계를 포함한다. 용어 "실질적으로 형성하는"은 일반적으로 또는 실질적으로 동시에, 동일 공정으로, 또는 동일 단계로 증착하고/하거나 일반적으로 또는 실질적으로 동시에, 동일 공정으로 또는 동일 단계로 처리하는 것을 포함하는, 일반적으로 또는 실질적으로 동시에, 동일 공정으로, 또는 동일 단계로 형성하는 것을 지칭할 수 있다. 본 개시에서, 용어 "실질적인 또는 실질적으로"는 당업자가 의도된 목적 또는 기능에 대하여 충분하다고 인식되는 충분한, 상당한, 또는 재료량, 크기, 시간, 또는 공간(예컨대, 전체 또는 기준값에 대하여 적어도 70%, 80%, 90%, 또는 95%)을 지칭할 수 있다.
도 2는 본 발명의 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다. 단계 S1과 단계 S2는 각각 단계 (i)과 (ii)에 해당한다. 단계 S1에서, 플라즈마 충돌을 이용함으로써, 막 성질들 중 방향성을 갖는 유전체막이 트렌치 위에 형성된다. 플라즈마 충돌은 막의 증착 동안 또는 막의 증착을 완료한 후에 적용될 수 있다. 단계 S2에서, 막의 최상부/바닥 부분과 막의 측벽 부분 사이에서 막 성질 차이에 따라서, 막의 상기 부분들 중 하나는 습식 식각에 의해 나머지 부분보다 더욱 뚜렷하게 식각되어, 상기 충 구조체에 상기 부분들 중 하나를 남긴다.
단계 S2에서, 습식 식각은, 예를 들어 불화수소(HF) 용액을 사용하여 수행된다.
두 전극들과 평행하게 기판이 놓이는 상기 두 전극들 사이에 전압을 인가함으로써 여기되는 플라즈마의 충돌을 조절함으로써, 상기 상면 및 바닥면 상에 형성되는 상기 유전체막의 최상부/바닥 부분 및 상기 측벽 상에 형성되는 상기 유전체막의 측벽 부분은 상이한 화학적 저항성을 부여받을 수 있다. 플라즈마는 높은 자유전자 함량(약 50%)을 갖는 부분적으로 이온화된 가스로서, 평행한 전극들 사이에 AC 전압을 인가함으로써 플라즈마가 여기되면, 플라즈마 쉬스(sheath)와 하부 전극 사이에서 발달된 자기 dc 바이어스(VDC)에 의해 가속되어 상기 하부 전극 위에 놓인 막에 상기 막에 수직한 방향(이온 입사 방향)으로 충돌한다. 플라즈마의 충돌은 플라즈마 밀도 또는 이온들의 에너지(이온 에너지)로 표시될 수 있다. 플라즈마 밀도는 주로 RF 전원의 압력을 조정함으로써 조절될 수 있다(압력이 높고 전력이 높을수록, 플라즈마 밀도가 높아진다). 플라즈마 밀도는 뒤따르는 이온들에 대하여 설정된 더 낮은 주파수(<1 MHz)를 가진 dc 바이어스 전압 또는 AC 전압을 인가함으로써 조절될 수도 있다. 플라즈마 밀도는 탐침법을 이용하여 결정될 수 있다(예컨대, 전체 개시내용이 본원에 참조로 포함되어 있는 "High accuracy plasma density measurement using hybrid Langmuir probe and microwave interferometer method", Deline C, 등, Rev. Sci. Instrum. 2007 Nov; 78(11): 113504). 플라즈마에 탐침을 삽입하여 탐침에 전압을 인가하면, 탐침을 통해 전류가 흐르는 데, 이 전류는 "이온 포화 전류"(Ii)로 불리며, 다음과 같이 계산될 수 있고, 그런 다음 플라즈마 밀도(Np)가 다음과 같이 계산될 수 있다:
Ii=e x Ne√(kTe/M) x exp(1/2)eA; Np=Ii√(M/kTe)/exp(1/2)eA, 여기서 Ii: 이온 포화 전류[A]; A: 탐침의 표면적[m2]; e: 전하[C]; Ne: 전자 밀도[m-3]; k: 볼쯔만 상수[J/K]; Te: 전자 온도[K]; M: 이온 질량[kg].
도 14는 본 발명의 구현예에 따라 트렌치의 최상부면 상에 형성된 막의 습식 식각율과 트렌치의 측벽 상에 형성된 막의 습식 식각율 및 플라즈마 밀도 사이의 일반적 관계를 보여주는 그래프이다. 이 그래프에서, 화학적 저항성들은 습식 식각율로 표시된다. 상기 막의 최상부면/바닥면 상에서, 이온 충돌은 일반적으로 막 표면에 수직한 방향으로 가해지고, 반면에 상기 막의 측벽 상에서, 플라즈마 충돌은 일반적으로 상기 막 표면에 평행한 방향으로 가해진다. 플라즈마 밀도가 낮을 때 트렌치의 최상부면/바닥면 상에 형성된 막의 습식 식각율은 낮은 데, 그 이유는 상기 막에 가해지는 플라즈마에 포함된 이온들이 불순물들을 제거하여 상기 막의 조밀화를 일으키기 때문이다. 그러나, 상기 최상부면/바닥면 상에 형성된 상기 막의 습식 식각율은 도 14에 도시된 바와 같이 플라즈마 밀도가 증가함에 따라 증가하는 데, 그 이유는 이온들의 양이 너무 많아서 Si-N 결합의 해리를 높이기 ?문이다. 반면에, 플라즈마 밀도가 낮을 때 트렌치의 측벽면 상에 형성된 막의 습식 식각율은 낮은 데, 그 이유는 상기 막에 가해지는 플라즈마에 포함된 이온들의 양이 불순물들을 제거하고 상기 막을 조밀화하기에 충분하지 않기 때문이다. 그러나, 상기 측벽면 상에 형성된 상기 막의 습식 식각율은 도 14에 도시된 바와 같이 플라즈마 밀도가 증가함에 따라 감소한다. 다시 말하자면, 상기 최상부면/바닥면 상에 형성된 상기 막의 막 품질은 플라즈마 밀도가 증가함에 따라 나빠지고, 반면에 상기 측벽면 상에 형성된 상기 막의 막 품질은 플라즈마 밀도가 증가함에 따라 향상된다. 따라서, 상기 최상부면/바닥면 상의 상기 막의 막 품질(또는 막 특성) 및 상기 측벽 상의 상기 막의 막 품질이 실질적으로 동일한 플라즈마 밀도의 임계점이 있다. 즉, 도 14에 도시된 바와 같이, 플라즈마 밀도와, 상기 최상부면/바닥면 상에 형성된 상기 막의 습식 식각율과 상기 측벽 상에 형성된 상기 막의 습식 식각율 사이의 관계를 보여주는 선은 임계점에서 교차한다. 상기 최상부면/바닥면 상의 상기 막의 막 특성과 상기 측벽면 상의 상기 막의 막 특성은 상기 임계점에서 뒤바뀐다. 따라서, 플라즈마 밀도를 조절함으로써, 막 성질들 중 방향성을 갖는 막이 형성될 수 있다. 플라즈마 밀도가 임계점보다 낮게 설정되면, 측벽들 위의 막은 최상부면/바닥면 위의 막보다 습식 식각에 의해 더욱 뚜렷하게 제거될 수 있고, 반면에 플라즈마 밀도가 임계점보다 높게 설정되면, 최상부면/바닥면 위의 막은 측벽들 위의 막보다 습식 식각에 의해 더욱 뚜렷하게 제거될 수 있다. 따라서, 원하는 층 구조체가 제조될 수 있다.
도 14에서, 교차점(임계점)은 전압 인가 지속시간, 주파수, 압력, 전극들간 거리, 온도 등에 따라 변하는 데, 여기서 일반적으로 전압 인가 지속시간이 길고 압력이 낮을수록, 교차점에서 플라즈마 밀도는 낮아진다. 압력, RF 전력, 전압 등이 일정할 때, 평행한 전극들 간 습식 식각율과 RF 전력 사이에서 도 14에 도시된 것과 실질적으로 유사한 관계가 수득될 수 있음을 주목하여야 한다. 임계점은 본 개시와 통상적인 실험을 기반으로 단계 (i)과 (ii)에 앞서 결정될 수 있다. 따라서, 일부 구현예들에서, 층 구조체를 제조하기 위한 방법은, 단계 (i)과 (ii)에 앞서 임계점(기준점)을 결정하는 다음 단계들을 반복하는 단계를 더 포함한다: (a) 전압이 변수로서 변하는 것을 제외하면 단계 (i)과 동일한 조건 하에서 유전체막을 동시에 형성하는 단계; 및 (b) 단계 (ii)와 동일한 조건 하에서 상기 유전체막의 상기 최상부/바닥 부분 및 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 습식 식각에 의해 실질적으로 제거하는 단계.
도 3은 본 발명의 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다. 단계 S11은 단계 (a)와 (b)에 해당하고, 단계 S12와 S13은 단계 (i)과 (ii)에 각각 해당한다. 단계 S11에서, 막의 최상부/바닥 부분과 측벽 부분의 막 특성을 뒤바꾸기 위한 플라즈마 충돌용 임계 전압이 결정된다. 단계 S12에서, 결정된 임계 전압을 참조하여 조절된 전압에서 플라즈마 충돌을 이용함으로써, 막 성질들 중 방향성을 갖는 유전체막이 트렌치 위에 형성된다. 예를 들어, 단계 S12에서 임계 전압보다 높은 전압이 전극들 사이에 인가되면, 상기 막의 최상부/바닥 부분의 습식 식각율은 상기 막의 측벽 부분의 습식 식각율보다 높게 되고, 결국 단계 S13에서 상기 막의 측벽 부분보다 상기 막의 최상부/바닥 부분을 습식 식각에 의해 뚜렷하게 제거하게 된다. 반면에, 단계 S12에서 임계 전압보다 낮은 전압이 전극들 사이에 인가되면, 상기 막의 측벽 부분의 습식 식각율은 상기 막의 최상부/바닥 부분의 습식 식각율보다 높게 되고, 결국 단계 S13에서 상기 막의 최상부/바닥 부분보다 상기 막의 측벽 부분을 습식 식각에 의해 뚜렷하게 제거하게 된다.
평행한 전극 구성을 사용하지 않고서, 예를 들어 저압 화학기상증착(LPCVD)으로 반응물을 사용함으로써 막에 이온 충돌이 가해지면, 도 14에 도시된 것과 같은 임계점은 얻어지지 않을 것인 데, 그 이유는 LPCVD에서 반응물이 비대칭 이온 충돌을 생성하지 않기 때문, 즉 막 성질들 중 방향성을 생성하지 않기 때문이다. 예를 들어, 미국 특허 출원 공개 제2003/0029839호는 N2 +와 같은 질소 함유 이온들이 주입되어 질소가 풍부한 층을 형성한 다음, 상기 층의 습식 식각율을 감소시키기 위해 열적 어닐링을 수행하여 Si-N 및 N-H 결합을 촉진시키는 LPCVD를 개시하고 있다. 대비적으로, 본 발명의 일부 구현예들에서, 질소를 이용한 비대칭 플라즈마 충돌은 최상부/바닥 층 상에 가해지는 데, 이는 상기 층 내에서 질소를 풍부하게 하지는 않지만, Si-H 결합을 해리시키고 상기 층의 밀도를 감소시켜서, 트렌치의 측벽들 상에 형성된 층의 습식 식각율에 비하여 상기 최상부면/바닥면 상에 형성된 층의 습식 식각율을 증가시킨다. 상기에서, Si-N 결합이 해리되면, Si 댕글링 결합과 N 댕글링 결합이 형성되고, 이는 수소에 의해 결국 종결되어, N-H 결합 및 Si-H 결합을 형성한다. Si-H 결합을 해리한 결과, 상기 층의 밀도가 감소되고, 습식 식각율은 증가된다. 따라서, 일부 구현예들에서, 열적 어닐링(예컨대, 900℃)은 최상부/바닥층의 조밀화를 피하기 위해(즉, 최상부/바닥층의 습식 식각율을 감소시키는 것을 피하기 위해) 단계 (i)과 (ii) 사이에서 수행된다. 또한, 일부 구현예들에서, 이온들의 입사 에너지는 약 200 eV 미만(플라즈마 포텐셜은 약 100 내지 200 V임)인 데, 이는 미국 출원 공개 제2003/0029839호에서 개시된 값(0.5 내지 20 keV)보다 낮다. LPCVD에서의 반응물처럼, 열적 원자층 증착(ALD)에서 반응물과 원격 플라즈마 증착의 플라즈마는 도 14에 도시된 것과 같은 임계점을 형성하지 않는 데, 그 이유는 열적 ALD 및 원격 리모트 플라즈마 증착의 플라즈마들은 비대칭 이온 충돌을 생성하지 않는다. 즉, 막 성질들 중 방향성을 생성하지 않는다. 또한, 플라즈마, 예컨대 입사 이온들의 낮은 전자 온도 및 낮은 이온 운동 에너지를 갖는 표면파 플라즈마(SWP)가 사용되면, 이온 충돌의 효과는 매우 제한되므로, 막 분해가 일어나지 않고, 따라서 막 성질들 중 방향성을 생성하기가 어렵다. 게다가, 플라즈마 충돌이 실리콘 산화물로 구성되는 막에 대해 이루어질 때 조차도, 실리콘 산화물막의 막 품질은 저하되지 않고, 그러므로 막 성질들 중 방향성을 생성하기가 어렵다.
일부 구현예들에서, 플라즈마는 RF 전력을 두 전극들 중 하나에 인가함으로써 여기되는 용량성 결합 플라즈마(CCP)이다. 또한, 일부 구현예들에서, 유도 결합성 플라즈마(ICP), 전자 사이클로트론 공명(ECR) 플라즈마, 마이크로파 표면파 플라즈마, 헬리콘파 플라즈마 등이 플라즈마로서 사용될 수 있고, 여기서 바이어스 전압은 필요하면 플라즈마와 전극 사이에서 dc 바이어스 전압을 증가시키기 위해 전극들에게 인가된다.
일부 구현예들에서, RF 전력은 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 RF 전력보다 높고, 여기서 습식 식각은 유전체막의 측벽 부분에 비해 상기 유전체막의 최상부/바닥 부분을 선택적으로 제거한다.
일부 구현예들에서, 상기 플라즈마는 Ar, N2, 및/또는 O2 또는 수소 또는 헬륨보다 높은 원자수를 갖는 다른 원자들의 플라즈마이다.
일부 구현예들에서, 트렌치는 10 내지 50 nm(전형적으로는 15 내지 30 nm)의 폭(여기서 상기 트렌치가 상기 폭과 실질적으로 동일한 길이를 가지면, 상기 트렌치는 홀/비아로 지칭되고, 그의 직경은 10 내지 50 nm이다), 30 내지 200 nm(전형적으로 50 내지 150 nm)의 폭, 및 3 내지 20(전형적으로 3 내지 10)의 종횡비를 갖는다.
일부 구현예들에서, 상기 유전체막은 식각 스토퍼, 낮은 유전상수(k) 스페이서, 또는 갭-필러로서 사용될 수 있다. 예를 들어, 측벽만 남겨지는 경우, 상기 부분은 스페이서에 의해 정의되는 이중 패터닝(SDDP)용 스페이서로서 사용될 수 있고, 혹은 최상부/바닥 부분만이 남겨지는 경우, 상기 부분은 측벽층만의 고체 상태 도핑(SSD)을 위해 사용되는 마스크로서 사용될 수 있다.
일부 구현예들에서, 단계 (i)는 다음 단계들을 포함한다: (ia) 그의 상부 표면에 트렌치를 갖는 기판을 상기 전극들 사이에 배치하는 단계; 및 (ib) 질소 가스를 반응 가스로 사용하는 플라즈마 강화 원자층 증착(PEALD)으로 상기 유전체막을 상기 기판 상에 증착하는 단계로서, 상기 플라즈마는 PEALD의 각 사이클에서 상기 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 단계 (ii)의 상기 습식 식각이 상기 유전체막의 상기 측벽 부분에 비해 상기 유전체막의 최상부/바닥 부분을 제거하도록 상기 RF 전력은 상기 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 RF 전력보다 높은, 단계. 상기에서, 막 성질들 중 방향성을 갖는 막은 막의 증착이 완료된 후가 아니라 막이 증착될 때 형성된다.
도 4는 본 발명의 또 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다. 단계 S21은 단계 (ib)에 해당하고, 단계 S22는 단계 (ii)에 해당한다. 단계 S21에서, 막 성질들 중 방향성을 갖는 유전체막은 임계 전압보다 높은 전압에서 플라즈마 충돌을 이용하여 트렌치 위에 증착되고, 단계 S22에서 상기 막의 최상부/바닥 부분은 상기 막의 측벽 부분보다 더 뚜렷하게 제거되어, 그 결과 실질적으로 측벽 부분만이 상기 층 구조체 내에 남게 된다.
일부 구현예들에서, 단계 (i)는 다음 단계들을 포함한다: (ia) 그의 상부 표면에 트렌치를 갖는 기판을 상기 전극들 사이에 배치하는 단계; 및 (ic) 질소 가스를 반응 가스로 사용하는 플라즈마 강화 원자층 증착(PEALD)으로 상기 유전체막을 상기 기판 상에 증착하는 단계로서, 상기 플라즈마는 PEALD의 각 사이클에서 상기 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 단계 (ii)의 상기 습식 식각이 상기 유전체막의 상기 최상부/바닥 부분에 비해 상기 유전체막의 측벽 부분을 제거하도록 상기 RF 전력은 상기 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 RF 전력보다 낮은, 단계. 상기에서, 막 성질들 중 방향성을 갖는 막은 막의 증착이 완료된 후가 아니라 막이 증착될 때 형성된다.
도 5는 본 발명의 또 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다. 단계 S31은 단계 (ic)에 해당하고, 단계 S32는 단계 (ii)에 해당한다. 단계 S31에서, 막 성질들 중 방향성을 갖는 유전체막은 임계 전압보다 낮은 전압에서 플라즈마 충돌을 이용하여 트렌치 위에 증착되고, 단계 S32에서 상기 막의 측벽 부분은 상기 막의 최상부/바닥 부분보다 더 뚜렷하게 제거되어, 그 결과 실질적으로 최상부/바닥 부분만이 상기 층 구조체 내에 남게 된다.
일부 구현예들에서, 상기 유전체막은 SiN 막 또는 SiON 막 또는 다른 Si-N 결합 함유막이다.
일부 구현예들에서, PEALD 또는 다른 증착 방법들은 아미노실란, 할로겐화 실란, 모노실란, 및 디실란으로 구성되는 군으로부터 선택되는 하나 이상의 화합물을 전구체로서 사용한다. 아미노실란 및 할로겐화 실란은, 이들에 한정되지는 않지만, Si2Cl6, SiCl2H2, SiI2H2, 비스디에틸아미노실란, 비스디메틸아미노실란, 헥사에틸아미노실란, 테트라에틸아미노실란, 타트(tart)-부틸아미노실란, 비스타트-부틸아미노실란, 트리메틸실릴디에틸아민, 및 비스디메틸아미노디메틸실란을 포함한다.
일부 구현예들에서, 단계 (i)는 다음 단계들을 포함한다: (iA) 그의 상부 표면에 트렌치를 갖는 기판 상에 유전체막을 증착하는 단계; (iB) 상기 두 전극 사이에 상기 기판을 배치하는 단계; 및 (iC) 상기 전극들 사이에서 플라즈마를 여기시켜 막을 증착하지 않고서 상기 증착된 유전체막의 표면을 처리하는 단계로서, 상기 플라즈마는 상기 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 단계 (ii)의 상기 습식 식각이 상기 유전체막의 상기 측벽 부분에 비해 상기 유전체막의 최상부/바닥 부분을 제거하도록 상기 RF 전력은 상기 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 RF 전력보다 높은, 단계. 상기에서, 막 성질들 중 방향성을 갖는 막은 막의 증착이 완료된 후에 상기 막을 처리함으로써 형성된다. 상기에서, 단계 (ii)는 주기적일 필요가 없는 증착 후처리이다.
도 6은 본 발명의 다른 구현예에 따른 층 구조체를 제조하는 단계들을 도시하는 흐름도이다. 단계 S41은 단계 (iA)에 해당하고, 단계 S42는 단계 (iB) 및 (iC)에 해당하고, 단계 S43은 단계 (ii)에 해당한다. 단계 S41에서, 유전체막은 트렌치 위에 형성되고, 이 막이 막 성질들 중 방향성을 가질 수 있지만, 이 막은 막 성질들 중 방향성을 가질 필요가 없다. 단계 S42에서, 증착 후처리로서 플라즈마 충돌은 임계 전압보다 높은 전압에서 상기 막에 대해 가해지고, 그 결과 상기 막의 최상부/바닥 부분의 습식 식각율은 상기 막의 측벽 부분의 습식 식각율보다 높다. 단계 S43에서, 상기 막의 최상부/바닥 부분은 상기 막의 측벽 부분보다 습식 식각에 의해 더욱 뚜렷하게 제거되고, 그 결과 실질적으로 상기 막의 측벽 부분만이 상기 층 구조체 내에 남겨진다. 증착 후처리 전에 상기 막은 이미 증착되기 때문에, 임계 전압보다 낮은 전압의 사용은 효과적이지 않을 수 있는 데, 그 이유는 위에서 논의된 도 14에 도시된 바와 같이 막에 대한 플라즈마 충돌이 이루어짐으로써 측벽 부분의 습식 식각율이 증착시점의 막의 습식 식각율보다 높게 되지 않기 때문이다.
일부 구현예들에서, 증착된 유전체막은 약 10 nm 이하(전형적으로는 약 5 nm 이하)의 두께를 가진다. 처리될 막이 약 10 nm보다 두꺼우면, 플라즈마 충돌은 막의 바닥에 도달하지 않는다. 즉, 막의 두께 방향에서의 습식 식각율을 완전하게 조절하는 것이 어렵다.
증착 후처리를 받은 유전체막은 플라즈마 강화 원자층 증착(PEALD), 열적 ALD, 저압 화학기상증착(PCVD), 원격 플라즈마 증착, PECVD 등을 비롯한 임의의 적합한 방법에 의해 기판 상에 증착될 수 있다. 바람직하게는, 상기 유전체막은 ALD에 의해 증착되는 데, 그 이유는 ALD가 높은 등각성, 예컨대 약 70%(또는 80% 또는 90%)를 초과하는 높은 등각성을 제공할 수 있기 때문이다.
일부 구현예들에서, 상기 유전체막을 증착한 후 그리고 단계 (ii) 전에 어닐링은 수행되지 않는다.
일부 구현예들에서, 단계 (i)의 플라즈마는 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 플라즈마 밀도는 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 플라즈마 밀도보다 높고, 여기서 단계 (ii)에서의 습식 식각은 유전체막의 측벽 부분에 비해 상기 유전체막의 최상부/바닥 부분을 선택적으로 제거한다. 도 14와 관련하여 위에서 논의된 바와 같이, 트렌치의 최상부 표면 상에 형성된 막의 습식 식각율과 트렌치의 측벽들 상에 형성된 막의 습식 식각율은 플라즈마 밀도를 변화시킴으로써 조절될 수 있고, 플라즈마 밀도는 주로 압력 및/또는 RF 전력을 조정(압력이 낮고/낮거나 전력이 높을수록, 플라즈마 밀도는 높게 된다)하고/하거나 낮은 주파수(<1 MHz)를 갖는 RF 전력을 인가함으로써 조절될 수 있다.
일부 구현예들에서, 플라즈마 밀도는 반응 공간의 압력을 조정함으로써 조절되는 데, 플라즈마 밀도는 압력을 낮춤으로써 증가한다. 그런 경우, 상기 방법은 단계 (i)과 (ii)에 앞서, 기준 플라즈마 밀도를 결정하기 위해 다음 단계들을 반복하는 단계를 더 포함한다: (a) 압력이 변수로서 변하는 것을 제외하면 단계 (i)과 동일한 조건 하에서 유전체막을 동시에 형성하는 단계; 및 (b) 단계 (ii)와 동일한 조건 하에서 상기 유전체막의 상기 최상부/바닥 부분 및 상기 측벽 부분 둘 다가 아닌 어느 하나를 습식 식각에 의해 실질적으로 제거하는 단계.
일부 구현예들에서, 단계 (i)의 압력은 300 Pa, 250 Pa, 200 Pa, 150 Pa, 100 Pa, 50 Pa, 및 10 Pa을 비롯하여 350 Pa 미만, 그리고 상기한 값들 중 임의의 두 값 사이의 임의 값으로 조절된다.
일부 구현예들에서, 플라즈마 밀도는 RF 전력을 구성하는 저주파수 RF 전력에 대한 고주파수 RF 전력의 비를 조정함으로써 조절되는 데, 상기 플라즈마 밀도는 상기 비를 감소시킴으로써 증가한다. 일부 구현예들에서, 고주파수 RF 전력은 1 MHz 이상의 주파수(예컨대, 10 MHz 내지 60 MHz)를 가지며, 저주파수 RF 전력은 1 MHz 미만의 주파수(예컨대, 200 kHz 내지 800 kHz)를 가진다. 상기에서, 상기 방법은 단계 (i)과 (ii)에 앞서, 기준 플라즈마 밀도를 결정하기 위해 다음 단계들을 반복하는 단계를 더 포함한다: (a) 상기 비가 변수로서 변하는 것을 제외하면 단계 (i)과 동일한 조건 하에서 유전체막을 동시에 형성하는 단계; 및 (b) 단계 (ii)와 동일한 조건 하에서 상기 유전체막의 상기 최상부/바닥 부분 및 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 습식 식각에 의해 실질적으로 제거하는 단계.
일부 구현예들에서, 저주파수 RF 전력(LRF)에 대한 고주파수 RF 전력(HRF)의 비는 0/100 내지 95/5(예컨대, 10/90 내지 90/10)이다. 일부 구현예들에서, 상기 RF 전력은 저주파수 RF 전력으로 구성된다. 일부 구현예들에서, 총 RF 전력은 300 mm 웨이퍼의 경우 100 W 내지 600 W(이 전력은 단위 면적당 와트수, 즉 0.14 W/cm2 내지 0.85 W/cm2로서 임의 크기의 웨이퍼에 적용될 수 있다)이다.
일부 구현예들에서, 식각 공정에서 선택적 식각을 제어하기 위해 유전체막을 증착할 때, 본 개시에서 논의된 변수들 중 하나 이상은 플라즈마 밀도를 조작하기 위해 사용될 수 있다.
HRF/LRF의 비가 제어되는 상기 구현예들에서, 유전체막을 증착할 때, 낮은 압력 및 높은 RF 전력은 플라즈마 밀도를 조작하도록 요구되는 변수가 아니어서, 공정 조건들을 덜 제한하도록 한다. 또한, 상기 구현예들에서, RF 전력의 안가에 의한 비정상적인 방전을 피할 수 있다.
단계 (ii)의 습식 식각이 상기 유전체막의 최상부/바닥 부분에 비해 상기 유전체막의 측벽 부분을 선택적으로 제거하는 다른 구현예들에서, 플라즈마 밀도는 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 플라즈마 밀도보다 맞게 설정된다.
일부 구현예들에서, 증착 사이클은, 하나의 사이클이 아래의 표 1에 나타낸 조건 하에서 수행될 수 있는 PEALD에 의해 수행될 수 있다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 100 내지 600℃(바람직하게는 250 내지 550℃)
압력 10 내지 2000 Pa(바람직하게는 100 내지 800 Pa);
최상부/바닥의 WER이 측벽의 WER보다 높은 경우 350 Pa 미만(바람직하게는 250 Pa 이하)
전구체 SiI2H2, 등
전구체 펄스 0.05 내지 10초(바람직하게는 0.2 내지 1초)
전구체 퍼지 0.05 내지 10초(바람직하게는 0.2 내지 3초)
반응물 N2 + H2 혼합물, 또는 NH3 + N2 혼합물
반응물의 유량(연속적) N2의 경우 100 내지 20,000 sccm(바람직하게는 1000 내지 3,000 sccm); H2 또는 NH3의 경우 0 내지 6000 sccm(바람직하게는 0 내지 600 sccm)
(H2/N2= 0~0.5, 바람직하게는 0~0.2)
캐리어 가스의 유량(연속적) Ar 또는 N2의 경우 100 내지 5000 sccm(바람직하게는 1000 내지 3000 sccm)
희석 가스의 유량(연속적) Ar 또는 N2의 경우 0 내지 10000 sccm(바람직하게는 0 내지 5000 sccm)
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 측벽의 WER이 최상부/바닥의 WER보다 높은 경우 600 W 미만(바람직하게는 100 내지 500 W); 최상부/바닥의 WER이 측벽의 WER보다 높은 경우 600 W 이상(바람직하게는 600 내지 1000 W);
HRF/LRF의 비 측벽의 WER이 최상부/바닥의 WER보다 높은 경우 95/5 초과(전형적으로는 100/0)최상부/바닥의 WER이 측벽의 WER보다 높은 경우 0/100 내지 95/5(바람직하게는 0/100 내지 90/10)
RF 전력 펄스 0.05 내지 30초(바람직하게는 1 내지 5초)
퍼지 0.05 내지 10초(바람직하게는 0.2 내지 3초)
사이클당 성장율(최상부면 상에서) 0.02 내지 0.06 nm/사이클
단차 피복도(측면/최상부; 측면/바닥) 20 내지 100%; 30 내지 100%(바람직하게는, 50 내지 100%; 50 내지 100%)
전극들 간 거리 5 내지 30 mm(바람직하게는 7 내지 20 mm)
일부 구현예들에서, 증착 후처리는 하기 표 2에 나타낸 조건 하에서 수행될 수 있다.
(수치는 근사치임)
증착후 처리를 위한 조건
SiN 막의 두께 2 내지 15 nm(바람직하게는 5 내지 10 nm)
기판 온도 25 내지 600℃(바람직하게는 100 내지 500℃)
압력 10 내지 2000 Pa(바람직하게는 100 내지 500 Pa)
반응물 N2, H2, NH3
반응물의 유량(연속적) N2의 경우 100 내지 20,000 sccm(바람직하게는 1000 내지 3,000 sccm); H2 또는 NH3의 경우 0 내지 6000 sccm(바람직하게는 0 내지 600 sccm)
(H2/N2= 0~0.5, 바람직하게는 0~0.2)
캐리어 가스의 유량(연속적) Ar 또는 N2의 경우 100 내지 5000 sccm(바람직하게는 1000 내지 3000 sccm)
희석 가스의 유량(연속적) Ar 또는 N2의 경우 0 내지 10000 sccm(바람직하게는 0 내지 5000 sccm)
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 600 W 초과(바람직하게는 600 내지 1000 W)
RF 전력 인가 지속시간 1 내지 600초 (바람직하게는 30 내지 180초)
전극들 간 거리 5 내지 30 mm(바람직하게는 7 내지 20 mm)
상기에서, 전구체는 반응 챔버로 공급되지 않고, 캐리어 가스는 연속적으로 흐른다.
일부 구현예들에서, 하기 표 3에 나타낸 조건 하에서 습식 식각이 수행될 수 있다.
(수치는 근사치임)
습식 식각을 위한 조건
식각 용액 HF 0.05~5%
식각 용액 온도 10 내지 50℃(바람직하게는 15 내지 30℃)
식각의 지속시간 1초 내지 5분(바람직하게는 1분 내지 3분)
식각율 0.1 내지 5 nm/분(바람직하게는 0.5 내지 2 nm/분)
습식 식각의 경우, 종래의 임의 장치들을 포함하는 임의의 적합한 단일 웨이퍼 타입 또는 배치 타입 장치가 사용될 수 있다. 또한, 인산과 같은 종래의 임의 용액을 포함하는 습식 식각용의 임의의 적합한 용액이 사용될 수 있다.
일부 구현예들에서, 습식 식각 대신에, 건식 식각 또는 플라즈마 식각과 같은 임의의 다른 적합한 식각이 수행될 수 있다. 당업자는 본 개시의 관점에서 통상적인 실험으로서 식각 조건, 예컨대 온도, 지속시간, 식각액 농도를 쉽게 결정할 수 있다.
일부 구현예들에서, 절연막은 트렌치의 측벽 상에만 다음과 같이 형성될 수 있다.
1) 트렌치 패턴을 갖는 기판 상에 SiN 막을 형성하는 단계로서, 이 단계에서 전구체를 공급하는 펄스와 플라즈마에 의해 여기되는 질소 종을 포함하는 주변 분위기에 상기 기판을 노출시키는 펄스가 반복되고, 플라즈마는 상기 막의 측벽 부분의 습식 식각율이 상기 막의 최상부/바닥 부분의 습식 식각율보다 낮은 조건 하에서 상기 기판에 수직한 방향(이온들의 입사각이 상기 기판에 수직함)으로 플라즈마 충돌을 가하는 방식으로 여기되는, 단계; 및
2) 습식 식각에 의해 상기 막의 최상부/바닥 부분을 제거하는 단계.
위의 공정 순서에서, 전구체는 연속적으로 공급되는 캐리어 가스를 이용하여 펄스로 공급된다. 이는, 캐리어 가스 라인이 전구체 리저버(용기)를 갖는 우회 라인(detour line)을 구비하고 메인 라인과 우회 라인이 스위칭되는, 유동-통과 시스템(FPS)을 이용하여 달성될 수 있고, 캐리어 가스만을 반응 챔버에 투입하고자 할 때에는 우회 라인이 닫히고, 반면 캐리어 가스와 전구체 가스 모두를 반응 챔버에 투입하고자 할 때에는 메인 라인이 닫히게 되어, 캐리어 가스는 우회 라인을 통해 흐르고 전구체 가스와 함께 용기로부터 흘러 나온다. 이러한 방식으로, 캐리어 가스는 반응 챔버 내로 연속해서 흐를 수 있고, 메인 라인과 우회 라인을 스위칭함으로써 전구체 가스를 펄스로 운반할 수 있다. 도 1b는 본 발명의 구현예에 따른 유동-통과 시스템(FPS)을 사용하는 전구체 공급 시스템을 도시한다(검은색 밸브는 밸브가 닫혔음을 표시함). 도 1b의 (a)에 나타난 바와 같이, 전구체를 반응 챔버(미도시)에 공급할 때, 우선, Ar(또는 He)과 같은 캐리어 가스가 밸브 b 및 c를 갖는 가스 라인을 통해 흐른 다음 용기(리저버)(30)로 진입한다. 캐리어 가스는 용기(30) 내부의 증기압에 대응하는 양으로 전구체 가스를 운반하면서 용기(30)로부터 흘러 나오고, 밸브 f 및 e를 갖는 가스 라인을 통해 흐른 다음 전구체와 함께 반응 챔버에 공급된다. 위에서, 밸브 a 및 d는 닫힌다. 캐리어 가스(비활성 가스)만을 반응 챔버에 공급할 때, 도 1b의 (b)에 나타난 바와 같이, 캐리어 가스는 용기(30)를 우회하면서 밸브를 갖는 가스 라인을 통해 흐른다. 위에서, 밸브 b, c, d, e, 및 f는 닫힌다.
전구체는 캐리어 가스의 도움으로 제공될 수 있다. ALD는 자기-제한 흡착 반응 공정이므로, 증착된 전구체 분자들의 개수는 반응성 표면 사이트의 개수에 의해 결정되며 포화 후 전구체의 노출과는 무관하고, 전구체의 공급은 사이클마다 반응성 표면 사이트가 포화되도록 한다. 증착용 플라즈마는 인 시튜, 예를 들어 증착 사이클 전체에 걸쳐 연속적으로 흐르는 암모니아 가스에서 발생될 수 있다. 다른 구현예들에서, 플라즈마는 원격으로 발생되어 반응 챔버에 제공될 수 있다.
위에서 언급한 바와 같이, 각각의 증착 사이클의 각각의 펄스 또는 상(phase)은 바람직하게 자기-제한적이다. 과량의 반응물이 민감한 구조 표면을 포화시키기 위해 각 단계에서 제공될 수 있다. 표면 포화는 이용가능한 모든 반응 부위(예컨대, 물리적 크기 또는 "입체 장애" 반응물의 적용)의 반응물 점유를 보장하므로 우수한 단차 피복도를 보장한다. 일부 구현예에서, 완전한 포화를 달성하지 않고, 단층 미만으로 기판 표면에 흡착되도록, 하나 이상의 반응물의 펄스 시간이 감소될 수 있다.
공정 사이클은, 예를 들면 도 1a에 도시된 장치를 포함하는 임의의 적합한 장치를 사용하여 수행될 수 있다. 도 1a는, 본 발명의 일부 구현예에 사용될 수 있고 바람직하게는 아래에 설명되는 시퀀스를 수행하기 위해 프로그램된 제어와 협력하는 PEALD 장치의 개략도이다. 이 도면에서, 서로 마주하며 평행한 한 쌍의 전기 전도성 평판 전극(4, 2)을 반응 챔버(3)의 내부(반응 구역)(11)에 공급하고, HRF 전력(13.56 MHz 또는 27 MHz)(20)을 일측에 인가하고 타측(12)을 전기적으로 접지시킴으로써, 플라즈마가 전극들 사이에서 여기된다. 온도 조절기가 하부 스테이지(하부 전극)(2)에 제공되고, 그 위에 놓인 기판(1)의 온도는 주어진 온도로 일정하게 유지된다. 상부 전극(4)은 샤워 플레이트(shower plate)로서의 역할도 수행하며, 반응물 가스 (및 귀(noble)가스) 및 전구체 가스는 각각의 가스 라인(21) 및 가스 라인(22)을 통해서 그리고 샤워 플레이트(4)를 통해서 반응 챔버(3)로 유입된다. 추가적으로, 반응 챔버(3)에는 배기 라인(7)을 갖는 원형 덕트(13)가 제공되고, 이를 통해 반응 챔버(3)의 내부(11)에 있는 가스가 배기된다. 추가적으로, 희석 가스가 가스 라인(23)을 통해 반응 챔버(3)로 유입된다. 또한, 반응 챔버(3) 아래에 배치된 이송 챔버(5)는, 이송 챔버(5)의 내부(이송 구역)(16)를 통해 반응 챔버(3)의 내부(11)로 씰 가스를 유입하기 위한 씰 가스 라인(24)을 구비하며, 반응 구역과 이송 구역을 분리하기 위한 분리 판(14)이 제공된다(웨이퍼가 이송 챔버(5)로 또는 이송 챔버로부터 이송되는 게이트 밸브는 본 도면에서 생략됨). 이송 챔버는 또한 배기 라인(6)을 구비한다. 일부 구현예에서, 다중-요소 막의 증착 및 표면 처리는 동일한 반응 공간에서 수행되어, 모든 단계들이 기판을 공기 또는 다른 산소-함유 대기에 노출시키지 않고 연속적으로 수행될 수 있다. 일부 구현예에서, 가스를 여기시키기 위한 리모트 플라즈마 유닛이 사용될 수 있다.
일부 구현예에서, 도 1a에 묘사된 장치에서, 도 1b에 도시된(앞에서 설명된) 불활성 가스의 흐름 및 전구체 가스의 흐름을 스위칭하는 시스템이, 반응 챔버의 압력을 변동시키지 않고 전구체 가스를 펄스로 유입하기 위해 사용될 수 있다.
일부 구현예에서, 듀얼 챔버 반응기(서로 근접하게 배치된 웨이퍼를 프로세싱하기 위한 두 개의 섹션 또는 컴파트먼트)가 사용될 수 있고, 반응물 가스 및 귀가스는 공유된 라인을 통해 공급될 수 있고, 반면 전구체 가스는 공유되지 않는 라인을 통해 공급된다.
당업자는 프로그램된, 그렇지 않으면 증착 및 본원의 다른 곳에서 설명되는 반응기 세정 공정이 수행되도록 구성된, 하나 이상의 제어기(들)가 장치에 포함된다는 것을 이해할 것이다. 제어기(들)는, 당업자가 이해하는 바와 같이, 다양한 전력원, 가열 시스템, 펌프, 로보틱스, 및 반응기의 가스 흐름 제어기 또는 밸브들과 통신한다.
아래의 작용 실시예를 참조하여 본 발명을 더 설명한다. 그러나, 이러한 실시예는 본 발명을 제한하려는 의도는 아니다. 조건 및/또는 구조가 명시되지 않는 본 실시예에서, 당업자는 일상적인 실험에 따라 본 개시의 관점으로 이러한 조건 및/또는 구조를 쉽게 제공할 수 있다. 또한, 특정한 실시예에 적용된 수치들은 일부 구현예에서 적어도 ±50%의 범위로 수정될 수 있으며, 이러한 수치들은 근사치이다.
일부 구현예들에서, 절연막은 트렌치의 측벽 상에만 다음과 같이 형성될 수 있다.
1) 트렌치 패턴을 가진 기판 상에 SiN 막을 형성하는 단계(상기 막은 막 성질들 중 방향성을 가질 수도 있고 혹은 가지지 않을 수도 있다);
2) 상기 막의 측벽 부분의 습식 식각율이 상기 막의 최상부/바닥 부분의 습식 식각율보다 낮은 조건 하에서 상기 기판에 수직한 방향(이온들의 입사각이 상기 기판에 수직함)으로 상기 기판 상에 플라즈마 충돌을 가하는 방식으로 여기된 플라즈마를 이용하여 상기 막을 처리하는 단계; 및
3) 습식 식각에 의해 상기 막의 최상부/바닥 부분을 제거하는 단계.
실시예
실시예 1
트렌치들을 갖는 기판(Τ300 mm) 상에 PEALD에 의해 SiN 막이 형성되었는 데, 상기 형성 단계의 한 사이클은 하기 표 4(증착 사이클)에 나타낸 조건 하에서 도 1a에 도시된 PEALD 장치 및 도 1b에 도시된 가스 공급 시스템(FPS)을 사용하여 수행되었다.
반응 챔버에서 상기 기판을 꺼낸 후, 하기 표 4에 나타낸 조건 하에서 상기 기판을 습식 식각하였다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 400℃
압력 350 Pa
전구체 SiI2H2
전구체 펄스 0.3초
전구체 퍼지 0.5초
반응물 N2
반응물의 유량(연속적) 2000 sccm
캐리어 가스의 유량(연속적) 2000 sccm N2
희석 가스의 유량(연속적) 0 sccm
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 가변적(도 7 참조)
RF 전력 펄스 3.3초
퍼지 0.1초
사이클당 성장율(최상부면 상에서) 0.05 nm/사이클
사이클 수(최상부면 상에서 막의 두께) 200회(10 nm)
단차 피복도(측면/최상부; 측면/바닥) 100%; 100%
트렌치 깊이/폭(nm) 100/33 (AR=약 3)
전극들 간 거리 15 mm
습식 식각을 위한 조건
식각 용액 0.5% HF
식각 용액 온도 20℃
식각의 지속시간 2분
식각율 가변적(도 7 참조)
결과는 도 7에 나타나 있다. 도 7은 트렌치의 최상부면 상에 형성된 막의 습식 식각율과 트렌치의 측벽 상에 형성된 막의 습식 식각율 및 RF 전력 사이의 관계와, 임계(기준) RF 전력을 보여주는 그래프이다. 도 7에 도시된 바와 같이, 측벽 부분의 습식 식각율은 RF 전력이 증가함에 따라 감소되었고, 반면에 최상부/바닥 부분의 습식 식각율은 RF 전력이 증가함에 따라 증가되었는 데, 여기서 전자를 나타내는 라인과 후자를 나타내는 라인은 약 600 W의 RF 전력에서 교차한다. 즉, 임계 RF 전력은 약 600 W였고, 상기 전극들 사이에 인가된 RF 전력이 약 600 W보다 높을 때, 상기 막의 최상부/바닥 부분은 상기 막의 측벽 부분에 비하여 선택적으로 제거될 수 있고, 반면에 상기 전극들 사이에 인가된 RF 전력이 약 600 W보다 낮을 때, 상기 막의 측벽 부분은 상기 막의 최상부/바닥 부분에 비해 선택적으로 제거될 수 있음을 이해할 수 있다.
또한, 습식 식각 전에, 상기 막의 최상부 부분은 추가적인 분석: 즉 Si-N 피크 세기 및 밀도 분석을 받았다. 도 12는 RF 전력과 SiN막의 Si-N 피크 세기[au] 사이의 관계를 보여주는 그래프이다. 도 13은 RF 전력과 SiN막의 Si-N 밀도[g/cm3] 사이의 관계를 보여주는 그래프이다. 도 12 및 도 13에서 알 수 있듯이, 기술상식(즉, RF 전력을 증가시킬 때, 막의 조밀화가 일어남)과는 반대로, RF 전력이 증가되었을 때, SiN 막에 대한 비대칭 플라즈마 충돌은 Si-N 결합을 깨뜨렸고, Si-N 결합의 해리 결과, 막의 밀도가 감소되었는 데(밀도는 전형적으로 2.6 내지 3.2 g/cm3 범위임), 습식 식각에 의해 제거될 부분의 막 밀도는 습식 식각을 통하여 남아 있는 부분의 막 밀도보다 낮다.
실시예 2
표 5에 나타낸 조건 하에서 SiN 막들을 증착하였는 데, 이 때 임계 RF 전력은 실시예 1과 동일한 방식으로 약 400 W이도록 결정되었다. 그런 다음, 표 5에 나타낸 조건 하에서 SiN 막들을 습식 식각하였다. 도 8은 실리콘 질화물막들의 주사 투과 전자 현미경(STEM) 단면 사진들을 보여준다. 도 8로부터 알 수 있듯이, RF 전력이 700 W였을 때, 막의 최상부/바닥 부분들은 습식 식각에 의해 선택적으로 제거되었으며, 트렌치의 최상부면 위와 바닥에는 어떠한 막도 남아 있지 않았다(잔류막이 관찰되지 않았다). RF 전력이 500 W였을 때, 막의 최상부/바닥 부분들은 막의 측벽 부분에 비해 습식 식각에 의해 더욱 뚜렷하게 제거되었지만, 트렌치의 최상부면 위와 바닥에 잔류막이 남아 있었고, 반면에 막의 측벽 부분은 대부분이 남아 있었다. RF 전력이 300 W였을 때, 막의 측벽 부분은 막의 최상부/바닥 부분들에 비해 습식 식각에 의해 더욱 뚜렷하게 제거되었고, 측벽의 일부 영역들에서 잔류막이 남아 있지 않았고, 반면에 막의 최상부/바닥 부분들은 대부분이 남아 있었다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 200℃
압력 350 Pa
전구체 비스디에틸아미노실란
전구체 펄스 0.2초
전구체 퍼지 3초
반응물 N2
반응물의 유량(연속적) 2000 sccm
캐리어 가스의 유량(연속적) 2000 sccm Ar
희석 가스의 유량(연속적) 0 sccm
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 가변적(도 8 참조)
RF 전력 펄스 3초
퍼지 0.1초
사이클당 성장율(최상부면 상에서) 0.02 nm/사이클
사이클 수(최상부면 상에서 막의 두께) 500회(10 nm)
단차 피복도(측면/최상부; 측면/바닥) 30%; 30%
트렌치 깊이/폭(nm) 100/33 (AR=약 3)
전극들 간 거리 13 mm
습식 식각을 위한 조건
식각 용액 0.05% HF
식각 용액 온도 20℃
식각의 지속시간 4분
식각율 가변적(도 8 참조)
실시예 3
RF 전력이 880 W였다는 점을 제외하면, 실시예 1과 동일한 방식으로 SiN 막을 증착하였다. 그런 다음, 실시예 1과 동일한 조건 하에서 SiN 막을 습식 식각하였다. 도 9는 습식 식각 후 SiN 막의 주사 투과 전자 현미경(STEM) 단면 사진을 보여준다. 도 9로부터 알 수 있듯이, 트렌치의 최상부면 위와 바닥에 어떠한 막도 남아 있지 않았다(잔류막의 관찰이 없었다).
실시예 4(예측 실시예 )
RF 전력이 600 W라는 점을 제외하면 실시예 1과 동일한 방식으로 SiN 막이 트렌치들을 갖는 Si 기판(Τ300 mm) 상에 PEALD에 의해 형성된다. 그 후, 동일한 반응기에서, 하기 표 6에 나타낸 조건 하에서 상기 막은 플라즈마로 처리되는 데, 이 때 RF 전력은 임계 RF 전력보다 높은 800 W여서, 기판의 최상부면과 트렌치의 바닥면의 손상을 야기하여 막 품질을 떨어뜨린다. 반응 챔버에서 상기 기판을 꺼낸 후, 하기 표 6에 나타낸 조건 하에서 상기 기판을 습식 식각하였다.
(수치는 근사치임)
표면 처리를 위한 조건
기판 온도 400℃
압력 350 Pa
반응물 N2
반응물의 유량(연속적) 2000 sccm
캐리어 가스의 유량(연속적) 2000 sccm
희석 가스의 유량(연속적) 0 sccm
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 880 W
RF 전력 인가 지속시간 60초
전극들 간 거리 15 mm
습식 식각을 위한 조건
식각 용액 0.5% HF
식각 용액 온도 20℃
식각의 지속시간 2분
식각율(최상부/측벽) 6 nm/분, 0.2 nm/분
도 10은 실리콘 질화물막의 단면도를 도시한다. 기판(51)에 형성된 트렌치의 측벽(51) 상에 형성된 막의 부분(52)은 플라즈마 충돌을 실질적으로 받지 않기 때문에, 상기 부분(52)은 막 성질들을 유지하고 습식 식각 후에도 남아있게 된다. 대비적으로, 최상부면(51b) 상에 형성된 상기 막의 부분과 바닥면(51b) 상에 형성된 상기 막의 부분은 플라즈마 충돌을 받기 때문에, 상기 부분들은 막 성질들이 저하되고 습식 식각 후에 제거된다.
실시예 5(예측 실시예 )
트렌치들을 갖는 기판(Τ300 mm) 상에 PEALD에 의해 SiN 막이 형성되는 데, 상기 형성 단계의 한 사이클은 하기 표 7(증착 사이클)에 나타낸 조건 하에서 도 1a에 도시된 PEALD 장치 및 도 1b에 도시된 가스 공급 시스템(FPS)을 사용하여 수행된다.
반응 챔버에서 상기 기판을 꺼낸 후, 하기 표 7에 나타낸 조건 하에서 상기 기판을 습식 식각한다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 400℃
압력 350 Pa
전구체 SiI2H2
전구체 펄스 0.3초
전구체 퍼지 0.5초
반응물 N2
반응물의 유량(연속적) 2000 sccm
캐리어 가스의 유량(연속적) 2000 sccm N2
희석 가스의 유량(연속적) 0 sccm
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 100 W
RF 전력 펄스 3.3초
퍼지 0.1초
사이클당 성장율(최상부면 상에서) 0.05 nm/사이클
사이클 수(최상부면 상에서 막의 두께) 200회(10 nm)
트렌치 깊이/폭(nm) 100/33 (AR=약 3)
단차 피복도(측면/최상부; 측면/바닥) 100%; 100%
전극들 간 거리 15 mm
습식 식각을 위한 조건
식각 용액 0.5% HF
식각 용액 온도 20℃
식각의 지속시간 2분
식각율(최상부/측벽) 0.3 nm/분, 2.4 nm/분
도 11은 실리콘 질화물막들의 단면도를 도시한다. RF 전력이 임계 RF 전력(600 W로 예상)보다 낮은 100 W이기 때문에, 상기 막의 측벽 부분은 상기 막의 최상부 부분(53b) 및 상기 막의 바닥 부분(53a)에 비해 습식 식각에 의해 선택적으로 제거되는 데, 습식 식각 후에는 최상부/바닥 부분들(53a, 53b)만 남는다. 이 막은 캡층으로서 사용될 수 있다.
실시예 6
표 8에 나타낸 조건 하에서 SiN 막들을 증착하였는 데, 이 때 임계 압력은 실시예 1과 실질적으로 동일한 방식으로 약 300 Pa이도록 결정되었다. 그런 다음, 표 8에 나타낸 조건 하에서 SiN 막들을 습식 식각하였다. 도 15는 실리콘 질화물막들의 주사 투과 전자 현미경(STEM) 단면 사진들을 보여준다. 도 15로부터 알 수 있듯이, 압력이 150 Pa이었을 때, 막의 최상부/바닥 부분들은 습식 식각에 의해 선택적으로 제거되었으며, 트렌치의 최상부면 위와 바닥에는 실질적으로 어떠한 막도 남아 있지 않았다(잔류막이 관찰되지 않았다). 압력이 250 Pa이었을 때, 막의 최상부/바닥 부분들은 막의 측벽 부분에 비해 습식 식각에 의해 더욱 뚜렷하게 제거되었지만, 트렌치의 최상부면 위와 바닥에 잔류막이 남아 있었고, 반면에 막의 측벽 부분은 대부분이 남아 있었다. 압력이 350 Pa이었을 때, 막의 측벽 부분은 막의 최상부/바닥 부분들에 비해 습식 식각에 의해 더욱 뚜렷하게 제거되었고, 측벽의 일부 영역들에서 잔류막이 남아 있지 않았고, 반면에 막의 최상부/바닥 부분들은 대부분이 남아 있었다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 450℃
용기 온도 35℃
샤워헤드 온도 200℃
벽 온도 150℃
유입 가스 온도 75℃
전구체 SiI2H2
압력 가변적(도 15 참조)
350 Pa 250 Pa 150 Pa
반응물 N2
반응물의 유량(연속적) 5000 sccm 2500 sccm
캐리어 가스의 유량(연속적) 4000 sccm N2 2000 sccm N2
씰 가스의 유량(연속적) 200 sccm N2
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 990 W
전구체 펄스 0.45초
전구체 퍼지 0.50초
RF 전력 펄스 3.30초
퍼지 0.10초
사이클당 성장율(최상부면 상에서) 0.046 nm/사이클 0.018
nm/사이클		 0.028 nm/사이클
사이클 수(최상부면 상에서 막의 두께) 500회(23.1nm) 265회(4.76 nm) 500회(14.2 nm)
단차 피복도(측면/최상부; 측면/바닥) 79%; 88% 73%; 65% 78%; 75%
트렌치 깊이/폭(nm) 330/33 (AR=약 10)
전극들 간 거리 15 mm
습식 식각을 위한 조건
식각 용액 1:100 DHF
식각 용액 온도 20℃
식각의 지속시간 1분
식각율 가변적(도 15 참조)
실시예 7
표 9에 나타낸 조건 하에서 SiN 막들을 증착하였는 데, 이 때 임계 RF 전력(HRF 단독)은 실시예 1과 실질적으로 유사한 방식으로 약 550 W이도록 결정되었다. 그런 다음, 표 9에 나타낸 조건 하에서 SiN 막들을 습식 식각하였다. 도 16은 실리콘 질화물막들의 주사 투과 전자 현미경(STEM) 단면 사진들을 보여준다. 도 16으로부터 알 수 있듯이, HRF 전력(13.56 MHz)이 LRF 전력 없이 880 W였을 때, 막의 최상부/바닥 부분들은 습식 식각에 의해 선택적으로 제거되었으며, 트렌치의 최상부면 위와 바닥에는 어떠한 막도 남아 있지 않았다(잔류막이 관찰되지 않았다). HRF 전력이 LRF 전력 없이 550 W였을 때, 상기 막의 최상부/바닥 부분들 및 상기 막의 측벽 부분은 거의 동일하게 식각되었고 대부분 남아 있었다. HRF 전력이 550 W였고 LRF 전력(400 kHz)의 50 W가 거기에 추가되었을 때, 막의 최상부/바닥 부분들은 막의 측벽 부분에 비해 습식 식각에 의해 더욱 뚜렷하게 제거되었고, 최상부/바닥의 일부 영역들에서 잔류막이 남아 있지 않았고, 반면에 막의 측벽 부분은 대부분이 남아 있었다.
(수치는 근사치임)
증착 사이클을 위한 조건
기판 온도 450℃
용기 온도 35℃
샤워헤드 온도 200℃
벽 온도 150℃
유입 가스 온도 75℃
전구체 SiI2H2
압력 가변적(도 16 참조)
반응물 N2
반응물의 유량(연속적) 5000 sccm
캐리어 가스의 유량(연속적) 2000sccm N2
씰 가스의 유량(연속적) 200 sccm N2
300-mm 웨이퍼를 위한 RF 전력(13.56 MHz) 550 W 550 W 880 W
300-mm 웨이퍼를 위한 RF 전력(400 kHz) 0 W(없음) 50 W 0 W(없음)
전구체 펄스 0.30초 0.30초 0.30초
전구체 퍼지 1.00초 1.00초 0.5초
RF 전력 펄스 3.30초 3.30초 3.30초
퍼지 0.10초 0.10초 0.10초
사이클당 성장율(최상부면 상에서) 0.038 nm/사이클 0.052 nm/사이클 0.045 nm/사이클
사이클 수(최상부면 상에서 막의 두께) 300회
(11.3 nm)		 300회
(15.5 nm)		 430회
(19.6nm)
단차 피복도(측면/최상부; 측면/바닥) 73%; 68% 73%; 68% 67%; 77%
트렌치 깊이/폭(nm) 100/33 (AR=약 3)
전극들 간 거리 12 mm 12 mm 15 mm
습식 식각을 위한 조건
식각 용액 1:100 DHF
식각 용액 온도 20℃
식각의 지속시간 5분
식각율 가변적(도 16 참조)
실시예 8
표 10에 나타낸 조건 하에서 SiN 막들을 증착하였는 데, 이 때 임계 RF 전력(HRF 단독)은 실시예 1과 실질적으로 유사한 방식으로 약 400 W이도록 결정되었다. 그런 다음, 표 10에 나타낸 조건 하에서 SiN 막들을 습식 식각하였다. 도 17은 실리콘 질화물막들의 주사 투과 전자 현미경(STEM) 단면 사진들을 보여준다. 도 17로부터 알 수 있듯이, HRF 전력(13.56 MHz)이 LRF 전력 없이 200~250 W였을 때, 막의 측벽 부분은 습식 식각에 의해 선택적으로 제거되었으며, 트렌치의 측벽면 상에서 실질적으로 어떠한 막도 남아 있지 않았다(잔류막이 관찰되지 않았다). LRF 전력(430 kHz)이 HRF 전력 없이 300 W였을 때, 막의 최상부/바닥 부분들은 습식 식각에 의해 선택적으로 제거되었으며, 트렌치의 최상부면 위와 바닥에는 어떠한 막도 남아 있지 않았으며(잔류막이 관찰되지 않았다), 반면에 막의 측벽 부분은 대부분 남아 있었다.
(수치는 근사치임)
증착 사이클을 위한 조건
300-mm 웨이퍼를 위한 HRF 전력(13.56 MHz) 200~250 W 0 W
300-mm 웨이퍼를 위한 LRF 전력(430 kHz) 0 W 300 W
기판 온도 450℃
압력 10 Torr 4 Torr
전구체 DCS
반응물 NH3
반응물의 유량(연속적) 50 sccm
캐리어 가스의 유량(연속적) 1,000 sccm Ar
희석 가스의 유량(연속적) 500 sccm N2, 2,000 sccm Ar
전구체 펄스 0.5초
전구체 퍼지 1.0초
반응물 펄스 w/o RF 플라즈마 0.5초
RF 전력 펄스 2.0초
퍼지 0.5초
사이클당 성장율(최상부면 상에서) 0.73 Å/분 >0.73 Å/분
사이클 수(최상부면 상에서 막의 두께) 480회(445 nm)
단차 피복도(측면/최상부; 측면/바닥) 70 %; 70%
웨이퍼 표면 내에서 막 두께의 불균일도 3.73% 0.86%
트렌치 깊이/폭(nm) 100/33 (AR=약 3)
전극들 간 거리 10 mm
습식 식각을 위한 조건
식각 용액 DI:HF=100:1
식각 용액 온도 상온
식각의 지속시간 >0.5분
식각율 가변적(도 17 참조)
실시예 9
도 17에 도시된 바와 같이, HRF/LRF의 비를 조절함으로써, 역 위상 선택도(reverse topological selectivity, RTS)가 효과적으로 이루어질 수 있다. LRF 전력이 사용될 때 막의 최상부/바닥 부분들이 습식 식각에 의해 선택적으로 제거되는 이유는 결과적인 막에 포함되어 있는 수소와 같은 불순물들의 양에 있는 것으로 보인다. LRF 전력 공정은 HRF 전력 공정보다 더 많은 수소 라디칼을 발생시켰고 더 많은 수소 원자들을 막에 제공하여 습식 식각율을 증가시킨 것으로 보인다. 하기 표 11은 실시예 8과 동일한 방식으로 블랭킷(평탄한) 웨이퍼 상에 증착된 SiN 막들의 수소 함량을 보여준다. 표 11에 도시된 바와 같이, LRF 전력 공정에 의해 형성된 SiN 막은 HRF 전력 공정에 의해 형성된 SiN 막보다 더 많은 수소 원자들을 포함하여, 결국 HRF 전력 공정에 의한 것보다 LRF 전력 공정에 의한 SiN 막이 WER이 더 높게 된다. 따라서, 상기 막에서의 수소 함량은 RTS의 주요 인자들 중 하나임을 이해할 수 있다.
(수치는 근사치임)
수소 함량(at.%) 열적 산화물에 대한 WER
HRF (13.56MHz, 200W) 21.0 at.% 1.30
LRF (430KHz, 300W) 26.2 at.% 6.31
실시예 10(예측 실시예 )
실시예 2(도 8)에 나타낸 바와 같이, RF 전력을 조절함으로써, 역 위상 선택도(RTS)가 효과적으로 이루어질 수 있다. 또한, 도 17에 도시된 바와 같이, HRF/LRF의 비를 조절함으로써, 역 위상 선택도(reverse topological selectivity, RTS)가 효과적으로 이루어질 수 있다. 증착 단계 후의 습식 식각 단계에서, 식각 용액(에칭 용액)으로서, 불화 수소(HF)뿐만 아니라 인산(H3PO4) 또는 임의의 다른 적합한 용액이 RTS를 달성하기 위해 사용될 수 있다. 그러나, 식각 용액의 종류는 RTS의 정도에 영향을 미칠 수 있다. 예를 들어, 표 12는 트렌치의 최상부면과 측벽에서의 식각율이 식각 용액의 종류에 따라 변하는 것을 보여주고, 여기서 증착된 유전체막은 실시예 2 또는 실시예 8과 유사한 방식으로 형성된다.
(수치는 근사치임)
식각 용액 최상부(nm/분) 측면(nm/분) 막 프로파일
BHF130* 2 0.5 도 8에서의 "700 W"와 유사하거나 도 17에서의 "LRF"와 유사
0.2 5 도 8에서의 "300 W"와 유사하거나 도 17에서의 "HRF"와 유사
70℃-H3PO4 4 0 도 8에서의 "700 W"와 유사하거나 도 17에서의 "LRF"와 유사
0.2 5 도 8에서의 "300 W"와 유사하거나 도 17에서의 "HRF"와 유사
*: 일본의 다이킨 인더스트리사 제조(5% 불화수소 암모늄, 37% 불화 암모늄, 및 58% 물을 포함하는 불화수소)
당업자는 본 발명의 사상을 벗어나지 않고서 다수의 그리고 다양한 변형들이 만들어질 수 있음을 이해할 것이다. 따라서, 본 발명의 형태들은 단지 예시적인 것이며 본 발명의 범위를 한정하도록 의도된 것이 아니라는 것을 분명히 이해해야 한다.

Claims (16)

  1. 기판의 상면에 형성된 트렌치에 Si-N 결합을 포함하는 유전체막으로 구성되는 층 구조체를 제조하기 위한 방법으로서,
    (i) 상기 트렌치의 상면, 바닥면, 및 측벽 상에 Si-N 결합을 포함하는 유전체막을 동시에 형성하는 단계로서, 상기 상면과 상기 바닥면 상에 형성된 상기 유전체막의 최상부/바닥 부분과 상기 측벽 상에 형성된 상기 유전체막의 측벽 부분은 두 전극들과 평행하게 기판이 놓이는 상기 두 전극들 사이의 반응 공간에 전압을 인가함으로써 여기되는 플라즈마의 충돌에 의해 상이한 화학적 저항 특성을 부여받는, 단계;
    상기 상이한 화학적 저항성에 따라 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 중 하나를 나머지보다 더욱 뚜렷하게 제거하는 식각에 의해 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 실질적으로 제거하는 단계를 포함하고,
    단계 (i)의 상기 플라즈마는 상기 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 이온 에너지는 상기 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 이온 에너지보다 높고, 단계 (ii)에서의 상기 식각은 상기 유전체막의 측벽 부분에 비해 상기 유전체막의 최상부/바닥 부분을 선택적으로 제거하는, 방법.
  2. 제1항에 있어서, 단계 (i)에서, 상기 유전체막은 플라즈마 강화 원자층 증착(PEALD)에 의해 형성되는, 방법.
  3. 제1항에 있어서, 상기 플라즈마는 Ar, N2, 또는 O2의 플라즈마인, 방법.
  4. 제1항에 있어서, 상기 유전체막은 SiN막인, 방법.
  5. 제4항에 있어서, 단계 (i)에서, 할로겐화 실란이 전구체로서 사용되는, 방법.
  6. 제1항에 있어서, 상기 식각은 불화수소(HF) 또는 인산 용액을 사용하여 수행되는 습식 식각인, 방법.
  7. 제1항에 있어서, 상기 이온 에너지는 상기 반응 공간 내 압력을 조정함으로써 조절되고, 상기 이온 에너지는 압력을 낮춤으로써 증가하는, 방법.
  8. 제7항에 있어서, 단계 (i)과 (ii)에 앞서, 기준 이온 에너지를 결정하기 위해 다음 단계들을 반복하는 단계를 더 포함하는 방법:
    압력이 변수로서 변하는 것을 제외하면 단계 (i)과 동일한 조건 하에서 유전체막을 동시에 형성하는 단계; 및
    단계 (ii)와 동일한 조건 하에서 식각함으로써 상기 유전체막의 상기 최상부/바닥 부분 및 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 실질적으로 제거하는 단계.
  9. 제7항에 있어서, 단계 (i)에서 압력은 300 Pa 미만으로 조절되는, 방법.
  10. 제1항에 있어서, 상기 이온 에너지는 상기 RF 전력을 구성하는 저주파수 RF 전력에 대한 고주파수 RF 전력의 비를 조정함으로써 조절되는, 방법.
  11. 제10항에 있어서, 상기 고주파수 RF 전력은 1 MHz 이상의 주파수를 가지며, 상기 저주파수 RF 전력은 1 MHz 미만의 주파수를 가지는, 방법.
  12. 제10항에 있어서, 단계 (i)과 (ii)에 앞서, 기준 이온 에너지를 결정하기 위해 다음 단계들을 반복하는 단계를 더 포함하는 방법:
    상기 비가 변수로서 변하는 것을 제외하면 단계 (i)과 동일한 조건 하에서 유전체막을 동시에 형성하는 단계; 및
    단계 (ii)와 동일한 조건 하에서 습식 식각함으로써 상기 유전체막의 상기 최상부/바닥 부분 및 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 실질적으로 제거하는 단계.
  13. 제10항에 있어서, 상기 저주파수 RF 전력에 대한 상기 고주파수 RF 전력의 비는 0/100 내지 95/5인, 방법.
  14. 제13항에 있어서, 상기 RF 전력은 저주파수 RF 전력으로 구성되는, 방법.
  15. 제1항에 있어서, 단계 (i)과 (ii) 사이에 어닐링이 수행되지 않는, 방법.
  16. 기판의 상면에 형성된 트렌치에 Si-N 결합을 포함하는 유전체막으로 구성되는 층 구조체를 제조하기 위한 방법으로서,
    (i) 상기 트렌치의 상면, 바닥면, 및 측벽 상에 Si-N 결합을 포함하는 유전체막을 동시에 형성하는 단계로서, 상기 상면과 상기 바닥면 상에 형성된 상기 유전체막의 최상부/바닥 부분과 상기 측벽 상에 형성된 상기 유전체막의 측벽 부분은 두 전극들과 평행하게 기판이 놓이는 상기 두 전극들 사이의 반응 공간에 전압을 인가함으로써 여기되는 플라즈마의 충돌에 의해 상이한 화학적 저항 특성을 부여받는, 단계;
    (ii) 상기 상이한 화학적 저항성에 따라 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 중 하나를 나머지보다 더욱 뚜렷하게 제거하는 식각에 의해 상기 유전체막의 상기 최상부/바닥 부분과 상기 측벽 부분 둘 다가 아니라 이들 중 어느 하나를 실질적으로 제거하는 단계를 포함하고,
    단계 (i)의 상기 플라즈마는 상기 두 전극들 중 하나에게 RF 전력을 인가함으로써 여기되는 용량 결합성 플라즈마(CCP)이고, 이온 에너지는 상기 유전체막의 최상부/바닥 부분의 화학적 저항성과 상기 유전체막의 측벽 부분의 화학적 저항성이 실질적으로 동일한 기준 이온 에너지보다 낮고, 단계 (ii)에서의 상기 습식 식각은 상기 유전체막의 최상부/바닥 부분에 비해 상기 유전체막의 측벽 부분을 선택적으로 제거하는, 방법.
KR1020180054537A 2017-05-11 2018-05-11 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법 KR20180124788A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/592,730 US10529554B2 (en) 2016-02-19 2017-05-11 Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US15/592,730 2017-05-11

Publications (1)

Publication Number Publication Date
KR20180124788A true KR20180124788A (ko) 2018-11-21

Family

ID=64333569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054537A KR20180124788A (ko) 2017-05-11 2018-05-11 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법

Country Status (4)

Country Link
JP (1) JP7233173B2 (ko)
KR (1) KR20180124788A (ko)
CN (1) CN108878258A (ko)
TW (1) TWI766014B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202146689A (zh) * 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237308A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4566373B2 (ja) * 2000-09-21 2010-10-20 東京エレクトロン株式会社 酸化膜エッチング方法
JP2008047620A (ja) * 2006-08-11 2008-02-28 Mitsubishi Heavy Ind Ltd プラズマ処理方法、及び、プラズマ処理装置
US7758764B2 (en) * 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
JP2011003838A (ja) * 2009-06-22 2011-01-06 Elpida Memory Inc 半導体装置の製造方法
WO2011125733A1 (ja) * 2010-04-02 2011-10-13 株式会社アルバック 成膜装置
US9076646B2 (en) * 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
KR101121858B1 (ko) * 2010-04-27 2012-03-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP6151335B2 (ja) * 2011-01-14 2017-06-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9365924B2 (en) * 2013-05-23 2016-06-14 Asm Ip Holding B.V. Method for forming film by plasma-assisted deposition using two-frequency combined pulsed RF power
KR20160083049A (ko) * 2013-11-04 2016-07-11 어플라이드 머티어리얼스, 인코포레이티드 산화물-실리콘 스택을 위한 접착 개선들
TWI654336B (zh) * 2013-12-30 2019-03-21 美商蘭姆研究公司 具有脈衝式電漿曝露之電漿輔助式原子層沉積
JP2016009720A (ja) * 2014-06-23 2016-01-18 東京エレクトロン株式会社 推定方法及びプラズマ処理装置
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US10410857B2 (en) * 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9909214B2 (en) * 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD

Also Published As

Publication number Publication date
CN108878258A (zh) 2018-11-23
TWI766014B (zh) 2022-06-01
JP7233173B2 (ja) 2023-03-06
TW201900922A (zh) 2019-01-01
JP2018190986A (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
JP6920068B2 (ja) トレンチの側壁又は平坦面に選択的に窒化ケイ素膜を形成する方法
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US11127589B2 (en) Method of topology-selective film formation of silicon oxide
KR102456460B1 (ko) 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착
KR102603686B1 (ko) 반응물 가스의 램프 다운 유동을 이용한 플라즈마-지원 주기적 증착 방법
TWI756350B (zh) 藉由熱ald及peald沉積氧化物膜之方法
KR20210117157A (ko) 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US9406523B2 (en) Highly selective doped oxide removal method
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
TW202129053A (zh) 氧化矽之拓撲選擇性膜形成之方法
KR20170044602A (ko) Peald에 의하여 트렌치들 내에 유전체 막을 퇴적하는 방법
JP2019029652A (ja) 負バイアスを用いてｐｅａｌｄによって膜を堆積する方法
KR20170077841A (ko) 원자층 식각을 포함하는 연속 공정
US10790140B2 (en) High deposition rate and high quality nitride
TWI830751B (zh) 低溫高品質的介電膜及其形成方法
KR20180124788A (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI842531B (zh) 氧化矽之拓撲選擇性膜形成之方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
E90F Notification of reason for final refusal