JP2006175583A - マイクロ構造体の製造方法 - Google Patents
マイクロ構造体の製造方法 Download PDFInfo
- Publication number
- JP2006175583A JP2006175583A JP2005314128A JP2005314128A JP2006175583A JP 2006175583 A JP2006175583 A JP 2006175583A JP 2005314128 A JP2005314128 A JP 2005314128A JP 2005314128 A JP2005314128 A JP 2005314128A JP 2006175583 A JP2006175583 A JP 2006175583A
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial layer
- microstructure
- substrate
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Chemical Vapour Deposition (AREA)
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 一対の電極にて略常圧のプラズマ空間を形成する。TMOSと窒素の混合ガスを、前記プラズマ空間を経ることなくマイクロ構造体用の基板に吹き付けるとともに、酸素を、前記プラズマ空間を経て前記基板に吹き付け基板上で前記混合ガスと接触させる。各ガス流量は、TMOS0.26g/min、窒素10slm、酸素10slmとし、水分は含ませない。
【選択図】 図7
Description
また、例えば、図12に示すダイヤフラムのように裏側に広い空間があるマイクロ構造体では、この裏側空間となるべき部分を埋めている犠牲層のエッチングを促すために、ダイヤフラム(構造体層)自体にスルーホールを形成し、エッチングガスのまわりを良くする必要がある。
さらに、例えば片持ち状の細長部などを有するマイクロ構造体では、エッチング時に液状反応生成物(H2O等)の気化・散逸が不十分だとこれら液状体によってスティッキングを来たすことがある(図5(b)仮想線参照)。基板温度を上げるとスティッキングを抑制できるが、そうすると熱酸化SiO2犠牲層のエッチングレートが益々低下(図7の比較例参照)してしまい実用不能になってしまう。
犠牲層のエッチングレートを上げるために原料にボロン等の不純物を混入することも知られているが、その場合、エッチング後に残渣が出来やすい。
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分(酸素の純ガスの場合を含む。以下同様。)とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることを特徴とする。
これによって、高エッチングレートのシリコン酸化物犠牲層を生成することができる。この結果、マイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。また、マイクロ構造体を構成すべき構造体層自体にエッチングガスを通すためのスルーホールを形成しなくても済む。
前記基板に犠牲層を成膜する工程と、
前記犠牲層を選択的にエッチングする工程と、を含み、
前記犠牲層の成膜工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることを特徴とする。
これによって、上述の作用効果を得ることができる。
前記構造体層は、例えば、熱酸化法によって形成したシリコン酸化物からなる熱酸化膜である。本発明方法による犠牲層は、熱酸化膜に比べ数百倍のエッチングレートを有している(表2参照)。したがって、犠牲層の選択比を確実に大きくでき、その結果、熱酸化膜をマイクロ構造体の構成要素すなわち構造体層として残置することができる。
ここで、熱酸化法とは、大略1100℃程度でドライO2中又はウェットO2中などでシリコン基板を酸化させてシリコン酸化膜を形成することをいい、従来のMEMS素子等のマイクロ構造体の製造においては犠牲層の成膜手段として用いられていたものである。
構造体層として、熱酸化及び本発明方法以外の成膜方法(例えば熱CVD)によるSiO2膜、SiN、金属、樹脂、その他の物質から選択された1つ又は複数の物質にて構成することができる。勿論、熱酸化膜を構造体層の全部又は一部としてもよい。
前記犠牲層が、熱酸化法によって形成されたシリコン酸化物からなる熱酸化膜と共に実際又は仮想的にHF系ドライエッチング等にてエッチングしたとき選択比が前記熱酸化膜に対し30〜1300となるエッチングレートでエッチングされることを特徴とする。
また、本発明は、熱酸化法によるシリコン酸化物(熱酸化膜)に対するHF系ドライエッチング法でのエッチング選択比が、30〜1300を示すようなシリコン酸化物からなるマイクロ構造体用の犠牲層を特徴とする。
この選択比は、前記犠牲層を成膜する工程において、一対の電極にて略常圧のプラズマ空間を形成し、シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、酸素を主成分とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることによって実現することができる。
「熱酸化膜と共に実際にエッチング」する場合とは、本発明の犠牲層と熱酸化層を実際に成膜した後、犠牲層を選択エッチングし、熱酸化膜を構造体層として残置する場合を言う。
「熱酸化膜と共に仮想的にエッチング」する場合とは、熱酸化膜は実際には成膜されていないが成膜されているものと仮定し、本発明の犠牲層を選択エッチングした場合を言う。
ここで言う「熱酸化膜」は、本発明の犠牲層のエッチング選択比を定める際の基準となるエッチングレートを提供する物質としての意味合いで用いられている。構造体層に熱酸化膜が含まれることを必ずしも意味していない。
ここで言う「選択比」とは、本発明の犠牲層と熱酸化膜を同一条件下でエッチングしたとした場合における熱酸化膜のエッチングレートに対する本発明の犠牲層のエッチングレートの比を意味する。
前記エッチング方法として特定した「HF系ドライエッチング法」は、前記選択比の算定にあたってのエッチング条件であり、実際のエッチング工程がHF系ドライエッチング法に限られることを意味するものではない。実際のエッチング工程では、HF系ドライエッチングの他、それ以外のドライエッチング法やウェットエッチング法にてエッチングすることにしてもよい。
ここで、HF系ドライエッチング法とは、HFガスにメタノール蒸気又は水蒸気を添加・混合したガスをエッチングガスとして用いるエッチング方法をいう。
基板温度範囲を30℃以上にすることによって、反応時の液状体の発生を抑制し、気化・散逸を促すことができる。これによって、例えば片持ち状の細長部を有するマイクロ構造体において上記細長部のスティッキングを防止することができる。上記基板温度範囲の上限を150℃としたのは、この上限温度を超えると、実用できるエッチングレートを得るのが困難だからである。
前記有機シリコン化合物は、TEOS(テトラエトキシシラン)、TMOS(テトラメトキシシラン)等のアルコキシシラン;HMDSO(ヘキサメチルジシロキサン)等の直鎖状ポリシロキサン化合物;TMCTS(テトラメチルシクロテトラシロキサン)等の環状ポリシロキサン化合物;TMS(テトラメチルシラン)、TES(テトラエチルシラン)等のアルキルシランからなる群から選ばれる少なくとも1種の化合物であることが望ましい。この有機シリコン化合物における置換基の側鎖は、なるべく長いほうが高エッチングレートを得ることができ、好ましい。
これら有機シリコン化合物は、一般に常温常圧で液相である。その場合、気化器等を用いて気化し、窒素等のキャリアガスと混合する。
前記第1ガスが、前記有機シリコン化合物としてTMOS又はTEOSと、窒素を含み、前記第1ガスと第2ガスの合計流量に対し、TMOS又はTEOS 0.1〜0.5vol%、窒素 30〜70vol%、酸素 30〜70vol%であることが望ましい。
これによって、実用的な成膜速度を確保できるとともに、高エッチングレートの犠牲層を確実に得ることができる。
Vpp=12kvを下回っていると放電が不安定であり、25kVを上回っているとアーク放電に移行しやすい。
したがって、構造体層は、500℃以下(好ましくは400℃)の処理温度で成膜可能なものを選択するのが好ましい。そのような構造体層として、低圧プラズマCVDによるSiN膜、TEOSを用いた低圧プラズマCVDによるSiO2膜、Cr、Ti、TiN、Al等の金属の蒸着膜又はスパッタ膜、Cu等の金属のめっき膜、樹脂等の有機化合物の塗布膜などが挙げられる。例えば、低圧プラズマCVDによるSiN膜や、TEOSを用いた低圧プラズマCVDによるSiO2膜の成膜温度は、一般に400℃程度である。
フォトレジスト等のレジストは、常温〜百℃程度で形成でき、400℃〜500℃以下の条件を十分にクリアしている。
レジスト形成後のスルーホール形成工程は、例えば低圧プラズマによるドライエッチングにて行なう。このドライエッチング温度は100℃程度である。したがって、スルーホール形成工程は、400℃〜500℃以下の条件を十分にクリアしている。
これによって、高エッチングレートの犠牲層を提供でき、マイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。この屈折率範囲及び応力範囲は、前記犠牲層を成膜する工程において、一対の電極にて略常圧のプラズマ空間を形成し、シリコン含有ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、酸素を、前記プラズマ空間を経て前記基板に吹き付け基板上で前記シリコン含有ガスと接触させることによって実現することができる。
図1(f)は、MEMS素子等のマイクロ構造体100を示したものである。マイクロ構造体100は、基板101上に形成されたミクロンオーダーの構造体層100Xによって構成されている。
構造体層100Xは、例えば多結晶Si又はSiNにて構成されている。図2に示すように、マイクロ構造体100の種類によっては、多結晶Si又はSiNからなる構造体層100Xaの上に金属膜からなる構造体層100Xbが積層されるものもある。
装置20は、処理ヘッド21を有している。この処理ヘッド21内に4つの電極22E,22H,22H,22Eが左右に並んで収容されている。内側の2つの電極22H,22Hは、電源23に接続されてホット電極を構成し、両外側の電極22E,22Eは、電気的に接地(アース線省略)されてアース電極を構成している。
中央より左側のホット電極22Hとアース電極22Eとにより「一対の電極」が構成され、右側のホット電極22Hとアース電極22Eとによりもう1つの「一対の電極」が構成されている。これら一対の電極22H,22Eどうし間に第2通路21bがそれぞれ形成されている。2つの第2通路21b,21bは、第1通路21aを挟んでその左右両側に配置されている。第2通路21bは、電源23からの電圧供給によって常圧グロー放電が起き、常圧プラズマ空間となる。一対の電極22H,22Eのうち少なくとも一方の対向面には、固体誘電体層が設けられている。
なお、ホット電極22H,22Hどうしの間の第1通路21aは、電界が形成されず、プラズマ空間とはならない。
周波数は、3〜50kHzが望ましく、5〜20kHzがより望ましい。波形は、パルス(間欠波)でもよく、正弦波等の連続波でもよい。
なお、第1ガス中の有機シリコン化合物としてTMOSに代えてTEOSを用いてもよい。TEOSも常温常圧で液相であり、気化器にて気化される。
第2ガス供給源24BからのO2は、半分ずつに分かれ、2つの第2通路21bにそれぞれ供給されるようになっている。
第1、第2ガスの何れにも水分(H2O)は実質的に含まれていないが、エッチングレートの所期値によっては若干含ませることにしてもよい(実施例2、3参照)。
TMOS(又はTEOS)、窒素、酸素の流量比を相互に調節することにより、成膜速度を増減することができる。第1、第2ガス全体に対し、気化後TMOS(又はTEOS)0.1〜0.5vol%、窒素30〜70vol%、酸素30〜70vol%にすることによって、実用的な成膜速度を得ることができる。また、後述するように、気化後TMOS(又はTEOS)0.1〜0.5vol%にすることにより、高エッチングレートを確保できる(実施例1参照)。
このSiO2犠牲層102の屈折率は、1.35〜1.45、内部応力は引張方向へ0〜300MPaとなる。この範囲において屈折率と内部応力が特定の相関を有している。これによって、極めて大きなエッチングレートを得られることになる。
したがって、犠牲層102をすばやくエッチングして内奥空間102xにすることができ、構造体層100Xにエッチングガスによるダメージが及ばないうちにエッチング工程を終了することができる。これによって、構造体層100Xまでもがエッチングされたり副生成物が付着したりして変形するのを防止でき、設計通りのマイクロ構造体100を高精度に作成することができる。
図4(a)及び(b)は、上記マイクロ構造体100(MEMS素子)の一例としてダイヤフラム110を示したものである。ダイヤフラム110は、円板形状の本体110aを有している。このダイヤフラム本体110aが、4つの連結部110cを介して外側のリング状のベース110bに上下へ振動可能に連結されている。ダイヤフラム110は、加速度センサ等として用いられる。
ダイヤフラム本体110aの裏側(下側)に内奥空間110eが形成されている。図4(c)及び(d)に示すように、この内奥空間110eは、ポストミックス式常圧プラズマCVD製の犠牲層102が埋められていた箇所(図1(f)の符号102x)に対応する。
ベース110bとダイヤフラム本体110aの間には、連結部110cで区切られ全体として環状をなす隙間110dが形成されている。図4(c)に示すように、この隙間110dは、スルーホール形成工程にて形成されるものであり、図1(d)におけるスルーホール103に対応する。
したがって、ダイヤフラム本体110a自体に図12に示すようなスルーホールを形成する必要がない。これによって、ダイヤフラム110の機能を向上させることができる。
一方、基板101の温度を高めることによって、細長部120aの吸湿を抑制することができる。この結果、図5(b)の仮想線に示すような細長部120aのスティッキング(貼り付き)を防止することができ、細長部120aの直線度を維持することができる。
これに対し、従来の熱酸化犠牲層の場合、エッチング時の基板温度を高めると、エッチングレートがますます小さくなり、実施不能になってしまう(図7参照)。
図6(a)に示すように、Si基板131上に熱酸化法によってSiO2層130Xbを成膜する。
この熱酸化層130Xbの一部(図では中央部)をエッチングした後、同図(b)に示すように、ポストミックス式常圧プラズマCVD装置20によってSiO2犠牲層132を全面に成膜する。
次に、同図(e)に示すように、このSiN又は金属層130Xaにスルーホール133を形成する。
図3と同構成のポストミックス・リモート式常圧プラズマCVD装置を用い、SiO2犠牲層を成膜した。成膜条件は以下の通りである。
TMOS:以下の三通り。
(A) 0.30g/min(0.191vol%)
(B) 0.26g/min(0.264vol%)
(C) 0.20g/min(0.337vol%)
N2 : 10slm
O2 : 10slm
H2O: 0%
圧力 : 大気圧
印加電圧Vpp 14kV
周波数 5kHz
基板搬送速度 200mm/sec
基板温度 350℃
上記(A)〜(C)の三通りのSiO2犠牲層に対し、それぞれHF系ドライエッチング法にてエッチングを行なった。以下にエッチング条件を示す。
HF : 0.2slm
CH3OH: 0.12slm
基板温度: 30℃、40℃、50℃の三通り。
そして、エッチングレートを測定した。
また、比較例1として、熱酸化法によってSiO2層を作成し、HF系ドライエッチング法にてエッチングした。比較例1の熱酸化条件及びエッチング条件は以下の通りである。
・熱酸化条件
酸化温度: 1100℃
O2流量: 0.3slm
・エッチング条件
HF : 0.2slm
CH3OH: 0.12slm
基板温度: 30℃、40℃、50℃の三通り
また、エッチング時の基板温度を高温にしていくと、本発明方式(A)〜(C)及び比較例1共にエッチングレートが低下するが、それでも本発明方式(A)〜(C)のエッチングレートは30℃の比較例1より数十倍以上の大きさを保ち、極めて実用性が高いことが判明した。したがって、図5に示す実施形態等においてスティッキングを防止しつつ高速エッチング可能であることが判明した。一方、比較例においては、高温下ではエッチングレートが小さくなり過ぎ、実用不能であることが確認された。
なお、成膜条件(A)の犠牲層と比較例1の熱酸化膜とに対しウェットエッチングを行なったところ、犠牲層の熱酸化膜に対する選択比は13.5であった。
TMOS: 0.26g/min(0.185vol%)
N2 : 10slm
O2 : 10slm
H2O(気化させてO2に添加): 0.5g/min(3.01vol%)
圧力 : 大気圧
印加電圧Vpp 14kV
周波数 5kHz
基板搬送速度 200mm/sec
基板温度 350℃
そして、HF系ドライエッチング法(フッ化水素50vol%)にてエッチングした。
その結果、比較例1の熱酸化膜に対する選択比は、64.2になった。なお、HF系ドライエッチングに代えて、ウェットエッチングを行なったところ、比較例1の熱酸化膜に対する選択比は、6であった。
TMOS: 0.26g/min(0.170vol%)
H2O: 2.0g/min(11.05vol%)
結果、比較例1の熱酸化膜に対する選択比は、53.5になった。なお、HF系ドライエッチングに代えてウェットエッチングを行なったところ、比較例1の熱酸化膜に対する選択比は、5であった。
実施例2及び3より、H2O添加量が増えるにしたがって選択比が小さくなることが判明した。したがって、H2O添加量によって選択比の下限を「90」より小さい値(例えば「50」、若しくは「30」等)にすることも可能である。選択比が30程度であっても、従来の犠牲層より十分に高速でエッチングでき、実用性が大きい。
TMOS: 0.26g/min
N2 : 7.5slm
O2 : 10slm
H2O: 0g/min
圧力 : 大気圧
基板温度 350℃
その後、各基板に対しHF系ドライエッチング法(フッ化水素50vol%)による犠牲層のエッチングを行ない、エッチングレートを測定した。結果を図8に示す。
加熱温度が400℃を超えるとエッチングレートが低下し、約500℃であった基板に対するエッチングレートは、常温〜約400℃であった基板の半分程度(約100nm/min)となった。それでも、従来の熱酸化膜と比べると遥かに大きなエッチングレートを維持した。
加熱温度が600℃以上であった基板の場合、エッチングレートが著しく低下した(約25nm/min以下)。これは、成膜時には軟らかであった犠牲層が、熱処理の高温環境を経ることによって硬くなってしまうためと考えられる。
図1に示すように、犠牲層成膜工程(同図(a))からエッチング工程(同図(e))までの間には、例えば、構造体層成膜工程(同図(b))、レジスト形成工程(同図(c))、スルーホール形成工程(同図(d))等が介在される。したがって、構造体層は、500℃以下(好ましくは400℃)の処理温度で成膜可能なものを選択するのが好ましい。低圧プラズマCVDによるSiN構造体層102の場合、低圧プラズマCVDの基板温度は400℃程度であり、十分に上記の「400℃〜500℃以下」の条件を満たしている。TEOSを原料とする低圧プラズマCVDによるSiO2構造体層の場合も、基板温度は400℃程度であり、「400℃〜500℃以下」の条件を満たす。その他、金属の蒸着、スパッタ、めっき等からなる構造体層の場合も上記の「500℃〜400℃以下」の条件を満たす。蒸着やスパッタに適用される金属としては、Cr、Ti、TiN、Al等がある。めっきに適用される金属としては、Cu等が挙げられる。
N2 : 7.5slm
O2 : 10slm
H2O: 0g/min
圧力 : 大気圧
基板温度 350℃
なお、基板no.(8)の欄は、比較例として熱酸化膜のピーク面積比rを計測したものである。
基板no.(9)の欄は、シリコン原料ガスとしてTEOS、0.57g/minを用い、反応ガスとしてオゾナイザーによるオゾン(O3)を用い、基板温度400℃で成膜した場合のピーク面積比rを計測した比較例である。
図10は、ピーク面積比rとエッチングレートの関係を示したものである。同図の各点(1)〜(9)は、表3の基板no.と対応している。
この結果、犠牲層のピーク面積比rが大きい程、要するに中間体SiOHの存在量が大きくなる程、エッチングレートが大きくなることが判明した。ピーク面積比rが0.13以上の犠牲層は、エッチングレートが100nm/min以上となり、熱酸化膜の数百倍の選択比を得られることが判明した。
21a シリコン含有ガスを通す第1通路
21b 酸素を通す第2通路(常圧プラズマ空間)
22H,22E 一対の電極
100 マイクロ構造体
100X 構造体層
100Xa,100Xb 構造体層
101 基板
102 犠牲層
103 スルーホール
104 レジスト
110 ダイヤフラム(マイクロ構造体)
120 マイクロ構造体
120a 片持ち状細長部
130 マイクロ構造体
130X 構造体層
130Xa SiN構造体層
130Xb 熱酸化SiO2構造体層
131 基板
132 犠牲層
133 スルーホール
Claims (15)
- マイクロ構造体の製造におけるシリコン酸化物からなる犠牲層を成膜する工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることを特徴とするマイクロ構造体の製造方法。 - 基板にマイクロ構造体を構成すべき構造体層を形成する工程と、
前記基板に犠牲層を成膜する工程と、
前記犠牲層を選択的にエッチングする工程と、を含み、
前記犠牲層の成膜工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることを特徴とするマイクロ構造体の製造方法。 - 基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち前記犠牲層を選択的にエッチングする工程において、
前記犠牲層が、熱酸化法によって形成されたシリコン酸化物からなる熱酸化膜と共に実際又は仮想的にHF系ドライエッチング法にてエッチングしたとき選択比が前記熱酸化膜に対し30〜1300となるエッチングレートでエッチングされることを特徴とするマイクロ構造体の製造方法。 - 基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち犠牲層を選択的にエッチングする工程において、
前記基板の温度を30℃〜150℃とし、HF系ドライエッチングを行なうことを特徴とするマイクロ構造体の製造方法。 - 前記犠牲層を成膜する工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第1ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、
酸素を主成分とする第2ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第1ガスと接触させることを特徴とする請求項3又は4に記載のマイクロ構造体の製造方法。 - 前記第1ガスと第2ガスの何れにも水分が実質的に含まれていないことを特徴とする請求項1、2又は5に記載のマイクロ構造体の製造方法。
- 前記第1ガスに含まれるシリコン化合物が、有機シリコン化合物であることを特徴とする請求項1、2、5又は6に記載のマイクロ構造体の製造方法。
- 前記有機シリコン化合物は、TEOS(テトラエトキシシラン)、TMOS(テトラメトキシシラン)等のアルコキシシラン;HMDSO(ヘキサメチルジシロキサン)等の直鎖状ポリシロキサン化合物;TMCTS(テトラメチルシクロテトラシロキサン)等の環状ポリシロキサン化合物;TMS(テトラメチルシラン)、TES(テトラエチルシラン)等のアルキルシランからなる群から選ばれる少なくとも1種の化合物であることを特徴とする請求項7に記載のマイクロ構造体の製造方法。
- 前記第1ガスが、前記有機シリコン化合物としてTMOS又はTEOSと、窒素を含み、
前記第1ガスと第2ガスの合計流量に対し、TMOS又はTEOS 0.1〜0.5vol%、窒素 30〜70vol%、酸素 30〜70vol%であることを特徴とする請求項7に記載のマイクロ構造体の製造方法。 - 前記構造体層が、熱酸化法によって形成したシリコン酸化物であることを特徴とする請求項2〜5の何れかに記載のマイクロ構造体の製造方法。
- 前記犠牲層の成膜時から前記犠牲層のエッチング時までの期間中、基板温度が500℃を超えないようにすることを特徴とする請求1〜9の何れかに記載のマイクロ構造体の製造方法。
- 前記構造体層が、500℃以下の温度で成膜されることを特徴とする請求項11に記載のマイクロ構造体の製造方法。
- 互いに積層された犠牲層と構造体層のうち犠牲層を選択エッチングしてなるマイクロ構造体において、前記犠牲層の少なくとも一部が、請求項1、2、5〜9の何れかに記載の方法にて成膜され、請求項3又は4に記載の方法にてエッチングされたものであることを特徴とするマイクロ構造体。
- 熱酸化法によるシリコン酸化物に対するHF系ドライエッチング法でのエッチング選択比が、30〜1300を示すようなシリコン酸化物からなることを特徴とするマイクロ構造体用の犠牲層。
- 赤外分光スペクトルによるSi−OHとSi−O−Siのピーク面積比が0.13以上0.50以下のシリコン化合物からなることを特徴とするマイクロ構造体用の犠牲層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314128A JP2006175583A (ja) | 2004-11-29 | 2005-10-28 | マイクロ構造体の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344117 | 2004-11-29 | ||
JP2005314128A JP2006175583A (ja) | 2004-11-29 | 2005-10-28 | マイクロ構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006175583A true JP2006175583A (ja) | 2006-07-06 |
Family
ID=36730164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005314128A Pending JP2006175583A (ja) | 2004-11-29 | 2005-10-28 | マイクロ構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006175583A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010129149A1 (en) * | 2009-05-04 | 2010-11-11 | The Boeing Company | Coating method |
JP2016025195A (ja) * | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | エッチング方法 |
TWI675420B (zh) * | 2014-09-16 | 2019-10-21 | 日商東京威力科創股份有限公司 | 蝕刻方法 |
CN110937566A (zh) * | 2018-09-25 | 2020-03-31 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
JP2020049575A (ja) * | 2018-09-26 | 2020-04-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613358A (ja) * | 1992-02-10 | 1994-01-21 | Texas Instr Inc <Ti> | 酸化物を選択的にエッチングする方法 |
JPH06196649A (ja) * | 1992-12-08 | 1994-07-15 | Nec Corp | 半導体装置の製造方法 |
JPH09129899A (ja) * | 1995-09-28 | 1997-05-16 | Siemens Ag | マイクロ電子集積センサおよびその製造方法 |
JPH11150244A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
US6558559B1 (en) * | 1997-02-06 | 2003-05-06 | Robert Bosch Gmbh | Method of manufacturing micromechanical surface structures by vapor-phase etching |
WO2003107409A1 (ja) * | 2002-06-01 | 2003-12-24 | 積水化学工業株式会社 | 酸化膜形成方法及び酸化膜形成装置 |
-
2005
- 2005-10-28 JP JP2005314128A patent/JP2006175583A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613358A (ja) * | 1992-02-10 | 1994-01-21 | Texas Instr Inc <Ti> | 酸化物を選択的にエッチングする方法 |
JPH06196649A (ja) * | 1992-12-08 | 1994-07-15 | Nec Corp | 半導体装置の製造方法 |
JPH09129899A (ja) * | 1995-09-28 | 1997-05-16 | Siemens Ag | マイクロ電子集積センサおよびその製造方法 |
US6558559B1 (en) * | 1997-02-06 | 2003-05-06 | Robert Bosch Gmbh | Method of manufacturing micromechanical surface structures by vapor-phase etching |
JPH11150244A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
WO2003107409A1 (ja) * | 2002-06-01 | 2003-12-24 | 積水化学工業株式会社 | 酸化膜形成方法及び酸化膜形成装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010129149A1 (en) * | 2009-05-04 | 2010-11-11 | The Boeing Company | Coating method |
US8206794B2 (en) | 2009-05-04 | 2012-06-26 | The Boeing Company | System and method for applying abrasion-resistant coatings |
JP2016025195A (ja) * | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | エッチング方法 |
TWI648791B (zh) * | 2014-07-18 | 2019-01-21 | 日商東京威力科創股份有限公司 | Etching method |
TWI675420B (zh) * | 2014-09-16 | 2019-10-21 | 日商東京威力科創股份有限公司 | 蝕刻方法 |
CN110937566A (zh) * | 2018-09-25 | 2020-03-31 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
JP2020053469A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
JP2020049575A (ja) * | 2018-09-26 | 2020-04-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
CN110957216A (zh) * | 2018-09-26 | 2020-04-03 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
US11027970B2 (en) | 2018-09-26 | 2021-06-08 | Kokusai Electric Corporation | Method of manufacturing semiconductor device |
CN110957216B (zh) * | 2018-09-26 | 2024-02-20 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及记录介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987717B2 (ja) | コーティングを有する基板及びその調製方法 | |
KR100978704B1 (ko) | 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법 | |
KR100859178B1 (ko) | 통제되는 간극을 형성하는 물질 및 방법 | |
JP5530062B2 (ja) | 薄膜プロセスの方法 | |
US6068884A (en) | Method of making low κ dielectric inorganic/organic hybrid films | |
US7488693B2 (en) | Method for producing silicon oxide film | |
KR101329285B1 (ko) | 에스티아이를 위한 실리콘 디옥사이드의 고품질 유전 필름의 제조: 하프 ⅱ― 원격 플라즈마 향상된 증착 공정을 위한 상이한 실록산―기재 전구체의 용도 | |
TWI317543B (en) | Method to deposit functionally graded dielectric films via chemical vapor deposition using viscous precursors | |
JP4216768B2 (ja) | 有機ケイ酸塩ガラス膜及びその作製方法並びに有機ケイ酸塩ガラス膜作製のための混合物 | |
CN101506960B (zh) | 处理基板的方法 | |
CN100594259C (zh) | 改善低k叠层之间粘附性的界面工程 | |
JP4881153B2 (ja) | 水素化シリコンオキシカーバイド膜の生成方法。 | |
KR100500899B1 (ko) | 불소첨가이산화규소필름의증착방법 | |
TW201133624A (en) | Stress management for tensile films | |
US7309662B1 (en) | Method and apparatus for forming a film on a substrate | |
JP2010028130A (ja) | 低誘電率を有する水素化オキシ炭化珪素フィルムの製造方法 | |
JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
KR20070085564A (ko) | 유전체 cvd 필름의 안정한 웨이퍼 대 웨이퍼 두께균일성을 위한 고출력 유전체 시즈닝 방법 | |
CN102956473A (zh) | 在升起特征上沉积高度共形无定形碳膜的方法 | |
JP2006175583A (ja) | マイクロ構造体の製造方法 | |
EP1432843B1 (en) | Method for making carbon doped oxide film | |
TW202012682A (zh) | 具有高碳含量的含矽膜的製造方法 | |
KR20090069308A (ko) | 저―κ의 유전 필름의 이중층 캡핑 | |
JP2991657B2 (ja) | 成膜方法 | |
KR20210008172A (ko) | 실록산 조성물 및 이 조성물을 실리콘 함유 필름을 증착시키기 위해 사용하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080930 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080930 |
|
A521 | Written amendment |
Effective date: 20080930 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A977 | Report on retrieval |
Effective date: 20110310 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110315 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Effective date: 20110822 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20111025 Free format text: JAPANESE INTERMEDIATE CODE: A02 |