CN110957216B - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN110957216B
CN110957216B CN201910674967.0A CN201910674967A CN110957216B CN 110957216 B CN110957216 B CN 110957216B CN 201910674967 A CN201910674967 A CN 201910674967A CN 110957216 B CN110957216 B CN 110957216B
Authority
CN
China
Prior art keywords
sacrificial film
substrate
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910674967.0A
Other languages
English (en)
Other versions
CN110957216A (zh
Inventor
大桥直史
广濑义朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN110957216A publication Critical patent/CN110957216A/zh
Application granted granted Critical
Publication of CN110957216B publication Critical patent/CN110957216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H50/00—Details of electromagnetic relays
    • H01H50/005—Details of electromagnetic relays using micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H01H2001/0052—Special contact materials used for MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H01H2001/0078—Switches making use of microelectromechanical systems [MEMS] with parallel movement of the movable contact relative to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H01H2001/0084—Switches making use of microelectromechanical systems [MEMS] with perpendicular movement of the movable contact relative to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H50/00—Details of electromagnetic relays
    • H01H50/005—Details of electromagnetic relays using micromechanics
    • H01H2050/007—Relays of the polarised type, e.g. the MEMS relay beam having a preferential magnetisation direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。本发明的目的在于，在制造悬臂结构传感器时，以相对于可动电极具有湿法蚀刻的选择性的方式形成高湿法蚀刻速率的牺牲膜。解决手段为提供下述技术：将具有以覆盖控制电极、基座、对置电极的方式形成且含有杂质的牺牲膜的衬底载置于衬底载置部，对所述衬底进行加热，加热后，向所述衬底供给等离子体状态的含氧气体，使所述杂质从所述牺牲膜脱离从而改质为改质牺牲膜。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
近年来，作为半导体器件之一，生产了使用MEMS技术的传感器。其中之一为悬臂结构。关于采用了悬臂结构的开关的制造方法，例如在专利文献1、专利文献2进行了记载。其中，公开了利用干法蚀刻形成可动电极，其后对形成于可动电极的下方的牺牲膜进行湿法蚀刻的方法。
[现有技术文献]
[专利文献]
[专利文献1]：日本特开2012-86315号公报
[专利文献2]：日本特开2013-239899号公报
发明内容
发明所要解决的课题
悬臂结构中的可动电极利用干法蚀刻而形成。本申请的发明人进行了深入研究，结果发现因干法蚀刻而引起了构成可动电极的材质劣化这样的问题。
可动电极的湿法蚀刻速率因劣化而降低时，存在接近牺牲膜的湿法蚀刻速率这样的问题。因此，对牺牲膜进行湿法蚀刻时，担心可动电极也被湿法蚀刻。
本发明的目的在于，在制造悬臂结构传感器时，以相对于可动电极具有湿法蚀刻的选择性的方式形成高湿法蚀刻速率的牺牲膜。
用于解决课题的方法
本发明提供下述技术：将衬底载置于衬底载置部，前述衬底具有以覆盖控制电极、基座、对置电极的方式形成且含有杂质的牺牲膜，对前述衬底进行加热，加热后，向前述衬底供给等离子体状态的含氧气体从而使前述杂质从前述牺牲膜脱离，从而改质为改质牺牲膜。
发明效果
根据本发明，能够在制造悬臂结构传感器时以相对于可动电极具有湿法蚀刻的选择性的方式形成高湿法蚀刻速率的牺牲膜。
附图说明
[图1]为说明衬底的构成的说明图。
[图2]为说明衬底的构成的说明图。
[图3]为示出本发明的实施方式涉及的衬底处理装置的概略构成例的说明图。
[图4]为说明本发明的实施方式涉及的衬底处理装置的控制器的说明图。
[图5]为说明本发明的实施方式中的牺牲膜的状态的说明图。
[图6]为说明本发明的实施方式中的牺牲膜的改质状态的说明图。
[图7]为说明本发明的实施方式中的牺牲膜的状态的说明图。
附图标记说明
100…衬底
101…控制电极
102…基座
103…对置电极
104…牺牲膜
200…衬底处理装置
280…控制器
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
使用图1、图2对本实施方式中处理的衬底的构成进行说明。通过图1、图2对采用了悬臂结构的MEMS开关的制造方法进行说明。制造时，对于图1(a)状态的衬底，按照图1(b)～图1(f)的顺序进行处理，并进一步按照图2(g)～图2(j)的顺序进行处理。
对图1(a)记载的衬底100进行说明。在此，衬底100上形成有控制电极101、基座102、对置电极103。控制电极101控制后述的可动电极111，基座102支承可动电极111，对置电极103为与可动电极111成对的电极。详细如后所述。
图1(b)为在衬底100、控制电极101、基座102、对置电极103上形成了牺牲膜104的状态。为了使可动电极111能够动作，牺牲膜104在后续工序中被除去。牺牲膜104的形成方法如后所述。
图1(c)为在牺牲膜104上形成抗蚀剂105、并进一步形成了图案106的状态。
图1(d)为与图案106相应地对牺牲膜104进行了干法蚀刻的状态。由此，以基座102的表面露出的方式形成有孔107。干法蚀刻中，实施已知的等离子体蚀刻。
图1(e)为除去了抗蚀剂105的状态。抗蚀剂105通过已知的等离子体灰化而被除去。
图1(f)为在基座102及牺牲膜104上形成了多晶硅薄膜108的状态的图。多晶硅薄膜108之后被加工而成为可动电极111。多晶硅薄膜108与基座102电连接。
接着，对图2进行说明。图2(g)为在图1(f)之后的处理状态。在此，为在多晶硅薄膜108上形成抗蚀剂109、并进一步形成了图案110的状态。
图2(h)为与图案110相应地对多晶硅薄膜108实施了干法蚀刻的状态。由此，多晶硅薄膜108被加工成可动电极111的形状。对于蚀刻而言，实施已知的等离子体蚀刻。
图2(i)为除去了抗蚀剂109的状态。抗蚀剂109通过已知的等离子体灰化而被除去。
图2(j)为通过湿法蚀刻除去了牺牲膜104的状态的图。由此，使可动电极111与控制电极101、对置电极103间隔开。
接下来，关于以上说明的MEMS开关的制造方法，说明本申请的发明人所发现的问题。在该方法中，例如存在从图2(g)到图2(h)对多晶硅薄膜108实施等离子体蚀刻的工序，或者从图2(h)到图2(i)将抗蚀剂109通过等离子体灰化而除去的工序。此时，存在多晶硅薄膜108曝露于等离子体中受到破坏而劣化，其结果强度降低等问题。
存在劣化了的多晶硅薄膜108的湿法蚀刻速率变高这样的问题。由此，牺牲膜104与可动电极111的湿法蚀刻速率变得接近。这样一来，当对牺牲膜104实施湿法蚀刻时，多晶硅薄膜108的劣化部分也被蚀刻。存在若在这样的状态下对可动电极111供给电力，则电力集中于劣化部分、或者电力变得难以流动等问题。
为了解决上述问题，为了对牺牲膜104与可动电极111的湿法蚀刻速率赋予差别，需要具有湿法蚀刻的选择性。因此，本实施方式中，形成湿法蚀刻速率比加工后的多晶硅薄膜108的湿法蚀刻速率高的牺牲膜104。
接下来，使用图3对形成牺牲膜104的衬底处理装置200的一例进行说明。
(腔室)
首先，对腔室进行说明。
衬底处理装置200具有腔室202。腔室202构成为例如横截面为圆形、且扁平的密闭容器。另外，腔室202由例如铝(Al)、不锈钢(SUS)等金属材料构成。在腔室202内形成有处理空间205、和在将衬底100搬送至处理空间205时供衬底100通过的搬送空间206，其中，所述处理空间205对作为衬底的硅衬底等衬底100进行处理。腔室202由上部容器202a和下部容器202b构成。在上部容器202a与下部容器202b之间设置有隔板208。在此，待处理的衬底100为如图1(a)记载的状态。因此，衬底100上形成有控制电极101、基座102、对置电极103。
在下部容器202b的侧面设置有与闸阀149相邻的衬底搬入搬出148，衬底100经由衬底搬入搬出148而在下部容器202b与未图示的真空搬送室之间移动。在下部容器202b的底部设有多个提升销207。此外，使下部容器202b接地。
构成处理空间205的处理室由例如后述的衬底载置台212和簇射头230构成。在处理空间205内设有载置衬底100的衬底载置部210。衬底载置部210主要具有载置衬底100的衬底载置面211、在表面具有衬底载置面211的衬底载置台212、和内置于衬底载置台212的作为加热源的加热器213。衬底载置台212中，在与提升销207对应的位置分别设有供提升销207贯通的贯通孔214。在加热器213上，连接有对加热器213的温度进行控制的温度控制部220。
衬底载置台212被轴217支承。轴217的支承部将设置于腔室202的底壁的孔215贯通，进而经由支承板216在腔室202的外部与升降机构218连接。通过使升降机构218工作而使轴217及衬底载置台212升降，从而能够使载置于衬底载置面211上的衬底100升降。需要说明的是，轴217下端部的周围被波纹管219覆盖。腔室202内被气密地保持。
对于衬底载置台212而言，在搬送衬底100时，衬底载置面211下降至与衬底搬入搬出口148相对的位置，在处理衬底100时，如图3中所示，衬底100上升至处理空间205内的处理位置。
具体而言，使衬底载置台212下降至衬底搬送位置时，提升销207的上端部从衬底载置面211的上表面突出，从而成为提升销207从下方支承衬底100的状态。另外，使衬底载置台212上升至衬底处理位置时，提升销207从衬底载置面211的上表面没入，从而成为衬底载置面211从下方支承衬底100的状态。
在处理空间205的上部(上游侧)设置有簇射头230。簇射头230具有盖体231。盖体231具有凸缘232，凸缘232被支承于上部容器202a上。此外，盖体231具有定位部233。通过将定位部233与上部容器202a嵌合，由此盖体231被固定。
簇射头230具有缓冲空间234。缓冲空间234是由盖体231和定位部232构成的空间。缓冲空间234与处理空间205连通。已供给至缓冲空间234中的气体在缓冲空间234内扩散，并被均匀地供给至处理空间205中。此处，将缓冲空间234和处理空间205作为不同的构成进行说明，但不限于此，也可在将缓冲空间234包含在处理空间205中。
处理空间205主要由上部容器202a、衬底处理位置处的衬底载置台212的上部结构构成。将构成处理空间205的结构称作处理室。需要说明的是，处理室只要是构成处理空间205的结构即可，无需赘言，并不限于上述结构。
搬送空间206主要由下部容器202b、衬底处理位置处的衬底载置台212的下部结构构成。将构成搬送空间206的结构称作搬送室。搬送室配置于处理室的下方。需要说明的是，搬送室只要是构成搬送空间205的结构即可，无需赘言，并不限于上述结构。
(气体供给部)
接着，对气体供给部进行说明。在公共气体供给管242上，连接有第一气体供给管243a、第二气体供给管247a、第三气体供给管249a。
从包含第一气体供给管243a的第一气体供给系统243主要供给第一处理气体，从包含第二气体供给管247a的第二气体供给系统247主要供给第二处理气体，从包含第三气体供给管249a的第三气体供给系统249主要供给非活性气体。
(第一气体供给系统)
在第一气体供给管243a的上游，从上游方向起依次设置有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c、及作为开闭阀的阀243d。为了使第一处理气体为等离子体状态，在阀244d的下游设置有作为等离子体生成部的远程等离子体单元(RPU)243e。
另外，第一气体从第一气体供给管243a经由MFC243c、阀243d、公共气体供给管242而被供给至簇射头230内。第一处理气体利用RPU243e而成为等离子体状态。
第一处理气体为处理气体之一，为含氧气体。作为含氧气体，可使用例如氧(O2)气体。
第一处理气体供给系统243主要由第一气体供给管243a、MFC243c、阀243d、RPU243e构成。需要说明的是，也可考虑第一处理气体供给系统243包含第二气体供给源247b、后述的含氢气体供给系统。
在第一气体供给管243a的比阀243d更靠近下游侧的位置连接有含氢气体供给管245a的下游端。在含氢气体供给管245a上，从上游方向起依次设置有含氢气体供给源245b、作为流量控制器(流量控制部)的质量流量控制器(MFC)245c、及作为开闭阀的阀245d。然后，含氢气体从含氢气体供给管245a经由MFC245c、阀245d、第一气体供给管243a、RPU243e而被供给至簇射头230内。如后所述，通过供给含氢气体，而对牺牲膜104进行氢封端。
含氢气体例如可使用氢(H2)气体、水(H2O)气体。
含氢气体供给系统主要由含氢气体供给管245a、MFC245c、及阀245d构成。需要说明的是，也可考虑含氢气体供给系统包含含氢气体供给源245b、第一气体供给管243a、RPU243e。另外，也可考虑将含氢气体供给系统包含在第一气体供给系统243内。
(第二气体供给系统)
在第二气体供给管247a上，从上游方向起依次设置有第二气体供给源247b、作为流量控制器(流量控制部)的质量流量控制器(MFC)247c、及作为开闭阀的阀247d。
含有第二元素的气体(以下，称为“第二处理气体”)从第二气体供给管247a经由质量流量控制器247c、阀247d、公共气体供给管242而被供给至簇射头230内。
第二处理气体为包含硅(Si)的处理气体。即，第二处理气体也被称作含硅气体。作为含硅气体，例如可使用二硅烷(Si2H6)。
第二处理气体供给系统247(也称作含硅气体供给系统)主要由第二气体供给管247a、质量流量控制器247c、阀247d构成。
(第三气体供给系统)
在第三气体供给管249a上，从上游方向起依次设置有第三气体源249b、作为流量控制器(流量控制部)的质量流量控制器(MFC)249c、及作为开闭阀的阀249d。
第三气体源249b为非活性气体源。非活性气体为例如氮气(N2)。
第三气体供给系统249主要由第三气体供给管249a、质量流量控制器249c、阀249d构成。
从非活性气体源249b供给的非活性气体在衬底处理工序中作为对滞留于容器202、簇射头230内的气体进行吹扫的吹扫气体而发挥作用。也可在后述的加热工序中供给。
(排气部)
将腔室202的气氛排出的排气部主要由将处理空间205的气氛排出的排气部261构成。
排气部261具有连接于处理空间205的排气管261a。排气管261a以与处理空间205连通的方式设置。排气管261a上设置有将处理空间205内控制为规定压力的作为压力控制器的APC(Auto Pressure Controller(自动压力控制器))261c、计测处理空间205的压力的第一压力检测部261d。APC261c具有可进行开度调节的阀芯(未图示)，根据来自后述的控制器280的指示而调节排气管261a的流导。另外，排气管261a中在APC261c的上游侧设置有阀261b。将排气管261和阀261b、APC261c、压力检测部261d统称为处理室排气部261。
在排气管261a的下游侧设置有DP(Dry Pump。干式泵)278。DP278经由排气管261a而将处理空间205的气氛排出。
(控制器)
衬底处理装置200具有对衬底处理装置200的各部的动作进行控制的控制器280。如图4中记载的那样，控制器280至少具有运算部(CPU)280a、临时存储部280b、存储部280c和发送接收部280d。控制器280经由发送接收部280d而连接于衬底处理装置200的各构成，根据上位控制器、使用者的指示从存储部280c调用程序、制程，并根据其内容控制各构成的动作。需要说明的是，控制器280可构成为专用的计算机，也可构成为通用的计算机。例如，准备存储有上述程序的外部存储装置(例如，磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器(USB Flash Drive)、存储卡等半导体存储器)282，使用外部存储装置282将程序安装至通用的计算机中，由此可构成本实施方式涉及的控制器280。另外，用于向计算机供给程序的方法不限于经由外部存储装置282进行供给的情况。例如，可使用互联网、专用线路等通信手段，也可经由发送接收部283而从上位装置270接收信息、不经由外部存储装置282而供给程序。另外，也可使用键盘、触摸面板等输入输出装置281，对控制器280进行指示。
需要说明的是，存储部280c、外部存储装置282构成为计算机能够读取的记录介质。以下，也将它们统一而简称为记录介质。需要说明的是，本说明书中使用记录介质这一用语时，存在仅包含存储部280c单体的情况、仅包含外部存储装置282单体的情况、或者包含这二者的情况。
(衬底处理工序)
接下来，对半导体制造工序进行说明。
在此，对形成牺牲膜104的工序、和对牺牲膜104进行改质的工序进行说明。
(牺牲膜形成工序)
在此，使用通常的等离子体CVD装置而形成。例如，使用通常的并行平板等离子体方式的衬底处理装置。因此，省略了形成牺牲膜的衬底处理装置的说明。
首先，将衬底100搬入至等离子体CVD装置内。衬底100为图1(a)所示的状态。因此，衬底100上形成有控制电极101、基座102、对置电极103。
搬入衬底100后，将衬底100加热至规定温度，然后向处理室供给含硅气体和含氧气体。含硅气体包含碳成分、硼成分等杂质。作为含硅气体，可使用例如原硅酸四乙酯(Si(OC2H5)4。也称作TEOS。)气体。作为含氧气体，可使用例如氧气(O2)。
被供给至处理室的TEOS气体与O2气体相互反应，在衬底100的一部分在控制电极101、基座102、对置电极103上形成牺牲膜104。如图5所示，所形成的牺牲膜104为包含TEOS气体中含有的硅及碳成分、和O2气体的氧成分的含碳SiO2膜。需要说明的是，作为含硅气体，也可使用包含硅成分及硼成分的气体。该情况下，图5中形成了包含硼成分来代替碳成分的含硼SiO2膜。
经过规定时间，形成期望膜厚的含碳SiO2膜后，停止各处理气体的供给。
(牺牲膜的改质工序)
接着，对牺牲膜104的改质工序进行说明。
牺牲膜104的改质工序中使用图3记载的衬底处理装置200。。以下，对具体例进行说明。在以下的说明中，构成衬底处理装置的各部的动作由控制器280进行控制。
(衬底搬入载置工序)
使衬底载置台212下降至衬底100的搬送位置(搬送Position)，使提升销207贯通衬底载置台212的贯通孔214。其结果，提升销207处于仅从衬底载置台212表面突出规定高度的量的状态。与进行上述动作并行地，将搬送空间206的气氛排出，从而成为与邻接的真空搬送室(未图示)为相同压力、或者比邻接的真空搬送室的压力低的压力。需要说明的是，在此，将前述的形成了含有碳等杂质的牺牲膜104的衬底100搬入。
接着，打开闸阀149，使搬送空间206与邻接的真空搬送室连通。然后，使用未图示的真空搬送机械臂将衬底100从该真空搬送室搬入至搬送空间206中。
(衬底处理位置移动工序)
经过规定时间后，使衬底载置台212上升，在衬底载置面211上载置衬底100，并进一步如图3所示地使其上升至衬底处理位置。
(加热工序)
衬底载置台212移动至衬底处理位置后，经由排气管262排出处理室204内的气氛，调节处理空间204内的压力。一边调节至规定压力，一边进行加热以使衬底100的温度成为规定温度、例如500℃～600℃。
通过在含有杂质的状态下进行加热，可提高牺牲膜104中的Si-Si、Si-O的结合度。通过提高结合度，可确立SiO2膜的骨架。加热时，从第三气体供给系统供给非活性气体。也可从第一气体供给系统供给O2气体来代替供给非活性气体。
(改质工序)
对衬底100进行规定时间的加热后，在维持加热状态的同时从第一气体供给系统243供给等离子体状态的O2气体。O2气体利用RPU244e而被改质为等离子体状态。
如图6所示，使包含氧成分的含氧气体成为等离子体状态并照射于牺牲膜104上。所照射的等离子体中的氧成分与牺牲膜104中的碳成分反应，使碳成分脱离。此时，碳成分脱离的部位成为空孔112。如此一来，牺牲膜104被改质为包含空孔112的膜即改质牺牲膜113。由于含氧气体具有对牺牲膜进行改质的性质，因此也称作改质气体。
由于改质牺牲膜113内置有空孔112，因此能够实现高湿法蚀刻速率。因此，改质牺牲膜相对于之后形成的可动电极能够具有蚀刻的选择性。
需要说明的是，脱离的碳成分与等离子体中的氧成分反应而成为CO2气体并被排出。
接下来，作为比较例，对未进行加热工序而进行改质工序的情况进行说明。改质工序中，对衬底100进行加热并且通过含氧气体进行等离子体处理。通过这样的处理，使SiO2膜中的碳成分脱离。碳成分脱离后，可与图6同样地形成空孔。
由于衬底100与空孔的形成并行地被加热，因此SiO2膜在形成空孔后也被加热。然而，对衬底100进行加热时，各成分的结合度变高，因此膜发生收缩。此外，比较例中，在牺牲膜中形成有空孔。由于以上的因素，若在形成空孔的同时继续加热，则牺牲膜显著收缩、变形。该情况下，存在改质牺牲膜113的湿法蚀刻速率变低这样的问题。
另外，若牺牲膜变形，在其上形成的多晶硅膜会与变形了的牺牲膜相应地形成。因此，多晶硅膜的下表面可能形成凹凸。存在若在这样的状态下向可动电极111供给电力，则电力集中于凹凸部分、或者电力变得难以流动等问题。
与此相对，在本实施方式中，由于通过加热工序提高结合度从而确立了SiO2膜的骨架，因此即使在形成有空孔的状态下加热，膜也不收缩，因此不变形。因此，能够实现高湿法蚀刻速率。进而，能够在牺牲膜104上形成没有凹凸的多晶硅膜。
(疏水加工工序)
以规定时间照射O2等离子体后，使阀243d关闭而停止O2等离子体的供给并且使阀245d打开从而供给H2等离子体。从含氢气体供给系统245供给的氢利用RPU243e而成为等离子体状态。
供给至衬底100上的H2等离子体与改质牺牲膜113表面的Si成分、O成分反应，改质牺牲膜113的表面被施以氢封端。通过进行氢封端，使改质牺牲膜113表面具有疏水性。
如此，通过赋予疏水性，可抑制大气中的水分浸透于改质牺牲膜113内部的空孔112。需要说明的是，在此提到的大气是指例如将衬底100移动至接下来的衬底处理装置时等所接触的大气。
在此，说明水分浸透于改质牺牲膜113内部的情况。如在图1至图2中说明的那样，在直至对牺牲膜104进行湿法蚀刻以前，存在各种工序。这其中，例如在形成多晶硅膜108的工序中对衬底100进行加热处理，此时牺牲膜104中的水分发生热膨胀，从而牺牲膜104可能会变形或破损。
若牺牲膜104变形等，则如前所述，多晶硅膜108的下表面可能形成凹凸。存在若在这样的状态下向可动电极111供给电力，则电力集中于凹凸部分、或者电力变得难以流动等问题。
另一方面，当如本实施方式这样进行氢封端，则水分不会浸透于改质牺牲膜113内部，因此能够抑制牺牲膜104的变形等。即，向可动电极111供给电力的情况下，也能够抑制电力集中于凹凸部分、或者电力变得难以流动。
更优的是，优选从第二气体供给系统247供给含硅气体来代替供给含氢气体并且从第一气体供给系统243供给含氧气体，从而如图7所示在改质牺牲膜113上形成作为覆盖膜的SiO2膜114。
如通常已知的那样，在实施了氢封端的情况下，多晶硅等的密合性低。因此，难以在改质牺牲膜113上形成多晶硅膜108。另一方面，若为Si02膜，则SiO2膜中的硅、氧成分易于与多晶硅结合，因此能够容易地形成多晶硅膜108。
经过规定时间，改质牺牲膜113表面被氢封端后、或者形成了期望膜厚的覆盖膜后，停止各处理气体的供给。
(衬底搬出工序)
形成期望膜厚的牺牲膜后，使衬底载置台212下降，将衬底100移动至搬送位置。移动至搬送位置后，从搬送空间206搬出衬底100。
以上，具体说明了本发明的实施方式，但本发明并不限定于上述的各实施方式，在不脱离其主旨的范围内可进行各种变更。
例如，在上述的各实施方式中，对在衬底处理装置所进行的成膜处理中，作为第一元素含有气体(第一处理气体)使用氧气进行改质的情况进行了说明，但只要具有与牺牲膜中的杂质反应而使其脱离的性质即可，也可为例如水(H2O)气体。

Claims (22)

1.半导体器件的制造方法，其具有下述工序：
将衬底载置于衬底载置部的工序，所述衬底具有以覆盖控制电极、基座、对置电极的方式形成、含有杂质且由硅氧化膜构成的牺牲膜；
在所述牺牲膜中含有杂质的状态下对所述衬底进行加热以提高Si-Si键或Si-O键的结合度、确立所述牺牲膜的骨架的工序；以及
在进行所述加热的工序后，向所述衬底供给等离子体状态的含氧气体从而在确立了所述骨架的状态下使所述杂质从所述牺牲膜脱离，从而改质为改质牺牲膜的工序。
2.如权利要求1所述的半导体器件的制造方法，其中，在进行所述加热的工序中，供给所述含氧气体。
3.如权利要求2所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氢气体从而对所述改质牺牲膜进行氢封端的疏水加工工序。
4.如权利要求3所述的半导体器件的制造方法，其中，所述含氢气体为等离子体状态。
5.如权利要求4所述的半导体器件的制造方法，其中，所述疏水加工工序与所述改质牺牲膜工序在同一处理室内连续进行。
6.如权利要求3所述的半导体器件的制造方法，其中，所述疏水加工工序与所述改质牺牲膜工序在同一处理室内连续进行。
7.如权利要求2所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氧气体和含硅气体从而形成覆盖膜的疏水加工工序。
8.如权利要求7所述的半导体器件的制造方法，其中，所述疏水加工工序与所述改质牺牲膜工序在同一处理室内连续进行。
9.如权利要求8所述的半导体器件的制造方法，其中，形成所述覆盖膜后，在所述覆盖膜上形成含硅膜。
10.如权利要求7所述的半导体器件的制造方法，其中，形成所述覆盖膜后，在所述覆盖膜上形成含硅膜。
11.如权利要求1所述的半导体器件的制造方法，其中，在进行所述加热的工序中，供给非活性气体。
12.如权利要求11所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氢气体从而对所述改质牺牲膜进行氢封端的疏水加工工序。
13.如权利要求11所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氧气体和含硅气体从而形成覆盖膜的疏水加工工序。
14.如权利要求1所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氢气体从而对所述改质牺牲膜进行氢封端的疏水加工工序。
15.如权利要求14所述的半导体器件的制造方法，其中，所述含氢气体为等离子体状态。
16.如权利要求14所述的半导体器件的制造方法，其中，所述疏水加工工序与所述改质牺牲膜工序在同一处理室内连续进行。
17.如权利要求1所述的半导体器件的制造方法，其中，在进行所述改质的工序后，进行向所述改质牺牲膜上供给含氧气体和含硅气体从而形成覆盖膜的疏水加工工序。
18.如权利要求17所述的半导体器件的制造方法，其中，所述疏水加工工序是在将所述衬底载置于所述衬底载置部的状态下进行的。
19.如权利要求17所述的半导体器件的制造方法，其中，形成所述覆盖膜后，在所述覆盖膜上形成含硅膜。
20.衬底处理装置，其具有：
衬底载置部，其对衬底进行载置，所述衬底具有以覆盖控制电极、基座、对置电极的方式形成、含有杂质且由硅氧化膜构成的牺牲膜；
加热器，其对所述衬底进行加热；
控制部，进行下述处理：在含有杂质的状态下对所述衬底进行加热以提高Si-Si键或Si-O键的结合度、确立所述牺牲膜的骨架的处理，
然后，向所述衬底供给等离子体状态的含氧气体以在向所述衬底供给等离子体状态的含氧气体并确立了所述骨架的状态下使得所述杂质从所述牺牲膜脱离从而改质为改质牺牲膜的处理。
21.记录介质，其记录有通过计算机来使衬底处理装置执行下述步骤的程序：
将衬底载置于衬底载置部的步骤，所述衬底具有以覆盖控制电极、基座、对置电极的方式形成、含有杂质且由硅氧化膜构成的牺牲膜；
在含有杂质的状态下对所述衬底进行加热以提高Si-Si键或Si-O键的结合度、确立所述牺牲膜的骨架的步骤；以及
然后，向所述衬底供给等离子体状态的含氧气体从而在确立了所述骨架的状态下向所述衬底供给等离子体状态的含氧气体从而使所述杂质从所述牺牲膜脱离，从而改质为改质牺牲膜的步骤。
22.衬底处理方法，其具有下述工序：
将衬底载置于衬底载置部的工序，所述衬底具有以覆盖控制电极、基座、对置电极的方式形成、含有杂质且由硅氧化膜构成的牺牲膜；
在所述牺牲膜中含有杂质的状态下对所述衬底进行加热以提高Si-Si键或Si-O键的结合度、确立所述牺牲膜的骨架的工序；以及
在进行所述加热的工序后，向所述衬底供给等离子体状态的含氧气体从而在确立了所述骨架的状态下使所述杂质从所述牺牲膜脱离，从而改质为改质牺牲膜的工序。
CN201910674967.0A 2018-09-26 2019-07-24 半导体器件的制造方法、衬底处理装置及记录介质 Active CN110957216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-180009 2018-09-26
JP2018180009A JP6863940B2 (ja) 2018-09-26 2018-09-26 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
CN110957216A CN110957216A (zh) 2020-04-03
CN110957216B true CN110957216B (zh) 2024-02-20

Family

ID=69884455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910674967.0A Active CN110957216B (zh) 2018-09-26 2019-07-24 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US11027970B2 (zh)
JP (1) JP6863940B2 (zh)
KR (1) KR102326381B1 (zh)
CN (1) CN110957216B (zh)
TW (1) TWI749336B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986956A (zh) * 2020-08-12 2020-11-24 华东交通大学 一种石墨烯纳接触控制开关
JP2023032647A (ja) 2021-08-27 2023-03-09 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054206A (en) * 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
JP2000269207A (ja) * 1999-03-17 2000-09-29 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
JP2007035290A (ja) * 2005-07-22 2007-02-08 Hitachi Ltd スイッチ、半導体装置およびその製造方法
JP2010164394A (ja) * 2009-01-15 2010-07-29 Denso Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768403B2 (en) * 2002-03-12 2004-07-27 Hrl Laboratories, Llc Torsion spring for electro-mechanical switches and a cantilever-type RF micro-electromechanical switch incorporating the torsion spring
KR20100016195A (ko) * 2007-04-04 2010-02-12 퀄컴 엠이엠스 테크놀로지스, 인크. 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법
JP2012086315A (ja) 2010-10-20 2012-05-10 Nippon Telegr & Teleph Corp <Ntt> 微細可動構造体の製造方法および微細可動構造体
JP5859758B2 (ja) * 2011-07-05 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5722450B2 (ja) * 2011-08-25 2015-05-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
US9511560B2 (en) * 2012-04-13 2016-12-06 Infineon Technologies Ag Processing a sacrificial material during manufacture of a microfabricated product
JP2013239899A (ja) 2012-05-15 2013-11-28 Nippon Dempa Kogyo Co Ltd 振動子の製造方法
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
KR20150128870A (ko) * 2013-03-13 2015-11-18 어플라이드 머티어리얼스, 인코포레이티드 저-k 유전체 막들에 대한 기계적 강도 및 처리량을 개선하기 위한 uv 경화 프로세스
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054206A (en) * 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
JP2000269207A (ja) * 1999-03-17 2000-09-29 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
JP2007035290A (ja) * 2005-07-22 2007-02-08 Hitachi Ltd スイッチ、半導体装置およびその製造方法
JP2010164394A (ja) * 2009-01-15 2010-07-29 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US11027970B2 (en) 2021-06-08
KR102326381B1 (ko) 2021-11-15
JP6863940B2 (ja) 2021-04-21
US20200095120A1 (en) 2020-03-26
JP2020049575A (ja) 2020-04-02
KR20200035346A (ko) 2020-04-03
TW202013463A (zh) 2020-04-01
TWI749336B (zh) 2021-12-11
CN110957216A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
CN110957216B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20150110246A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20160128211A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN107799530B (zh) 半导体器件的制造方法及衬底处理装置
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN108447766B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
JP2018152517A (ja) 半導体装置の製造方法および基板処理装置
CN108257862B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
EP4141917A1 (en) Substrate processing apparatus, substrate processing method and program
JP7351865B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN112740377B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN110937566A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN113169069B (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
CN116134173A (zh) 半导体装置的制造方法、记录介质及基板处理装置
JPH03243777A (ja) 半導体製造装置
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant