CN107799530B - 半导体器件的制造方法及衬底处理装置 - Google Patents

半导体器件的制造方法及衬底处理装置 Download PDF

Info

Publication number
CN107799530B
CN107799530B CN201611237956.9A CN201611237956A CN107799530B CN 107799530 B CN107799530 B CN 107799530B CN 201611237956 A CN201611237956 A CN 201611237956A CN 107799530 B CN107799530 B CN 107799530B
Authority
CN
China
Prior art keywords
film
insulating film
sacrificial
sacrificial film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611237956.9A
Other languages
English (en)
Other versions
CN107799530A (zh
Inventor
岛本聪
中山崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN107799530A publication Critical patent/CN107799530A/zh
Application granted granted Critical
Publication of CN107799530B publication Critical patent/CN107799530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体器件的制造方法及衬底处理装置。本发明提供一种即便对于三维结构的闪存而言、也能形成特性良好的半导体器件的技术。为解决上述问题，本发明提供下述技术，该技术将下述工序作为一个组合并重复多次、从而形成将绝缘膜和牺牲膜层叠而成的层叠结构，所述工序为：绝缘膜形成工序，在衬底上形成绝缘膜；牺牲膜形成工序，在所述绝缘膜上形成牺牲膜；改质工序，进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。

Description

半导体器件的制造方法及衬底处理装置
技术领域
本发明涉及半导体器件的制造方法及衬底处理装置。
背景技术
近年来，半导体器件有高度集成化的倾向。作为实现该高度集成化的方法之一，提出了将电极等三维地排列的三维结构。这样的半导体器件例如在专利文献1中公开。
[专利文献1]日本特开2015-50466
发明内容
发明要解决的问题
在形成闪存的三维结构的过程中，需要交替层叠绝缘膜和牺牲膜。但是，由于绝缘膜和牺牲膜的热膨胀系数的差异等理由，有可能对硅晶片施加应力、在形成的过程中层叠膜发生破坏。这样的现象有可能关系到半导体器件的特性的降低。
因此，本发明的目的在于，提供一种即便对于三维结构的闪存而言，也能形成特性良好的半导体器件的技术。
解决问题的手段
为了解决上述问题，提供下述技术，该技术将下述工序作为一个组合并重复多次，从而形成将绝缘膜和牺牲膜层叠而成的层叠结构，所述工序为：绝缘膜形成工序，在衬底上形成绝缘膜；牺牲膜形成工序，在所述绝缘膜上形成牺牲膜；改质工序，进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。
根据本发明涉及的技术，可提供一种即便对于三维结构的闪存而言，也能形成特性良好的半导体器件的技术。
附图说明
[图1]为说明第一实施方式涉及的半导体器件的制造流程的说明图。
[图2]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图3]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图4]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图5]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图6]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图7]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图8]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图9]为说明第一实施方式涉及的晶片的处理状态的说明图。
[图10]为说明第一实施方式涉及的衬底处理装置的说明图。
[图11]为说明第一实施方式涉及的衬底处理装置的说明图。
[图12]为说明第二实施方式涉及的半导体器件的制造流程的说明图。
[图13]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图14]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图15]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图16]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图17]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图18]为说明第二实施方式涉及的晶片的处理状态的说明图。
[图19]为说明比较例涉及的晶片的处理状态的说明图。
附图标记说明
100 晶片(衬底)
102 绝缘膜
103 牺牲膜
200 衬底处理装置
具体实施方式
(第一实施方式)
以下，对本发明的第一实施方式进行说明。
使用图1说明半导体器件的制造工序的一个工序。在该工序中，形成将电极三维地构成的三维结构的半导体器件。如图9的记载所示，该半导体器件为在晶片100上交替层叠绝缘膜102和电极112的层叠结构。以下，说明具体的流程。
(S102)
使用图2对第一绝缘膜形成工序S102进行说明。图2为说明在半导体晶片100形成的绝缘膜102的图。晶片100形成有公共源线路(CSL，Common Source Line)101。绝缘膜102也称为第一绝缘膜。
这里，在晶片100上形成绝缘膜102。绝缘膜102由氧化硅(SiO)膜构成。SiO膜通过将晶片100加热至规定温度、并且将以硅成分为主成分的含硅气体和以氧成分为主成分的含氧气体向晶片100上供给从而形成。需要说明的是，如后所述，含硅气体含有例如氯等杂质。这里，将本工序中使用的含硅气体和含氧气体总称为第一绝缘膜形成气体。需要说明的是，也将第一绝缘膜形成气体简称为绝缘膜形成气体。
(S104)
使用图3对牺牲膜形成工序S104进行说明。图3中，在绝缘膜102上形成牺牲膜103。牺牲膜103为通过后述的牺牲膜除去工序S116而除去的膜、并且是相对于绝缘膜102具有蚀刻选择性的膜。所谓具有蚀刻选择性，是指在暴露于蚀刻液时，表现出牺牲膜被蚀刻、绝缘膜不被蚀刻的性质。
牺牲膜103由例如氮化硅(SiN)膜构成。SiN膜通过将晶片100加热至规定温度、并且将以硅成分为主成分的含硅气体和以氮成分为主成分的含氮气体向晶片100上供给从而形成。需要说明的是，如后所述，含硅气体含有例如氯等杂质。其详情后述。需要说明的是，根据形成机理的差异，本工序与绝缘膜形成工序S102的晶片100的加热温度不同。这里，将本工序中使用的含硅气体和含氮气体总称为牺牲膜形成气体。
(S106)
使用图4对牺牲膜改质工序S106进行说明。牺牲膜改质工序也简称为改质工序。104为将牺牲膜103改质而成的改质牺牲膜。这里所谓改质，是指使牺牲膜103的膜应力接近绝缘膜102的膜应力的改质。
以下，使用作为比较例的图19对进行改质的理由进行说明。图19示出了不对牺牲膜103进行改质的情况。即，该情况为不进行本工序、而将绝缘膜102和牺牲膜103交替层叠的情况。绝缘膜102从下方起依次由绝缘膜102(1)、绝缘膜102(2)、……、绝缘膜102(8)构成。另外，牺牲膜103从下方起依次由牺牲膜103(1)、牺牲膜103(2)、……、牺牲膜103(8)构成。如前所述，形成绝缘膜102时，将晶片100加热至规定温度、并且将含硅气体和含氧气体向晶片100上供给从而形成。另外，形成牺牲膜103时，将晶片100加热至与绝缘膜102的情况不同的规定温度，并且将含硅气体和含氮气体向晶片100上供给从而形成。
但是，一般而言，已知SiO膜压缩应力高、SiN膜拉伸应力高。即，SiO膜和SiN膜关于膜应力具有相反的特性。上述应力的性质在膜被加热的情况下变得显著。
图19中，将由SiO膜构成的绝缘膜102的形成和由SiN膜构成的牺牲膜103的形成重复进行，但对于一部分的膜而言是在绝缘膜102和牺牲膜103同时存在的状态下对晶片100进行加热处理。因而，绝缘膜102和牺牲膜103之间的应力差变得显著，例如在绝缘膜102和牺牲膜103之间发生膜剥离等，这可能关系到半导体器件的破坏、成品率的降低。
例如形成牺牲膜103(5)时，将晶片100加热至形成SiN膜的温度。此时，设置于比牺牲膜103(5)更靠近下方的从绝缘膜102(1)起至绝缘膜102(5)的压缩应力变高、从牺牲膜103(1)起至牺牲膜103(4)的拉伸应力变高。因而，在绝缘膜102和牺牲膜103之间产生应力差。该应力差有可能关系到半导体器件的破坏。
为了降低这样的应力差，通过本工序对牺牲膜103进行改质从而成为改质牺牲膜104，使牺牲膜103的膜应力接近绝缘膜102的膜应力。改质方法的详情后述。
(S108)
这里，判断从上述绝缘膜形成工序S102起至牺牲膜改质工序S106的组合是否实施了规定次数。即，判断图5中的绝缘膜102和改质牺牲膜104的组合是否层叠了规定数。在本实施方式中，例如设为8层，分别交替形成8层的绝缘膜102(从绝缘膜102(1)起至绝缘膜102(8))、和8层的改质牺牲膜104(从改质牺牲膜104(1)起至改质牺牲膜104(8))。需要说明的是，改质牺牲膜104从下方起依次由改质牺牲膜104(1)、改质牺牲膜104(2)、……、改质牺牲膜104(8)构成。
若判断为未实施规定次数，则选择为“否”并转移到第一绝缘膜形成工序S102。若判断为实施了规定次数、即判断为形成了规定层数，则选择“是”并转移到第二绝缘膜形成工序S110。
(S110)
这里，形成图5记载的绝缘膜105。绝缘膜105为利用与绝缘膜102同样的方法形成的膜，形成于改质牺牲膜104上。
(S112)
使用图6进行说明。图6的(a)为从与图5同样的侧面观察的图，图6的(b)为从上方观察图6的(a)的构成的图。需要说明的是，图6的(b)中的α-α’剖面图相当于图6的(a)。
这里，相对于绝缘膜102、105和改质牺牲膜104的层叠结构、形成孔穴106。如图6的(a)所记载的那样，孔穴106以露出CSL101的方式形成。如图6的(b)所记载的那样，孔穴106在绝缘膜105的表面内设置多个。
(S114)
接下来，使用图7对孔穴填充工序S114进行说明。这里，孔穴填充工序S114是以电荷俘获膜108等填充通过S112形成的孔穴106的内侧的工序。在孔穴106内，从外周侧起依次形成有保护膜107、栅电极间绝缘膜-电荷俘获膜-隧道绝缘膜的层叠膜108、沟道多晶硅膜109、填充绝缘膜110。各膜构成为筒状。
例如，保护膜107由SiO和/或金属氧化膜构成，栅电极间绝缘膜-电荷俘获膜-隧道绝缘膜的层叠膜108由SiO-SiN-SiO膜构成。除去改质牺牲膜104时，应当避免给层叠膜108带来损伤、在孔穴106的内壁表面设置保护膜107进行保护。
(S116)
接下来，使用图8说明牺牲膜除去工序S116。牺牲膜除去工序S116中，利用湿式蚀刻除去改质了的改质牺牲膜104。除去的结果在形成了改质牺牲膜104的位置中形成空隙111。这里，从下方起依次形成有空隙111(1)、空隙111(2)、……、空隙111(8)。
(S118)
接着，使用图9说明导电膜形成工序S118。导电膜形成工序S118中，在空隙111中形成成为电极的导电膜112。导电膜由例如钨等构成。这里，导电膜112从下方起依次由导电膜112(1)、导电膜112(2)、……、导电膜112(8)构成。
接下来，说明在第一绝缘膜形成工序S102、牺牲膜形成工序S104中使用的衬底处理装置200及形成方法。关于衬底处理装置200，使用图10进行说明。
(衬底处理装置)
(处理容器)
如图例所示，衬底处理装置200包括处理容器(容器)202。处理容器202以例如横截面呈圆形且扁平的密闭容器的形式构成。另外，容器202由例如铝(Al)、不锈钢(SUS)等金属材料构成。在容器202内形成有对硅晶片等晶片100进行处理的处理空间205、和在将晶片100向处理空间205搬送时晶片100通过的搬送空间206。容器202由上部容器202a和下部容器202b构成。上部容器202a和下部容器202b之间设置分隔板208。
在下部容器202b的侧面设有与闸阀203邻接的衬底搬入搬出口204，晶片100经由衬底搬入搬出口204而在下部容器202b与未作图示的搬送室之间移动。下部容器202b的底部设有多个提升销207。
在处理空间205内设有对晶片100进行支承的衬底支承部210。衬底支承部210主要具有载置晶片100的衬底载置面211、在表面具有衬底载置面211的衬底载置台212、作为设置于衬底载置台212内的加热源的加热器213和偏压电极215。衬底载置台212上的与提升销207相对应的位置上分别设有供提升销207贯通的贯通孔214。加热器213连接有未图示的加热器控制部，并根据控制器280的指示而加热至所期望的温度。偏压电极215连接有未图示的偏压电极控制部，并根据控制器的指示来调节等离子体向晶片100的引入量。
衬底载置台212由轴217支承。轴217贯通处理容器202的底部、此外在处理容器202的外部连接于升降部218。
升降部218主要具有支承轴217的支承轴、和使支承轴升降、旋转的动作部。动作部例如具有包括用于实现升降的电机的升降机构、和用于使支承轴旋转的齿轮等旋转机构。
通过使升降部218动作从而使轴217及衬底载置台212升降，由此衬底载置台212能够使载置于载置面211上的晶片100升降。需要说明的是，轴217下端部的周围被波纹管219覆盖，由此气密地保持处理空间205内。
衬底载置台212在晶片100的搬送时，下降至衬底载置面211与衬底搬入搬出口204相对的位置，在晶片100的处理时，如图10所示上升至晶片100成为处理空间205内的处理位置。
处理空间205的上部(上游侧)设置有作为气体分散机构的簇射头230。簇射头230的盖231上设置贯通孔231a。贯通孔231a与后述的气体供给管242连通。
簇射头230具有作为用于分散气体的分散机构的分散板234。该分散板234的上游侧为缓冲空间232、下游侧为处理空间205。分散板234内设有多个贯通孔234a。分散板234以与衬底载置面211相对的方式配置。分散板234例如构成为圆盘状。贯通孔234a遍布分散板234的整个表面而设置。
上部容器202a具有凸缘，在凸缘上载置并固定有支承块233。支承块233具有凸缘233a，在凸缘233a上载置并固定有分散板234。此外，盖231固定于支承块233的上表面。
(供给部)
以与在簇射头230的盖231上设置的气体导入孔231a连通的方式，在盖231上连接公共气体供给管242。公共气体供给管242连接有第一气体供给管243a、第二气体供给管244a、第三气体供给管245a、改质气体供给管246a。
(第一气体供给系统)
在第一气体供给管243a从上游方向起依次设置有第一气体源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c，及作为开关阀的阀243d。
第一气体源243b为含有第一元素的第一气体(也称为“含有第一元素的气体”)源。含有第一元素的气体为原料气体、即处理气体之一。这里，第一元素为硅(Si)。即，含有第一元素的气体为含硅气体。具体而言，作为含硅气体，可使用二氯硅烷(Cl2H2Si、也称为DCS)、六氯乙硅烷(Si2Cl6、也称为HCDS)气体。
主要由第一气体供给管243a、质量流量控制器243c、阀243d构成第一气体供给系统243(也称为含硅气体供给系统)。
(第二气体供给系统)
在第二气体供给管244a从上游方向依次设置有第二气体源244b、作为流量控制器(流量控制部)的质量流量控制器(MFC)244c、及作为开关阀的阀244d。
第二气体源244b为含有第二元素的第二气体(以下，也称为“含有第二元素的气体”)源。含有第二元素的气体为处理气体之一。需要说明的是，也可考虑将含有第二元素的气体作为反应气体。
这里，含有第二元素的气体含有与第一元素不同的第二元素。作为第二元素，例如为氧(O)、氮(N)、碳(C)中的任一者。本实施方式中，含有第二元素的气体为例如含氮气体。具体而言，作为含氮气体，使用氨(NH3)气。
用等离子体状态的第二气体处理晶片100时，也可在第二气体供给管设置作为等离子体生成部的远程等离子体单元244e。
主要由第二气体供给管244a、质量流量控制器244c、阀244d构成第二气体供给系统244(也称为反应气体供给系统)。第二气体供给系统244可包括远程等离子体单元244e。
(第三气体供给系统)
在第三气体供给管245a从上游方向起依次设置有第三气体源245b、作为流量控制器(流量控制部)的质量流量控制器(MFC)245c、及作为开关阀的阀245d。在衬底处理工序中，在使第三气体成为等离子体状态的情况下，也可在第三气体供给管245a设置作为等离子体生成部的远程等离子体单元245e。
第三气体源245b为非活性气体源。非活性气体例如为氮(N2)气。
主要由第三气体供给管245a、质量流量控制器245c、阀245d构成第三气体供给系统245。
从非活性气体源245b供给的非活性气体在衬底处理工序中，作为吹扫残留在容器202、簇射头230内的气体的吹扫气体而发挥作用。
(改质气体供给系统)
在改质气体供给管246a从上游方向起依次设置有改质气体源246b、作为流量控制器(流量控制部)的质量流量控制器(MFC)246c、及作为开关阀的阀246d。在衬底处理工序中，在使改质气体成为等离子体状态时，也可在改质气体供给管246a设置作为等离子体生成部的远程等离子体单元246e。
改质气体源246b为改质气体源。改质气体例如为氩(Ar)等分子尺寸大的气体。
主要由改质气体供给管246a、质量流量控制器246c、阀246d构成改质气体供给系统246。
从改质气体源246b供给的改质气体是在衬底处理工序中对氮化硅膜、氧化硅膜的任一方或两方进行改质的气体。
(排气系统)
对将容器202的气氛进行排气的排气系统进行说明。容器202以与处理空间205连通的方式连接有排气管262。排气管262设置于处理空间205的侧方。在排气管262设置有作为将处理空间205内控制为规定的压力的压力控制器的APC(Auto Pressure Controller)266。APC266具有能调节开度的阀体(未图示)、并根据来自控制器280的指示而调节排气管262的流导。另外，在排气管262中的APC266的上游侧设置有阀267。将排气管262、阀267、APC266总称为排气系统。
此外，设置有DP(Dry Pump。干泵)269。如图所示，DP269经由排气管262而对处理空间205的气氛进行排气。
(控制器)
衬底处理装置200具有控制衬底处理装置200的各部动作的控制器280。如图11所示，控制器280至少具有运算部(CPU)280a、临时存储部280b、存储部280c、I/O端口280d。控制器280通过I/O端口280d连接于衬底处理装置200的各个构成部分，根据上位装置270、使用者的指令从存储部280c调出程序、制程，根据其内容控制各个构成的动作。发送接收控制由例如运算部280a内的发送接收指示部280e进行。需要说明的是，控制器280可以以专用的计算机的形式构成，也可以以通用的计算机的形式构成。例如，准备储存有上述程序的外部存储装置(例如磁带，软盘或硬盘等磁盘，CD或DVD等光盘，MO等光磁盘，USB存储器(USBFlash Drive)或存储卡等半导体存储器)282，通过用外部存储装置282将程序安装到通用的计算机中，能够构成本实施方式涉及的控制器280。另外，用于向计算机供给程序的手段不限于通过外部存储装置282进行供给的情况。例如，可以用互联网、专用线路等通信手段，也可以通过接收部283从上位装置280接收信息，而不通过外部存储装置282供给程序。另外，还可以用键盘、触控面板等输入输出装置281对控制器280发出指令。
需要说明的是，将存储部280c、外部存储装置282以计算机可读取的存储介质的形式构成。以下，亦将这些简单地统称作存储介质。需要说明的是，在本说明书中使用了存储介质这一措辞时，既有仅单独包括存储部280c的情况，也有仅单独包括外部存储装置282的情况，另外，还有包括上述二者的情况。
接下来，对图1中的牺牲膜形成工序S104、牺牲膜改质工序S106的详情进行说明。
(牺牲膜形成工序S104)
以下，对作为第一处理气体使用HCDS气体、作为第二处理气体使用氨(NH3)气来形成牺牲膜103的例子进行说明。牺牲膜由氮化硅膜(SiN膜)构成。
向腔室202内搬入形成有绝缘膜102的晶片100后，关闭闸阀203从而将腔室202内密闭。之后，通过使衬底载置台212上升，在衬底载置台212设置的衬底载置面211上载置晶片100，进一步通过使衬底载置台212上升，使晶片100上升至前述的处理空间205内的处理位置(衬底处理位置)。
在将晶片100载置于衬底载置台212上时，向埋入衬底载置台212的内部的加热器213供给电力，进行控制以使晶片100的表面成为规定的温度。晶片100的温度为例如室温以上且800℃以下、优选为室温以上且为700℃以下。此时，控制器280基于由未图示的温度传感器检测出的温度信息提取出控制值、通过温度控制部220控制对加热器213的通电情况，从而调节加热器213的温度。
晶片100维持在规定的温度后，从第一气体供给系统243向处理空间205供给HCDS气体、并从第二气体供给系统244供给NH3气。此时，NH3气通过远程等离子体单元244e而成为等离子体状态。
在处理空间205内，存在发生热分解了的HCDS气体和等离子体状态的NH3气。即，在处理空间205内，Si、氯(Cl)、氮(N)、氢(H)的各成分以混合的状态存在。其中，图3所记载的那样，主要通过Si和氮的键合在晶片100上形成由SiN膜构成的牺牲膜103。在形成所期望的膜厚的牺牲膜103后，停止向处理空间205内供给HCDS气体、NH3气体，并且从处理空间205将HCDS气体、NH3气进行排气。排气时，从第三气体供给系统供给N2气、吹扫残留气体。
但是，除了前述的作为SiN膜的主成分的Si和N以外，由于作为杂质的氯(Cl)、氢(H)的各成分同时存在于处理空间205内，因此在SiN膜形成的过程中，Si与Cl、H发生键合，或者与Si键合了的N与Cl、H发生键合。上述这些进入SiN膜中。根据发明人的潜心研究，结果发现与杂质的键合是拉伸应力的一个原因。
如前所述，牺牲膜103的拉伸应力和其与绝缘膜102的应力差相关联。因此，在本实施方式中，以使牺牲膜103的拉伸应力接近绝缘膜102的膜应力的方式，通过牺牲膜改质工序S106进行改质处理。
(牺牲膜改质工序S106)
接下来，说明牺牲膜改质工序S106的详情。这里，作为改质气体使用氩(Ar)气。对残留在处理空间205内的HCDS气体、NH3气进行排气后，从改质气体供给系统246供给等离子体状态的Ar气。在供给Ar气期间，使偏压电极215工作，从而向牺牲膜103吸引Ar气等离子体的离子成分。
如前所述，在牺牲膜103中，存在Si和Cl键合而成的Si-Cl键、Si和H键合而成的Si-H键、Si-N和Cl键合而成的Si-NCl键、Si-N和H键合而成的Si-NH键。Ar等离子体的离子成分撞击牺牲膜103、从而将各键之间切断，由此如图4所示对牺牲膜进行改质。在本实施方式中，将改质了的牺牲膜103称为改质牺牲膜104。像这样，通过切断与杂质的键，从而降低作为牺牲膜103的膜应力的拉伸应力。
但是，在本工序中，不仅切断与杂质的键、还有可能切断Si-N键。假设切断的话，则认为会发生膜密度降低等膜质劣化。然而，如图8所记载的那样，由于牺牲膜103通过后续的牺牲膜除去工序S116而被除去，因此，即便膜质变差，也不存在问题。
像这样，通过将牺牲膜103改质为降低了牺牲膜103的拉伸应力的改质牺牲膜104，从而即便如图5至图7那样将绝缘膜102和改质牺牲膜104交替层叠，也能抑制由应力差等引起的半导体器件的破坏、成品率的降低。
需要说明的是，在本实施方式中，在一个容器202内进行牺牲膜103的形成、和将牺牲膜103改质为改质牺牲膜104的工序，但并不限于此。例如，也可以分别准备与各个工序相对应的各个容器、将晶片在容器间进行移动从而进行处理。此时，不需要例如气氛的排气等工序间的处理条件的调节、或能够设置离子注入装置等专用的用品，因此能提高生产性。另一方面，向本实施方式这样通过同一容器进行处理时，由于不需要伴随着移动而进行闸阀的开闭，因此能够抑制由其导致的颗粒的产生。
(第二实施方式)
接下来，说明第二实施方式。
第二实施方式主要在如下方面与第一实施方式不同。第一个不同点为改质的膜不同。第二个不同点为不存在牺牲膜改质工序S106、取而代之存在绝缘膜改质工序S202、绝缘膜修复工序S204。
以下，使用图12至图18，以与第一实施方式的不同点为中心说明具体例。需要说明的是，对于与第一实施方式同样的内容，省略说明。
(S102)
第一绝缘膜形成工序S102与第一实施方式相同，如图2所记载的那样，在晶片100上形成绝缘膜102。此时，可通过图10记载的装置形成绝缘膜102。此时，第二气体在第一实施方式中以含氮气体(NH3气)为例进行说明，但在第二实施方式中，设为置换成含氧气体(O2气体)的构成。另外，第一气体在第一实施方式中作为含硅气体以HCDS气体为例进行说明，但在第二实施方式中，设为置换成TEOS(原硅酸四乙酯，Tetraethyl orthosilicate，Si(OC2H5)4气体)的构成。
形成绝缘膜102时，从第一气体供给系统供给TEOS气体，并且从第二气体供给系统供给等离子体状态的O2气体。形成所期望的膜厚的绝缘膜102后，停止向处理空间205内供给TEOS气体、O2气体，并且从处理空间205对残留的TEOS气体、O2气进行排气。
(S202)
使用图13对绝缘膜改质工序S202进行说明。这里，对绝缘膜102进行改质从而形成改质绝缘膜113。这里所谓改质，是指使绝缘膜102的膜应力接近牺牲膜103的膜应力的改质。通过进行该改质，与第一实施方式相同，即便在形成层叠膜的过程中，也不会与改质绝缘膜113产生膜应力差。其详情在后面描述。
(S106至S108)
进行与第一实施方式相同的处理，如图14所示，在改质绝缘膜113上形成牺牲膜103，进一步如图15所记载的那样，形成将改质绝缘膜113和牺牲膜103交替层叠而成的层叠膜。这里，改质绝缘膜113从下方起依次构成有改质绝缘膜113(1)、改质绝缘膜113(2)、……、改质绝缘膜113(8)。
(S110至S114)
进行与第一实施方式相同的处理，形成绝缘膜105。之后，形成孔穴106、并在孔穴106内从外周侧起依次形成保护膜107、栅电极间绝缘膜-电荷俘获膜-隧道绝缘膜的层叠膜108、沟道多晶硅膜109、填充绝缘膜110，从而成为图15那样的结构。
(S116)
接下来，与第一实施方式相同，进行牺牲膜除去工序S116。在牺牲膜除去工序中，利用湿式蚀刻除去牺牲膜103。除去的结果是如图16的(a)所记载的那样，在形成有牺牲膜103的位置形成空隙111。
(S204)
接着，说明绝缘膜修复工序S204。这里所谓绝缘膜，是指改质绝缘膜113。因此，也可以将绝缘膜修复工序204称为改质绝缘膜修复工序。如后面所述的，在改质工序S202中形成的改质绝缘膜113存在耐湿式蚀刻性变低的问题。
因此，在通过牺牲膜除去工序S116除去牺牲膜103时，改质绝缘膜113的表面也被蚀刻、从而改质绝缘膜113的表面可能变粗糙、改质绝缘膜113的蚀刻量产生偏差。图16的(b)为将图16的(a)的一部分放大的图，是说明前述的表面粗糙、蚀刻量偏差的图。
若改质绝缘膜113的表面变粗糙、产生蚀刻量的偏差，则如图16的(b)所记载的那样，改质绝缘膜113间的高度产生偏差、凹凸。所谓改质绝缘膜的高度的偏差，是指水平方向上的高度的偏差，例如是改质绝缘膜113(4)和改质绝缘膜113(5)之间的距离h1、h2的偏差。或者，是指垂直方向上的偏差，例如是改质绝缘膜113(4)和改质绝缘膜改质113(4)的距离h1、与改质绝缘膜113(3)和改质绝缘膜113(4)的距离h3的偏差。
在尝试在图16的(b)那样的状态下进行导电膜112的形成时，在水平方向和8或垂直方向上导电膜112的高度有可能不同。例如，有导电膜112(4)的高度在水平方向上不同的情况。或者，导电膜112(3)和导电膜112(4)的高度不同的情况。若高度不同，则导电膜的电阻值不同，因此存在产生特性偏差的问题。
另外，在蚀刻的纵横比高、如图16的(b)记载的那样在改质绝缘膜113中形成凹凸的情况下，在导电膜112中也形成与改质绝缘膜113的形状对应的凹凸形状。由于电场集中于导电膜112的凸部(例如形成在β的导电膜)，因此与凹部相比，存在产生特性的偏差的问题。
因此，在本实施方式中，进行对改质绝缘膜113表面进行修复的绝缘膜修复工序S204。进行绝缘膜修复工序S204、对改质绝缘膜表面113进行修复。例如，如图17所记载的那样，在改质绝缘膜113表面形成与改质绝缘膜113组成相同的绝缘膜114。通过这样，以修复改质绝缘膜113的粗糙从而减少凹凸、抑制前述的水平方向上的高度偏差、垂直方向上的高度偏差的方式进行修复。需要说明的是，对绝缘膜114的形成方法在后面描述。
需要说明的是，这里，再次形成绝缘膜114，但只要能抑制改质绝缘膜113的表面粗糙、蚀刻量偏差即可，也可以进行作为绝缘膜的成分的氧成分的扩散等改质。
(S118)
接着，说明导电膜形成工序S118。在导电膜形成工序S118中，如图18所记载的那样，在空隙111中形成成为电极的导电膜112。导电膜由例如钨等构成。
接下来，说明第一绝缘膜形成工序S102、绝缘膜改质工序S202、绝缘膜修复工序S204的详情。
(S102)
以下，说明作为第一处理气体使用TEOS气体、作为第二处理气体使用氧(O2)气来形成绝缘膜102的例子。绝缘膜由氧化硅膜(SiO膜)构成。
将晶片100搬入腔室202内后，关闭闸阀203从而将腔室202内密闭。之后，与第一实施方式相同地，使晶片100上升至处理空间205内的处理位置(衬底处理位置)。
在将晶片100载置于衬底载置台212上时，向埋入衬底载置台212的内部的加热器213供给电力，进行控制以使晶片100的表面成为规定的温度。晶片100的温度为例如室温以上且800℃以下、优选为室温以上且为700℃以下。此时，控制器280基于由温度传感器检测出的温度信息提取出控制值，通过温度控制部220控制对加热器213的通电情况，从而调节加热器213的温度。
晶片100维持在规定的温度后，从第一气体供给系统243向处理空间205供给TEOS气体、并从第二气体供给系统244供给O2气。此时，O2气通过远程等离子体单元244e而成为等离子体状态。
在处理空间205内，存在发生热分解了的TEOS气体和等离子体状态的O2气。即，在处理空间205内，Si、氧(O)、氢(H)、碳(C)的各成分以混合的状态存在。其中，如图2所记载的那样，主要通过Si和氧的键合在晶片100上形成由氧化硅膜构成的绝缘膜102。在形成所期望的膜厚的绝缘膜102后，停止向处理空间205内供给TEOS气体、O2气，并且从处理空间205将TEOS气体、O2气进行排气。
(绝缘膜改质工序S202)
在本工序中，作为改质气体使用氩(Ar)气。但是，除了前述的作为氧化硅膜的主成分的Si和O以外，由于作为杂质的氢(H)、碳(C)的各成分同时存在，因此在形成氧化硅膜的过程中，Si与C、O发生键合、或者与Si键合了的O与C、H发生键合。上述这些存在于氧化硅膜中。根据发明人的潜心研究，结果发现与杂质的键合是压缩应力的一个原因。
如前所述，牺牲膜103的拉伸应力和其与绝缘膜102的应力差相关联。因此，在本实施方式中，以使绝缘膜102的压缩应力接近牺牲膜103的膜应力的方式，通过绝缘膜改质工序S202进行改质处理。
接下来，说明绝缘膜改质工序S202的详情。对残留在处理空间205内的TEOS气体、O2气进行排气后，从改质气体供给系统246供给等离子体状态的Ar气。在供给Ar气期间，使偏压电极215工作、从而向牺牲膜103吸引Ar气等离子体的离子成分。
如前所述，在绝缘膜102中，存在Si和C键合而成的Si-C键、Si和H键合而成的Si-H键、Si-O和C键合而成的Si-OC键、Si-O和H键合而成的Si-OH键。Ar等离子体的离子成分装机绝缘膜102、从而将各键之间切断，由此如图13所示对绝缘膜进行改质。在本实施方式中，将改质了的绝缘膜102称为改质绝缘膜113。像这样，通过切断与杂质的键，从而降低作为绝缘膜102的膜应力的压缩应力。
(S204)
接着，对绝缘膜修复工序S204进行说明。在绝缘膜改质工序S202中，不仅切断与杂质的键、还有可能切断Si-O键。假设切断的话，则认为会发生膜密度降低等从而耐湿式蚀刻性降低。因此，如前所述，改质绝缘膜113通过牺牲膜除去工序S116而被蚀刻。
因此，在本工序中，对被蚀刻的改质绝缘膜113进行修复。以下，对其具体的方法进行说明。这里，以使用图10中记载的装置的修复方法为例进行说明。
对作为第一处理气体使用TEOS气体、作为第二处理气体使用氧(O2)气来形成绝缘膜114的例子进行说明。绝缘膜114与绝缘膜102相同地由氧化硅膜(SiO膜)构成。
向腔室202内搬入通过牺牲膜除去工序S116进行了处理的晶片100后，关闭闸阀203从而将腔室202内密闭。之后，与第一实施方式相同地，使晶片100上升至处理空间205内的处理位置(衬底处理位置)。
在将晶片100载置于衬底载置台212上时，向埋入衬底载置台212的内部的加热器213供给电力，控制晶片100的表面以成为规定的温度。晶片100的温度为例如室温以上且800℃以下、优选为室温以上且为700℃以下。此时，控制器280基于由温度传感器检测出的温度信息提取出控制值，通过温度控制部220控制对加热器213的通电情况，从而调节加热器213的温度。
晶片100维持在规定的温度后，从第一气体供给系统243向处理空间205供给TEOS气体。发生了热分解的TEOS气体中的硅成分附着于改质绝缘膜113上，从而形成含硅膜。经过所期望的时间后，将TEOS气体从处理空间205进行排气。此时没有附着于改质绝缘膜113上的H等杂质成分被排气。之后，向处理空间205供给O2气。O2气与含硅膜反应，从而形成由SiO构成的膜。此外，其与含硅膜中的C、H发生反应从而生成CO2、H2O，变成气体。经过所期望的时间后，将O2气、CO2、H2O从处理空间205内排气。通过将以上的从TEOS气体供给起至O2气体排气作为一个循环并重复进行，从而层叠出SiO膜，以所期望的厚度的SiO膜的形式形成绝缘膜114。由此，对改质绝缘膜113的凹凸进行修复。通过进行修复，能够修复改质绝缘膜113的表面粗糙、蚀刻量的偏差。
需要说明的是，在上述实施方式中，调节了绝缘膜、或牺牲膜中某一者的膜应力，但不限于此，也可调节例如两者的膜应力。
另外，在上述实施方式中，说明了作为含硅气体使用HCDS、TEOS、作为含氧气体使用O2、作为含氮气体使用NH3的例子，但不限于此。当然，只要能获得同样的效果，能够进行适当的置换。
另外，在第一实施方式中，说明了通过与牺牲膜的形成装置不同的装置而形成绝缘膜的例子，但不限于此，例如也可使用同样的装置来形成。此时，由于能够通过一个容器进行第一绝缘膜形成工序、牺牲膜形成工序、和它们的改质工序，因此能够抑制在绝缘膜和牺牲膜之间混入杂质，因而能够显著提高半导体器件的特性。
另外，在本实施方式中，用等离子体状态的Ar进行改质，但不限于此，例如，也可以另行准备离子注入装置，将在该装置中生成的粒子注入牺牲膜，从而切断其与杂质的键。此时，不限于Ar，优选使用例如锗(Ge)等对膜的特性没有直接影响的粒子尺寸大的成分。
另外，在本实施方式中，对由绝缘膜和牺牲膜的热膨胀系数差引起半导体器件的破坏的例子进行说明，但不限于此。例如，在形成如图6所记载的孔穴106时，由于绝缘膜或牺牲膜的膜应力的问题，有可能发生半导体器件的破坏。然而，如上述实施方式那样，通过降低绝缘膜的膜应力、或降低牺牲膜的膜应力，能够防止形成孔穴106时的半导体器件的破坏。

Claims (16)

1.一种半导体器件的制造方法，其将下述工序作为一个组合并重复多次，从而形成将绝缘膜和牺牲膜层叠而成的层叠结构，所述工序为：
绝缘膜形成工序，在衬底上形成绝缘膜；
牺牲膜形成工序，在所述绝缘膜上形成牺牲膜；和
改质工序，供给等离子体状态的氩气从而将所述氩气的等离子体的离子成分吸引至所述牺牲膜，从而进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。
2.如权利要求1所述的半导体器件的制造方法，
在所述牺牲膜形成工序中，使用至少包含硅成分和杂质的含硅气体和包含氮成分的含氮气体来形成所述牺牲膜，
在所述改质工序中，进行改质以切断所述牺牲膜中的所述氮成分和所述杂质的键、或所述硅成分和所述杂质的键，从而降低所述牺牲膜的拉伸应力。
3.如权利要求2所述的半导体器件的制造方法，从所述牺牲膜形成工序结束后起直至所述绝缘膜形成工序开始之前，进行所述改质工序。
4.如权利要求3所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；和
导电膜形成工序，在所述空隙中形成导电膜。
5.如权利要求2所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；和
导电膜形成工序，在所述空隙中形成导电膜。
6.如权利要求1所述的半导体器件的制造方法，从所述牺牲膜形成工序结束后起直至所述绝缘膜形成工序开始之前，进行所述改质工序。
7.如权利要求6所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；和
导电膜形成工序，在所述空隙中形成导电膜。
8.如权利要求1所述的半导体器件的制造方法，
在形成所述绝缘膜的工序中，使用至少包含硅成分和杂质的含硅气体和包含氧成分的含氧气体来形成，
在所述改质工序中，进行改质以切断所述绝缘膜中的所述氧成分和所述杂质的键、或所述硅成分和所述杂质的键，从而降低所述绝缘膜的压缩应力。
9.如权利要求8所述的半导体器件的制造方法，从所述绝缘膜形成工序结束后起直至所述牺牲膜形成工序开始之前，进行所述改质工序。
10.如权利要求9所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；
绝缘膜修复工序，在形成所述空隙后，在所述绝缘膜上形成新绝缘膜以对所述绝缘膜进行修复；和
导电膜形成工序，在所述空隙中形成导电膜。
11.如权利要求8所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；
绝缘膜修复工序，在形成所述空隙后，在所述绝缘膜上形成新绝缘膜以对所述绝缘膜进行修复；和
导电膜形成工序，在所述空隙中形成导电膜。
12.如权利要求1所述的半导体器件的制造方法，从所述绝缘膜形成工序结束后起直至所述牺牲膜形成工序开始之前，进行所述改质工序。
13.如权利要求12所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；
绝缘膜修复工序，在形成所述空隙后，在所述绝缘膜上形成新绝缘膜以对所述绝缘膜进行修复；和
导电膜形成工序，在所述空隙中形成导电膜。
14.如权利要求1所述的半导体器件的制造方法，包括：
牺牲膜除去工序，在形成所述层叠结构后，除去所述牺牲膜从而形成空隙；
绝缘膜修复工序，在形成所述空隙后，在所述绝缘膜上形成新绝缘膜以对所述绝缘膜进行修复；和
导电膜形成工序，在所述空隙中形成导电膜。
15.一种半导体器件的制造方法，包括：
载置工序，将表面形成有绝缘膜的衬底载置于配置在处理空间内的衬底载置部；
牺牲膜形成工序，使用至少包含硅成分和杂质的含硅气体和至少包含氮成分的含氮气体，在所述绝缘膜上形成牺牲膜；和
改质工序，从气体供给部向所述处理空间供给等离子体状态的氩气，并且使设置于所述衬底载置部的偏压电极部工作，将所述氩气的等离子体的离子成分吸引至所述牺牲膜，从而进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。
16.一种衬底处理装置，包括：
衬底载置部，其配置在处理空间内，载置衬底；
偏压电极部，其设置于所述衬底载置部，
气体供给部，其向所述处理空间内供给气体；和
控制部，其以将下述处理作为一个组合并重复多次、从而形成将绝缘膜和牺牲膜层叠而成的层叠结构的方式进行控制，所述处理为：从所述气体供给部供给绝缘膜形成气体从而在所述衬底上形成绝缘膜的处理；从所述气体供给部供给牺牲膜形成气体从而在所述绝缘膜上形成牺牲膜的处理；和改质处理，从所述气体供给部供给等离子体状态的氩气，并且使所述偏压电极部工作，将所述氩气的等离子体的离子成分吸引至所述牺牲膜，从而进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。
CN201611237956.9A 2016-09-06 2016-12-28 半导体器件的制造方法及衬底处理装置 Active CN107799530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-173628 2016-09-06
JP2016173628A JP6419762B2 (ja) 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
CN107799530A CN107799530A (zh) 2018-03-13
CN107799530B true CN107799530B (zh) 2021-12-31

Family

ID=59034074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611237956.9A Active CN107799530B (zh) 2016-09-06 2016-12-28 半导体器件的制造方法及衬底处理装置

Country Status (5)

Country Link
US (1) US9685455B1 (zh)
JP (1) JP6419762B2 (zh)
KR (1) KR101965138B1 (zh)
CN (1) CN107799530B (zh)
TW (1) TWI636555B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505902B1 (ko) 2017-08-04 2023-03-06 마이크로머티어리얼즈 엘엘씨 개선된 금속 콘택 랜딩 구조
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7461396B2 (ja) 2022-03-24 2024-04-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
CN104064446A (zh) * 2013-03-21 2014-09-24 东京毅力科创株式会社 层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置
CN104218002A (zh) * 2014-09-23 2014-12-17 武汉新芯集成电路制造有限公司 3d nand闪存的制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265276B1 (en) * 2000-03-13 2011-06-22 Tadahiro Ohmi Method for forming dielectric film
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4415984B2 (ja) * 2006-12-06 2010-02-17 ソニー株式会社 半導体装置の製造方法
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP5374749B2 (ja) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101660262B1 (ko) * 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
KR101855324B1 (ko) * 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
JP6032988B2 (ja) * 2012-07-25 2016-11-30 株式会社フジクラ 計算方法、計算装置、プログラム、及び記録媒体
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
JP6046757B2 (ja) * 2014-09-30 2016-12-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
US9524981B2 (en) * 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
KR102264675B1 (ko) * 2014-12-09 2021-06-15 삼성전자주식회사 반도체 장치 및 그 형성방법
US9799671B2 (en) * 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
KR102437416B1 (ko) * 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US9660076B2 (en) * 2015-09-03 2017-05-23 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10147736B2 (en) * 2015-09-03 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9716098B2 (en) * 2015-09-04 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
CN104064446A (zh) * 2013-03-21 2014-09-24 东京毅力科创株式会社 层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置
CN104218002A (zh) * 2014-09-23 2014-12-17 武汉新芯集成电路制造有限公司 3d nand闪存的制作方法

Also Published As

Publication number Publication date
CN107799530A (zh) 2018-03-13
US9685455B1 (en) 2017-06-20
JP6419762B2 (ja) 2018-11-07
TWI636555B (zh) 2018-09-21
KR101965138B1 (ko) 2019-04-03
JP2018041793A (ja) 2018-03-15
KR20180027308A (ko) 2018-03-14
TW201820596A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN107799530B (zh) 半导体器件的制造方法及衬底处理装置
KR102415040B1 (ko) 실리콘 산화막을 형성하는 방법 및 장치
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN108447766B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
KR20150109267A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
CN108630512B (zh) 衬底处理装置、半导体器件的制造方法及存储介质
CN110957238B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN107275280B (zh) 半导体器件的制造方法及衬底处理装置
KR102206183B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
TW201735201A (zh) 半導體裝置之製造方法、基板處理裝置及程式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181205

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

GR01 Patent grant
GR01 Patent grant