KR20180027308A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20180027308A
KR20180027308A KR1020160169521A KR20160169521A KR20180027308A KR 20180027308 A KR20180027308 A KR 20180027308A KR 1020160169521 A KR1020160169521 A KR 1020160169521A KR 20160169521 A KR20160169521 A KR 20160169521A KR 20180027308 A KR20180027308 A KR 20180027308A
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
sacrificial
gas
Prior art date
Application number
KR1020160169521A
Other languages
English (en)
Other versions
KR101965138B1 (ko
Inventor
사토시 시마모토
타카시 나카가와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20180027308A publication Critical patent/KR20180027308A/ko
Application granted granted Critical
Publication of KR101965138B1 publication Critical patent/KR101965138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H01L27/11578—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/11521—
    • H01L27/11551—
    • H01L27/11558—
    • H01L27/11568—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

3차원 구조의 플래시 메모리에서도 양호한 특성의 반도체 장치를 형성 가능하게 한다.
상기 과제를 해결하기 위해서 기판 상에 절연막을 형성하는 절연막 형성 공정; 상기 절연막 상에 희생막을 형성하는 희생막 형성 공정; 및 상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 개질 공정; 을 하나의 조합으로 하여서 상기 조합을 복수 회 반복해서 상기 절연막과 상기 희생막을 적층한 적층 구조를 형성하는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치는 고집적화의 경향에 있다. 그것을 실현하는 방법의 하나로서 전극 등을 3차원적으로 배열하는 3차원 구조가 제안되고 있다. 이와 같은 반도체 장치는 예컨대 특허문헌 1에 개시되고 있다.
플래시 메모리의 3차원 구조를 형성하는 과정에서는 절연막과 희생막을 교호(交互)적으로 적층할 필요가 있다. 그런데 절연막과 희생막의 열팽창율의 차이 등과 같은 이유로 실리콘 웨이퍼에 스트레스가 부가되어, 적층막을 형성하는 과정에서 적층막이 파괴되는 우려가 있다. 이와 같은 현상에 의해서 반도체 장치의 특성의 저하로 연결되는 우려가 있다.
일본 특개 2015-50466
따라서 본 발명은 3차원 구조의 플래시 메모리에서도 양호한 특성의 반도체 장치를 형성 가능한 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 기판 상에 절연막을 형성하는 절연막 형성 공정; 상기 절연막 상에 희생막을 형성하는 희생막 형성 공정; 및 상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 개질 공정;을 하나의 조합으로 하여서 상기 조합을 복수 회 반복해서 상기 절연막과 상기 희생막을 적층한 적층 구조를 형성하는 기술을 제공한다.
본 발명에 따른 기술에 의하면 3차원 구조의 플래시 메모리에서도 양호한 특성의 반도체 장치를 형성 가능한 기술을 제공할 수 있다.
도 1은 제1 실시 형태에 따른 반도체 장치의 제조 플로우를 설명하는 설명도.
도 2는 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 3은 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 4는 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 5는 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 6a 내지 도 6b는 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 7은 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 8은 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 9는 제1 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 10은 제1 실시 형태에 따른 기판 처리 장치를 설명하는 설명도.
도 11은 제1 실시 형태에 따른 기판 처리 장치를 설명하는 설명도.
도 12는 제2 실시 형태에 따른 반도체 장치의 제조 플로우를 설명하는 설명도.
도 13은 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 14는 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 15는 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 16은 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 17은 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 18은 제2 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 19는 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
(제1 실시 형태)
이하에 본 발명의 제1 실시 형태에 대해서 설명한다.
도 1을 이용해서 반도체 장치의 제조 공정의 일 공정을 설명한다. 상기 공정을 통해서, 전극을 3차원적으로 구성한 3차원 구조의 반도체 장치를 형성한다. 이 반도체 장치는 도 9에 도시된 바와 같이 웨이퍼(100) 상에 절연막(102)과 전극(112)을 교호적으로 적층하는 적층 구조이다. 이하에 구체적인 플로우를 설명한다.
(S102)
제1 절연막 형성 공정(S102)에 대해서 도 2를 이용해서 설명한다. 도 2는 반도체 웨이퍼(100)에 형성하는 절연막(102)을 설명한 도면이다. 웨이퍼(100)에는 공통 소스 라인(101)(CSL, Common Source Line)이 형성된다. 절연막(102)은 제1 절연막이라고도 부른다.
제1 절연막 형성 공정(S102)에서, 웨이퍼(100) 상에 절연막(102)을 형성한다. 절연막(102)은 실리콘 산화막(SiO막)으로 구성된다. SiO막은 웨이퍼(100)를 소정 온도로 가열하는 것과 함께, 실리콘 성분을 주성분으로 하는 실리콘 함유 가스와 산소 성분을 주성분으로 하는 산소 함유 가스를 웨이퍼(100) 상에 공급하여 형성한다. 또한 실리콘 함유 가스는 후술하는 바와 같이 예컨대 염소 등의 불순물을 포함한다. 여기서 본 공정에서 사용하는 실리콘 함유 가스와 산소 함유 가스를 합쳐서 제1 절연막 형성 가스라고 부른다. 또한 제1 절연막 형성 가스를 단순히 절연막 형성 가스라고도 부른다.
(S104)
희생막 형성 공정(S104)에 대해서 도 3을 이용해서 설명한다. 도 3을 참조하면, 절연막(102) 상에 희생막(103)을 형성한다. 희생막(103)은 후술하는 희생막 제거 공정(S116)에서 제거되는 것이며, 절연막(102)에 대하여 에칭의 선택성을 가지는 것이다. 에칭의 선택성을 가진다는 것은 에칭액에 노출되었을 때 희생막은 에칭되고 절연막은 에칭되지 않는 성질을 나타낸다.
희생막(103)은 예컨대 실리콘 질화막(SiN막)으로 구성된다. SiN막은 웨이퍼(100)를 소정 온도로 가열하는 것과 함께, 실리콘 성분을 주성분으로 하는 실리콘 함유 가스와 질소 성분을 주성분으로 하는 질소 함유 가스를 웨이퍼(100) 상에 공급하여 형성한다. 또한 실리콘 함유 가스는 후술하는 바와 같이 예컨대 염소 등의 불순물을 포함한다. 상세한 것은 후술한다. 또한 형성 메커니즘의 차이에 의해서, 절연막 형성 공정(S102)과 희생막 형성 공정(S104)에서의 웨이퍼(100)의 가열 온도가 다르다. 여기서 본 공정에서 사용하는 실리콘 함유 가스와 질소 함유 가스를 합쳐서 희생막 형성 가스라고 부른다.
(S106)
희생막 개질 공정(S106)에 대해서 도 4를 이용해서 설명한다. 희생막 개질 공정은 단순히 개질 공정이라고도 부른다. 막(104)은 희생막(103)을 개질한 개질 희생막이다. 여기서 말하는 개질이라는 희생막(103)의 막 응력을 절연막(102)의 막 응력에 근접시키는 것이다.
이하에 개질을 수행할 이유에 대해서 비교예인 도 19를 이용해서 설명한다. 도 19는 희생막(103)을 개질하지 않는 경우를 도시한다. 즉 희생막 개질 공정(S106)을 수행하지 않고, 절연막(102)과 희생막(103)을 교호적으로 적층한 것이다. 절연막(102)은 하방(下方)으로부터 순서대로 절연막(102-1), 절연막(102-2) 내지 절연막(102-8)으로 구성된다. 또한 희생막(103)은 하방으로부터 순서대로 희생막(103-1), 희생막(103-2) 내지 희생막(103-8)으로 구성된다. 전술한 바와 같이 절연막(102)을 형성할 때는 웨이퍼(100)를 소정 온도로 가열하는 것과 함께, 실리콘 함유 가스와 산소 함유 가스를 웨이퍼(100) 상에 공급하여 형성한다. 또한 희생막(103)을 형성할 때는 웨이퍼(100)를 절연막(102)과는 다른 소정 온도로 가열하는 것과 함께, 실리콘 함유 가스와 질소 함유 가스를 웨이퍼(100) 상에 공급하여 형성한다.
또한 일반적으로 SiO막은 압축 응력이 높고, SiN막은 인장 응력이 높은 것으로 알려져 있다. 즉 SiO막과 SiN막은 막 응력에 관해서 반대의 특성을 가진다. 이들의 응력의 성질은 가열되는 경우에 현저해진다.
도 19에서는 SiO막으로 구성되는 절연막(102)을 형성하는 것과 SiN막으로 구성되는 희생막(103)을 형성하는 것을 반복해서 형성하지만, 일부의 막에서는 절연막(102)과 희생막(103)이 동시에 존재한 상태에서 웨이퍼(100)를 가열 처리한다. 따라서 절연막(102)과 희생막(103) 사이에서의 응력 차이가 현저해지고, 예컨대 절연막(102)과 희생막(103) 사이에서 막 박리(剝離) 등이 발생하여 그것이 반도체 장치의 파괴나 제품 비율의 저감에 연결되는 우려가 있다.
예컨대 희생막(103-5)을 형성할 때 웨이퍼(100)를 SiN막을 형성하는 온도로 가열한다. 그때 희생막(103-5)보다 하방에 설치된 절연막(102-1) 내지 절연막(102-5)은 압축 응력이 높아지고 희생막(103-1) 내지 희생막(103-4)은 인장 응력이 높아진다. 따라서 절연막(102)과 희생막(103) 사이에 응력 차이가 발생한다. 이러한 응력 차이는 반도체 장치의 파괴와 연결되는 우려가 있다.
이와 같은 응력 차이를 저감하기 위해서 희생막 개질 공정(S106)에서 희생막(103)을 개질 희생막(104)으로 개질하여, 희생막(103)의 막 응력을 절연막(102)의 막 응력에 근접시킨다. 개질 방법의 상세한 사항은 후술한다.
(S108)
공정 S108에서는, 전술한 절연막 형성 공정(S102)으로부터 희생막 개질 공정(S106)의 조합이 소정 횟수 실시되었는지를 판단한다. 즉 도 5에서의 절연막(102)과 개질 희생막(104)의 조합이 소정 횟수 적층되었는지를 판단한다. 본 실시 형태에서는 예컨대 8층으로 하여, 절연막(102)을 8층[절연막(102-1)으로부터 절연막(102-8)], 개질 희생막(104)을 8층[개질 희생막(104-1)으로부터 개질 희생막(104-8)]을 교호적으로 형성한다. 또한 개질 희생막(104)은 하방으로부터 상방으로 순서대로 개질 희생막(104-1), 개질 희생막(104-2) 내지 개질 희생막(104-8)으로 구성된다.
공정 S108에서 소정 횟수 실시하지 않았다고 판단되면 "NO"를 선택하고 제1 절연막 형성 공정(S102)으로 이행한다. 공정 S108에서 소정 횟수 실시했다고 판단되면, 즉 소정 층수 형성되었다고 판단되면 "YES"를 선택하고 제2 절연막 형성 공정(S110)으로 이행한다.
(S110)
공정 S110에서,도 5에 도시된 바와 같이 절연막(105)을 형성한다. 절연막(105)은 절연막(102)과 같은 방법으로 형성하는 것이며, 개질 희생막(104) 상에 형성한다.
(S112)
도 6a 내지 도 6b를 이용해서 공정 S112를 설명한다. 도 6a는 도 5와 같이 측면에서 본 도면이며, 도 6b는 도 6a의 구성을 상방(上方)에서 본 도면이다. 또한 도 6b에서의 α-α'에서의 단면도가 도 6a에 상당한다.
여기서는 절연막(102, 105)과 개질 희생막(104)의 적층 구조에 대하여 홀(106)을 형성한다. 도 6a에 도시된 바와 같이 홀(106)은 CSL(101)을 노출시키도록 형성된다. 홀(106)은 도 6b에 도시된 바와 같이 절연막(105)의 표면에 복수 설치된다.
(S114)
계속해서 홀 충전(充塡) 공정(S114)을 도 7을 이용해서 설명한다. 여기서는 공정(S112)을 통해 형성한 홀(106)의 내측을 전하(電荷) 트랩막(108) 등으로 충전하는 공정이다. 홀(106) 내에는 외주측으로부터 중심측으로 순서대로 보호막(107), 게이트 전극 간 절연막-전하 트랩막-터널 절연막의 적층막(108), 채널 폴리 실리콘막(109), 충전 절연막(110)이 형성된다. 각 막은 통 형상으로 구성된다.
예컨대 보호막(107)은 SiO나 금속 산화막으로 구성되고, 게이트 전극 간 절연막-전하 트랩 막-터널 절연막의 적층막(108)은 SiO-SiN-SiO막으로 구성된다. 개질 희생막(104)을 제거할 때에 적층막(108)이 데미지를 입는 것을 피하기 위해서 홀(106)의 내벽의 표면에 보호막(107)을 설치해서 보호한다.
(S116)
계속해서 도 8을 이용해서 희생막 제거 공정(S116)을 설명한다. 희생막 제거 공정(S116)에서는 개질된 개질 희생막(104)을 웨트 에칭으로 제거한다. 제거한 결과, 개질 희생막(104)이 형성된 위치에 공극[空隙(111)]이 형성된다. 여기서는 하방으로부터 상방으로 순서대로 공극(111-1), 공극(111-2) 내지 공극(111-8)이 형성된다.
(S118)
계속해서 도 9를 이용해서 도전막 형성 공정(S118)을 설명한다. 도전막 형성 공정(S118)에서는 전극이 되는 도전막(112)을 공극(111)에 형성한다. 도전막은 예컨대 텅스텐 등으로 구성된다. 여기서는 도전막(112)은 하방으로부터 상방으로 순서대로 도전막(112-1), 도전막(112-2) 내지 도전막(112-8)으로 구성된다.
계속해서 제1 절연막 형성 공정(S102) 및 희생막 형성 공정(S104)을 수행하는 경우에 사용되는 기판 처리 장치(200) 및 형성 방법을 설명한다. 기판 처리 장치(200)에 관해서는 도 10을 이용해서 설명한다.
(기판 처리 장치)
(처리 용기)
도 10에 예시적으로 도시된 바와 같이 기판 처리 장치(200)는 처리 용기(202)(용기)를 구비한다. 용기(202)는 예컨대 횡단면(橫斷面)이 원형이며, 편평한 밀폐 용기로서 구성된다. 또한 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료에 의해 구성된다. 용기(202) 내에는 실리콘 웨이퍼 등의 웨이퍼(100)를 처리하는 처리 공간(205)과 웨이퍼(100)를 처리 공간(205)에 반송할 때에 웨이퍼(100)가 통과하는 반송 공간(206)이 형성된다. 용기(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b) 사이에는 칸막이 판(208)이 설치된다.
하부 용기(202b)의 측면에는 게이트 밸브(203)에 인접한 기판 반입 반출구(204)가 설치되고, 웨이퍼(100)는 기판 반입 반출구(204)를 개재하여 도시되지 않는 반송실과의 사이를 이동한다. 하부 용기(202b)의 저부에는 리프트 핀(207)이 복수 설치된다.
처리 공간(205)에는 웨이퍼(100)를 지지하는 기판 지지부(210)가 배치된다. 기판 지지부(210)는 웨이퍼(100)를 재치하는 기판 재치면(211)을 그 표면에 가지는 기판 재치대(212), 기판 재치대(212) 내에 설치된 가열원으로서의 히터(213)와 바이어스 전극(215)을 주로 포함한다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치된다. 히터(213)에는 도시되지 않는 히터 제어부가 접속되고, 컨트롤러(280)의 지시에 따라 원하는 온도로 가열된다. 바이어스 전극(215)에는 도시되지 않는 바이어스 전극 제어부가 접속되고, 컨트롤러의 지시에 따라 웨이퍼(100)로의 플라즈마가 인입(引入)되는 양을 조정한다.
기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는 처리 용기(202)의 저부를 관통하고, 또한 처리 용기(202)의 외부에서 승강부(218)에 접속된다.
승강부(218)는 샤프트(217)를 지지하는 지지축과 지지축을 승강시키거나 회전시키는 작동부를 주로 포함한다. 작동부는 예컨대 승강을 실현하기 위한 모터를 포함하는 승강 기구와 지지축을 회전시키기 위한 톱니바퀴 등의 회전 기구를 포함한다.
승강부(218)를 작동시켜서 샤프트(217) 및 기판 재치대(212)를 승강시키는 것에 의해 기판 재치대(212)는 재치면(211) 상에 재치되는 웨이퍼(100)를 승강시키는 것이 가능하다. 또한 샤프트(217) 하단부의 주위는 벨로즈(219)(bellows)로 피복되고, 이에 의해 처리 공간(205) 내는 기밀하게 보지(保持)된다.
기판 재치대(212)는 웨이퍼(100)의 반송 시에는 기판 재치면(211)이 기판 반입 반출구(204)에 대향하는 위치까지 하강하고, 웨이퍼(100)의 처리 시에는 도 10에서 도시되는 바와 같이 웨이퍼(100)가 처리 공간(205) 내의 처리 위치가 될 때까지 상승한다.
처리 공간(205)의 상부(상류측)에는 가스 분산 기구로서의 샤워 헤드(230)가 설치된다. 샤워 헤드(230)의 덮개(231)에는 관통공(231a)이 설치된다. 관통공(231a)은 후술하는 가스 공급관(242)과 연통한다.
샤워 헤드(230)는 가스를 분산시키기 위한 분산 기구로서의 분산판(234)을 구비한다. 이 분산판(234)의 상류측이 버퍼 공간(232)이며, 하류측이 처리 공간(205)이다. 분산판(234)에는 복수의 관통공(234a)이 설치된다. 분산판(234)은 기판 재치면(211)과 대향하도록 배치된다. 분산판(234)은 예컨대 원반 형상으로 구성된다. 관통공(234a)은 분산판(234)의 전체 표면에 걸쳐 설치된다.
상부 용기(202a)는 플랜지를 포함하고, 플랜지 상에 지지 블록(233)이 재치되어 고정된다. 지지 블록(233)은 플랜지(233a)를 포함하고, 플랜지(233a) 상에는 분산판(234)이 재치되어 고정된다. 또한 덮개(231)는 지지 블록(233)의 상면에 고정된다.
(공급부)
샤워 헤드(230)의 덮개(231)에 설치된 가스 도입공(231a)과 연통하도록 덮개(231)에는 공통 가스 공급관(242)이 접속된다. 공통 가스 공급관(242)에는 제1 가스 공급관(243a), 제2 가스 공급관(244a), 제3 가스 공급관(245a), 개질 가스 공급관(246a)이 접속된다.
(제1 가스 공급계)
제1 가스 공급관(243a)에는 상류 방향으로부터 순서대로 제1 가스원(243b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(243c)(MFC) 및 개폐 밸브인 밸브(243d)가 설치된다.
제1 가스원(243b)은 제1 원소를 함유하는 제1 가스원이다. 제1 가스는 제1 원소 함유 가스"라고도 부른다. 제1 원소 함유 가스는 원료 가스, 즉 처리 가스의 하나다. 여기서 제1 원소는 실리콘(Si)이다. 즉 제1 원소 함유 가스는 실리콘 함유 가스다. 구체적으로는 실리콘 함유 가스로서 디클로로실란(Cl2H2Si. DCS라고도 부른다)이나 헥사클로로디실란(Si2Cl6. HCDS라고도 부른다.)가스가 이용된다.
주로 제1 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d)에 의해 제1 가스 공급계(243)(실리콘 함유 가스 공급계라고도 말한다)가 구성된다.
(제2 가스 공급계)
제2 가스 공급관(244a)에는 상류 방향으로부터 순서대로 제2 가스원(244b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(244c)(MFC), 및 개폐 밸브인 밸브(244d)가 설치된다.
제2 가스원(244b)은 제2 원소를 함유하는 제2 가스원이다. 제2 가스는 "제2 원소 함유 가스"라고도 부른다. 제2 원소 함유 가스는 처리 가스의 하나다. 또한 제2 원소 함유 가스는 반응 가스로서 생각해도 좋다.
여기서 제2 원소 함유 가스는 제1 원소와는 다른 제2 원소를 함유한다. 제2 원소로서는 예컨대 산소(O), 질소(N) 및 탄소(C) 중 어느 하나다. 본 실시 형태에서는 제2 원소 함유 가스는 예컨대 질소 함유 가스이다. 구체적으로는 질소 함유 가스로서 암모니아(NH3) 가스가 이용된다.
웨이퍼(100)를 플라즈마 상태의 제2 가스로 처리할 경우, 제2 가스 공급관에 플라즈마 생성부로서의 리모트 플라즈마 유닛(244e)을 설치해도 좋다.
주로 제2 가스 공급관(244a), 매스 플로우 컨트롤러(244c), 밸브(244d)에 의해 제2 가스 공급계(244)(반응 가스 공급계라고도 말한다)가 구성된다. 제2 가스 공급계(244)에 리모트 플라즈마 유닛(244e)을 포함시켜도 좋다.
(제3 가스 공급계)
제3 가스 공급관(245a)에는 상류 방향으로부터 순서대로 제3 가스원(245b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(245c)(MFC) 및 개폐 밸브인 밸브(245d)가 설치된다. 기판 처리 공정에서 제3 가스를 플라즈마 상태로 하는 경우는 제3 가스 공급관(245a)에 플라즈마 생성부로서의 리모트 플라즈마 유닛(245e)을 설치해도 좋다.
제3 가스원(245b)은 불활성 가스원이다. 불활성 가스는 예컨대 질소(N2) 가스다.
주로 제3 가스 공급관(245a), 매스 플로우 컨트롤러(245c), 밸브(245d)에 의해 제3 가스 공급계(245)가 구성된다.
불활성 가스원(245b)으로부터 공급되는 불활성 가스는 기판 처리 공정에서는 용기(202)나 샤워 헤드(230) 내에 쌓인 가스를 퍼지하는 퍼지 가스로서 작용한다.
(개질 가스 공급계)
개질 가스 공급관(246a)에는 상류 방향으로부터 순서대로 개질 가스원(246b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(246c)(MFC) 및 개폐 밸브인 밸브(246d)가 설치된다. 기판 처리 공정에서 개질 가스를 플라즈마 상태로 하는 경우는 개질 가스 공급관(246a)에 플라즈마 생성부로서의 리모트 플라즈마 유닛(246e)을 설치해도 좋다.
개질 가스원(246b)은 개질 가스원이다. 개질 가스는 예컨대 아르곤(Ar) 등의 분자 사이즈가 큰 가스다.
주로 개질 가스 공급관(246a), 매스 플로우 컨트롤러(246c), 밸브(246d)에 의해 개질 가스 공급계(246)가 구성된다.
개질 가스원(246b)으로부터 공급되는 개질 가스는 기판 처리 공정에서는 실리콘 질화막 및 실리콘 산화막 중 어느 하나 또는 양방(兩方)을 개질하는 가스다.
(배기계)
용기(202)의 분위기를 배기하는 배기계를 설명한다. 용기(202)에는 처리 공간(205)에 연통하도록 배기관(262)이 접속된다. 배기관(262)은 처리 공간(205)의 측방에 설치된다. 배기관(262)에는 처리 공간(205) 내를 소정의 압력으로 제어하는 압력 제어기인 APC(266)(Automatic Pressure Controller)가 설치된다. APC(266)는 개도(開度) 조정 가능한 밸브체(도시되지 않음)를 포함하고, 컨트롤러(280)로부터의 지시에 따라 배기관(262)의 컨덕턴스를 조정한다. 또한 배기관(262)에서 APC(266)의 상류측에는 밸브(267)가 설치된다. 배기관(262)과 밸브(267), APC(266)를 합쳐서 배기계라고 부른다.
또한 DP(269)(Dry Pump. 드라이 펌프)가 설치된다. 도시와 같이 DP(269)는 배기관(262)을 개재하여 처리 공간(205)의 분위기를 배기한다.
(컨트롤러)
기판 처리 장치(200)는 기판 처리 장치(200)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(280)를 포함한다. 컨트롤러(280)는 도 11에 도시된 바와 같이 연산부(280a)(CPU), 일시 기억부(280b), 기억부(280c), I/O 포트(280d)를 적어도 포함한다. 컨트롤러(280)는 I/O 포트(280d)를 개재하여 기판 처리 장치(200)의 각 구성에 접속되고, 상위 장치(270)나 사용자의 지시에 따라 기억부(280c)로부터 프로그램이나 레시피를 호출하여, 그 내용에 따라 각 구성의 동작을 제어한다. 송수신 제어는 예컨대 연산부(280a) 내의 송수신 지시부(280e)가 수행한다. 또한 컨트롤러(280)는 전용의 컴퓨터로서 구성해도 좋고, 범용의 컴퓨터로서 구성해도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(282)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리]를 준비하고, 외부 기억 장치(282)를 이용해서 범용의 컴퓨터에 프로그램을 인스톨하는 것에 의해 본 실시 형태에 따른 컨트롤러(280)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(282)를 개재하여 공급할 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용해도 좋고, 상위 장치(280)로부터 수신부(283)를 개재하여 정보를 수신하고, 외부 기억 장치(282)를 개재하지 않고 프로그램을 공급하도록 해도 좋다. 또한 키보드나 터치패널 등의 입출력 장치(281)를 이용해서 컨트롤러(280)에 지시를 해도 좋다.
또한 기억부(280c)나 외부 기억 장치(282)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 말한다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억부(280c) 단체(單體)만을 포함하는 경우, 외부 기억 장치(282) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
계속해서 도 1에서의 희생막 형성 공정(S104) 및 희생막 개질 공정(S106)의 상세에 대해서 설명한다.
[희생막 형성 공정(S104)]
이하 제1 처리 가스로서 HCDS가스를 이용하고 제2 처리 가스로서 암모니아(NH3) 가스를 이용해서 희생막(103)을 형성하는 예에 대해서 설명한다. 희생막은 실리콘 질화막(SiN막)으로 구성된다.
챔버(202) 내에 절연막(102)이 형성된 웨이퍼(100)를 반입하면 게이트 밸브(203)를 닫아 챔버(202) 내를 밀폐한다. 그 후, 기판 재치대(212)를 상승시키는 것에 의해 기판 재치대(212)에 설치된 기판 재치면(211) 상에 웨이퍼(100)를 재치시키고, 또한 기판 재치대(212)를 상승시키는 것에 의해 전술한 처리 공간(205) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(100)를 상승시킨다.
웨이퍼(100)를 기판 재치대(212) 상에 재치할 때는, 기판 재치대(212)의 내부에 매립된 히터(213)에 전력을 공급하여, 웨이퍼(100)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(100)의 온도는 예컨대 실온 이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하다. 이때 히터(213)의 온도는, 도시되지 않는 온도 센서에 의해 검출된 온도 정보에 기초하여 컨트롤러(280)가 제어 값을 추출하고 온도 제어부(220)에 의해 히터(213)로의 통전 상태를 제어하는 것에 의해서, 조정된다.
웨이퍼(100)가 소정의 온도로 유지되면 제1 가스 공급계(243)로부터 HCDS가스를 처리 공간(205)에 공급하는 것과 함께, 제2 가스 공급계(244)로부터 NH3가스를 공급한다. 이때 NH3가스는 리모트 플라즈마 유닛(244e)에 의해 플라즈마 상태로 된다.
처리 공간(205)에서는 열분해된 HCDS가스와 플라즈마 상태의 NH3가스가 존재한다. 즉 처리 공간(205)에는 Si, 염소(Cl), 질소(N) 및 수소(H)의 각 성분이 혼합한 상태에서 존재한다. 이 중에서 주로 Si와 질소가 결합하는 것에 의해 도 3에 도시된 바와 같이 웨이퍼(100) 상에 SiN막으로 구성되는 희생막(103)이 형성된다. 원하는 막 두께의 희생막(103)을 형성하면 처리 공간(205)으로 HCDS가스를 공급하는 것과 NH3가스를 공급하는 것을 정지하는 것과 함께, 처리 공간(205)으로부터 HCDS가스, NH3가스를 배기한다. 배기할 때는 제3 가스 공급계로부터 N2가스를 공급하고 잔류 가스를 퍼지한다.
또한 전술한 바와 같이 SiN막의 주성분인 Si와 N의 이외에 불순물로서의 염소(Cl) 및 수소(H)의 각 성분이 처리 공간(205) 내에 동시에 존재하기 때문에 SiN막이 형성되는 과정에서는 Si가 Cl이나 H와 결합하거나 Si와 결합한 N이 Cl이나 H와 결합한다. 그들은 SiN막 중에 인입한다. 발명자가 열심히 연구한 결과, 불순물과의 결합이 인장 응력의 하나의 요인인 것을 발견했다.
전술한 바와 같이 희생막(103)의 인장 응력은 절연막(102)과의 응력 차이로 연결된다. 따라서 본 실시 형태에서는 희생막(103)의 인장 응력을 절연막(102)의 막 응력에 근접시키도록 희생막 개질 공정(S106)에서 개질 처리를 수행한다.
[희생막 개질 공정(S106)]
계속해서 희생막 개질 공정(S106)의 상세한 사항을 설명한다. 여기서는 개질 가스로서 아르곤(Ar) 가스를 이용한다. 처리 공간(205)에 잔류한 HCDS가스, NH3가스를 배기하면 개질 가스 공급계(246)로부터 플라즈마 상태의 Ar가스를 공급한다. Ar가스를 공급하는 동안 바이어스 전극(215)을 가동시켜서 희생막(103)에 Ar가스 플라즈마의 이온 성분을 끌어 당긴다.
전술한 바와 같이 희생막(103) 중에는 Si와 Cl이 결합한 Si-Cl결합, Si와 H가 결합한 Si-H결합, Si-N과 Cl이 결합한 Si-NCl결합, Si-N과 H가 결합한 Si-NH결합이 존재한다. Ar플라즈마의 이온 성분은 희생막(103)에 충돌하고 각 결합 간을 절단하여 도 4와 같이 희생막을 개질한다. 본 실시 형태에서는 개질된 희생막(103)을 개질 희생막(104)이라고도 부른다. 이와 같이 불순물과의 결합을 절단하는 것에 의해 희생막(103)의 막 응력인 인장 응력을 저감시킨다.
또한 희생막 개질 공정(S106)에서는 불순물과의 결합뿐만 아니라, Si-N결합도 절단할 가능성이 있다. 만일 Si-N결합이 절단되면 막 밀도가 저하하는 등, 막질이 나빠지는 일이 생각된다. 하지만 도 8에 도시된 바와 같이 희생막(103)은 뒤의 희생막 제거 공정(S116)에서 제거되므로 막질이 나빠져도 문제가 없다.
이와 같이 희생막(103)을 희생막(103)의 인장 응력을 저감시킨 개질 희생막(104)으로 개질하는 것에 의해 도 5로부터 도 7에 도시된 바와 같이 절연막(102)과 개질 희생막(104)을 교호적으로 적층해도 응력 차이 등에 기인하는 반도체 장치의 파괴나 제품 비율의 저감을 억제할 수 있다.
또한 본 실시 형태에서는 희생막(103)의 형성과 희생막(103)을 개질 희생막(104)으로 개질하는 공정을 하나의 용기(202) 내에서 수행했지만, 거기에 한정하는 것이 아니다. 예컨대 각각의 공정에 대응하여 별도의 용기들을 준비하고 웨이퍼를 용기들 사이에서 이동시켜서 처리해도 좋다. 이 경우, 예컨대 분위기의 배기 등 공정 사이의 처리 조건의 조정이 불필요하게 되거나 혹은 이온 주입 장치 등 전용의 용품을 설치할 수 있으므로 생산성을 향상시킬 수 있다. 한편, 본 실시 형태와 같이 동일한 용기로 처리를 할 경우, 이동에 따른 게이트 밸브의 개폐가 불필요하게 되므로 거기에 기인하는 파티클의 발생을 억제할 수 있다.
(제2 실시 형태)
계속해서 제2 실시 형태에 대해서 설명한다. 제2 실시 형태는 주로 다음 관점에서 제1 실시 형태와 다르다. 첫 번째의 차이점은 개질하는 막이 다른 점이다. 두 번째의 차이점은 희생막 개질 공정(S106)이 존재하지 않는 대신에 절연막 개질 공정(S202) 및 절연막 수복 공정(S204)이 존재하는 점이다.
이하에 도 12 내지 도 18을 이용해서 제1 실시 형태와의 차이점을 중심으로 제2 실시 형태의 구체예를 설명한다. 또한 제2 실시 형태의 구성 중 제1 실시 형태와 같은 내용에 대해서는 설명을 생략한다.
(S102)
제1 절연막 형성 공정(S102)은 제1 실시 형태와 마찬가지이며 도 2에 도시된 바와 같이 웨이퍼(100) 상에 절연막(102)을 형성한다. 이때 도 10에 예시적으로 도시된 기판 처리 장치를 이용하여 절연막(102)을 형성해도 좋다. 이 경우, 제2 가스는 제1 실시 형태에서는 질소 함유 가스(NH3가스)를 예로 하여 설명했지만, 제2 실시 형태에서는 산소 함유 가스(O2가스)로 치환한 구성으로 한다. 또한 제1 가스는 제1 실시 형태에서는 실리콘 함유 가스로서 HCDS가스를 예로 하여 설명했지만, 제2 실시 형태에서는 TEOS[Tetraethyl orthosilicate, Si(OC2H5)4) 가스]로 치환한 구성으로 한다.
절연막(102)을 형성할 때는 제1 가스 공급계로부터 TEOS가스를 공급하는 것과 함께, 제2 가스 공급계로부터 플라즈마 상태의 O2가스를 공급한다. 원하는 막 두께의 절연막(102)을 형성하면 처리 공간(205)으로 TEOS가스를 공급하는 것 및 O2가스를 공급하는 것을 정지하는 것과 함께, 처리 공간(205)으로부터 잔류한 TEOS가스 및 O2가스를 배기한다.
(S202)
절연막 개질 공정(S202)에 대해서 도 13을 이용해서 설명한다. 여기서는 절연막(102)을 개질해서 개질 절연막(113)을 형성한다. 여기서 말하는 개질이라는 절연막(102)의 막 응력을 희생막(103)의 막 응력에 근접시키는 개질이다. 이 개질을 수행하는 것에 의해 제1 실시 형태와 마찬가지로 적층막을 형성하는 과정에서도 개질 절연막(113)과 막 응력 차이를 발생시킬 일이 없다. 상세한 것은 후술한다.
(S106)로부터 (S108)
제1 실시 형태와 같은 처리를 수행하고, 도 14에 도시된 바와 같이 개질 절연막(113) 상에 희생막(103)을 형성하고, 또한 도 15에 도시된 바와 같이 개질 절연막(113)과 희생막(103)을 교호적으로 적층한 적층막을 형성한다. 여기서는 개질 절연막(113)은 하방으로부터 상방으로 순서대로 개질 절연막(113-1), 개질 절연막(113-2) 내지 개질 절연막(113-8)으로 구성된다.
(S110)로부터 (S114)
제1 실시 형태와 동일한 처리를 수행하여, 절연막(105)을 형성한다. 그 후, 홀(106)을 형성하고 홀(106) 내에 외주측으로부터 중심측으로 순서대로 보호막(107), 게이트 전극 간 절연막-전하 트랩 막-터널 절연막의 적층막(108), 채널 폴리 실리콘막(109) 및 충전 절연막(110)을 형성하여 도 15와 동일한 구조로 한다.
(S116)
계속해서 제1 실시 형태와 같이 희생막 제거 공정(S116)을 수행한다. 희생막 제거 공정에서는 희생막(103)을 웨트 에칭으로 제거한다. 제거한 결과, 도 16의 (a)에 도시된 바와 같이 희생막(103)이 형성된 위치에 공극(111)이 형성된다.
(S204)
계속해서 절연막 수복 공정(S204)을 설명한다. 여기서 말하는 절연막은 개질 절연막(113)을 가리킨다. 따라서 절연막 수복 공정(204)은 개질 절연막 수복 공정이라고 불러도 좋다. 후술하는 바와 같이 개질 공정(S202)으로 형성되는 개질 절연막(113)은 웨트 에칭 내성이 낮아진다는 문제가 있다.
그렇기 때문에 희생막 제거 공정(S116)에서 희생막(103)을 제거할 때 개질 절연막(113)의 표면도 에칭되어 개질 절연막(113)의 표면이 황폐(rough)해지거나 개질 절연막(113)의 에칭량의 편차가 발생하는 우려가 있다. 도 16의 (b)는 도 16의 (a)의 일부를 확대한 도면이며, 전술한 표면의 황폐(Surface roughness)나 에칭량의 편차를 설명하는 도면이다.
개질 절연막(113)의 표면이 황폐해지거나 에칭량의 편차가 발생하면 도 16의 (b)에 도시된 바와 같이 개질 절연막(113) 간의 높이에 편차 또는 요철이 발생한다. 개질 절연막의 높이의 편차는 수평 방향에서의 높이의 편차이며, 예컨대 개질 절연막(113-4))과 개질 절연막(113-5) 사이의 거리(h1, h2)의 편차를 말한다. 개질 절연막의 높이의 편차는 또는 수직 방향에서의 편차이며, 예컨대 개질 절연막(113-4)과 개질 절연막(113-4)의 거리(h1)와, 개질 절연막(113-3)과 개질 절연막(113-4)과의 거리(h3)의 편차를 말한다.
도 16의 (b)와 같은 상태에서 도전막(112)의 형성을 시도한 경우, 수평 방향이나 수직 방향에서 도전막(112)의 높이가 달라질 가능성이 있다. 예컨대 도전막(112-4)의 높이가 수평 방향에서 달라지는 경우다. 또는 도전막(112-3)과 도전막(112-4)의 높이가 달라지는 경우다. 높이가 다르면 도전막의 저항치가 달라지므로 특성의 편차가 발생한다는 문제가 있다.
또한 에칭의 애스펙트비가 높고, 도 16의 (b)에 도시된 바와 같이 개질 절연막(113)에 요철이 형성된 경우, 도전막(112)에도 개질 절연막(113)의 형상에 대응한 요철 형상이 형성된다. 도전막(112)의 철부(凸部)(예컨대 β에 형성되는 도전막)는 전계(電界)가 집중되기 때문에 요부에 비해서 특성의 편차가 발생한다는 문제가 있다.
따라서 본 실시 형태에서는 개질 절연막(113) 표면을 수복하는 절연막 수복 공정(S204)을 수행한다. 절연막 수복 공정(S204)을 수행하여, 개질 절연막(113)의 표면을 수복한다. 예컨대 도 17에 도시된 바와 같이 개질 절연막(113) 표면에 개질 절연막(113)과 같은 조성의 절연막(114)을 형성한다. 이와 같이 하는 것에 의해 개질 절연막(113)의 황폐를 수복해서, 요철을 적게 하고 상기 수평 방향에서의 높이의 편차나 수직 방향에서의 높이의 편차를 억제하도록 수복한다. 또한 절연막(114)의 형성 방법에 대해서는 후술한다.
또한 여기서는 절연막(114)을 다시 형성했지만, 개질 절연막(113)의 표면 황폐나 에칭량의 편차를 억제할 수 있으면 좋고, 절연막의 성분인 산소 성분의 확산 등의 개질을 수행해도 좋다.
(S118)
계속해서 도전막 형성 공정(S118)을 설명한다. 도전막 형성 공정(S118)에서는 도 18에 도시된 바와 같이 전극이 되는 도전막(112)을 공극(111)에 형성한다. 도전막은 예컨대 텅스텐 등으로 구성된다.
계속해서 제1 절연막 형성 공정(S102), 절연막 개질 공정(S202), 절연막 수복 공정(S204)의 상세를 설명한다.
(S102)
이하 제1 처리 가스로서 TEOS가스를 이용하고 제2 처리 가스로서 산소(O2) 가스를 이용하여 절연막(102)을 형성하는 예에 대해서 설명한다. 절연막은 실리콘 산화막(SiO막)으로 구성된다.
챔버(202) 내에 웨이퍼(100)를 반입하면 게이트 밸브(203)를 닫아 챔버(202) 내를 밀폐한다. 그 후, 제1 실시 형태와 마찬가지로 처리 공간(205) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(100)를 상승시킨다.
웨이퍼(100)를 기판 재치대(212) 상에 재치할 때는 기판 재치대(212)의 내부에 매립된 히터(213)에 전력을 공급하고, 웨이퍼(100)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(100)의 온도는 예컨대 실온 이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하다. 이때 히터(213)의 온도는 온도 센서에 의해 검출된 온도 정보에 기초하여 컨트롤러(280)가 제어 값을 추출하고, 온도 제어부(220)에 의해 히터(213)로의 통전 상태를 제어하는 것에 의해 조정된다.
웨이퍼(100)가 소정의 온도로 유지되면 제1 가스 공급계(243)로부터 TEOS가스를 처리 공간(205)에 공급하는 것과 함께, 제2 가스 공급계(244)로부터 O2가스를 공급한다. 이때 O2가스는 리모트 플라즈마 유닛(244e)에 의해 중심로 이루어진다.
처리 공간(205)에서는 열분해된 TEOS가스와 플라즈마 상태의 O2가스가 존재한다. 즉 처리 공간(205)에는 Si, 산소(O), 수소(H) 및 탄소(C)의 각 성분이 혼합한 상태에서 존재한다. 이 중에서 주로 Si와 산소가 결합하는 것에 의해 도 2에 도시된 바와 같이 웨이퍼(100) 상에 실리콘 산화막으로 구성되는 절연막(102)이 형성된다. 원하는 막 두께의 절연막(102)을 형성하면 처리 공간(205)으로 TEOS가스를 공급하는 것과 O2가스를 공급하는 것을 정지하는 것과 함께, 처리 공간(205)으로부터 TEOS가스 및 O2가스를 배기한다.
[절연막 개질 공정(S202)]
절연막 개질 공정(S202)에서는 개질 가스로서 아르곤(Ar) 가스를 이용한다. 또한 전술한 바와 같이 실리콘 산화막의 주성분인 Si와 O의 이외에 불순물로서의 수소(H) 및 탄소(C)의 각 성분이 동시에 존재하기 때문에 실리콘 산화막이 형성되는 과정에서는 Si가 C 또는 O와 결합하거나 Si와 결합한 O가 C 또는 H와 결합한다. 그들이 실리콘 산화막 중에 존재한다. 발명자가 열심히 연구한 결과, 불순물과의 결합이 압축 응력의 하나의 요인인 것을 발견했다.
전술한 바와 같이 희생막(103)의 인장 응력은 절연막(102)과의 응력 차이에 연결되는 것이다. 거기서 본 실시 형태에서는 절연막(102)의 압축 응력을 희생막(103)의 막 응력에 근접하도록 절연막 개질 공정(S202)에서 개질 처리를 수행한다.
계속해서 절연막 개질 공정(S202)의 상세를 설명한다. 처리 공간(205)에 잔류한 TEOS가스 및 O2가스를 배기하면서 개질 가스 공급계(246)로부터 플라즈마 상태의 Ar가스를 공급한다. Ar가스를 공급하는 동안 바이어스 전극(215)을 가동시켜서 희생막(103)에 Ar가스 플라즈마의 이온 성분을 끌어 당긴다.
전술한 바와 같이 절연막(102)에는 Si와 C가 결합한 Si-C결합, Si와 H가 결합한 Si-H결합, Si-O와 C가 결합한 Si-OC결합 및 Si-O와 H가 결합한 Si-OH결합이 존재한다. Ar플라즈마의 이온 성분은 절연막(102)에 충돌하고 각 결합 간을 절단하여, 도 13과 같이 희생막을 개질한다. 본 실시 형태에서는 개질된 절연막(102)을 개질 절연막(113)이라고도 부른다. 이와 같이 불순물과의 결합을 절단하는 것에 의해 희생막(103)의 막 응력인 압축 응력을 저감시킨다.
(S204)
계속해서 절연막 수복 공정(S204)에 대해서 설명한다. 절연막 개질 공정(S202)에서는 불순물과의 결합뿐만 아니라, Si-O결합도 절단할 가능성이 있다. 만일 Si-O결합이 절단되면 막 밀도가 저하하는 등, 웨트 에칭 내성이 낮아지는 것이 생각된다. 그렇기 때문에 전술한 바와 같이 희생막 제거 공정(S116)에서 개질 절연막(113)이 에칭된다.
따라서 절연막 수복 공정(S204)에서는 에칭된 개질 절연막(113)을 수복한다. 이하에 그 구체적인 방법에 대해서 설명한다. 여기서는 도 10에 예시적으로 도시된 기판 처리 장치를 이용한 수복 방법을 예로 하여 설명한다.
제1 처리 가스로서 TEOS가스를 이용하고 제2 처리 가스로서 산소(O2) 가스를 이용하여 절연막(114)을 형성하는 예에 대해서 설명한다. 절연막(114)은 절연막(102)과 마찬가지로 실리콘 산화막(SiO막)으로 구성된다.
희생막 제거 공정(S116)에서 처리된 웨이퍼(100)를 챔버(202) 내에 반입하면 게이트 밸브(203)를 닫아 챔버(202) 내를 밀폐한다. 그 후, 제1 실시 형태와 마찬가지로 처리 공간(205) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(100)를 상승시킨다.
웨이퍼(100)를 기판 재치대(212) 상에 재치할 때는 기판 재치대(212)의 내부에 매립된 히터(213)에 전력을 공급하고, 웨이퍼(100)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(100)의 온도는 예컨대 실온 이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하다. 이때 히터(213)의 온도는 온도 센서에 의해 검출된 온도 정보에 기초하여 컨트롤러(280)가 제어 값을 추출하고, 온도 제어부(220)에 의해 히터(213)로의 통전 상태를 제어하는 것에 의해 조정된다.
웨이퍼(100)가 소정의 온도로 유지되면 제1 가스 공급계(243)로부터 TEOS가스를 처리 공간(205)에 공급한다. 열분해된 TEOS가스 중 실리콘 성분이 개질 절연막(113) 상에 부착되어 실리콘 함유 막을 형성한다. 원하는 시간 경과 후, TEOS가스를 처리 공간(205)으로부터 배기한다. 이때 개질 절연막(113) 상에 부착되지 않은 H 등의 불순물 성분이 배기된다. 그 후, O2가스를 처리 공간(205)에 공급한다. O2가스는 실리콘 함유 막과 반응해서 SiO으로 구성되는 막을 형성한다. 또한 실리콘 함유 막 중의 C나 H와 반응해서 CO2나 H2O를 생성하여 기체가 된다. 원하는 시간 경과 후, O2가스, CO2 및 H2O를 처리 공간(205)으로부터 배기한다. 이상의 TEOS가스를 공급하는 것으로부터 O2가스를 배기하는 것을 하나의 사이클로서 반복하는 것에 의해 SiO막이 적층되어, 원하는 두께의 SiO막인 절연막(114)을 형성한다. 이와 같이 하여 개질 절연막(113)의 요철을 수복한다. 수복하는 것에 의해 개질 절연막(113)의 표면 황폐나 에칭량의 편차를 수복할 수 있다.
또한 상기 실시 형태에서는 절연막 또는 희생막 중 어느 하나의 막 응력을 조정했지만 그것에 한정하는 것이 아니고, 예컨대 양방의 막 응력을 조정해도 좋다.
또한 상기 실시 형태에서는 실리콘 함유 가스로서 HCDS나 TEOS를 이용하고, 산소 함유 가스로서 O2를 이용하고, 질소 함유 가스로서 NH3를 이용하는 예를 설명했지만, 거기에 한정하는 것이 아니다. 당연하게 마찬가지인 효과를 얻을 수 있으면 적절히 치환 가능하다.
또한 제1 실시 형태에서는 절연막의 형성을 희생막을 형성하기 위한 장치와는 다른 장치에 의해서 형성한 예를 설명했지만, 거기에 한정하는 것이 아니고, 예컨대 동일한 장치를 이용하여 절연막과 희생막을 형성해도 좋다. 이 경우, 제1 절연막 형성 공정, 희생막 형성 공정과 그들의 개질 공정을 하나의 용기(즉 하나의 기판 처리 장치)를 이용하여 수행할 수 있으므로 절연막과 희생막 사이에 불순물이 혼입하는 것이 억제되고, 따라서 반도체 장치의 특성을 현저하게 향상시킬 수 있다.
또한 본 실시 형태에서는 개질을 플라즈마 상태의 Ar을 이용하여 수행했지만, 거기에 한정하는 것이 아니고, 예컨대 이온 주입 장치를 별도 준비하고, 거기서 생성된 이온을 희생막에 주입하여 불순물과의 결합을 절단해도 좋다. 이 경우, Ar에 한하지 않고, 예컨대 게르마늄(Ge) 등, 막의 특성에 직접 영향이 없는 이온 사이즈가 큰 성분을 사용하는 것이 바람직하다.
또한 본 실시 형태에서는 절연막과 희생막의 열팽창율 차이에 의해 반도체 장치의 파괴가 발생하는 예에 대해서 설명했지만, 거기에 한정하는 것이 아니다. 예컨대 도 6a에 도시된 홀(106)을 형성했을 때에 절연막 또는 희생막의 막 응력의 문제로부터 반도체 장치의 파괴가 발생하는 우려가 있다. 하지만 상기 실시 형태와 같이 절연막의 막 응력을 저감, 혹은 희생막의 막 응력을 저감하는 것에 의해 홀(106)을 형성했을 때의 반도체 장치의 파괴를 방지할 수 있다.
100: 웨이퍼(기판) 102: 절연막
103: 희생막 200: 기판 처리 장치

Claims (17)

  1. 기판 상에 절연막을 형성하는 절연막 형성 공정;
    상기 절연막 상에 희생막을 형성하는 희생막 형성 공정; 및
    상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 개질 공정;
    을 하나의 조합으로 하여서 상기 조합을 복수 회 반복해서 상기 절연막과 상기 희생막을 적층한 적층 구조를 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 희생막 형성 공정에서는, 적어도 실리콘 성분 및 불순물을 포함하는 실리콘 함유 가스와 질소 성분을 포함하는 질소 함유 가스를 이용해서 상기 희생막을 형성하고,
    상기 개질 공정에서는 상기 희생막 중의 상기 질소 성분과 상기 불순물과의 결합 또는 상기 실리콘 성분과 상기 불순물과의 결합을 절단하여 상기 희생막의 인장 응력을 저감하도록 개질하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 개질 공정은 상기 희생막 형성 공정이 종료되고 상기 절연막 형성 공정이 시작될 때까지의 동안에 수행되는 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극(空隙)을 형성하는 희생막 제거 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 포함하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 개질 공정은 상기 희생막 형성 공정이 종료되고 상기 절연막 형성 공정이 시작될 때까지의 동안에 수행되는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 절연막을 형성하는 공정에서는 적어도 실리콘 성분 및 불순물을 포함하는 실리콘 함유 가스와 산소 성분을 포함하는 산소 함유 가스를 이용해서 형성하고,
    상기 개질 공정에서는 상기 절연막 중의 상기 산소 성분과 상기 불순물과의 결합 또는 상기 실리콘 성분과 상기 불순물과의 결합을 절단하여 상기 절연막의 압축 응력을 저감하도록 개질하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 개질 공정은 상기 절연막 형성 공정이 종료되고 상기 희생막 형성 공정이 시작될 때까지의 동안에 수행되는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정;
    상기 공극을 형성한 후, 상기 절연막을 수복하는 절연막 수복 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정;
    상기 공극을 형성한 후, 상기 절연막을 수복하는 절연막 수복 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 개질 공정은 상기 절연막 형성 공정이 종료되고 상기 희생막 형성 공정이 시작될 때까지의 동안에 수행되는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정;
    상기 공극을 형성한 후, 상기 절연막을 수복하는 절연막 수복 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 적층 구조를 형성한 후, 상기 희생막을 제거해서 공극을 형성하는 희생막 제거 공정;
    상기 공극을 형성한 후, 상기 절연막을 수복하는 절연막 수복 공정; 및
    상기 공극에 도전막을 형성하는 도전막 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  15. 표면에 절연막이 형성된 기판을 처리 공간에 배치된 기판 재치부에 재치하는 공정;
    상기 절연막 상에 적어도 실리콘 성분 및 불순물을 포함하는 실리콘 함유 가스와 적어도 산소 성분을 포함하는 산소 함유 가스를 이용해서 희생막을 형성하는 희생막 형성 공정; 및
    상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 개질 공정;
    을 포함하는 반도체 장치의 제조 방법.
  16. 처리 공간에 배치되고 기판을 재치하는 기판 재치부;
    상기 처리 공간에 가스를 공급하는 가스 공급부; 및
    상기 가스 공급부에서 절연막 형성 가스를 공급하여 상기 기판 상에 절연막을 형성하는 처리와, 상기 가스 공급부로부터 희생막 형성 가스를 공급하여 상기 절연막 상에 희생막을 형성하는 처리와, 상기 가스 공급부로부터 개질 가스를 공급하여 상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 개질 처리를 하나의 조합으로 하여서 상기 조합을 복수 회 반복해서 상기 절연막과 상기 희생막을 적층한 적층 구조를 형성하도록 제어하는 제어부;
    를 포함하는 기판 처리 장치.
  17. 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 희생막을 형성하는 단계와, 상기 희생막과 상기 절연막의 막 응력 차이를 저감하도록 개질하는 단계를 하나의 조합으로 하여서 상기 조합을 복수 회 반복해서 상기 절연막과 상기 희생막의 적층막을 형성하는 단계;
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램을 기록하는 기록 매체.
KR1020160169521A 2016-09-06 2016-12-13 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101965138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-173628 2016-09-06
JP2016173628A JP6419762B2 (ja) 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20180027308A true KR20180027308A (ko) 2018-03-14
KR101965138B1 KR101965138B1 (ko) 2019-04-03

Family

ID=59034074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160169521A KR101965138B1 (ko) 2016-09-06 2016-12-13 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US9685455B1 (ko)
JP (1) JP6419762B2 (ko)
KR (1) KR101965138B1 (ko)
CN (1) CN107799530B (ko)
TW (1) TWI636555B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505902B1 (ko) 2017-08-04 2023-03-06 마이크로머티어리얼즈 엘엘씨 개선된 금속 콘택 랜딩 구조
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7461396B2 (ja) 2022-03-24 2024-04-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833406B1 (ko) * 2000-03-13 2008-05-28 다다히로 오미 플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
JP2014027426A (ja) * 2012-07-25 2014-02-06 Fujikura Ltd 計算方法、計算装置、プログラム、及び記録媒体
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
KR20140116006A (ko) * 2013-03-21 2014-10-01 도쿄엘렉트론가부시키가이샤 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
JP2015050466A (ja) 2013-09-02 2015-03-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
CN104520992A (zh) * 2012-08-15 2015-04-15 桑迪士克科技股份有限公司 制造具有蚀刻停止的三维存储器阵列的方法
KR20160038688A (ko) * 2014-09-30 2016-04-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4415984B2 (ja) * 2006-12-06 2010-02-17 ソニー株式会社 半導体装置の製造方法
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP5374749B2 (ja) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101660262B1 (ko) * 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
KR101855324B1 (ko) * 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9524981B2 (en) * 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
KR102264675B1 (ko) * 2014-12-09 2021-06-15 삼성전자주식회사 반도체 장치 및 그 형성방법
US9799671B2 (en) * 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
KR102437416B1 (ko) * 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US9660076B2 (en) * 2015-09-03 2017-05-23 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10147736B2 (en) * 2015-09-03 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9716098B2 (en) * 2015-09-04 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833406B1 (ko) * 2000-03-13 2008-05-28 다다히로 오미 플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
JP2014027426A (ja) * 2012-07-25 2014-02-06 Fujikura Ltd 計算方法、計算装置、プログラム、及び記録媒体
CN104520992A (zh) * 2012-08-15 2015-04-15 桑迪士克科技股份有限公司 制造具有蚀刻停止的三维存储器阵列的方法
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
KR20140116006A (ko) * 2013-03-21 2014-10-01 도쿄엘렉트론가부시키가이샤 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
JP2015050466A (ja) 2013-09-02 2015-03-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
KR20160038688A (ko) * 2014-09-30 2016-04-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Also Published As

Publication number Publication date
CN107799530A (zh) 2018-03-13
JP2018041793A (ja) 2018-03-15
JP6419762B2 (ja) 2018-11-07
KR101965138B1 (ko) 2019-04-03
CN107799530B (zh) 2021-12-31
TW201820596A (zh) 2018-06-01
US9685455B1 (en) 2017-06-20
TWI636555B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
KR101965145B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101965138B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101066136B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102314998B1 (ko) 실리콘막의 형성 방법 및 형성 장치
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
US20190393057A1 (en) Substrate processing apparatus
KR101946723B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기억 매체
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
CN110957238B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101874308B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102041521B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2008182194A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant