KR102314998B1 - 실리콘막의 형성 방법 및 형성 장치 - Google Patents

실리콘막의 형성 방법 및 형성 장치 Download PDF

Info

Publication number
KR102314998B1
KR102314998B1 KR1020180087551A KR20180087551A KR102314998B1 KR 102314998 B1 KR102314998 B1 KR 102314998B1 KR 1020180087551 A KR1020180087551 A KR 1020180087551A KR 20180087551 A KR20180087551 A KR 20180087551A KR 102314998 B1 KR102314998 B1 KR 102314998B1
Authority
KR
South Korea
Prior art keywords
gas
film
forming
silicon film
substrate
Prior art date
Application number
KR1020180087551A
Other languages
English (en)
Other versions
KR20190014470A (ko
Inventor
사토시 다카기
히로유키 하야시
시우린 차이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190014470A publication Critical patent/KR20190014470A/ko
Application granted granted Critical
Publication of KR102314998B1 publication Critical patent/KR102314998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Abstract

본 발명은, 상이한 하지에 대하여 막 두께 차를 작게 하면서 실리콘막을 성막할 수 있는 실리콘막의 형성 방법 및 형성 장치를 제공한다. 복수의 상이한 하지가 노출되는 오목부를 갖는 피처리 기판을 준비하는 공정과, 피처리 기판을 제1 온도로 가열하면서, 피처리 기판에 대하여, 복수의 상이한 하지에 적합한 원료 가스와, 원료 가스와 반응하는 반응 가스를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 오목부의 내면에 원자층 시드를 형성하고, 이어서 피처리 기판을 제2 온도로 가열하면서, 피처리 기판에 제1 실리콘 원료 가스를 공급하여, 원자층 시드의 표면에, 오목부를 메우도록 실리콘막을 성막하는 공정을 갖는다.

Description

실리콘막의 형성 방법 및 형성 장치{METHOD AND APPARATUS FOR FORMING SILICON FILM}
본 발명은 실리콘막을 형성하는 실리콘막의 형성 방법 및 형성 장치에 관한 것이다.
반도체 집적 회로 장치의 콘택트 홀이나 라인의 메우기, 소자나 구조를 형성하기 위한 박막에는 실리콘, 예를 들어 아몰퍼스 실리콘이 사용되고 있다. 아몰퍼스 실리콘의 성막 방법으로서는, 실리콘 원료를 열분해해서 성막하는 화학 증착법(CVD법)이 알려져 있으며, 예를 들어 특허문헌 1에는, 실리콘 원료로서 디실란을 사용하는 경우에는 400 내지 500℃, 트리실란을 사용하는 경우에는 350 내지 450℃, 테트라실란을 사용하는 경우에는 300 내지 400℃에서 열분해하여, 아몰퍼스 실리콘막을 성막하는 것이 기재되어 있다.
그러나, 미세화가 진행된 콘택트 홀이나 라인에 아몰퍼스 실리콘막을 메우려고 하면, 아몰퍼스 실리콘막의 콘택트 홀부에서의 커버리지가 나빠, 큰 보이드(Void)가 발생해버린다. 큰 보이드가 콘택트 홀이나 라인 내에 발생하면, 예를 들어 저항값의 증대를 야기한다. 이러한 문제가 발생하는 요인의 하나로서, 아몰퍼스 실리콘막의 표면 조도의 정밀도가 나쁘다는 점을 들 수 있다.
그래서, 특허문헌 2에는, 아몰퍼스 실리콘막의 표면 조도의 정밀도를 개선하기 위해서, 아몰퍼스 실리콘막을 성막하기 전에 하지 표면 상에 아미노실란계 가스를 공급해서 하지 표면 상에 흡착시킴으로써, 시드층을 미리 형성해 두고, 인큐베이션 타임을 단축함으로써 표면 조도 정밀도를 높이는 기술이 제안되어 있다.
또한, 특허문헌 3에는, 아몰퍼스 실리콘막을 성막하기 전에 하지 표면 상에 아미노실란계 가스를 공급해서 제1 시드를 형성하고, 또한 그 위에 디실란 가스를 공급해서 제2 시드를 형성함으로써, 저온 성막에 대응 가능하고, 실리콘막의 표면 조도 정밀도 및 막 두께의 면내 균일성의 향상을 도모한 기술이 제안되어 있다.
일본 특허 공개 평1-217956호 공보 일본 특허 공개 제2011-249764호 공보 일본 특허 공개 제2014-127693호 공보
그런데, 최근들어, 이종막을 적층한 적층막에 형성된 트렌치나 홀 등에 실리콘막을 메울 것이 요구되고 있으며, 이러한 경우에는, 특허문헌 2나 특허문헌 3의 기술을 사용해도, 하지별로 인큐베이션 타임에 차가 생겨버려, 하지별로 막 두께 차가 발생하여, 양호한 메움성을 얻는 것이 곤란하다. 또한, 깊은 트렌치의 경우, 트렌치의 톱과 보텀에서 하지의 막질이 상이한 경우가 있으며, 그러한 경우에는 하지의 막질의 상이에 의해 톱과 보텀에서 인큐베이션 타임의 차가 발생해서 막 두께가 변화하여, 역시 양호한 메움성을 얻는 것이 곤란하다.
따라서, 본 발명은 다른 하지에 대하여 막 두께 차를 작게 하면서 실리콘막을 성막할 수 있는 실리콘막의 형성 방법 및 형성 장치를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 관점은, 피처리 기판에 형성된 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 방법이며, 복수의 상이한 하지가 노출되는 오목부를 갖는 피처리 기판을 준비하는 공정과, 상기 피처리 기판을 제1 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 복수의 상이한 하지에 적합한 원료 가스와, 상기 원료 가스와 반응하는 반응 가스를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 원자층 시드를 형성하는 공정과, 상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 제1 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우도록 실리콘막을 성막하는 공정을 갖는 것을 특징으로 하는 실리콘막의 형성 방법을 제공한다.
상기 제1 관점에 있어서, 상기 원자층 시드의 형성에 앞서, 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 제2 실리콘 원료 가스를 공급하여, 상기 오목부의 내면에 시드층을 형성하는 공정을 더욱 포함하고, 상기 원자층 시드는 상기 시드층 상에 형성되어도 된다. 이 경우에, 상기 제2 실리콘 원료 가스로서, 아미노실란계 가스를 사용할 수 있다.
상기 제1 실리콘 원료 가스는, 모노실란 가스를 포함하는 것이어도 되고, 상기 제1 실리콘 원료 가스는, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하는 것이어도 된다. 이 경우에, 상기 염소를 포함하는 Si 화합물 가스로서, 디클로로실란 가스를 적합하게 사용할 수 있다.
상기 피처리 기판은, 기체 상에 복수의 상이한 막을 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 상기 오목부가 형성되고, 상기 오목부의 측면에 노출된 상기 복수의 상이한 막이 상기 복수의 상이한 하지로 되는 구성을 갖는 것이어도 된다.
상기 상이한 하지는, 하지의 재료가 상이하거나, 또는 하지의 재료가 동일해도 하지의 형성 방법이 상이하거나 또는 막질이 상이한 것이어도 된다.
상기 하지는, SiO2막, SiN막, TiN막, 및 High-k막 중 어느 하나를 포함하는 것으로 할 수 있다.
상기 원자층 시드는, 원료 가스로서, 염소를 포함하는 Si 화합물 가스, 염소를 포함하는 Ti 화합물 가스, 및 High-k막의 금속을 포함하는 화합물 중 어느 것이나, 반응 가스로서 산화제 및 질화제 중 어느 것을 사용해서 형성할 수 있다.
본 발명의 제2 관점은, 피처리 기판에 형성된 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 방법이며, 기체 상에 SiO2막 및 SiN막을 교대로 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 상기 오목부가 형성되고, 상기 SiO2막 및 상기 SiN막이 상기 오목부의 측면에 노출된 상태의 피처리 기판을 준비하는 공정과, 상기 피처리 기판을 제1 온도로 가열하면서, 상기 피처리 기판에 대하여, 염소를 포함하는 Si 화합물 가스와, 산화제를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 SiO2막으로 이루어지는 원자층 시드를 형성하는 공정과, 상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 모노실란 가스를 포함하는 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우도록 실리콘막을 성막하는 공정을 갖는 것을 특징으로 하는 실리콘막의 형성 방법을 제공한다.
상기 제2 관점에서, 상기 원자층 시드를 형성할 때 사용하는 상기 염소를 포함하는 Si 화합물 가스는 디클로로실란 가스, 상기 산화제는 N2O 가스이어도 된다.
상기 원자층 시드의 형성에 앞서, 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 아미노실란계 가스를 공급하여, 상기 오목부의 내면에 아미노실란 시드층을 형성하는 공정을 더욱 포함하고, 상기 원자층 시드는 상기 시드층 상에 형성되어도 된다.
상기 실리콘막을 성막하는 공정에 사용하는 상기 실리콘 원료 가스는, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하는 것이어도 된다. 이 경우에, 상기 염소를 포함하는 Si 화합물 가스로서, 디클로로실란 가스를 적합하게 사용할 수 있다.
상기 제1 온도는, 100 내지 600℃의 범위의 온도로 가열해서 행할 수 있다.
본 발명의 제3 관점은, 기체 상에 SiO2막 및 SiN막을 교대로 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 상기 오목부가 형성되고, 상기 SiO2막 및 상기 SiN막이 상기 오목부의 측면에 노출된 상태의 피처리 기판에 대하여, 상기 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 장치이며, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 포함하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 감압하면서, 상기 가열 기구에 의해 상기 피처리 기판을 제1 온도로 가열하고, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터, 염소를 포함하는 Si 화합물 가스와, 산화제를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 SiO2막으로 이루어지는 원자층 시드를 형성하고, 이어서 상기 가열 기구에 의해 상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터 모노실란 가스를 포함하는 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우도록 실리콘막을 성막하도록, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 것을 특징으로 하는 실리콘막의 형성 장치를 제공한다.
상기 제3 관점에서, 상기 제어부는, 상기 원자층 시드의 형성에 앞서, 상기 가열 기구에 의해 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터 아미노실란계 가스를 공급하여, 상기 오목부의 내면에 아미노실란 시드층을 형성하도록, 상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하도록 해도 된다.
상기 제어부는, 상기 실리콘막을 성막할 때의 상기 실리콘 원료 가스가, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하도록 상기 가스 공급부를 제어해도 된다.
본 발명의 제4 관점은, 컴퓨터 상에서 동작하여, 실리콘막의 형성 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 제1 또는 제2 관점의 실리콘막의 형성 방법이 행해지도록, 컴퓨터에 상기 실리콘막의 형성 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 복수의 상이한 하지가 노출되는 오목부를 갖는 피처리 기판에 있어서, 오목부의 내면에 복수의 상이한 하지에 적합한 원료 가스와, 상기 원료 가스와 반응하는 반응 가스를 시퀀셜하게 1회 또는 복수회 공급해서 이들의 반응에 의해 막으로서 존재하는 원자층 시드를 형성하므로, 실리콘막 성막 시에, 상이한 하지의 영향을 억제하여, 하지에 의한 막 두께 차가 작은 실리콘막을 형성할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 실리콘막의 형성 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 관한 실리콘막의 형성 방법을 도시하는 공정 단면도이다.
도 3은 종래의 시드층이 지향하는 기능을 설명하기 위한 도면이다.
도 4는 오목부의 측면에 하지로서 SiO2막 및 SiN막이 노출된 구조를 갖는 웨이퍼에 대하여, 종래의 시드층을 형성한 후에 실리콘막을 성막한 상태를 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태에 사용하는 원자층 시드가 지향하는 기능을 설명하기 위한 도면이다.
도 6은 오목부의 측면에 하지로서 SiO2막 및 SiN막이 노출된 구조를 갖는 웨이퍼에 대하여, 본 발명의 일 실시 형태에 사용하는 원자층 시드를 형성한 후에 실리콘막을 성막한 상태를 도시하는 도면이다.
도 7은 본 발명에 따른 실리콘막의 형성 방법을 실시하기 위한 실리콘막 형성 장치의 일례를 나타내는 단면도이다.
도 8은 실험예의 Split 1 내지 3에서의, 타깃 막 두께를 25nm로 했을 경우의, 각 하지에 대한 막 두께 및 막 두께 레인지를 도시하는 도면이다.
도 9는 원자층 시드를 사용한 경우와 원자층 시드를 사용하지 않은 경우에 대해서, 각 하지에 대한 성막 시간과 막 두께의 관계를 도시하는 도면이다.
도 10은 각 하지에 대하여 Split 1 내지 3의 조건에서, 타깃 막 두께 6nm 및 타깃 막 두께 25nm로 해서 실리콘막을 성막했을 때의, 하지막이 SiO2막 및 SiN막인 전체의 막 두께 레인지, 그리고 하지막이 SiO2막일 때의 막 두께의 레인지, 및 하지막이 SiO2막 및 SiN막인 전체의 인큐베이션 타임 레인지, 및 하지막이 SiO2막일 때의 인큐베이션 타임 레인지에 대해서 도시하는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<실리콘막의 형성 방법의 실시 형태>
도 1은 본 발명의 일 실시 형태에 관한 실리콘막의 형성 방법을 나타내는 흐름도, 도 2는 그 공정 단면도이다.
본 실시 형태에서는, 복수의 상이한 하지가 노출되는 오목부를 갖는 피처리 기판에 대하여, 오목부 내에 실리콘막을 형성한다. 예를 들어, 기판 상에 복수의 상이한 막을 적층해서 형성된 적층막에, 그 적층 방향으로 트렌치 등의 오목부를 형성하고, 오목부의 측면에 노출된 복수의 상이한 막을 하지로 해서 실리콘막을 형성하는 경우이다. 여기서, 상이한 하지란, 하지의 재료가 상이한 경우, 하지의 재료가 동일해도 하지의 형성 방법이 상이한 경우, 막질이 상이한 경우 등을 포함하는 것이다.
이하 구체예를 설명한다.
우선, 도 2(a)에 도시하는 바와 같이, 실리콘 등으로 이루어지는 반도체 기체(200) 상에, 서로 다른 제1 막(201)과 제2 막(202)이 교대로 복수회 적층된 적층막에 대하여, 막의 적층 방향으로 트렌치나 홀 등의 오목부(203)가 형성된 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 준비한다(스텝 1).
물론, 막의 종류는 2종류에 한하지 않고 3종류 이상의 상이한 막을 적층한 후, 오목부가 형성되어 있어도 된다. 하지가 되는 막은 특별히 한정되지 않고, 실리콘막의 하지로서 통상 사용되는 막, 예를 들어 SiO2막, SiN막, TiN막, Al2O3막 등의 high-k막 등을 들 수 있다. 또한, 이들은 다양한 방법으로 성막된 것을 포함한다. 예를 들어 SiO2막이라면, CVD, ALD, 열산화 등을 들 수 있다.
이어서, 도 2(b)에 도시하는 바와 같이, 오목부(203)의 내측에 Si 원료 가스를 흡착시켜 시드층(204)을 형성한다(스텝 2).
이때의 실리콘 원료 가스로서는, 고차 아미노실란을 포함하는 아미노실란계 가스를 적합하게 사용할 수 있다. 이것은 상기 특허문헌 2와 마찬가지의 인큐베이션 타임을 단축함으로써 표면 조도 정밀도를 높이기 위한 것이다. 아미노실란계 가스 대신에 디클로로실란(DCS) 가스, 헥사클로로디실란(HCD)을 사용할 수도 있다. 아미노실란계 가스를 이용하는 경우에는, 온도를 200 내지 450℃, 예를 들어 300℃로 하는 것이 바람직하다. DCS 가스나 HCD 가스를 사용하는 경우에는, 300 내지 600℃ 정도가 바람직하다. 단, 이 스텝은 필수적이지는 않다.
이어서, 도 2(c)에 도시하는 바와 같이, Si 원료 가스를 흡착시켜 이루어지는 시드층(204) 상에 원자층 시드(Atomic Layer Seed; ALS)(205)를 형성한다(스텝 3).
원자층 시드(205)는, 원료 가스와 반응 가스를 시퀀셜하게 1회 또는 복수회 교대로 공급하는 원자층 퇴적(Atomic Layer Deposition; ALD)의 방법으로, 0.1 내지 0.5nm의 매우 얇은 막으로서 형성된다. 이때의 공급 횟수는, 얻고자 하는 원자층 시드의 막 두께에 따라 결정되며, 전형적으로는 1 내지 10회 정도이다. 원료 가스와 반응 가스의 공급순은 어느 것이 먼저이든 상관없다. 이들 가스의 공급 후에는 처리 용기 내의 퍼지를 행하는 것이 바람직하다. 이 원자층 시드(205)에 의해, 후술하는 바와 같이, 다음의 실리콘막 성막 시에 하지의 영향을 없앤다.
이어서, 도 2(d)에 도시하는 바와 같이, 원자층 시드(205)의 표면에 트렌치나 홀 등의 오목부(203)를 메우도록, Si 원료를 사용한 CVD에 의해 실리콘막(206)을 성막한다(스텝 4). 실리콘막(206)은, 전형적으로는 아몰퍼스 실리콘막이다.
실리콘막(206)을 성막할 때의 원료 가스로서는, 예를 들어 모노실란(SiH4) 가스를 사용할 수 있다. SiH4 가스를 사용함으로써 양호한 스텝 커버리지를 갖는 실리콘막을 얻을 수 있다.
또한, Si 원료 가스로서, SiH4 가스와 염소를 포함하는 Si 화합물 가스를 공급해서(Co-Flow) 실리콘막을 성막하는 것이 바람직하다. 염소를 포함하는 Si 화합물 가스로서는, 예를 들어 DCS 가스, HCD 가스 등을 적합하게 사용할 수 있다. 또한, 트리클로로실란(TCS) 가스를 사용할 수도 있다. SiH4 가스와 염소를 포함하는 Si 화합물 가스는 동시에 공급해도 되고, 시퀀셜하게 공급해도 된다. 또한, 염소를 포함하는 Si 화합물 가스의 유량비(염소를 포함하는 Si 화합물 가스의 유량/(염소를 포함하는 Si 화합물 가스의 유량+SiH4 가스의 유량))는 0.01 내지 0.9인 것이 바람직하다.
이와 같이, 실리콘막의 성막에 있어서, SiH4 가스와 염소를 포함하는 Si 화합물 가스의 Co-Flow를 행함으로써, 염소를 포함하는 Si 화합물 가스가 하지에 흡착된 후 SiH4 가스의 흡착을 막기 때문에, 오목부의 톱에서의 성막이 억제되고, 오목부의 보텀에서는 그 효과가 작아져서 SiH4 가스가 보텀에 공급된다. 이에 의해,보다 양호한 스텝 커버리지가 얻어진다. 또한, Cl 결합의 존재에 의해 Si의 마이그레이션을 억제할 수 있다. 또한, 핵 생성 밀도가 높기 때문에, 실리콘막 표면의 평활성을 양호하게 할 수 있다.
실리콘막의 성막 시의 조건은, 온도: 400 내지 550℃, 압력: 0.1 내지 5.0Torr(13.3 내지 666.6Pa)가 바람직하다.
<원자층 시드>
이어서, 원자층 시드에 대해서 상세하게 설명한다.
종래, CVD에 의한 실리콘막의 성막 시에 사용되는 시드층은, 하지의 표면에 아미노실란계 가스 등의 Si 원료 가스를 흡착시킴으로써, 도 3에 도시한 바와 같이, 인큐베이션 타임을 단축하여, 스텝 커버리지가 양호하고 평탄한 막을 얻는 것을 지향하고 있었다. 그러나, 실리콘 원료를 흡착시킴으로써 인큐베이션 타임을 단축할 수는 있기는 하지만, 성막은 하지의 영향을 받기 때문에, 상이한 하지 상에 실리콘막을 성막하는 경우에는, 하지별로 인큐베이션 타임에 차이가 생겨버려, 하지별로 막 두께 차가 발생한다.
예를 들어, 상기 도 2(b)의 경우, 시드층으로서 예를 들어 아미노실란 시드층을 사용하고, 제1 막(201)이 SiO2막, 제2 막(202)이 SiN막으로 하면, 도 4에 도시한 바와 같이, 실리콘막(206)의 성막 과정에서, SiO2막인 제1 막(201) 상과, SiN막인 제2 막(202) 상에서 막 두께가 상이하고, 메움면에 요철이 발생하여, 양호한 메우기를 행하는 것이 곤란함을 알 수 있다.
이에 반해, 원자층 시드는, ALD의 방법에 의해 하지 상에 막을 형성하므로, 하지의 영향을 억제하는 것을 지향하고 있어, 도 5에 도시한 바와 같이, 인큐베이션 타임이 상이한 복수의 하지에 대하여, 인큐베이션 타임의 차를 없앨 수 있다. 즉, 어느 하지에서든, 거의 원자층 시드의 인큐베이션 타임으로 된다. 이 때문에, 상이한 하지 상에 실리콘막을 성막할 때 막 두께 차를 작게 할 수 있어, 양호한 메움성을 얻을 수 있다.
예를 들어, 상기 도 2(c)에서, 시드층(204)으로서 예를 들어 아미노실란 시드층을 사용하고, 원자층 시드(205)로서, DCS 가스와 N2O 가스를 사용해서 형성된 SiO2막을 사용한 경우, 도 6에 도시하는 바와 같이, 실리콘막(206)의 성막 과정에서, SiO2막인 제1 막(201) 상과, SiN막인 제2 막(202) 상에서 거의 동일한 막 두께로 되어, 양호한 메움성이 얻어짐을 알 수 있다.
원자층 시드는, 상술한 바와 같이, 원료 가스와 반응 가스를 시퀀셜하게 1회 또는 복수회 교대로 공급함으로써, 0.1 내지 0.5nm의 매우 얇은 막으로서 형성되는 데, 이때의 원료 가스와 반응 가스는, 하지의 종류에 따라 적절히 설정하면 된다. 하지가 실리콘계 재료인 경우에는, 원료 가스로서, 염소를 포함하는 Si 화합물 가스, 예를 들어 DCS 가스, HCD 가스 등이 바람직하다. 또한, 하지가 TiN막과 같은 Ti계 재료인 경우에는 TiCl4 가스 등의 염소를 포함하는 Ti 화합물 가스, 하지가 Al2O3막 등의 High-k막인 경우, AlCl3 가스 등의 High-k막의 금속을 포함하는 화합물을 사용할 수 있다. 또한, 반응 가스로서는, N2O 가스, O2 가스, O3 가스, H2O 가스 등의 산화제, NH3 가스 등의 질화제를 들 수 있다. 구체적으로는, 원자층 시드는 염소를 포함하는 Si 화합물 가스와 산화제 또는 질화제에 의해 형성된 SiO2막 또는 SiN막, 염소를 포함하는 Ti 화합물 가스와 질화제에 의해 형성된 TiN막, High-k막의 금속을 포함하는 화합물과 산화제에 의해 형성된 High-k막을 들 수 있다.
하지가 SiO2를 주체로 하는 것인 경우, 예를 들어 원료 가스로서 DCS 가스, 반응 가스로서 N2O 가스를 사용해서 형성된, 적어도 1 원자층의 SiO2막을 적합하게 사용할 수 있다. 이 경우의 온도는, 100 내지 600℃의 범위가 바람직하다. DCS 가스 및 N2O 가스에 의한 SiO2막의 원자층 시드는, 하지가 SiO2막과 SiN막이 혼재하고 있을 경우에 유효하다.
또한, 하지가 SiN막을 주체로 하는 것인 경우, 예를 들어 원료 가스로서 DCS 가스, 반응 가스로서 NH3 가스를 사용해서 형성된, 적어도 1 원자층의 SiN막을 적합하게 사용할 수 있다. 또한, 하지가 TiN막을 주체로 하는 것인 경우, 예를 들어 원료 가스로서 TiCl4 가스, 반응 가스로서 NH3 가스를 사용해서 형성된, 적어도 1 원자층의 TiN막을 적합하게 사용할 수 있다.
이와 같이, 원자층 시드를 사용함으로써, 복수의 상이한 하지 상에 실리콘막을 성막하는 경우에, 하지에 의한 인큐베이션 타임의 차이를 없애 성막의 하지 의존을 없앨 수 있으므로, 상이한 하지에 대하여 균일한 막 두께로 실리콘막을 성막할 수 있어, 오목부에 대한 메움성을 양호하게 할 수 있다.
또한, 이러한 원자층 시드를 사용하는 것 외에도, 실리콘막 성막 시에 SiH4 가스와 염소를 포함하는 Si 화합물 가스를 공급하는 Co-Flow를 행함으로써, 실리콘막 표면의 평활성이나 스텝 커버리지를 더욱 향상시킬 수 있다.
또한, 원자층 시드의 형성에 앞서, 아미노실란계 가스 등을 흡착시켜 시드층을 형성함으로써, 원자층 시드를 형성한 후의 인큐베이션 타임 자체를 단축할 수 있다.
<실리콘막 형성 장치>
이어서, 상기 실리콘막의 형성 방법을 실시하기 위한 장치의 일례에 대해서 설명한다. 도 7은 본 발명의 실리콘막을 형성하기 위한 실리콘막 형성 장치의 일례를 나타내는 단면도이다.
여기에서는, 아미노실란계 가스에 의한 아미노실란 시드층, DCS 가스 및 N2O 가스에 의해 SiO2막으로 이루어지는 원자층 시드를 형성한 후, 실리콘막을 성막하는 장치를 예로 들어 설명한다.
실리콘막 형성 장치(1)는, 천장부를 구비한 통형 단열체(3)와, 단열체(3)의 내주면에 설치된 히터(4)를 갖는 가열로(2)를 구비하고 있다. 가열로(2)는, 베이스 플레이트(5) 상에 설치되어 있다.
가열로(2) 내에는, 예를 들어 석영으로 이루어지는, 상단이 폐쇄되어 있는 외부관(11)과, 이 외부관(11) 내에 동심형으로 설치된, 예를 들어 석영으로 이루어지는 내부관(12)을 갖는 이중관 구조를 이루는 처리 용기(10)가 삽입되어 있다. 그리고, 상기 히터(4)는 처리 용기(10)의 외측을 둘러싸도록 설치되어 있다.
상기 외부관(11) 및 내부관(12)은, 각각 그 하단에서 스테인리스 등으로 이루어지는 통형 매니폴드(13)에 유지되어 있고, 이 매니폴드(13)의 하단 개구부에는, 당해 개구를 기밀하게 밀봉하기 위한 캡부(14)가 개폐 가능하게 설치되어 있다.
캡부(14)의 중심부에는, 예를 들어 자기 시일에 의해 기밀한 상태에서 회전 가능한 회전축(15)이 삽입 관통되어 있고, 회전축(15)의 하단은 승강대(16)의 회전 기구(17)에 접속되고, 상단은 턴테이블(18)에 고정되어 있다. 턴테이블(18)에는, 보온통(19)을 개재해서 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 보유 지지하는 기판 보유 지지구인 석영제의 웨이퍼 보트(20)가 적재된다. 이 웨이퍼 보트(20)는, 예를 들어 50 내지 150매의 웨이퍼(W)를 소정 간격의 피치로 적층해서 수용할 수 있도록 구성되어 있다.
그리고, 승강 기구(도시하지 않음)에 의해 승강대(16)를 승강시킴으로써, 웨이퍼 보트(20)를 처리 용기(10) 내에 반입 반출 가능하게 되어 있다. 웨이퍼 보트(20)를 처리 용기(10) 내에 반입했을 때, 상기 캡부(14)가 매니폴드(13)에 밀접하여, 그 사이가 기밀하게 시일된다.
또한, 실리콘막 형성 장치(1)는, 처리 용기(10) 내에 아미노실란계 가스를 공급하는 아미노실란계 가스 공급 기구(21)와, 처리 용기(10) 내에 DCS 가스를 공급하는 DCS 가스 공급 기구(22)와, 처리 용기(10) 내에 SiH4 가스를 공급하는 SiH4 가스 공급 기구(23)와, 처리 용기 내에 산화제인 N2O 가스를 공급하는 N2O 가스 공급 기구(24)와, 처리 용기(10) 내에 퍼지 가스 등으로서 사용되는 불활성 가스를 공급하는 불활성 가스 공급 기구(41)를 갖고 있다. 이들 아미노실란계 가스 공급 기구(21)와, DCS 가스 공급 기구(22)와, SiH4 가스 공급 기구(23)와, N2O 가스 공급 기구(24)와, 불활성 가스 공급 기구(41)는 가스 공급부를 구성한다.
아미노실란계 가스 공급 기구(21)는, 아미노실란계 가스 공급원(25)과, 아미노실란계 가스 공급원(25)으로부터 아미노실란계 가스를 유도하는 아미노실란계 가스 배관(26)과, 아미노실란계 가스 배관(26)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 아미노실란계 가스 노즐(26a)을 갖고 있다. 아미노실란계 가스 배관(26)에는, 개폐 밸브(27) 및 매스 플로우 컨트롤러와 같은 유량 제어기(28)가 설치되어 있어, 아미노실란계 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
DCS 가스 공급 기구(22)는, DCS 가스 공급원(29)과, DCS 가스 공급원(29)으로부터 DCS 가스를 유도하는 DCS 가스 배관(30)과, DCS 가스 배관(30)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 DCS 가스 노즐(30a)을 갖고 있다. DCS 가스 배관(30)에는, 개폐 밸브(31) 및 매스 플로우 컨트롤러와 같은 유량 제어기(32)가 설치되어 있어, DCS 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
SiH4 가스 공급 기구(23)는, SiH4 가스를 공급하는 SiH4 가스 공급원(33)과, SiH4 가스 공급원(33)으로부터 SiH4 가스를 유도하는 SiH4 가스 배관(34)과, SiH4 가스 배관(34)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 SiH4 가스 노즐(34a)을 갖고 있다. SiH4 가스 배관(34)에는, 개폐 밸브(35) 및 매스 플로우 컨트롤러와 같은 유량 제어기(36)가 설치되어 있어, SiH4 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
N2O 가스 공급 기구(24)는, N2O 가스를 공급하는 N2O 가스 공급원(37)과, N2O 가스 공급원(37)으로부터 N2O 가스를 유도하는 N2O 가스 배관(38)과, N2O 가스 배관(38)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 N2O 가스 노즐(38a)을 갖고 있다. N2O 가스 배관(38)에는, 개폐 밸브(39) 및 매스 플로우 컨트롤러와 같은 유량 제어기(40)가 설치되어 있어, N2O 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
불활성 가스 공급 기구(41)는, 불활성 가스 공급원(42)과, 불활성 가스 공급원(42)으로부터 불활성 가스를 유도하는 불활성 가스 배관(43)과, 불활성 가스 배관(43)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 불활성 가스 노즐(43a)을 갖고 있다. 불활성 가스 배관(43)에는, 개폐 밸브(44) 및 매스 플로우 컨트롤러와 같은 유량 제어기(45)가 설치되어 있다. 불활성 가스로서는, N2 가스 또는 Ar 가스 등의 희가스를 사용할 수 있다.
매니폴드(13)의 측벽 상부에는, 외부관(11)과 내부관(12)의 간극으로부터 처리 가스를 배출하기 위한 배기관(46)이 접속되어 있다. 이 배기관(46)에는 처리 용기(10) 내를 배기하기 위한 진공 펌프(47)가 접속되어 있고, 또한 배기관(46)에는 압력 조정 밸브 등을 포함하는 압력 조정 기구(48)가 설치되어 있다. 그리고, 진공 펌프(47)로 처리 용기(10) 내를 배기하면서 압력 조정 기구(48)로 처리 용기(10) 내를 소정의 압력으로 조정하도록 되어 있다.
또한, 실리콘막 형성 장치(1)는 제어부(50)를 갖고 있다. 제어부(50)는, 실리콘막 형성 장치(1)의 각 구성부, 예를 들어 밸브류, 유량 제어기인 매스 플로우 컨트롤러, 승강 기구 등의 구동 기구, 히터 전원 등을 제어하는, CPU(컴퓨터)를 갖는 주 제어부와, 키보드나 마우스 등의 입력 장치, 출력 장치, 표시 장치, 기억 장치를 갖고 있다. 제어부(50)의 주 제어부는, 기억 장치에 처리 레시피가 기억된 기억 매체를 세팅함으로써, 기억 매체로부터 호출된 처리 레시피에 기초하여 실리콘막 형성 장치(1)에 소정의 동작을 실행시킨다. 이에 의해, 컴퓨터의 제어 하에서, 실리콘막 형성 장치(1)에 의해 상술한 바와 같은 실리콘막의 형성 방법이 실시된다.
<도 7의 장치에 의한 실리콘막의 형성 방법>
이어서, 이상과 같이 구성되는 실리콘막 형성 장치에 의해, 상술한 바와 같은 실리콘막의 형성 방법을 실시할 때의 처리 동작에 대해서 설명한다. 이하의 처리 동작은 제어부(50)에서의 기억 장치의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
도 2(a)에 도시한 바와 같은, 실리콘 등으로 이루어지는 반도체 기체(200) 상에, SiO2막으로 이루어지는 제1 막(201)과 SiN막으로 이루어지는 제2 막(202)이 교대로 복수회 적층된 적층막에 대하여, 막의 적층 방향으로 트렌치나 홀 등의 오목부(203)가 형성된 웨이퍼(W)를, 웨이퍼 보트(20)에 예를 들어 50 내지 150매 탑재하고, 턴테이블(18)에 보온통(19)을 개재해서 웨이퍼(W)를 탑재한 웨이퍼 보트(20)를 적재하여, 승강대(16)를 상승시킴으로써, 하단 개구부로부터 처리 용기(10) 내에 웨이퍼 보트(20)를 반입한다.
이때, 처리 용기(10) 내에 불활성 가스를 도입하면서, 히터(4)에 의해 웨이퍼 보트(20)의 센터부(상하 방향의 중앙부)의 온도를, 아미노실란계 가스에 의한 아미노실란 시드층 형성에 적합한 온도인 300 내지 450℃, 예를 들어 300℃로 되도록 처리 용기(10) 내를 미리 가열해 둔다. 그리고, 처리 용기(10) 내의 압력을 0.01 내지 10Torr(1.3 내지 1333.2Pa)로 감압한 후, 개폐 밸브(27)를 개방으로 하여, 아미노실란계 가스 공급원(25)으로부터 처리 용기(10)(내부관(12)) 내에 상측 방향을 향한 노즐(26a)로부터 아미노실란계 가스를 1 내지 5000sccm의 유량으로 10초 이상 동안 공급해서 아미노실란 시드층을 형성한다.
이어서, 개폐 밸브(27)를 폐쇄하고, 불활성 가스를 공급해서 처리 용기(10) 내를 퍼지하면서, 처리 용기(10) 내의 온도를 300 내지 550℃, 예를 들어 470℃로 하고, 처리 용기(10) 내 압력을 0.01 내지 5Torr(1.3 내지 666.6Pa)로 조정한다. 그리고, 개폐 밸브(31)를 개방으로 하여, DCS 가스 공급원(29)으로부터 처리 용기(10) 내에 DCS 가스를 1 내지 5000sccm의 유량으로 10초 이상 동안 공급해서 웨이퍼에 흡착시켜, 실리콘 시드층을 형성한다. 이어서 개폐 밸브(31)를 폐쇄하고, 불활성 가스에 의해 처리 용기(10) 내를 퍼지한 후, 개폐 밸브(39)를 개방으로 해서, N2O 가스 공급원(37)으로부터 처리 용기(10) 내에 산화제인 N2O 가스를 1 내지 5000sccm의 유량으로 10초 이상 동안 공급하여, 실리콘 시드층을 산화시켜 원자층 시드인 SiO2막을 형성한다. 원자층 시드의 두께는 0.1 내지 0.5nm가 바람직하고, DCS 가스와 N2O 가스의 공급 횟수는 1회씩이어도 되지만, 하지 의존성을 충분히 억제한다는 관점에서 10회까지 반복해서 두껍게 형성해도 된다. 또한, 이때의 온도는, 100 내지 600℃의 범위가 바람직하다.
이어서, 개폐 밸브(31 및 39)를 폐쇄한 상태에서, 처리 용기(10) 내에 불활성 가스를 공급하여 처리 용기(10) 내를 퍼지한 후, 처리 용기(10) 내의 온도를 300 내지 550℃, 예를 들어 470℃로 하고, 처리 용기(10) 내 압력을 0.1 내지 5Torr(13.3 내지 666.6Pa)로 조정한다. 그리고, 개폐 밸브(35)를 개방으로 해서 SiH4 가스를 공급하거나, 개폐 밸브(35)와 함께 개폐 밸브(31)를 개방하여, SiH4 가스 및 DCS 가스를 공급하는 Co-Flow에 의해 실리콘막을 성막한다.
그 후, 개폐 밸브(35) 또는 개폐 밸브(31 및 35)를 폐쇄하고, 처리 용기(10) 내에 불활성 가스를 공급해서 처리 용기(10) 내를 퍼지한 후, 처리 용기(10) 내를 상압으로 되돌린 후, 승강대(16)를 하강시켜 웨이퍼 보트(20)를 반출한다.
이와 같이, 원자층 시드를 형성한 후, 실리콘막을 성막함으로써, 하지가 SiO2막인 경우 및 SiN막인 경우에, 하지에 의한 인큐베이션 타임의 차이를 없애서 성막의 하지 의존을 없앨 수 있으므로, 하지인 SiO2막 및 SiN막에 대하여 균일한 막 두께로 실리콘막을 성막할 수 있어, 오목부에 대한 메움성을 양호하게 할 수 있다.
<실험 결과>
이어서, 실험예에 대해서 설명한다.
여기에서는, 상술한 도 7의 장치를 사용하고, 하지로서 열산화막(Th-SiO2), 플라스마 ALD에 의한 SiO2막(PE ALD SiO2), 열 ALD에 의한 SiO2막(T ALD SiO2), 플라스마 ALD에 의한 SiN막(PE ALD SiN)을 사용하여, 이들 하지의 표면에 시드층을 형성한 후, Co-Flow로 실리콘막을 성막한 실험을 행하였다(Split 1 내지 3).
Split 1에서는, 아미노실란계 가스로서 디이소프로필아미노실란(DIPAS)(상품명 LTO520)을 사용하여, 유량: 200sccm, 온도: 380℃, 압력: 1Torr(133.3Pa), 시간: 30min의 조건에서 아미노실란 시드층(AS)을 형성한 후, SiH4 가스와 DCS 가스를 사용한 Co-Flow에 의한 CVD에 의해 실리콘막(아몰퍼스 실리콘막)을 성막하였다. Co-Flow의 조건은, SiH4 가스 유량: 1000 내지 2000sccm, DCS 가스 유량: 100 내지 1000sccm, 온도: 470℃, 압력: 3Torr(400Pa), 시간: 237min(타깃 막 두께 25nm)으로 하였다.
Split 2에서는, 아미노실란계 가스로서 디이소프로필아미노실란(DIPAS)(상품명 LTO520)을 사용하여, 유량: 200sccm, 온도: 350℃, 압력: 1Torr(133.3Pa), 시간: 3min의 조건에서 아미노실란 시드층(AS)을 형성한 후, 디실란(Si2H6) 가스를 사용하여, 유량: 350sccm, 온도: 350℃, 압력: 1Torr(133.3Pa), 시간: 60min의 조건에서 Si2H6 시드층(DS)을 형성하고, 그 후, Split 1과 동일한 조건에서, 실리콘막(아몰퍼스 실리콘막)의 성막을 행하였다.
Split 3에서는, Split 2와 동일한 조건에서 아미노실란 시드층(AS)을 형성한 후, 온도: 470℃, 압력: 3Torr(400Pa)로 하고, 유량: 500sccm으로 DCS 가스를 공급하여, 처리 용기 내의 퍼지를 행한 후, 유량: 500sccm으로 N2O 가스를 공급하여, 토탈 시간: 30min의 조건에서 원자층 시드(ALS)를 형성하고, 그 후, Split 1과 동일한 조건에서, 실리콘막(아몰퍼스 실리콘막)의 성막을 행하였다.
도 8에, Split 1 내지 3에서의, 타깃 막 두께를 25nm로 했을 경우의 각 하지에 대한 막 두께 및 막 두께 레인지를 나타낸다. 막 두께 레인지는, SiO2 성막 레인지와 전체 성막 레인지로 나타냈다. 이 도면에 도시하는 바와 같이, Split 1, 2에서는, 하지가 SiO2막과 SiN막에서 막 두께 차가 커서 전체의 막 두께 레인지가 커졌지만, 원자층 시드를 형성한 Split 3에서는, 하지에 의한 막 두께의 차가 작음이 확인되었다.
이어서, 마찬가지로, 하지로서, Th-SiO2, PE ALD SiO2, T ALD SiO2, PE ALD SiN의 4종류를 사용하여, 원자층 시드(ALS)를 사용한 경우(Split 3과 마찬가지의 조건), 원자층 시드를 사용하지 않은 경우(Split 1과 마찬가지의 조건)에 대해서, 성막 시간과 막 두께의 관계를 조사하였다. 그 결과를 도 9에 나타내었다. 이 도에 도시하는 바와 같이, 원자층 시드를 사용함으로써, 각 하지에 대한 인큐베이션 타임의 차가 작아지고, 또한 소정의 타깃 막 두께(성막 시간)에 대한 막 두께 차가 작아지는 것이 확인되었다.
이어서, 마찬가지로, Th-SiO2, PE ALD SiO2, T ALD SiO2, PE ALD SiN의 4종류의 하지에 대하여, 상기 Split 1 내지 3의 조건에서, 타깃 막 두께 6nm 및 타깃 막 두께 25nm로 해서 실리콘막을 성막하였다. 이때의, 하지막이 SiO2막 및 SiN막인 전체의 막 두께 레인지(레인지＠6nmSiO2/SiN 및 레인지＠25nmSiO2/SiN), 그리고 하지막이 SiO2막일 때의 막 두께 레인지(레인지＠6nmSiO2 및 레인지＠25nmSiO2), 및 하지막이 SiO2막 및 SiN막인 전체의 인큐베이션 타임 레인지(I/T 레인지 SiO2/SiN), 및 하지막이 SiO2막일 때의 인큐베이션 타임 레인지(I/T 레인지 SiO2)에 대해서 도 10에 도시한다.
이 도면에 도시하는 바와 같이, 어느 막 두께 레인지 및 인큐베이션 타임 레인지에 대해서든, 원자층 시드를 사용함으로써, 레인지가 작아져 있고, 특히, 하지막이 SiO2막 및 SiN막인 전체의 막 두께 레인지 및 인큐베이션 타임 레인지가 매우 작아져 있음을 알았다. 이것으로부터, 원자층 시드를 사용함으로써, 하지막이 SiO2막 및 SiN막일 때, 실리콘막 성막 시의 이들 하지에 대한 막 두께 차 및 인큐베이션 타임 차를 매우 작게 됨이 확인되었다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지는 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정하지 않고, 횡형의 뱃치식 장치나 매엽식 장치 등의 다른 다양한 성막 장치에 의해 실시할 수도 있다.
또한, 상기 실시 형태에서는, 주로, 상이한 막의 적층막에 대하여, 막의 적층 방향으로 오목부를 형성하고, 오목부의 측면에 노출된 상이한 하지에 대하여 실리콘막을 성막하는 경우에 대해서 나타냈지만, 이에 한정하지 않고, 예를 들어 오목부의 톱과 보텀에서 하지의 막질이 상이한 경우 등, 상이한 하지에 대하여 실리콘막을 형성하는 경우에 적용 가능하다.
또한, 피처리 기판으로서 반도체 기체 상에 상이한 하지를 형성한 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 이에 한정하지 않고, 유리 기체나 세라믹스 기체 등, 다른 기체 상에 상이한 하지가 형성된 기판이라면 적용할 수 있음은 물론이다.
1; 실리콘막 형성 장치 2; 가열로
4; 히터 10; 처리 용기
20; 웨이퍼 보트 21; Si 원료 가스 공급 기구
22; DCS 가스 공급 기구 23; SiH4 가스 공급 기구
24; N2O 가스 공급 기구 46; 배기관
47; 진공 펌프 50; 제어부
200; 반도체 기체 201;제1 막
202; 제2 막 203; 오목부
204; 시드층 205; 원자층 시드
206; 실리콘막 W; 반도체 웨이퍼(피처리 기판)

Claims (20)

  1. 피처리 기판에 형성된 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 방법이며,
    복수의 상이한 하지가 노출되는 오목부를 갖는 피처리 기판을 준비하는 공정과,
    상기 피처리 기판을 제1 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 복수의 상이한 하지에 적합한 원료 가스와, 상기 원료 가스와 반응하는 반응 가스를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 원자층 시드를 형성하는 공정과,
    상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 제1 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우도록 실리콘막을 성막하는 공정
    을 포함하고,
    상기 원료 가스와 상기 반응 가스는, 하지의 종류에 따라 설정하고,
    상기 원자층 시드는, 원료 가스로서, 염소를 포함하는 Si 화합물 가스, 염소를 포함하는 Ti 화합물 가스, 및 High-k막의 금속을 포함하는 화합물 중 어느 하나를 사용하고, 반응 가스로서 산화제 및 질화제 중 어느 하나를 사용하여 형성되는 실리콘막의 형성 방법.
  2. 제1항에 있어서,
    상기 원자층 시드의 형성에 앞서, 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 제2 실리콘 원료 가스를 공급하여, 상기 오목부의 내면에 시드층을 형성하는 공정을 더욱 포함하고, 상기 원자층 시드는 상기 시드층 상에 형성되는 실리콘막의 형성 방법.
  3. 제2항에 있어서,
    상기 제2 실리콘 원료 가스는, 아미노실란계 가스인 실리콘막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 실리콘 원료 가스는, 모노실란 가스를 포함하는 실리콘막의 형성 방법.
  5. 제4항에 있어서,
    상기 제1 실리콘 원료 가스는, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하는 실리콘막의 형성 방법.
  6. 제5항에 있어서,
    상기 염소를 포함하는 Si 화합물 가스는, 디클로로실란 가스인 실리콘막의 형성 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 피처리 기판은, 기체 상에 복수의 상이한 막을 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 상기 오목부가 형성되고, 상기 오목부의 측면에 노출된 상기 복수의 상이한 막이 상기 복수의 상이한 하지로 되는 실리콘막의 형성 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 상이한 하지는, 하지의 재료가 상이하거나, 또는 하지의 재료가 동일해도 하지의 형성 방법이 상이하거나 또는 막질이 상이한 실리콘막의 형성 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하지는, SiO2막, SiN막, TiN막 및 High-k막 중 어느 하나를 포함하는 실리콘막의 형성 방법.
  10. 삭제
  11. 피처리 기판에 형성된 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 방법이며,
    기체 상에 SiO2막 및 SiN막을 교대로 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 상기 오목부가 형성되고, 상기 SiO2막 및 상기 SiN막이 상기 오목부의 측면에 노출된 상태의 피처리 기판을 준비하는 공정과,
    상기 피처리 기판을 제1 온도로 가열하면서, 상기 피처리 기판에 대하여, 염소를 포함하는 Si 화합물 가스와, 산화제를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 SiO2막으로 이루어지는 원자층 시드를 형성하는 공정과,
    상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 모노실란 가스를 포함하는 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우도록 실리콘막을 성막하는 공정
    을 포함하고,
    상기 원자층 시드를 형성할 때 사용하는 상기 염소를 포함하는 Si 화합물 가스는 디클로로실란 가스이며, 상기 산화제는 N2O 가스인 실리콘막의 형성 방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 원자층 시드의 형성에 앞서, 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 아미노실란계 가스를 공급하여, 상기 오목부의 내면에 아미노실란 시드층을 형성하는 공정을 더욱 포함하고, 상기 원자층 시드는 상기 시드층 상에 형성되는 실리콘막의 형성 방법.
  14. 제11항에 있어서,
    상기 실리콘막을 성막하는 공정에 사용하는 상기 실리콘 원료 가스는, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하는 실리콘막의 형성 방법.
  15. 제14항에 있어서,
    상기 염소를 포함하는 Si 화합물 가스는, 디클로로실란 가스인 실리콘막의 형성 방법.
  16. 제11항에 있어서,
    상기 제1 온도는, 100 내지 600℃의 범위인 실리콘막의 형성 방법.
  17. 기체 상에 SiO2막 및 SiN막을 교대로 적층해서 형성된 적층막을 갖고, 그 적층 방향으로 오목부가 형성되고, 상기 SiO2막 및 상기 SiN막이 상기 오목부의 측면에 노출된 상태의 피처리 기판에 대하여, 상기 오목부 내에 실리콘막을 형성하는 실리콘막의 형성 장치이며,
    상기 피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 배기 기구에 의해 상기 처리 용기 내를 감압하면서, 상기 가열 기구에 의해 상기 피처리 기판을 제1 온도로 가열하고, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터, 염소를 포함하는 Si 화합물 가스와, 산화제를 시퀀셜하게 1회 또는 복수회 공급하여, 적어도 상기 오목부의 내면에 SiO2막으로 이루어지는 원자층 시드를 형성하고, 이어서 상기 가열 기구에 의해 상기 피처리 기판을 제2 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터 모노실란 가스를 포함하는 실리콘 원료 가스를 공급하여, 상기 원자층 시드의 표면에, 상기 오목부를 메우게 실리콘막을 성막하도록, 상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하고,
    상기 원자층 시드를 형성할 때 사용하는 상기 염소를 포함하는 Si 화합물 가스는 디클로로실란 가스이며, 상기 산화제는 N2O 가스인 실리콘막의 형성 장치.
  18. 제17항에 있어서,
    상기 제어부는, 상기 원자층 시드의 형성에 앞서, 상기 가열 기구에 의해 상기 피처리 기판을 제3 온도로 가열하면서, 상기 피처리 기판에 대하여, 상기 가스 공급부로부터 아미노실란계 가스를 공급하여, 상기 오목부의 내면에 아미노실란 시드층을 형성하도록, 상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하는 실리콘막의 형성 장치.
  19. 제17항 또는 제18항에 있어서,
    상기 제어부는, 상기 실리콘막을 성막할 때의 상기 실리콘 원료 가스가, 모노실란 가스와, 염소를 포함하는 Si 화합물 가스를 포함하도록 상기 가스 공급부를 제어하는 실리콘막의 형성 장치.
  20. 컴퓨터 상에서 동작하여, 실리콘막의 형성 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 내지 제3항 및 제11항 중 어느 한 항의 실리콘막의 형성 방법이 행해지도록, 컴퓨터에 상기 실리콘막의 형성 장치를 제어시키는 것을 특징으로 하는 기억 매체.
KR1020180087551A 2017-08-02 2018-07-27 실리콘막의 형성 방법 및 형성 장치 KR102314998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-149866 2017-08-02
JP2017149866A JP6902958B2 (ja) 2017-08-02 2017-08-02 シリコン膜の形成方法および形成装置

Publications (2)

Publication Number Publication Date
KR20190014470A KR20190014470A (ko) 2019-02-12
KR102314998B1 true KR102314998B1 (ko) 2021-10-21

Family

ID=65231777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087551A KR102314998B1 (ko) 2017-08-02 2018-07-27 실리콘막의 형성 방법 및 형성 장치

Country Status (4)

Country Link
US (1) US10854449B2 (ko)
JP (1) JP6902958B2 (ko)
KR (1) KR102314998B1 (ko)
CN (1) CN109385613B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
CN114929933A (zh) * 2020-01-15 2022-08-19 东京毅力科创株式会社 成膜方法、成膜装置以及半导体装置的制造方法
KR20230173313A (ko) * 2022-06-17 2023-12-27 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2835723B2 (ja) 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
JPH09232250A (ja) * 1996-02-20 1997-09-05 Semiconductor Energy Lab Co Ltd 被膜作製方法
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9353442B2 (en) * 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
JP6175541B2 (ja) * 2016-06-03 2017-08-02 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。

Also Published As

Publication number Publication date
KR20190014470A (ko) 2019-02-12
JP6902958B2 (ja) 2021-07-14
US20190043719A1 (en) 2019-02-07
JP2019029576A (ja) 2019-02-21
US10854449B2 (en) 2020-12-01
CN109385613A (zh) 2019-02-26
CN109385613B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
US9691606B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9520282B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5572447B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101983437B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102314998B1 (ko) 실리콘막의 형성 방법 및 형성 장치
US8685832B2 (en) Trench filling method and method of manufacturing semiconductor integrated circuit device
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
WO2018154823A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US9711348B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP2014216342A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6402058B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10907253B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US11072859B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019181603A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TWI785510B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
US20240047180A1 (en) Substrate processing apparatus, method of processing substrate, method of manufacturing semiconductor device and recording medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right