KR101874308B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101874308B1
KR101874308B1 KR1020170025270A KR20170025270A KR101874308B1 KR 101874308 B1 KR101874308 B1 KR 101874308B1 KR 1020170025270 A KR1020170025270 A KR 1020170025270A KR 20170025270 A KR20170025270 A KR 20170025270A KR 101874308 B1 KR101874308 B1 KR 101874308B1
Authority
KR
South Korea
Prior art keywords
silicon
film
component
copper
gas
Prior art date
Application number
KR1020170025270A
Other languages
English (en)
Other versions
KR20170113074A (ko
Inventor
츠요시 타케다
히로시 아시하라
나오후미 오하시
토시유키 키쿠치
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170113074A publication Critical patent/KR20170113074A/ko
Application granted granted Critical
Publication of KR101874308B1 publication Critical patent/KR101874308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

에어 갭이 형성된 반도체 장치에서 양호한 특성을 실현 가능하게 하는 기술을 제공한다.
제1 층간 절연막, 상기 제1 층간 절연막 상에 형성되어 배선으로서 이용되는 복수의 구리 함유막, 상기 복수의 구리 함유막 사이를 절연하는 배선간 절연막, 상기 복수의 구리 함유막의 사이에 구비된 공극(空隙)을 포함하는 제1 배선층 및 상기 복수의 구리 함유막의 상면의 일부(一部)의 면 상(上)에 형성되고 상기 복수의 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 포함하는 기판을 처리실에 반입하는 공정; 상기 처리실에 염소 성분과 실리콘 성분을 포함하는 제1 실리콘 함유 가스를 공급하여, 상기 복수의 구리 함유막 중 상기 제1 확산 방지막이 형성되지 않은 다른 부분(他部)의 면 상 및 상기 공극을 구성하는 벽에 상기 염소 성분과 상기 실리콘 성분을 포함하는 제1 실리콘 함유막을 형성하는 공정; 및 상기 제1 실리콘 함유막을 형성하는 공정 후, 상기 처리실에 수소 성분과 실리콘 성분을 포함하며 상기 제1 실리콘 함유 가스와는 다른 제2 실리콘 함유 가스를 공급하여, 상기 제1 실리콘 함유막의 상기 염소 성분과 상기 수소 성분을 결합시켜 상기 염소 성분을 상기 제1 실리콘 함유막으로부터 제거하는 것과 함께, 제거된 상기 염소 성분 대신에 상기 실리콘 성분을 결합시키도록 개질하여 제2 실리콘 함유막을 형성하는 공정을 포함하는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치는 고(高)집적화의 경향에 있고, 그에 따라 배선 간(間)이 미세화된다. 이로 인해 배선 간에서 전기적 용량이 크게 되어 신호의 전파 속도의 저하를 일으키는 등의 문제가 있다. 그래서 배선 간을 될 수 있는 한 저유전율화하는 것이 요구된다.
저유전율화를 실현하는 방법의 하나로서, 배선 간에 공극(空隙)을 설치하는 에어 갭(air gap) 구조가 검토된다. 에어 갭 구조의 공극을 형성하는 방법으로서는 예컨대 배선 간을 에칭하는 방법이 있다. 예컨대 특허문헌1에 에어 갭의 형성 방법이 기재된다.
그런데 가공 정밀도(精度)의 문제로 인해서, 패터닝을 수행할 때에 미스얼라인먼트가 발생할 수가 있다. 이로 인해 회로 특성이 나빠진다는 문제가 있다.
1. 일본 특개2006-334703호
본 발명은 에어 갭이 형성된 반도체 장치에서 양호한 특성을 실현 가능하게 하는 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 제1 층간 절연막, 상기 제1 층간 절연막 상에 형성되어 배선으로서 이용되는 복수의 구리 함유막, 상기 복수의 구리 함유막 사이를 절연하는 배선간 절연막, 상기 복수의 구리 함유막의 사이에 구비된 공극(空隙)을 포함하는 제1 배선층 및 상기 복수의 구리 함유막의 상면의 일부(一部)의 면 상(上)에 형성되고 상기 복수의 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 포함하는 기판을 처리실에 반입하는 공정; 상기 처리실에 염소 성분과 실리콘 성분을 포함하는 제1 실리콘 함유 가스를 공급하여, 상기 복수의 구리 함유막 중 상기 제1 확산 방지막이 형성되지 않은 다른 부분(他部)의 면 상 및 상기 공극을 구성하는 벽에 상기 염소 성분과 상기 실리콘 성분을 포함하는 제1 실리콘 함유막을 형성하는 공정; 및 상기 제1 실리콘 함유막을 형성하는 공정 후, 상기 처리실에 수소 성분과 실리콘 성분을 포함하며 상기 제1 실리콘 함유 가스와는 다른 제2 실리콘 함유 가스를 공급하여, 상기 제1 실리콘 함유막의 상기 염소 성분과 상기 수소 성분을 결합시켜 상기 염소 성분을 상기 제1 실리콘 함유막으로부터 제거하는 것과 함께, 제거된 상기 염소 성분 대신에 상기 실리콘 성분을 결합시키도록 개질하여 제2 실리콘 함유막을 형성하는 공정을 포함하는 기술을 제공한다.
본 발명에 따른 기술에 따르면, 에어 갭이 형성된 반도체 장치에서 양호한 특성을 실현 가능하게 하는 기술을 제공할 수 있다.
도 1은 일 실시예에 따른 반도체 디바이스의 제조 플로우를 설명하는 설명도.
도 2는 일 실시예에 따른 웨이퍼의 설명도.
도 3은 일 실시예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 4a 및 4b는 일 실시예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 5a 및 5b는 일 실시예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 6은 일 실시예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 7은 일 실시예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 8은 일 실시예에 따른 기판 처리 장치를 설명하는 설명도.
도 9는 일 실시예에 따른 기판 처리 장치를 설명하는 설명도.
도 10은 일 실시예에 따른 제2 확산 방지막을 형성하는 공정을 설명하는 설명도.
도 11은 일 실시예에 따른 성막 공정을 설명하는 설명도.
도 12는 일 실시예에 따른 기판 처리 장치를 설명하는 설명도.
도 13은 일 실시예에 따른 성막 공정을 설명하는 설명도.
(제1 실시예)
이하에 본 발명의 제1 실시예에 대해서 설명한다.
도 1을 참조하여 반도체 장치의 제조 공정의 일 공정을 설명한다.
[배선층 형성 공정(S101)]
배선층 형성 공정(S101)에 대해서 설명한다. 배선층 형성 공정(S101)에 관하여 도 2를 참조하여 설명한다. 도 2는 반도체 웨이퍼(200)에 형성하는 배선층(2006)을 설명한 도면이다. 배선층(2006)은 절연막(2001) 상에 형성된다. 절연막(2001)보다 하방(下方)에는 전극층(미도시)이 존재하고, 전극층에는 게이트 전극, 애노드 등의 구성이 설치된다. 절연막(2001)은 전극층과 절연하는 층간 절연막으로서 이용된다.
절연막(2001)은 예컨대 포러스 상(狀)의 탄소 함유 실리콘막("SiOC막"이라고도 함)이다. 절연막(2001) 상에는 배선간 절연막(2002)이 형성된다. 배선간 절연막(2002)은 예컨대 SiOC막으로 형성된다.
배선간 절연막(2002)에는 복수의 홈(溝)(2003)이 설치되고, 홈(2003)의 표면에는 배리어 막(2004)이 형성된다. 배리어 막(2004)은 예컨대 질화 탄탈 막(TaN막)이다. 배리어 막(2004) 상에는 뒤에 배선으로서 이용되는 구리 함유막(2005)이 형성된다. 구리 함유막(2005)은 예컨대 구리로 구성된다.
구리 함유막(2005)을 형성하면 CMP(Chemical Mechanical Polishing)에서 여분의 구리 함유막(2005)을 제거해서 도 2의 상태로 하고, 각 홈(2003) 내에 형성된 구리 함유막(2005) 사이를 절연시킨다.
본 실시예에서는 층간 절연막(2002), 홈(2003), 배리어 막(2004), 구리 함유막(2005)이 설치된 층을 배선층(2006)이라고 부른다. 본 실시예에서는 설명의 편의상 하층의 배선층을 제1 배선층이라고 부르고, 제1 배선층의 상방(上方)으로 설치되는 배선층을 제2 배선층이라고 부른다.
[제1 확산 방지막 형성 공정(S102)]
계속해서 제1 확산 방지막 형성 공정(S102)에 대해서 도 3을 참조하여 설명한다. 여기서는 도 2의 배선층(2006)이 형성된 상태의 웨이퍼(200)에 대하여 제1 확산 방지막(2007)을 형성한다. 확산 방지막(2007)은 예컨대 SiON막이다. 확산 방지막(2007)은 절연성 및 확산을 억제하는 성질을 가진다. 구체적으로는 제1 확산 방지막(2007)을 형성하는 것에 의해 구리 함유막(2005)의 성분이 상층으로의 확산을 억제할 수 있다. 또한 현저하게 배선 간이 좁은 경우에는 배선층(2006) 상에 형성되는 상층을 개재하여 배선[구리 함유막(2005)]이 도통(導通)하는 우려가 있지만 그를 억제할 수 있다.
[패터닝 공정(S103)]
다음으로 패터닝 공정(S103)에 대해서 설명한다. 여기서는 도 3에 도시된 바와 같이 확산 방지막(2007)이 형성된 상태의 웨이퍼(200)를 처리한다. 우선 확산 방지막(2007) 상에 패터닝용의 레지스트층(2008)을 형성한다. 그 후, 노광 처리를 수행하고, 도 4a에 도시된 바와 같이 레지스트층(2008)을 원하는 패턴에 형성한다.
레지스트층(2008)을 원하는 패턴에 형성하면 에칭 처리를 수행하고, 도 4b에 도시된 바와 같이 배선간 절연막(2002)의 일부를 에칭하고, 구리 함유막(2005) 간에 공극(2009)을 형성한다. 예를 들면 구리 함유막(2005a)과 구리 함유막(2005b) 사이에 공극(2009)을 형성한다. 공극(2009)은 뒤에 에어 갭으로서 구성된다. 공극(2009)은 절연막(2001)의 표면(2001a)을 포함하는 부분을 저벽(底壁)으로서 배선간 절연막의 측면(2002a)을 포함하는 부분을 측벽으로서 구성된다.
공극(2009)을 형성 후, 레지스트(2008)를 제거한다.
여기서 에어 갭에 대해서 설명한다. 최근의 미세화, 고밀도화에 따라 배선 간의 거리가 좁아진다. 그와 같이 되면 배선 간에서 콘덴서 용량이 증가해서 신호 지연이 발생한다는 문제가 있다. 이 경우, 종래와 마찬가지로 배선 간에 저유전율의 절연물을 충전하는 것이 생각되지만 거기에는 물리적 한계가 있다. 그를 회피하기 위해서 배선 간에 에어 갭이라고 불리는 공극을 설치하고 유전율을 내린다.
[제2 확산 방지막 형성 공정(S104)]
또한 최근의 미세화, 고밀도화에 따라서 디바이스 상의 배선 간의 거리가 좁아지지만 그에 따른 노광 정밀도도 한계에 근접하고, 미스얼라인먼트의 영향을 받기 쉬워진다. 미스얼라인먼트가 발생하면 예를 들면 도 4a 및 도 4b에 도시된 바와 같이 구리 함유막(2005) 간뿐만 아니라, 구리 함유막(2005) 상의 확산 방지막(2007)의 일부가 에칭되어 피(被)에칭부(2007a) 상을 노출시킨다.
레지스트(2008) 제거 후, 구리 함유막(2005a)의 일부가 노출된 상태에서 구리 함유막(2005) 상에 후술하는 층간 절연막(2012)을 형성하면, 구리 함유막(2005a)의 노출면으로부터 상방의 층간 절연막에 리크(leak) 전류가 발생하고, 그와 인접하는 구리 함유막(2005)과 도통하거나 한다. 예컨대 구리 함유막(2005a)과 구리 함유막(2005b) 사이가 도통되거나 한다. 또한 상층의 층간 절연막에 금속(구리)의 성분이 확산되거나 한다. 이와 같은 문제는 디바이스의 특성을 낮게 한다.
따라서 본 실시예에서는 레지스트(2008)를 제거 후, 도 5b에 도시된 바와 같이 적어도 피에칭부[구리 함유막(2005)의 노출면]에 실리콘 함유막(2010)을 개질한 제2 확산 방지막(2011)을 형성한다. 확산 방지막(2011)의 형성 방법에 대해서는 후술한다.
이와 같이 하여 제1 확산 방지막과 제2 확산 방지막을 형성한다. 이들의 확산 방지막의 성질에 대해서 다시 정리하면 다음과 같이 도시된다. 즉 제1 확산 방지막은 구리 함유막 상면의 일부의 면상에 형성되고 일부의 면을 개재하여 구리 함유막으로부터 상기 제1 배선층의 상방에 형성되는 제2 배선층에 상기 구리 함유막의 성분의 확산을 억제하는 성질을 가진다. 제2 확산 방지막은 구리 함유막 상 중 제1 확산 방지막이 형성되지 않는 노출면 상에 노출면을 개재하여 구리 함유막으로부터 제2 배선층에 구리 함유막의 성분이 확산을 억제하는 성질을 가진다.
[제2 층간 절연막 형성 공정(S105)]
계속해서 확산 방지막(2011) 상에 층간 절연막(2012)을 형성하는 제2 층간 절연막 형성 공정(S105)에 대해서 설명한다. 여기서는 적어도 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 제2 확산 방지막을 형성한다.
확산 방지막(2011)을 형성하면 도 6에 도시된 바와 같이 확산 방지막(2011) 상에 제2 층간 절연막(2012)을 형성한다. 제2 층간 절연막(2012)은 예컨대 탄소 함유 실리콘 산화막(SiOC막)이다. 형성할 때는 예컨대 실리콘 함유 가스와 산소 함유 가스를 웨이퍼(200) 상에 공급하고 기상(氣相) 반응시키고, 그 후 탄소를 도핑하는 등의 방법이 생각된다.
다음으로 이 공정에서 공극(2009)이 확보된 상태에서 층간 절연막(2012)이 형성되는 이유를 이하에 설명한다. 전술한 바와 같이 배선 간이 상당히 좁은 경우, 층간 절연막(2012)의 퇴적(堆積)이 진행하는 것에 따라 확산 방지막(2007)의 상부 부근에서는 퇴적물에 가로막아져서 가스가 하방에 회입(回入)하기 어려워진다. 이로 인해 공극(2009)의 하방의 퇴적 속도는 확산 방지막(2007)의 상방에서의 퇴적 속도보다 작아진다. 그와 같은 상태에서 성막 처리를 계속하는 것에 의해 공극(2009)을 확보한다. 확보된 공극(2009)은 에어 갭으로서 이용된다.
[연마 공정(S106)]
제2 층간 절연막 형성 공정(S105)에서 형성한 층간 절연막(2012) 상에는 새로운 배선층을 형성한다. 하지만 층간 절연막(2012) 상에는 요철(凹凸)이 존재하므로 웨이퍼(200)의 면내(面內) 균일성을 향상시키기 위해서 도 7에 도시된 바와 같이 새로운 배선층이 형성되는 층간 절연막(2012) 표면을 평평하게 할 필요가 있다. 따라서 본 공정에서는 제2 층간 절연막(2012)을 연마 장치로 연마한다.
계속해서 제2 확산 방지막 형성 공정(S104)에서 이용하는 기판 처리 장치, 제2 확산 방지막 형성 방법을 설명한다. 제2 확산 방지막의 형성 방법은 반도체 제조 방법의 일부이며, 기판 처리 방법의 일부이기도 한다.
(기판 처리 장치)
우선 도 8을 참조하여 기판 처리 장치(100)를 설명한다. 본 실시예에서는 기판 처리 장치(100)는 확산 방지막(2011)을 형성한다.
기판 처리 장치(100)를 구성하는 챔버(202)는 횡단면(橫斷面)이 원형이며, 편평한 밀폐 용기로서 구성된다. 또한 챔버(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료에 의해 구성된다. 챔버(202) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(201)과 웨이퍼(200)를 처리 공간(201)에 반송할 때에 웨이퍼(200)가 통과하는 반송 공간(203)이 형성된다. 챔버(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 칸막이 판(204)이 설치된다.
하부 용기(202b)의 측면에는 게이트 밸브(205)에 인접한 기판 반입 출구(206)가 설치되고 웨이퍼(200)는 기판 반입 출구(206)를 개재하여 반송실(미도시)과의 사이를 이동한다. 하부 용기(202b)의 저부(底部)에는 리프트 핀(207)이 복수 설치된다.
처리 공간(201) 내에는 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치된다. 기판 지지부(210)는 웨이퍼(200)를 재치하는 재치면(211)과 재치면(211)을 표면에 가지는 재치대(212), 기판 재치대(212)에 내포된 가열원으로서의 히터(213)를 주로 포함한다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치된다. 히터(213)에는 통전 상태를 제어하는 히터 제어부(220)가 접속된다.
기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)의 지지부는 챔버(202)의 저벽에 설치된 구멍[穴(215)]을 관통하고 또한 지지판(216)을 개재하여 챔버(202)의 외부에서 승강 기구(218)에 접속된다. 승강 기구(218)를 작동시켜서 샤프트(217) 및 지지대(212)를 승강시키는 것에 의해 기판 재치면(211) 상에 재치되는 웨이퍼(200)를 승강시키는 것이 가능하게 이루어진다. 또한 샤프트(217)의 하단부의 주위는 벨로즈(219)(bellows)에 의해 피복된다. 챔버(202) 내는 기밀하게 보지(保持)된다.
기판 재치대(212)는 웨이퍼(200)의 반송 시에는 기판 재치면(211)이 기판 반입 출구(206)에 대향하는 위치(웨이퍼 반송 위치, 웨이퍼 반송 포지션)까지 하강하고, 웨이퍼(200)의 처리 시에는 도 8에서 도시된 바와 같이 웨이퍼(200)가 처리 공간(201) 내의 처리 위치(웨이퍼 처리 위치, 웨이퍼 처리 포지션)가 될 때까지 상승한다.
구체적으로는 기판 재치대(212)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면으로부터 돌출하고, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 된다. 또한 기판 재치대(212)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하고, 기판 재치면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 된다. 또한 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
처리 공간(201)의 상부(상류측)에는 가스 분산 기구로서의 샤워 헤드(230)가 설치된다. 샤워 헤드(230)의 덮개(231)에는 제1 분산 기구(241)가 삽입되는 관통공(231a)이 설치된다. 제1 분산 기구(241)는 샤워 헤드 내에 삽입되는 선단부[先端部(241a)]와 덮개(231)에 고정되는 플랜지(241b)를 포함한다.
선단부(241a)는 기둥 형상이며, 예컨대 원기둥 형상으로 구성된다. 원기둥 형상의 선단부(241a)의 측면에는 분산공이 설치된다. 후술하는 챔버의 가스 공급부 (공급계)로부터 공급되는 가스는 선단부(241a)를 개재하여 버퍼 공간(232)에 공급된다.
샤워 헤드(230)는 가스를 분산시키기 위한 제2 분산 기구로서의 분산판(234)을 구비한다. 이 분산판(234)의 상류측이 버퍼 공간(232)이며, 하류측이 처리 공간(201)이다. 분산판(234)에는 복수의 관통공(234a)이 설치된다. 분산판(234)은 기판 재치면(211)과 대향하도록 배치된다.
분산판(234)은 예컨대 원반 형상으로 구성된다. 관통공(234a)은 분산판(234)의 전체 면에 걸쳐 설치된다. 인접하는 관통공(234a)은 예컨대 등거리로 배치되고, 최외주(最外周)에 배치된 관통공(234a)은 기판 재치대(212) 상에 재치된 웨이퍼의 외주보다 외측에 배치된다.
상부 용기(202a)는 플랜지를 포함하고, 플랜지 상에 지지 블록(233)이 재치되고 고정된다. 지지 블록(233)은 플랜지(233a)를 포함하고, 플랜지(233a) 상에는 분산판(234)이 재치되고 고정된다. 또한 덮개(231)는 지지 블록(233)의 상면에 고정된다. 이와 같은 구조로 하는 것에 의해 상방으로부터 덮개(231), 분산판(234), 지지 블록(233)의 순서대로 분리(取外)하는 것이 가능해진다.
(공급계)
샤워 헤드(230)의 덮개(231)에 설치된 가스 도입공(231a)에는 제1 분산 기구(241)가 접속된다. 제1 분산 기구(241)에는 공통 가스 공급관(242)이 접속된다. 제1 분산 기구(241)에는 플랜지가 설치되고, 나사 등에 의해 덮개(231)나 공통 가스 공급관(242)의 플랜지에 고정된다.
제1 분산 기구(241)와 공통 가스 공급관(242)은 관의 내부에서 연통하고 공통 가스 공급관(242)으로부터 공급되는 가스는 제1 분산 기구(241), 가스 도입공(231a)을 개재하여 샤워 헤드(230) 내에 공급된다.
공통 가스 공급관(242)에는 제1 가스 공급관(243a), 제2 가스 공급관(244a), 제3 가스 공급관(245a), 제4 가스 공급관(249a)이 접속된다.
제1 가스 공급관(243a)을 포함하는 제1 가스 공급계(243)로부터는 주로 제1 가스가 공급되고, 제2 가스 공급관(244a)을 포함하는 제2 가스 공급계(244)로부터는 주로 제2 가스가 공급된다. 제3 가스 공급관(245a)을 포함하는 제3 가스 공급계(245)로부터는 주로 제3 가스가 공급되고, 제4 가스 공급관(249a)을 포함하는 제4 가스 공급계(249)로부터는 주로 제4 가스가 공급된다.
(제1 가스 공급계)
제1 가스 공급관(243a)에는 상류 방향으로부터 순서대로 제1 가스 공급원(243b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(243c)(MFC) 및 개폐 밸브인 밸브(243d)가 설치된다.
제1 가스 공급관(243a)으로부터 제1 가스가 매스 플로우 컨트롤러(243c), 밸브(243d), 공통 가스 공급관(242)을 개재하여 샤워 헤드(230)에 공급된다.
제1 가스는 예컨대 수소(H2) 가스이며, 환원 가스, 즉 처리 가스의 하나다. 여기서 제1 가스는 환원성의 성질을 포함하는 수소(H)이며, 수소 함유 가스라고도 부른다.
제1 가스 공급관(243a)의 밸브(243d)보다 하류측에는 제1 불활성 가스 공급관(246a)의 하류단이 접속된다. 제1 불활성 가스 공급관(246a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(246b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(246c) 및 개폐 밸브인 밸브(246d)가 설치된다. 불활성 가스는 환원 공정(S304)에서는 캐리어 가스 또는 희석 가스로서 작용한다.
여기서 불활성 가스는 예컨대 질소(N2) 가스다. 또한 불활성 가스로서 N2가스의 이외, 예컨대 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 이용할 수 있다.
주로 제1 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d)에 의해 제1 가스 공급계(243)가 구성된다.
또한 주로 제1 불활성 가스 공급관(246a), 매스 플로우 컨트롤러(246c) 및 밸브(246d)에 의해 제1 불활성 가스 공급계가 구성된다. 또한 불활성 가스 공급원(234b), 제1 가스 공급관(243a)을 제1 불활성 가스 공급계에 포함시켜서 생각해도 좋다.
또한 제1 가스 공급원(243b), 제1 불활성 가스 공급계를 제1 가스 공급계(243)에 포함시켜서 생각해도 좋다.
(제2 가스 공급계)
제2 가스 공급관(244a)에는 상류 방향으로부터 순서대로 제2 가스 공급원(244b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(244c) 및 개폐 밸브인 밸브(244d)가 설치된다.
제2 가스 공급관(244a)로부터는 제2 가스가 매스 플로우 컨트롤러(244c), 밸브(244d), 공통 가스 공급관(242)을 개재하여 샤워 헤드(230) 내에 공급된다.
제2 가스는 처리 가스의 하나다. 제2 가스는 실리콘계 가스이며, 예컨대 할로겐(Cl)을 포함하는 디클로로실란(SiH2Cl2, 약칭DCS) 가스다.
주로 제2 가스 공급관(244a), 매스 플로우 컨트롤러(244c), 밸브(244d)에 의해 제2 가스 공급계(244)가 구성된다.
또한 제2 가스 공급관(244a)의 밸브(244d)보다 하류측에는 제2 불활성 가스 공급관(247a)의 하류단이 접속된다. 제2 불활성 가스 공급관(247a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(247b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(247c) 및 개폐 밸브인 밸브(247d)가 설치된다.
제2 불활성 가스 공급관(247a)으로부터는 불활성 가스가 매스 플로우 컨트롤러(247c), 밸브(247d), 제2 가스 공급관(244a)을 개재하여 샤워 헤드(230) 내에 공급된다. 불활성 가스는 성막 공정(S306)에서는 캐리어 가스 또는 희석 가스로서 작용한다.
주로 제2 불활성 가스 공급관(247a), 매스 플로우 컨트롤러(247c) 및 밸브(247d)에 의해 제2 불활성 가스 공급계가 구성된다. 또한 불활성 가스 공급원(247b), 제2 가스 공급관(243a)을 제2 불활성 가스 공급계에 포함시켜서 생각해도 좋다.
또한 제2 가스 공급원(244b), 제2 불활성 가스 공급계를 제2 가스 공급계(244)에 포함시켜서 생각해도 좋다.
(제3 가스 공급계)
제3 가스 공급관(245a)에는 상류 방향으로부터 순서대로 제3 가스 공급원(245b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(245c) 및 개폐 밸브인 밸브(245d)가 설치된다.
제3 가스 공급관(245a)으로부터는 제3 가스가 매스 플로우 컨트롤러(245c), 밸브(245d), 공통 가스 공급관(242)을 개재하여 샤워 헤드(230)에 공급된다.
제3 가스는 처리 가스의 하나다. 제3 가스는 실리콘계의 가스이며, 예컨대 디실란(Si2H6, 약칭DS) 등의 가스다.
제3 가스 공급관(245a)의 밸브(245d)보다 하류측에는 불활성 가스 공급관(248a)의 하류단이 접속된다. 불활성 가스 공급관(248a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(248b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(248c) 및 개폐 밸브인 밸브(248d)가 설치된다.
주로 제3 가스 공급관(245a), 매스 플로우 컨트롤러(245c), 밸브(245d)에 의해 제3 가스 공급계(245)가 구성된다.
또한 주로 불활성 가스 공급관(248a), 매스 플로우 컨트롤러(248c) 및 밸브(248d)에 의해 불활성 가스 공급계가 구성된다. 또한 불활성 가스 공급원(248b), 제3 가스 공급관(245a)을 불활성 가스 공급계에 포함시켜서 생각해도 좋다.
또한 제3 가스 공급원(245b), 불활성 가스 공급계를 제3 가스 공급계(245)에 포함시켜서 생각해도 좋다.
(제4 가스 공급계)
제4 가스 공급관(249a)에는 상류 방향으로부터 순서대로 제4 가스 공급원(249b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(249c) 및 개폐 밸브인 밸브(249d), 리모트 플라즈마 유닛(249e)이 설치된다.
제4 가스 공급관(249a)으로부터는 개질 공정(S308)에서 이용되는 질소 함유 가스가 매스 플로우 컨트롤러(249c), 밸브(249d), 리모트 플라즈마 유닛(249e), 공통 가스 공급관(242)을 개재하여 샤워 헤드(230)에 공급된다.
여기서 질소 함유 가스는 예컨대 암모니아(NH3) 가스다. 또한 질소 함유 가스로서 NH3가스의 이외, 예컨대 질소(N2) 가스 등을 이용할 수 있다.
제4 가스 공급관(249a)의 밸브(249d)보다 하류측에는 불활성 가스 공급관(250a)의 하류단이 접속된다. 불활성 가스 공급관(250a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(250b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(250c) 및 개폐 밸브인 밸브(250d)가 설치된다.
주로 제4 가스 공급관(249a), 매스 플로우 컨트롤러(249c), 밸브(249d), 리모트 플라즈마 유닛(249e)에 의해 제4 가스 공급계(249)가 구성된다.
또한 주로 불활성 가스 공급관(250a), 매스 플로우 컨트롤러(250c) 및 밸브(250d)에 의해 불활성 가스 공급계가 구성된다. 또한 불활성 가스 공급원(250b), 제4 가스 공급관(249a)을 불활성 가스 공급계에 포함시켜서 생각해도 좋다.
또한 제4 가스 공급원(249b), 불활성 가스 공급계를 제4 가스 공급계(249)에 포함시켜서 생각해도 좋다.
(배기계)
챔버(202)의 분위기를 배기하는 배기계는 챔버(202)에 접속된 복수의 배기관을 포함한다. 구체적으로는 처리 공간(201)에 접속되는 배기관(262)과 반송 공간(203)에 접속되는 배기관(261)을 포함한다. 또한 각 배기관(261, 262)의 하류측에는 배기관(264)이 접속된다.
배기관(261)은 반송 공간(203)의 측면 또는 저면에 설치된다. 배기관(261)에는 터보 분자 펌프(265)가 설치된다. 배기관(261)에서 터보 분자 펌프(265)의 상류측에는 반송 공간용 제1 배기 밸브로서의 밸브(266)가 설치된다.
배기관(262)은 처리 공간(201)의 측방에 설치된다. 배기관(262)에는 처리 공간(201) 내를 소정의 압력으로 제어하는 압력 제어기인 APC(276)(AutoPressure Controller)가 설치된다. APC(276)는 개도(開度) 조정 가능한 밸브 본체(미도시)를 포함하고, 후술하는 컨트롤러(280)로부터의 지시에 따라서 배기관(262)의 컨덕턴스를 조정한다. 또한 배기관(262)에서 APC(276)의 상류측에는 밸브(275)가 설치된다. 배기관(262)에서 APC(276)의 하류측에는 밸브(277)가 설치된다. 배기관(262)과 밸브(275), 밸브(277), APC(276)를 합쳐서 처리실 배기부라고 부른다.
배기관(264)에는 DP(267)(Dry Pump. 드라이 펌프)가 설치된다. 도 8에 도시된 바와 같이 배기관(264)에는 그 상류측으로부터 배기관(262), 배기관(261)이 접속되고 또한 그들의 하류에 DP(267)가 설치된다. DP(267)는 배기관(262), 배기관(261)의 각각을 개재하여 처리 공간(201) 및 반송 공간(203)의 각각의 분위기를 배기한다. 또한 DP(267)는 TMP(265)가 동작할 때에 그 보조 펌프로서도 기능한다. 즉 고진공(또는 초고진공) 펌프인 TMP(265)는 대기압까지의 배기를 단독으로 수행하는 것은 곤란하기 때문에 대기압까지의 배기를 수행하는 보조 펌프로서 DP(267)가 이용된다. 전술한 배기계의 각 밸브에는 예컨대 에어 밸브가 이용된다.
(컨트롤러)
기판 처리 장치(100)는 기판 처리 장치(100)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(280)를 포함한다. 컨트롤러(280)는 도 9에 도시된 바와 같이 연산부(280a)(CPU), 일시 기억부(280b)(RAM), 기억부(280c), 송수신부(280d)를 적어도 포함한다. 컨트롤러(280)는 송수신부(280d)를 개재하여 기판 처리 장치(100)의 각 구성에 접속되고, 상위 컨트롤러나 사용자의 지시에 따라서 기억부(280c)로부터 프로그램이나 레시피를 호출하고, 그 내용에 따라서 각 구성의 동작을 제어한다. 또한 컨트롤러(280)는 전용의 컴퓨터로서 구성해도 좋고, 범용의 컴퓨터로서 구성해도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(282)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리]를 준비하고, 외부 기억 장치(282)를 이용해서 범용의 컴퓨터에 프로그램을 인스톨하는 것에 의해 본 실시예에 따른 컨트롤러(280)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(282)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용해도 좋고, 상위 장치(270)로부터 수신부(283)를 개재하여 정보를 수신하고, 외부 기억 장치(282)를 개재하지 않고 프로그램을 공급하도록 해도 좋다. 또한 키보드나 터치패널 등의 입출력 장치(281)를 이용해서 컨트롤러(280)에 지시를 해도 좋다.
또한 기억부(280c)나 외부 기억 장치(282)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 한다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억부(280c) 단체(單體)만을 포함하는 경우, 외부 기억 장치(282) 단체만을 포함하는 경우 또는 그 양방(兩方)을 포함하는 경우가 있다.
[제2 확산 방지막 형성 공정(S104)의 상세]
계속해서 기판 처리 장치에 반입된 웨이퍼(200)의 제2 확산 방지막 형성 공정(S104)의 상세에 대해서 도 10을 참조하여 설명한다. 또한 여기서 처리하는 웨이퍼(200)는 도 4b에서 레지스트층(2008)을 제거한 상태이며, 구리 함유막(2005)이 노출한 상태다.
이하 제1 처리 가스로서 H2가스를, 제2 처리 가스로서 DCS가스를, 제3 처리 가스로서 DS가스를, 제4 처리 가스로서 NH3가스를 이용하여 확산 방지막(2011)을 형성하는 예에 대해서 설명한다
[기판 반입·재치 공정(S302)]
기판 처리 장치(100)에서는 기판 재치대(212)를 웨이퍼(200)의 반송 위치(반송 포지션)까지 하강시키는 것에 의해 기판 재치대(212)의 관통공(214)에 리프트 핀(207)을 관통시킨다. 그 결과 리프트 핀(207)이 기판 재치대(212) 표면보다 소정의 높이만큼만 돌출한 상태가 된다. 계속해서 게이트 밸브(205)를 열어 반송 공간(203)을 이재실(미도시)과 연통시킨다. 그리고 이 이재실로부터 웨이퍼 이재기(미도시)를 이용해서 웨이퍼(200)를 반송 공간(203)에 반입하고, 리프트 핀(207) 상에 웨이퍼(200)를 이재한다. 이에 의해 웨이퍼(200)는 기판 재치대(212)의 표면으로부터 돌출한 리프트 핀(207) 상에 수평 자세로 지지된다.
챔버(202) 내에 웨이퍼(200)를 반입하면 웨이퍼 이재기를 챔버(202)의 외에 퇴피시키고, 게이트 밸브(205)를 닫아 챔버(202) 내를 밀폐한다. 그 후, 기판 재치대(212)를 상승시키는 것에 의해 기판 재치대(212)에 설치된 기판 재치면(211) 상에 웨이퍼(200)를 재치시켜, 또한 기판 재치대(212)를 상승시키는 것에 의해 전술한 처리 공간(201) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(200)를 상승시킨다.
웨이퍼(200)가 반송 공간(203)에 반입된 후, 처리 공간(201) 내의 처리 위치까지 상승하면 밸브(266)를 닫힘으로 한다. 이에 의해 반송 공간(203)과 TMP(265) 사이가 차단되어 TMP(265)에 의한 반송 공간(203)의 배기가 종료된다. 한편 밸브(275)를 열어 처리 공간(201)과 APC(276) 사이를 연통시킨다. APC(276)는 배기관(263)의 컨덕턴스를 조정하는 것에 의해 DP(267)에 의한 처리 공간(201)의 배기 유량을 제어하고, 처리 공간(201)을 소정의 압력(예컨대 10-5Pa 내지 10-1Pa의 고진공)으로 유지한다.
또한 웨이퍼(200)를 기판 재치대(212) 상에 재치할 때는 기판 재치대(212)의 내부에 매립된 히터(213)에 전력을 공급하고, 웨이퍼(200)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(200)의 온도는 예컨대 실온이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하다. 이때 히터(213)의 온도는 온도 센서에 의해 검출된 온도 정보에 기초해서 컨트롤러(280)가 제어값을 추출하고, 온도 제어부(220)에 의해 히터(213)로의 통전 상태를 제어하는 것에 의해 조정된다.
[환원 공정(S304)]
계속해서 환원 공정(S304)을 수행한다. 환원 공정(S304)에서는 제1 가스 공급계로부터 처리 공간(201)에 H2가스를 공급한다. 여기서는 반송 도중에서 웨이퍼(200)의 표면에 형성된 자연 산화막 등을 제거한다. 특히 피에칭부(2007a)에서의 구리 함유막(2005)의 노출면을 청정화(클리닝)한다. 청정화하는 것에 의해 구리 함유막(2005)의 노출면과 확산 방지막(2011)[본 공정의 경우, 실리콘 함유막(2010)] 사이의 반응 저해물을 제거할 수 있으므로 구리 함유막(2005)의 노출면 전체 면에 걸쳐서 확산 방지막(2011)과의 사이의 반응성을 높일 수 있다. 따라서 노출면에서의 확산 방지막(2011)을 균일하게 형성할 수 있다.
환원 공정(S304)에서는 처리 공간(201)의 압력을 100Pa 내지 1000Pa, 웨이퍼(200)의 온도를 150℃ 내지 400℃로 하는 것과 함께, 수소 함유 가스의 유량을 1000sccm 내지 3000sccm으로 한다.
소정 시간 경과 후, 수소 함유 가스의 공급을 정지하는 것과 함께, 처리실(201) 내의 수소 가스를 배기한다.
[성막 공정(S306)]
또한 본 공정에서는 도 5a와 같이 적어도 구리 함유막(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 실리콘 함유막(2010)을 형성하고, 그 후, 도 5b와 같이 실리콘 함유막을 개질해서 제2 확산 방지막(2011)을 형성한다.
이에 대하여 비교예로서 예컨대 배선간 절연막(2002)의 측면(2002a)이나 절연막(2001)의 표면(2001a) 상에 형성하지 않고, 구리 함유막(2005)의 노출면 상에만 제2 확산 방지막을 형성하는 것이 생각된다. 이 경우, 다음 막 스트레스의 문제가 존재한다.
예컨대 연마 공정(S106)에서의 막 스트레스의 문제다. 전술한 바와 같이 제2 확산 방지막을 형성한 후, 연마 공정(S106)을 수행한다. 연마 공정(S106)에서는 폴리싱(polishing) 장치에 의해 웨이퍼(200)는 연마된다. 폴리싱 장치로는 연마천(布)이 붙여진 평판에 웨이퍼(200)의 표면을 압부(押付)하는 것과 함께, 슬러리를 흘리고 또한 각각을 상대적으로 회전시킨다. 웨이퍼(200)에 형성된 막은 상대적인 회전에 의해 발생하는 마찰력의 영향을 받아 막 스트레스로 연결된다.
또한 웨이퍼(200)를 가열 처리할 때 각 막에서 열팽창이 발생하지만 각 막의 열팽창율의 차이로부터 막 스트레스가 발생하는 것이 생각된다.
전술한 바와 같이 구리 함유막(2005) 상에만 제2 확산 방지막을 형성한 경우, 공극(2009)과 배선간 절연막의 측면(2002a) 사이에 막 스트레스를 완화하는 구조가 존재하지 않으므로, 특히 배선간 절연막의 측면(2002a)은 막 스트레스의 영향을 받기 쉽다. 막 스트레스에 의해 예컨대 공극(2009)과 인접하는 배선간 절연막 또는 배리어 막(2004)의 도괴나 어긋남을 일으키는 우려가 있어 안정된 품질을 유지하는 것이 어렵다.
따라서 본 실시예에서는 적어도 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 제2 확산 방지막을 형성하는 것에 의해 구리 함유막(2005)의 성분의 확산을 억제하는 것과 함께, 공극(2009)을 구성하는 구조의 물리적 강도를 상승시킨다.
이하에 본 실시예에서의 제2 확산 방지막을 형성하는 구체적인 방법에 대해서 설명한다. 성막 공정(S306)에 대해서는 도 11에 도시된 플로우로 설명한다. 도 11에 도시된 플로우는 성막 공정(S306)의 상세를 설명하는 도면이다.
[제2 처리 가스 공급 공정(S402)]
환원 공정(S304)이 종료되면 처리실(201) 내의 압력을 조정한다. 소정의 압력으로 조정하면서 웨이퍼(200)의 온도가 소정의 온도에 도달하면 공통 가스 공급관(242)으로부터 처리 가스, 예컨대 DCS가스를 처리실에 공급한다.
이때 DCS가스는 열에 의해 실리콘 성분과 염소 성분으로 분해된다. 웨이퍼(200) 상 중 배선간 절연막(2002)의 측면(2002a)에 공급되고 절연막(2001) 중 공극의 저벽에 의해 구성되는 표면(2001a) 상에 공급된다. 염소 성분은 측면(2002a)을 구성하는 배선간 절연막(2002)과 표면(2001a)을 구성하는 절연막에서 실리콘과 산소 또는 실리콘과 탄소의 결합을 절단하고, 그에 의해 발생한 각 성분의 미결합수는 실리콘과 결합된다. 이와 같이 하여 실리콘 함유층이 형성된다. 한편 구리 표면에서는, 외각에서의 반응에 의해 실리콘이 구리와 결합한다. 이와 같이 하여 적어도 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a)에 실리콘 함유층이 형성된다. 소정 시간 경과 후, DCS가스의 공급을 정지한다.
본 공정에서는 DCS가스의 공급량을 예컨대 10sccm 내지 1000sccm, 바람직하게는 10sccm 내지 500sccm의 범위 내의 유량으로 한다. DCS가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 1초 내지 600초, 바람직하게는 1초 내지 30초의 범위 내의 시간으로 한다. 또한 웨이퍼(200)의 온도는 예컨대 200℃ 내지 500℃정도로 하고, 바람직하게는 300℃ 내지 400℃정도로 한다.
[퍼지 공정(S404)]
DCS가스의 공급을 정지한 후는 불활성 가스 공급관(250a), 제4 가스 공급관(249a)을 개재하여 N2가스를 공급하고, 처리 공간(201)의 퍼지를 수행한다. 이때 밸브(275) 및 밸브(277)는 열림 상태로 이루어지며, APC(276)에 의해 처리 공간(201)의 압력이 소정 압력이 되도록 제어된다. 한편 밸브(275) 및 밸브(277) 이외의 배기계의 다른 밸브들은 모두 닫힘 상태로 이루어진다. 이에 의해 제2 처리 가스 공급 공정(S402)에서 웨이퍼(200)에 결합할 수 없었던 DCS가스는 DP(278)에 의해 배기관(262)을 개재하여 처리 공간(201)으로부터 제거된다.
퍼지가 종료되면 밸브(277) 및 밸브(275)를 열림 상태로 한 상태에서 APC(276)에 의한 압력 제어를 재개한다. 배기계의 다른 밸브들은 닫힘 상태로 한다. 이때도 제4 가스 공급관(249a)으로부터의 N2가스의 공급은 계속되어 샤워 헤드(230) 및 처리 공간(201)의 퍼지가 계속된다.
[제3 처리 가스 공급 공정(S406)]
또한 제2 처리 가스 공급 공정(S402)에서는 실리콘 성분을 결합시키기 위해서 염소 성분을 포함하는 DCS가스를 공급했다. 여기서 염소 성분은 각 절연막의 결합을 절단할 뿐만 아니라, 미결합수와 결합될 수 있다. 그래서 본 공정에서는 염소 성분을 실리콘 함유층으로부터 제거하기 위해 수소 성분과 실리콘 성분을 포함하는 가스인 DS가스를 공급한다.
샤워 헤드 버퍼실(232) 및 처리 공간(201)의 퍼지가 완료되면 제3 처리 가스 공급 공정(S406)을 수행한다. 제3 처리 가스 공급 공정(S406)에서는 밸브(244d)를 열어 샤워 헤드(230)를 개재하여 처리 공간(201) 내에 제2 처리 가스로서 DS가스의 공급을 시작한다.
DS가스는 샤워 헤드(230)를 개재하여 처리 공간(201) 내에 공급된다. 공급된 DS가스는 열에 의해 분해되어 웨이퍼(200) 상의 실리콘 함유층과 반응한다. 구체적으로는 수소 성분은 절연막 표면의 염소 성분과 결합해서 HCl에 변화되는 것과 함께, 미결합수에는 실리콘 성분이 부착된다. 이와 같이 하여 염소 성분이 제거된 실리콘 함유층으로 개질된다. 즉 불순물이 적은 치밀한 실리콘 함유층으로 개질된다. 소정 시간이 경과하면 DS가스의 공급을 정지한다.
본 공정에서는 DS가스의 공급량은 예컨대 10sccm 내지 1000sccm, 바람직하게는 10sccm 내지 500sccm의 범위 내의 유량으로 한다. DCS가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 1초 내지 600초, 바람직하게는 1초 내지 60초의 범위 내의 시간으로 한다. 또한 웨이퍼(200)의 온도는 예컨대 200℃ 내지 500℃정도로 하고, 바람직하게는 300℃ 내지 400℃정도로 한다.
[퍼지 공정(S408)]
DS가스의 공급을 정지한 후는 불활성 가스 공급관(250a), 제4 가스 공급관(249a)을 개재하여 N2가스를 공급하고, 처리 공간(201)의 퍼지를 수행한다. 이때 밸브(275) 및 밸브(277)는 열림 상태로 이루어지며, APC(276)에 의해 처리 공간(201)의 압력이 소정 압력이 되도록 제어된다. 한편 밸브(275) 및 밸브(277) 이외의 배기계의 다른 밸브들은 모두 닫힘 상태로 이루어진다. 이에 의해 제3 처리 가스 공급 공정(S406)에서 발생한 HCl가스 등은 DP(278)에 의해 배기관(262)을 개재하여 처리 공간(201)으로부터 제거된다.
퍼지가 종료되면 밸브(277) 및 밸브(275)를 열림 상태로 한 상태에서 APC(276)에 의한 압력 제어를 재개한다. 배기계의 다른 밸브들은 닫힘 상태이다. 이때도 제4 가스 공급관(249a)으로부터의 N2가스의 공급은 계속되어 샤워 헤드(230) 및 처리 공간(201)의 퍼지가 계속된다.
[판정 공정(S410)]
이상의 제2 처리 가스 공급 공정(S402), 퍼지 공정(S404), 제3 처리 가스 공급 공정(S406), 퍼지 공정(S408)을 1사이클로 하고, 컨트롤러(280)는 이 사이클을 소정 횟수(n사이클) 실시했는지를 판정한다. 사이클을 소정 횟수 실시하면 웨이퍼(200) 상에는 소망 막 두께의 실리콘 함유층이 형성된다. 막 두께는 예컨대 5nm정도다.
소정 횟수 실시하면 성막 공정(S306)을 종료한다.
이와 같이 하면 처리하는 것에 의해 적어도 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 실리콘 함유막(2010)을 형성할 수 있다. 또한 치밀한 실리콘 함유층을 적층하므로 물리적 강도가 높은 막을 형성할 수 있다.
[개질 공정(S308)]
다음으로 도 10에 돌아가서 개질 공정(S308)을 설명한다. 또한 일반적으로 예컨대 400℃정도의 고온 상태의 경우, 실리콘 성분은 구리에 확산되기 쉽다는 것이 알려져 있다. 본 실시예에 대조해 보면 구리로 구성되는 구리 함유막(2005)의 노출 부분에 형성된 실리콘 함유막(2010)에 포함되는 실리콘 성분이 구리 함유막(2005)에 확산되는 우려가 있다.
실리콘 성분이 확산된 구리 함유막은 저항치가 상승하기 때문에 배선으로서의 성능을 열화시킨다. 그래서 보다 바람직하게는 실리콘 성분의 확산을 억제하도록 본 공정에서 실리콘 함유막(2010)을 개질한다.
개질 공정(S308)에서의 실리콘 함유막(2010)의 개질 방법을 설명한다. 제1 가스 공급계(243), 제2 가스 공급계(244), 제3 가스 공급계(245)의 밸브를 닫힘으로 하고, 각 가스 공급계로부터 공급되는 가스의 공급을 정지해서 성막 공정(S306)을 종료하면 밸브(249d)를 열림으로 하고 NH3가스의 공급을 시작한다. 이때 리모트 플라즈마 유닛(249e)은 이미 기동된다.
웨이퍼(200) 상에는 플라즈마 상태의 NH3가스가 공급되고, 실리콘 함유막(2010)과 암모니아 플라즈마가 반응해서 실리콘 함유막이 질화되고 제2 확산 방지막(2011)을 형성한다. 이 질화 처리에 의해 형성되는 실리콘 성분과 질소 성분의 결합력은 실리콘과 구리의 결합력이나 실리콘 원소끼리의 결합력보다 강하기 때문에 실리콘 성분의 확산을 억제할 수 있다. 소정의 시간 경과 후, 암모니아 가스의 공급을 정지한다.
공극(2009)에 의해 또한 저유전율화를 요구하는 경우, 유전율의 낮음과 공극(2009)의 폭이 비례하기 때문에 가능한 공극(2009)의 폭을 넓게 하는 것이 요구된다. 본 실시예와 같이 박막화된 실리콘 함유막(2010)을 개질하는 것에 의해 도 5b에 도시된 바와 같이 공극(2009)의 폭(L)을 확보할 수 있으므로 공극의 물리적 강도를 높게 한 상태에서 낮은 유전율을 확보할 수 있다.
또한 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 형성된 실리콘 함유막(2010)을 개질한 막은 보강 막이라고도 부른다.
여기서 질소 함유 가스의 플라즈마를 이용해서 질화하는 이유를 설명한다. 전술한 바와 같이 고온 상태에서는 실리콘 성분이 구리 함유막에 확산되기 쉬운 것이 알려져 있다. 한편 질화하는 경우, 높은 에너지가 필요한 것이 알려져 있다. 그렇기 때문에 만일 고열에 의해 반응 에너지를 보충한 경우, 보다 고온으로 웨이퍼(200)를 가열할 필요가 있다. 웨이퍼(200)를 고온으로 하면 전술한 바와 같이 실리콘이 확산되고, 구리 함유막(2005)의 저항치가 상승된다는 문제가 있다. 구리 함유막(2005)은 뒤에 배선으로서 이용되는 것이며, 효율적으로 전류를 흘리기 위해서는 될 수 있는 한 저항치가 낮은 것이 바람직하다.
따라서 실리콘 성분이 구리 함유막으로의 확산을 억제하는 정도의 온도, 예컨대 380℃정도로 질화 처리를 수행할 필요가 있다. 이와 같은 온도로 질화 처리를 수행하는 방법으로서 질소 함유 가스를 플라즈마 상태로서 처리하는 방법이 있다. 반응에 필요한 에너지를 플라즈마로 보충하는 것에 의해 실리콘 함유막을 저온으로 질화 처리할 수 있다.
본 공정에서는 NH3가스의 공급량은 예컨대 10sccm 내지 1000sccm, 바람직하게는 10sccm 내지 500sccm의 범위 내의 유량으로 한다. NH3가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 1초 내지 600초, 바람직하게는 1초 내지 120초의 범위 내의 시간으로 한다. 또한 웨이퍼(200)의 온도는 예컨대 200℃ 내지 400℃정도로 하고, 바람직하게는 300℃ 내지 380℃정도로 한다.
[기판 반출 공정(S310)]
개질 공정(S308)이 종료되면 기판 반출 공정(S310)을 실시한다. 기판 반출 공정(S310)에서는 기판 재치대(212)를 하강시켜, 기판 재치대(212)의 표면으로부터 돌출시킨 리프트 핀(207) 상에 웨이퍼(200)를 지지시킨다. 이에 의해 웨이퍼(200)는 처리 위치로부터 반송 위치가 된다.
그 다음에 웨이퍼(200)가 반송 위치까지 이동하면 밸브(275)를 닫힘으로 하여 반송 공간(203)과 배기관(264) 사이를 차단한다. 한편 밸브(266)를 열림으로 하여 TMP(265)[및 DP(267)]에 의해 반송 공간(203)의 분위기를 배기하는 것에 의해 챔버(202)를 고진공(초고진공) 상태(예컨대 10-5Pa 이하)로 유지하고, 마찬가지로 고진공(초고진공) 상태(예컨대 10-6Pa 이하)로 유지되는 이재실과의 압력 차이를 저감한다. 소정의 압력에 도달하면 암(미도시)에 의해 웨이퍼(200)는 반출된다.
(효과)
본 실시예에 따른 주된 효과를 이하에 기재한다. (a) 제2 확산 방지막을 형성하는 것에 의해 에칭 공정에서 구리 함유막이 노출해도 상층으로의 금속 성분의 확산을 억제할 수 있다. (b) 제2 확산 방지막을 형성하는 것에 의해 에칭 공정에서 구리 함유막이 노출해도 인접하는 구리 함유막과의 도통을 억제할 수 있다. (c) 적어도 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 제2 확산 방지막을 형성하는 것에 의해 공극(2009)을 구성하는 구조의 물리적 강도를 상승시킨다.
(제2 실시예)
계속해서 제2 실시예에 대해서 설명한다. 제2 실시예는 주로 기판 처리 장치의 가스 공급계 및 성막 공정(S306)이 제1 실시예와 다르다.
이하에 도 12 및 도 13을 참조하여 제1 실시예와의 차이점을 중심으로 구체예를 설명한다. 또한 제1 실시예와 같은 내용에 대해서는 설명을 생략한다.
도 12는 도 8에 상당하는 도면이며, 본 실시예에서의 기판 처리 장치(100')를 설명하는 도면이다. 도 13은 도 11에 상당하는 도면이며, 본 실시예에서의 성막 공정(S306)을 설명하는 도면이다.
(기판 처리 장치)
본 실시예의 기판 처리 장치(100')에 대해서 제1 실시예와의 차이점을 중심으로 도 12를 참조하여 설명한다. 또한 도 12는 도 8의 장치에 대하여 제2 가스 공급계(244)가 없는 점에서 다르다.
(공급계)
공통 가스 공급관(242)에는 제1 가스 공급관(243a), 제3 가스 공급관(245a), 제4 가스 공급관(249a)이 접속된다.
제1 가스 공급관(243a)을 포함하는 제1 가스 공급계(243)로부터는 제1 가스(예컨대 H2가스)가 주로 공급되고, 제3 가스 공급관(245a)을 포함하는 제3 가스 공급계(245)로부터는 제3 가스(DS가스)가 주로 공급되고, 제4 가스 공급관(244a)을 포함하는 제4 가스 공급계(249)로부터는 주로 제4 가스(NH3가스)가 공급된다.
[성막 공정(S306)]
계속해서 도 13을 참조하여 성막 공정(S306)을 설명한다. 환원 공정(S304)이 종료되면 제3 가스 공급계(245)로부터 DS가스를 처리 공간(201)에 공급한다. 공급된 DS가스는 열분해된 상태에서 웨이퍼(200) 상에 공급된다(S502).
열에 의해 분해된 DS가스는 실리콘 성분을 포함하는 가스로 분해한다. 분해된 실리콘 성분은 적어도 구리 함유층(2005)의 노출면에서는 외각에서의 반응에 의해 실리콘이 구리와 결합되어 실리콘 함유막(2010)이 형성된다. 또한 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에서는 CVD반응에 의해 표면(2001a)과 측면(2002a) 상에 실리콘 함유막(2010)이 형성된다.
이와 같이 구리 함유막(2005)의 노출면에 실리콘 함유막(2010)을 형성하는 것에 의해 상층으로의 구리 성분의 확산을 억제할 수 있다. 또한 CVD반응에 의해 표면(2001a)과 측면(2002a) 상에 막 두께의 막이 형성되므로 제1 실시예에 비해 물리적 강도가 높은 실리콘 함유막(2010)을 형성할 수 있다. 또한 제1 실시예에 비해 단시간으로 원하는 두께의 막을 형성할 수 있으므로 스루풋을 향상시킬 수 있다.
여기서 가스를 공급하는 시간에 대해서 설명한다. 표면(2001a)과 측면(2002a)에서는 CVD반응에 의해 막을 형성하기 때문에 공급하는 시간이 길면 홈(2009)이 실리콘 함유막에 의해 충전되는 것이 생각된다. 따라서 본 실시예에서는 예컨대 가스 공급 시간을 수 초로 하고, 공극(2009)의 폭(L)을 확보할 수 있는 정도의 공급 시간으로 하는 것이 바람직하다.
소정 시간 경과하면 DS가스의 공급을 정지하고, 성막 공정(S306)을 종료한다.
성막 공정(S306)에서는 처리 공간(201)의 압력을 1Pa 내지 10Pa, 웨이퍼(200)의 온도를 150℃ 내지 400℃로 하는 것과 함께, 수소 함유 가스의 유량을 1000sccm 내지 3000sccm, 실리콘 함유 가스의 유량을 10sccm 내지 30sccm으로 한다. 웨이퍼(200)에 가스를 공급하는 시간은 예컨대 1초 내지 5초정도로 한다.
이상과 같이 형성하면 예컨대 제1 실시예에 비해서 처리 공정을 적게 할 수 있기 때문에 고스루풋으로 구리 함유층(2005)의 노출면, 배선간 절연막(2002)의 측면(2002a), 절연막(2001)의 표면(2001a) 상에 실리콘 함유막을 형성할 수 있으므로 생산성을 높일 수 있다.
성막 공정(S306)이 종료되면 도 10에 돌아가서 개질 공정(S308)을 실시한다.
(주된 효과)
본 실시예에 따른 주된 효과를 이하에 기재한다. (a) 제2 확산 방지막을 형성하는 것에 의해 에칭 공정에서 구리 함유막이 노출해도 상층으로의 금속 성분의 확산을 억제할 수 있다. (b) 제2 확산 방지막을 형성하는 것에 의해 에칭 공정에서 구리 함유막이 노출해도 인접하는 구리 함유막과의 도통을 억제할 수 있다. (c) 높은 강도의 막을 형성할 수 있으므로 막 스트레스의 내성을 높게 할 수 있다. (d) 높은 스루풋으로 실리콘 함유막을 형성할 수 있으므로 생산성을 높일 수 있다.
200: 웨이퍼(기판) 201: 처리 공간
202: 챔버 212: 기판 재치대

Claims (20)

  1. 제1 층간 절연막, 상기 제1 층간 절연막 상에 형성되어 배선으로서 이용되는 복수의 구리 함유막, 상기 복수의 구리 함유막 사이를 절연하는 배선간 절연막, 상기 복수의 구리 함유막의 사이에 구비된 공극(空隙)을 포함하는 제1 배선층 및 상기 복수의 구리 함유막의 상면의 일부(一部)의 면 상(上)에 형성되고 상기 복수의 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 포함하는 기판을 처리실에 반입하는 공정;
    상기 처리실에 염소 성분과 실리콘 성분을 포함하는 제1 실리콘 함유 가스를 공급하여, 상기 복수의 구리 함유막 중 상기 제1 확산 방지막이 형성되지 않은 다른 부분(他部)의 면 상 및 상기 공극을 구성하는 벽에 상기 염소 성분과 상기 실리콘 성분을 포함하는 제1 실리콘 함유막을 형성하는 공정; 및
    상기 제1 실리콘 함유막을 형성하는 공정 후, 상기 처리실에 수소 성분과 실리콘 성분을 포함하며 상기 제1 실리콘 함유 가스와는 다른 제2 실리콘 함유 가스를 공급하여, 상기 제1 실리콘 함유막의 상기 염소 성분과 상기 수소 성분을 결합시켜 상기 염소 성분을 상기 제1 실리콘 함유막으로부터 제거하는 것과 함께, 제거된 상기 염소 성분 대신에 상기 실리콘 성분을 결합시키도록 개질하여 제2 실리콘 함유막을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 실리콘 함유막을 형성하는 공정에서 상기 제2 실리콘 함유막을 형성한 후, 상기 처리실에 개질 가스를 공급하여 상기 제2 실리콘 함유막을 개질하는 것에 의해서 상기 다른 부분에서 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 기판의 온도를 상기 제2 실리콘 함유막의 주성분인 실리콘이 상기 구리 함유막에 확산되는 것을 억제하는 온도로 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 제2 실리콘 함유막의 개질할 때는, 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 처리실에 플라즈마 상태의 질소 함유 가스를 공급하는 것에 의해서 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 처리실에 플라즈마 상태의 질소 함유 가스를 공급하는 것에 의해서 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  7. 제2항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  8. 제3항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 처리실에 플라즈마 상태의 질소 함유 가스를 공급하는 것에 의해서 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  11. 제3항에 있어서,
    상기 제2 실리콘 함유막을 개질할 때는, 상기 처리실에 플라즈마 상태의 질소 함유 가스를 공급하는 것에 의해서 상기 제2 실리콘 함유막을 질화하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 실리콘 함유막 및 상기 제2 실리콘 함유막을 형성할 때는, 상기 처리실에 상기 제1 실리콘 함유 가스와 상기 제2 실리콘 함유 가스를 교호(交互)적으로 공급하는 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  14. 제2항에 있어서,
    상기 제1 실리콘 함유막 및 상기 제2 실리콘 함유막을 형성할 때는, 상기 처리실에 상기 제1 실리콘 함유 가스와 상기 제2 실리콘 함유 가스를 교호적으로 공급하는 반도체 장치의 제조 방법.
  15. 제3항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 제1 실리콘 함유막 및 상기 제2 실리콘 함유막을 형성할 때는, 상기 처리실에 상기 제1 실리콘 함유 가스와 상기 제2 실리콘 함유 가스를 교호적으로 공급하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 제1 배선층 상에 제2 층간 절연막을 형성하는 공정; 및
    상기 제2 층간 절연막을 연마하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  19. 제1 층간 절연막, 상기 제1 층간 절연막 상에 형성되어 배선으로서 이용되는 복수의 구리 함유막, 상기 복수의 구리 함유막 사이를 절연하는 배선간 절연막, 상기 복수의 구리 함유막의 사이에 구비된 공극을 포함하는 제1 배선층 및 상기 복수의 구리 함유막의 상면의 일부의 면 상에 형성되어 상기 복수의 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 포함하는 기판을 재치하는 재치부;
    상기 재치부를 내포하는 처리실; 및
    염소 성분과 실리콘 성분을 포함하는 제1 실리콘 함유 가스를 상기 처리실에 공급하여, 상기 복수의 구리 함유막 중 상기 제1 확산 방지막이 형성되지 않는 다른 부분의 면 상과 상기 공극을 구성하는 벽에 상기 염소 성분과 상기 실리콘 성분을 포함하는 제1 실리콘 함유막을 형성하고, 상기 제1 실리콘 함유막을 형성한 후, 상기 처리실에 수소 성분과 실리콘 성분을 포함하며 상기 제1 실리콘 함유 가스와 다른 제2 실리콘 함유 가스를 공급하여, 상기 제1 실리콘 함유막의 상기 염소 성분과 상기 수소 성분을 결합시켜 상기 염소 성분을 상기 제1 실리콘 함유막으로부터 제거하는 것과 함께, 제거된 상기 염소 성분 대신에 상기 실리콘 성분을 결합시키도록 개질하여 제2 실리콘 함유막을 형성하도록, 상기 처리실에 상기 제1 실리콘 함유 가스 또는 상기 제2 실리콘 함유 가스를 공급하는 가스 공급부
    를 포함하는 기판 처리 장치.
  20. 제1 층간 절연막, 상기 제1 층간 절연막 상에 형성되어 배선으로서 이용되는 복수의 구리 함유막, 상기 복수의 구리 함유막 사이를 절연하는 배선간 절연막, 상기 복수의 구리 함유막의 사이에 구비된 공극을 포함하는 제1 배선층 및 상기 복수의 구리 함유막의 상면의 일부의 면 상에 형성되고 상기 복수의 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 포함하는 기판을 처리실에 반입하는 순서;
    상기 처리실에 염소 성분과 실리콘 성분을 포함하는 제1 실리콘 함유 가스를 공급하여, 상기 복수의 구리 함유막 중 상기 제1 확산 방지막이 형성되지 않은 다른 부분(他部)의 면 상 및 상기 공극을 구성하는 벽에 상기 염소 성분과 상기 실리콘 성분을 포함하는 제1 실리콘 함유막을 형성하는 순서; 및
    상기 제1 실리콘 함유막을 형성하는 순서 후, 상기 처리실에 수소 성분과 실리콘 성분을 포함하며 상기 제1 실리콘 함유 가스와는 다른 제2 실리콘 함유 가스를 공급하여, 상기 제1 실리콘 함유막의 상기 염소 성분과 상기 수소 성분을 결합시켜 상기 염소 성분을 상기 제1 실리콘 함유막으로부터 제거하는 것과 함께, 제거된 상기 염소 성분 대신에 상기 실리콘 성분을 결합시키도록 개질하여 제2 실리콘 함유막을 형성하는 순서
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램을 격납하는 기록 매체.
KR1020170025270A 2016-03-30 2017-02-27 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101874308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016068140A JP6318188B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2016-068140 2016-03-30

Publications (2)

Publication Number Publication Date
KR20170113074A KR20170113074A (ko) 2017-10-12
KR101874308B1 true KR101874308B1 (ko) 2018-07-04

Family

ID=59961846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025270A KR101874308B1 (ko) 2016-03-30 2017-02-27 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US10128128B2 (ko)
JP (1) JP6318188B2 (ko)
KR (1) KR101874308B1 (ko)
CN (1) CN107275280B (ko)
TW (1) TWI631631B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN112640065A (zh) * 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186549A1 (en) 2005-02-24 2006-08-24 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20080299763A1 (en) 2007-05-28 2008-12-04 Akira Ueki Method for fabricating semiconductor device
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
JP2016001760A (ja) * 2015-09-24 2016-01-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
KR20010106905A (ko) * 2000-05-24 2001-12-07 황 철 주 저유전율 ＳｉＯＣ 박막의 형성방법
JP4956919B2 (ja) 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008147516A (ja) 2006-12-12 2008-06-26 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
DE602008004080D1 (de) * 2007-03-09 2011-02-03 Panasonic Corp Beschichtungsvorrichtung und verfahren zur herstellung einer folie mithilfe der beschichtungsvorrichtung
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
JP5097501B2 (ja) 2007-10-18 2012-12-12 株式会社日立製作所 半導体集積回路装置の製造方法
US8430884B2 (en) * 2008-02-21 2013-04-30 Covidien Lp Femoral guide for ACL repair having selectively deployable femoral surface engagement member
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5396065B2 (ja) 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
US7939446B1 (en) * 2009-11-11 2011-05-10 International Business Machines Corporation Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication
KR101628211B1 (ko) * 2011-10-14 2016-06-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
JP6022276B2 (ja) * 2012-09-20 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
US9396989B2 (en) * 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
JP2015159212A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 カーボンを含むシリコン膜の形成方法、及び、形成装置
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186549A1 (en) 2005-02-24 2006-08-24 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20080299763A1 (en) 2007-05-28 2008-12-04 Akira Ueki Method for fabricating semiconductor device
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
JP2016001760A (ja) * 2015-09-24 2016-01-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系

Also Published As

Publication number Publication date
TWI631631B (zh) 2018-08-01
JP2017183490A (ja) 2017-10-05
US20170287731A1 (en) 2017-10-05
CN107275280A (zh) 2017-10-20
CN107275280B (zh) 2020-09-22
JP6318188B2 (ja) 2018-04-25
TW201802957A (zh) 2018-01-16
US10128128B2 (en) 2018-11-13
KR20170113074A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
KR101965145B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101847575B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR101882774B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US9824883B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US9685455B1 (en) Method of manufacturing semiconductor device having 3D structure
KR101874308B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20190304791A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
US9698050B1 (en) Method of manufacturing semiconductor device
US20210189557A1 (en) Substrate processing apparatus
US10978310B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium capable of adjusting substrate temperature
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2024047208A (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
WO2024116592A1 (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
KR20180120579A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2008182194A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant