JP4701017B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4701017B2
JP4701017B2 JP2005180604A JP2005180604A JP4701017B2 JP 4701017 B2 JP4701017 B2 JP 4701017B2 JP 2005180604 A JP2005180604 A JP 2005180604A JP 2005180604 A JP2005180604 A JP 2005180604A JP 4701017 B2 JP4701017 B2 JP 4701017B2
Authority
JP
Japan
Prior art keywords
group
semiconductor device
insulating film
nitrogen
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005180604A
Other languages
English (en)
Other versions
JP2007005364A5 (ja
JP2007005364A (ja
Inventor
信雄 青井
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005180604A priority Critical patent/JP4701017B2/ja
Priority to US11/471,491 priority patent/US20060286816A1/en
Publication of JP2007005364A publication Critical patent/JP2007005364A/ja
Publication of JP2007005364A5 publication Critical patent/JP2007005364A5/ja
Priority to US12/244,469 priority patent/US20090042403A1/en
Application granted granted Critical
Publication of JP4701017B2 publication Critical patent/JP4701017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に、低誘電率であって且つ銅イオンの拡散を防止する機能を有する絶縁膜を備えた半導体装置の製造方法及び半導体装置に関する。
従来、銅配線を有する超ＬＳＩ（Large Scale Integration）において、銅拡散防止膜として用いられる絶縁膜としては、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、又はＳｉＣＯ膜などが知られているが、いずれの絶縁膜も４以上の高い比誘電率を有している。このため、多層配線構造において、層間絶縁膜として低誘電率膜を用いたとしても、前述の銅拡散防止膜としての絶縁膜の比誘電率の影響が支配的になる。したがって、多層配線構造を構成する低誘電率膜よりなる層間絶縁膜によって比誘電率を低減する効果は、前述の銅拡散防止膜としての絶縁膜の比誘電率によって相殺されてしまい、多層配線全体の実効的な比誘電率については十分に低い値が実現されていない状況である。
このような問題に対応するためには、銅拡散防止膜として用いる絶縁膜の比誘電率を低減すること、又は低誘電率膜よりなる層間絶縁膜に銅拡散防止膜としての機能を持たせることが必要となってきている。
銅拡散防止膜の比誘電率を低減するための従来技術としては、トリメチルビニルシランを用いたプラズマＣＶＤ法によってＳｉＣＮ膜を形成する方法が報告されているが、該ＳｉＣＮ膜の比誘電率は４である。また、ジビニルシロキサン・ビス・ベンゾシクロブテンを用いたプラズマＣＶＤ法によって、銅拡散防止膜の機能を有する低誘電率の層間絶縁膜を形成する方法が報告されているが、該低誘電率膜の比誘電率は２．７程度である（例えば、特許文献１参照）。
しかしながら、まず、トリメチルビニルシロキサンを用いて形成された銅拡散防止膜としてのＳｉＣＮ膜の場合、その比誘電率は４であって、比誘電率の値としては高いという問題がある。
また、ジビニルシロキサン・ビス・ベンゾシクロブテンを用いて形成された銅拡散防止膜の機能を有する低誘電率の層間絶縁膜の場合、原料のジビニルシロキサン・ビス・ベンゾシクロブテン原料の化学構造が複雑なため高価である。
また、ジビニルシロキサン・ビス・ベンゾシクロブテンを用いたプラズマＣＶＤ法による堆積を行なうためには原料を加熱によって気化させる必要があり、その気化のためには１５０℃以上の温度が必要とされる。そして、原料のジビニルシロキサン・ビス・ベンゾシクロブテンは、例えば１５０℃以上の加熱によって重合しやすい原料、つまり熱重合性の高い原料であるので、原料が気化器内で重合し、気化器内で固体又は液体が生成されて配管の目詰まりなどが生じ、その結果、ＣＶＤ装置の稼働率の低下を招いている。
また、原料のジビニルシロキサン・ビス・ベンゾシクロブテンは、熱重合性の原料であり、熱安定性が低い。さらに、この原料は２官能性のモノマーよりなるので、該モノマーを用いてプラズマＣＶＤ法によって形成される重合膜は、基本的に、直鎖状のポリマーによって構成されることになる。このため、ジビニルシロキサン・ビス・ベンゾシクロブテンを原料として用いたプラズマＣＶＤ法によって形成された層間絶縁膜は、機械的強度（弾性率、硬度）が低いために、多層配線構造における層間絶縁膜として集積化することが困難である。
特許第３１９０８８６号
ところで、前述の問題を解決する方法として、化学構造が単純であって且つ熱重合性がない２官能以上の置換基を有するジシロキサン誘導体を用いて、安価であって且つ製造装置の稼働率の低下を生じさせない製法により、低誘電率（比誘電率２．５）であって且つ熱安定性の高い、銅イオンの拡散防止機能を有する層間絶縁膜を形成する方法、さらには、３官能以上のジシロキサン誘導体を用いて３次元的な重合を行なうことにより、機械的強度にも優れた銅イオンの拡散防止機能を有する層間絶縁膜を形成する方法が提案されている。
化学構造が単純であって且つ熱重合性がない２官能以上の置換基を有するジシロキサン誘導体を用いて、プラズマＣＶＤ法によって形成された銅イオンの拡散防止機能を有する層間絶縁膜では、有機部位に囲まれたシロキサン部位が銅イオンの捕獲部位として機能する。したがって、シロキサン部位が有機部位によって３次元的に囲まれた構造が形成されることが、銅イオンの拡散防止機能を果たす必須条件である。
しかしながら、プラズマＣＶＤ法による層間絶縁膜の成膜初期過程では、銅イオンの捕獲部位となるシロキサン部位が有機部位によって３次元的に囲まれた構造が出来上がっていないために、成膜プロセスに加わる熱により、層間絶縁膜における下層に形成された銅配線から銅イオンが拡散しやすい。したがって、銅イオンの拡散防止機能を持つ層間絶縁膜であっても、成膜初期過程では、銅イオンの拡散を防止することが十分ではなく、銅イオンの拡散防止膜としての信頼性の低下を招くという問題がある。
前記に鑑み、本発明の目的は、銅イオンの拡散防止機能を持つ低誘電率の層間絶縁膜の成膜初期における銅配線からの銅イオンの拡散を防止することである。
前記の目的を達成するために、本発明の一側面に係る半導体装置の製造方法は、基板上の絶縁膜に形成された銅配線における露出部位に、窒素を含む層を形成する工程と、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法により、窒素を含む層の上に層間絶縁膜を形成する工程とを備える。
本発明の一側面に係る半導体装置の製造方法によると、層間絶縁膜を形成する前に窒素を含む層を形成するので、層間絶縁膜の成膜初期過程における銅配線からの銅イオンの拡散を防止することができる。また、層間絶縁膜による比誘電率の効果が窒素を含む層の比誘電率によって相殺されることなく、多層配線構造における実効的な比誘電率として優れた値を実現することができる。さらに、多層配線構造において、窒素を含む層及び銅イオンの拡散防止機能を持つ層間絶縁膜により、銅配線からの銅イオンの拡散を完全に防止することができる。
本発明の一側面に係る半導体装置の製造方法において、窒素を含む層を形成する工程は、ＳｉＣＮよりなる層を形成する工程であることが好ましい。
このようにすると、成膜初期過程における銅配線からの銅イオンの拡散を確実に防止することができる。
本発明の一側面に係る半導体装置の製造方法において、窒素を含む層を形成する工程は、不活性ガスを希釈ガスとして用いて行なわれることが好ましい。
このようにすると、プラズマの生成が容易になるので、窒素を含む層を容易に形成することができる。
本発明の一側面に係る半導体装置の製造方法において、窒素を含む層を形成する工程は、窒素を含む雰囲気下でのプラズマ処理を用いて、露出部位を窒化することによって形成されることが好ましい。
このようにすると、成膜初期過程における銅配線からの銅イオンの拡散を確実に防止することができる。
本発明の一側面に係る半導体装置の製造方法において、窒素を含む層を形成する工程は、窒素含有化合物を含む雰囲気下でのプラズマ処理を用いて、露出部位を窒化することによって形成されることによって形成されることが好ましい。
このようにすると、成膜初期過程における銅配線からの銅イオンの拡散を確実に防止することができる。
この場合、窒素含有化合物として、アンモニア、又はアミン誘導体を用いることができる。
本発明の一側面に係る半導体装置の製造方法において、窒素を含む層を形成する工程は、露出部位に窒素をイオン注入することによって形成されることが好ましい。
このようにすると、成膜初期過程における銅配線からの銅イオンの拡散を確実に防止することができる。
本発明の一側面に係る半導体装置は、基板上の絶縁膜に形成された銅配線における露出部位に形成された窒素を含む層と、窒素を含む層の上に、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法によって形成された層間絶縁膜とを備える。
本発明の一側面に係る半導体装置によると、窒素を含む層が層間絶縁膜の下地層として形成されているので、層間絶縁膜の成膜初期過程における銅配線からの銅イオンの拡散を防止することができる。また、層間絶縁膜による比誘電率の効果が窒素を含む層の比誘電率によって相殺されることなく、多層配線構造における実効的な比誘電率として優れた値を実現することができる。さらに、多層配線構造において、窒素を含む層及び銅イオンの拡散防止機能を持つ層間絶縁膜により、銅配線からの銅イオンの拡散を完全に防止することができる。
本発明によると、銅イオンの拡散防止機能を持つ低誘電率の層間絶縁膜の成膜初期過程における銅配線からの銅イオンの拡散を防止することができる。多層配線構造における実効的な比誘電率として優れた値を実現することができる。その結果、半導体装置の信頼性の低下を抑制することができる。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図１（ａ）に示すように、図示しない半導体基板の上に形成された低誘電率材料（Ｌｏｗ−ｋ材料）よりなる第１の層間絶縁膜１中に、ビアホール１ａと該ビアホール１ａに連通する配線溝１ｂとからなるデュアルダマシン配線溝となる凹部１ｃを形成する。その後、該凹部１ｃの壁部及び底部にバリア膜２を形成し、第１の層間絶縁膜１と後述する配線プラグ３ａ及び銅配線３ｂとが直接接することを防止する。その後、バリア膜２が形成された凹部１ｃの内部に銅を埋め込むと共にＣＭＰ法によって余分な銅を研磨除去することにより、ビアホール１ａに配線プラグ３ａを形成すると共に配線溝１ｂに銅配線３ｂを形成する。なお、ここでは、デュアルダマシン法を用いて配線プラグ３ａ及び銅配線３ｂを形成する場合について説明したが、シングルダマシン法を用いることもできる。
次に、図１（ｂ）に示すように、プラズマＣＶＤ法により、第１の層間絶縁膜１及び銅配線３ｂの上に、ＳｉＣＮ膜４ａを２ｎｍ分形成する。
次に、図１（ｃ）に示すように、ＳｉＣＮ膜４ａの上に、銅イオンの拡散防止機能を有する低誘電率の第２の層間絶縁膜５を形成する。ここで、第２の層間絶縁膜５の形成方法ついて具体的に説明する。
第２の層間絶縁膜５は、例えば図２に概略構成を示す一般的な平行平板型カソードカップル型（陰極結合型）プラズマＣＶＤ装置を用いることによって形成される。また、ＣＶＤ原料としては、有機シリコン化合物、ここでは、例えば１,３-ジフェニル−１，１，３，３−テトラメチルジシロキサンを用いる。
まず、加圧容器１０ａ中に、ＣＶＤ原料として、１,３-ジフェニル−１，１，３，３−テトラメチルジシロキサンを用い、ガス供給管１ａを介して充填する。続いて、加圧容器１０ａに充填された１,３-ジフェニル−１，１，３，３−テトラメチルジシロキサンを、Ｈｅによって気化器１１ａに圧送し、該気化器１１ａにて１８０℃で気化する。そして、気化した１,３-ジフェニル−１，１，３，３−テトラメチルジシロキサンを成膜チャンバー１２内に導入する。なお、成膜チャンバー１２内では、その底部に下部電極１２ａが設置されていると共に、その上部に上部電極１２ｂが設置されており、被成膜基板２ａを、下部電極１２ａの上に設置された基板指示部１２ｃの上に搭載している。また、成膜チャンバー１２内における下部電極１２ａの側には、反応後のガス又は反応に充分関与しなかったガスなどの排気を順次行なえるように排気口１２ｄが設けられている。
本実施形態では、成膜チャンバー１２内の圧力が４００Ｐａ及び基板温度が４００℃である条件下で、成膜チャンバー１２内に１,３-ジフェニル−１，１，３，３-テトラメチルジシロキサンを導入流量０．１ｇ／ｍｉｎにて導入しながら、高周波（ＲＦ：Radio Frequency）電源１３によって下部電極１２ａ及び上部電極１２ｂに０．２Ｗ／ｃｍ2 の電力をかけてプラズマ重合を行なった。プラズマ重合において、ＣＶＤ原料として用いた１,３-ジフェニル−１，１，３，３-テトラメチルジシロキサンは、プラズマによって例えばフェニル基がラジカル化されて、ラジカル化されたフェニル基がテトラメチルシランと共重合する。このようにして、優れた銅イオンの拡散防止機能を持つ低誘電率（比誘電率２．５）の第２の層間絶縁膜５が形成される。すなわち、第２の層間絶縁膜５は、シロキサン部位と有機分子部位とが交互に結合された主鎖を有し、有機ポリマーのネットワーク中にシロキサン結合が分散された膜構造を有しているので、銅イオンの拡散防止機能に優れている。なお、１，３−ジフェニル−１，１，３，３−テトラメチルジシロキサンは、１８０℃の加熱によって気化されても熱重合されにくいため、モノマーの状態で成膜チャンバー１２に導入可能であるので、目詰まり等による装置の稼働率低下を防ぐことができる。
ここでは、ＣＶＤ原料となるジシロキサンのシリコンに結合する有機基が、フェニル基とメチル基である場合を例に説明した。この点、アルキル基はラジカルが不安定になる傾向があり、アルキル基を用いる場合にはシリコンと有機基との結合解裂を起こしやすくラジカル重合における収率が低くなる場合があるが、ジシロキサンのシリコンに結合する有機基として、エチル基、プロピル基、ブチル基（含シクロブチル基）、ペンチル基（含シクロペンチル基）、へキシル基（含シクロへキシル基）、ビニル基、ビニル基の誘導体、フェニル基、及びフェニル基の誘導体からなる有機基群のうちのいずれかを少なくとも用いれば、その有機基群のいずれもメチル基に比べてラジカル化されやすいため、ラジカル重合による膜の形成が有利であり、有機ポリマーのネットワーク中にシロキサン結合が分散された膜構造を形成することが十分可能である。特に、ビニル基、フェニル基、及びフェニル基の誘導体は、電子の授受が容易なπ結合を有するので、プラズマ励起ラジカル重合にとってより有効である。
以上のように、本発明の第１の実施形態に係る半導体装置の製造方法によると、成膜初期過程における銅配線３ｂからの銅イオンの拡散を防止すると共に、多層配線構造における実効的な比誘電率の低下を防ぐことができる。すなわち、第２の層間絶縁膜５は、その成膜初期過程では、銅イオンの捕獲部位となるシロキサン部位が有機部位によって３次元的に囲まれた構造が出来上がっていないために、成膜プロセスに加わる熱によって銅配線３ｂから銅イオンが拡散しやすなる。よって、ここで銅イオンの拡散防止機能が弱いが、第２の層間絶縁膜５の形成前にＳｉＣＮ膜を形成しておくことにおり、成膜初期過程における銅イオンの拡散を防止することができる。そして、第２の層間絶縁膜５の成膜初期過程が過ぎると、シロキサン部位が有機部位によって３次元的に囲まれた構造が形成されるので、銅配線３ｂから銅イオンが拡散することを防止することができる。また、ＳｉＣＮ膜４ａの膜厚は、第２の層間絶縁膜５の膜厚に比べて非常に薄いので、多層配線構造における実効的な比誘電率がＳｉＣＮ膜４ａの比誘電率に支配されることがない。このため、多層配線構造において、実効的な比誘電率を低減することができる。
したがって、本発明の第１の実施形態に係る半導体装置の製造方法を用いれば、多層配線構造において、ＳｉＣＮ膜４ａ及び第２の層間絶縁膜５によって銅配線３ｂからの銅イオンの拡散を完全に防止することができると共に、多層配線構造における実効的な比誘電率として低い値を実現することができる。
なお、本実施形態では、銅イオンの拡散防止機能を重視してＳｉＣＮ膜４ａを用いたが、該ＳｉＣＮ膜４ａの代わりに、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、又はＳｉＣＯ膜などを形成してもよい。
（第２の実施形態）
まず、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図３（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図３（ａ）に示すように、図示しない半導体基板の上に形成された低誘電率材料（Ｌｏｗ−ｋ材料）よりなる第１の層間絶縁膜１中に、ビアホール１ａと該ビアホール１ａに連通する配線溝１ｂとからなるデュアルダマシン配線溝となる凹部１ｃを形成する。その後、該凹部１ｃの壁部及び底部にバリア膜２を形成し、第１の層間絶縁膜１と後述する配線プラグ３ａ及び銅配線３ｂとが直接接することを防ぐ。その後、バリア膜２が形成された凹部１ｃの内部に銅を埋め込むと共にＣＭＰ法によって余分な銅を研磨除去することにより、ビアホール１ａに配線プラグ３ａを形成すると共に配線溝１ｂに銅配線３ｂを形成する。なお、ここでは、デュアルダマシン法を用いて配線プラグ３ａ及び銅配線３ｂを形成する場合について説明したが、シングルダマシン法を用いることもできる。
次に、図３（ｂ）に示すように、窒素を含む雰囲気下でのプラズマ処理により、銅配線３ｂにおける露出した部位を窒化して、銅配線３ｂにおける表面にプラズマ窒化層４ｂを形成する。ここでは、窒素を含む雰囲気下でプラズマ処理を行なう場合について説明したが、プラズマの生成が容易になるように、希釈ガスとして、ヘリウム又はアルゴンなどの不活性ガスを添加して窒素プラズマ処理を行なってもよい。また、窒素の代わりに、モノメチルシラン、ジメチルアミン、トリメチルアミンなどのアミン誘導体を用いることによっても、後述と同様の効果を得ることができる。
次に、図３（ｃ）に示すように、プラズマ窒化層４ｂ及び第１の層間絶縁膜１の上に、銅イオンの拡散防止機能を有する低誘電率の第２の層間絶縁膜５を形成する。なお、第２の層間絶縁膜５の形成方法及びその方法によって得られる第２の層間絶縁膜５による効果などについては、前述した第１の実施形態での説明と同様である。
以上のように、本発明の第２の実施形態に係る半導体装置の製造方法によると、成膜初期過程における銅配線３ｂからの銅イオンの拡散を防止すると共に、多層配線構造における実効的な比誘電率の低下を防ぐことができる。すなわち、第２の層間絶縁膜５は、その成膜初期過程では、銅イオンの捕獲部位となるシロキサン部位が有機部位によって３次元的に囲まれた構造が出来上がっていないために、成膜プロセスに加わる熱によって銅配線３ｂから銅イオンが拡散しやすくなる。よって、ここで銅イオンの拡散防止機能が弱いが、第２の層間絶縁膜５の形成前にプラズマ窒化層４ｂを形成しておくことにおり、成膜初期過程における銅イオンの拡散を防止することができる。そして、第２の層間絶縁膜５の成膜初期過程が過ぎると、シロキサン部位が有機部位によって３次元的に囲まれた構造が形成されるので、銅配線３ｂから銅イオンが拡散することを防止することができる。また、プラズマ窒化層４ｂの膜厚は、第２の層間絶縁膜５の膜厚に比べて非常に薄いので、多層配線構造における実効的な比誘電率がプラズマ窒化層４ｂの比誘電率に支配されることがない。このため、多層配線構造において、実効的な比誘電率を低減することができる。
したがって、本発明の第２の実施形態に係る半導体装置の製造方法を用いれば、多層配線構造において、プラズマ窒化層４ｂ及び第２の層間絶縁膜５によって銅配線３ｂからの銅イオンの拡散を完全に防止することができると共に、多層配線構造における実効的な比誘電率として低い値を実現することができる。その結果、半導体装置の信頼性の低下を防ぐことができる。
（第３の実施形態）
まず、本発明の第３の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図４（ａ）に示すように、図示しない半導体基板の上に形成された低誘電率材料（Ｌｏｗ−ｋ材料）よりなる第１の層間絶縁膜１中に、ビアホール１ａと該ビアホール１ａに連通する配線溝１ｂとからなるデュアルダマシン配線溝となる凹部１ｃを形成する。その後、該凹部１ｃの壁部及び底部にバリア膜２を形成し、第１の層間絶縁膜１と後述する配線プラグ３ａ及び銅配線３ｂとが直接接することを防ぐ。その後、バリア膜２が形成された凹部１ｃの内部に銅を埋め込むと共にＣＭＰ法によって余分な銅を研磨除去することにより、ビアホール１ａに配線プラグ３ａを形成すると共に配線溝１ｂに銅配線３ｂを形成する。なお、ここでは、デュアルダマシン法を用いて配線プラグ３ａ及び銅配線３ｂを形成する場合について説明したが、シングルダマシン法を用いることもできる。
次に、図４（ｂ）に示すように、銅配線３ａにおける露出した部位に、窒素イオンを注入することにより、銅配線３ｂにおける表面に窒素イオン注入層４ｃを形成する。
次に、図４（ｃ）に示すように、窒素イオン注入層４ｃ及び第１の層間絶縁膜１の上に、銅イオンの拡散防止機能を有する低誘電率の第２の層間絶縁膜５を形成する。なお、第２の層間絶縁膜５の形成方法及びその方法によって得られる第２の層間絶縁膜５による効果などについては、前述した第１の実施形態での説明と同様である。
以上のように、本発明の第３の実施形態に係る半導体装置の製造方法によると、成膜初期過程における銅配線３ｂからの銅イオンの拡散を防止すると共に、多層配線構造における実効的な比誘電率の低下を防ぐことができる。すなわち、第２の層間絶縁膜５は、その成膜初期過程では、銅イオンの捕獲部位となるシロキサン部位が有機部位によって３次元的に囲まれた構造が出来上がっていないために、成膜プロセスに加わる熱によって銅配線３ｂから銅イオンが拡散しやすなる。よって、ここで銅イオンの拡散防止機能が弱いが、第２の層間絶縁膜５の形成前に窒素イオン注入層４ｃを形成しておくことにおり、成膜初期過程における銅イオンの拡散を防止することができる。そして、第２の層間絶縁膜５の成膜初期過程が過ぎると、シロキサン部位が有機部位によって３次元的に囲まれた構造が形成されるので、銅配線３ｂから銅イオンが拡散することを防止することができる。また、窒素イオン注入層４ｃの膜厚は、第２の層間絶縁膜５の膜厚に比べて非常に薄いので、多層配線構造における実効的な比誘電率が窒素イオン注入層４ｃの比誘電率に支配されることがない。このため、多層配線構造において、実効的な比誘電率を低減することができる。
したがって、本発明の第３の実施形態に係る半導体装置の製造方法を用いれば、多層配線構造において、窒素イオン注入層４ｃ及び第２の層間絶縁膜５によって銅配線３ｂからの銅イオンの拡散を完全に防止することができると共に、多層配線構造における実効的な比誘電率として低い値を実現することができる。その結果、半導体装置の信頼性の低下を防ぐことができる。
以上説明したように、本発明は、多層配線構造において、銅イオンの拡散防止機能を持つ低誘電率膜を形成する方法などに有用である。
（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法に用いるＣＶＤ装置の構成概略図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
符号の説明
１ 第１の層間絶縁膜
１ａ ビアホール
１ｂ 配線溝
１ｃ デュアルダマシン配線溝
２ バリア膜
３ａ 配線プラグ
３ｂ 銅配線
４ａ ＳｉＣＮ膜
４ｂ プラズマ窒化層
４ｃ 窒素イオン注入層

Claims (10)

  1. 基板上の絶縁膜に形成された銅配線における露出部位に、窒素を含む層を形成する工程と、
    シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法により、前記窒素を含む層の上に層間絶縁膜を形成する工程とを備え、
    前記層間絶縁膜は、有機分子同士がプラズマでラジカル重合することにより結合を作ることになり、重合した前記有機分子部位とシロキサン部位とが交互に結合された主鎖を有し、前記シロキサン部位が前記有機分子部位によって３次元的に囲まれた膜構造を有していることを特徴とする半導体装置の製造方法。
  2. 前記窒素を含む層を形成する工程は、ＳｉＣＮよりなる層を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記窒素を含む層を形成する工程は、窒素を含む雰囲気下でのプラズマ処理により、前記露出部位を窒化することによって形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記窒素を含む雰囲気下でプラズマ処理する際に、前記窒素を含む層を形成する工程は、不活性ガスを希釈ガスとして用いて行なわれることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記窒素を含む雰囲気は、窒素含有化合物を含む雰囲気であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記窒素含有化合物は、アンモニア、又はアミン誘導体であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記窒素を含む層を形成する工程は、前記露出部位に窒素をイオン注入することによって形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記有機シリコン化合物は、エチル基、プロピル基、ブチル基（含シクロブチル基）、ペンチル基（含シクロペンチル基）、へキシル基（含シクロへキシル基）、ビニル基、ビニル基の誘導体、フェニル基、及びフェニル基の誘導体からなる有機基群のうちのいずれかを有していることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置の製造方法。
  9. 基板上の絶縁膜に形成された銅配線における露出部位に形成された窒素を含む層と、
    前記窒素を含む層の上に、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法によって形成された層間絶縁膜とを備え、
    前記層間絶縁膜は、有機分子同士がプラズマでラジカル重合することにより結合を作ることになり、重合した前記有機分子部位とシロキサン部位とが交互に結合された主鎖を有し、前記シロキサン部位が前記有機分子部位によって３次元的に囲まれた膜構造を有していることを特徴とする半導体装置。
  10. 前記有機シリコン化合物は、エチル基、プロピル基、ブチル基（含シクロブチル基）、ペンチル基（含シクロペンチル基）、へキシル基（含シクロへキシル基）、ビニル基、ビニル基の誘導体、フェニル基、及びフェニル基の誘導体からなる有機基群のうちのいずれかを有していることを特徴とする請求項９に記載の半導体装置。
JP2005180604A 2005-06-21 2005-06-21 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4701017B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005180604A JP4701017B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法及び半導体装置
US11/471,491 US20060286816A1 (en) 2005-06-21 2006-06-21 Method for fabricating semiconductor device and semiconductor device
US12/244,469 US20090042403A1 (en) 2005-06-21 2008-10-02 Method for fabricating semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180604A JP4701017B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2007005364A JP2007005364A (ja) 2007-01-11
JP2007005364A5 JP2007005364A5 (ja) 2008-03-06
JP4701017B2 true JP4701017B2 (ja) 2011-06-15

Family

ID=37573965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180604A Expired - Fee Related JP4701017B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (2) US20060286816A1 (ja)
JP (1) JP4701017B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755334B (zh) * 2007-07-25 2011-08-31 富士通半导体股份有限公司 半导体器件
WO2011080827A1 (ja) * 2009-12-28 2011-07-07 富士通株式会社 配線構造及びその形成方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294644A (ja) * 1998-03-26 2000-10-20 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2001035843A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002231722A (ja) * 2000-11-30 2002-08-16 Canon Sales Co Inc 半導体装置及びその製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2003031656A (ja) * 2001-07-12 2003-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004146798A (ja) * 2002-09-30 2004-05-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005101433A (ja) * 2003-09-26 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172741A (en) * 1981-04-17 1982-10-23 Nippon Telegr & Teleph Corp <Ntt> Method for forming insulating film for semiconductor device
JP3559026B2 (ja) * 2001-08-24 2004-08-25 キヤノン販売株式会社 半導体装置の製造方法
JP4142941B2 (ja) * 2002-12-06 2008-09-03 株式会社東芝 半導体装置の製造方法
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004235548A (ja) * 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20050239295A1 (en) * 2004-04-27 2005-10-27 Wang Pei-L Chemical treatment of material surfaces
JP2006351880A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法及び層間絶縁膜の膜構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294644A (ja) * 1998-03-26 2000-10-20 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2001035843A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002231722A (ja) * 2000-11-30 2002-08-16 Canon Sales Co Inc 半導体装置及びその製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2003031656A (ja) * 2001-07-12 2003-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004146798A (ja) * 2002-09-30 2004-05-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005101433A (ja) * 2003-09-26 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007005364A (ja) 2007-01-11
US20090042403A1 (en) 2009-02-12
US20060286816A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100960755B1 (ko) 다마신 분야에서 유전체 재료를 증착하는 방법
EP1898455B1 (en) Process for producing an interlayer insulating film
KR101124781B1 (ko) 층간 부착 개선 방법
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
US20090093132A1 (en) Methods to obtain low k dielectric barrier with superior etch resistivity
TW557478B (en) Semiconductor device and manufacturing method thereof
KR20070004847A (ko) 낮은 ｋ 유전체들의 접착력을 증가시키기 위한 플라즈마처리 방법
TWI638425B (zh) 高深寬比結構中具有改良階梯覆蓋之密閉性ｃｖｄ蓋
US6624091B2 (en) Methods of forming gap fill and layers formed thereby
JP2000164716A (ja) 半導体装置及びその製造方法
JPH0729897A (ja) 半導体装置の製造方法
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
JP2010278330A (ja) 半導体装置及び半導体装置の製造方法
JP4701017B2 (ja) 半導体装置の製造方法及び半導体装置
US20140273516A1 (en) Vbd and tddb improvement thru interface engineering
JP2002539640A (ja) 半導体ウェーハ上のギャップの充填方法
US20190172704A1 (en) ROBUST HIGH PERFORMANCE LOW HYDROGEN SILICON CARBON NITRIDE (SiCNH) DIELECTRICS FOR NANO ELECTRONIC DEVICES
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
US9054110B2 (en) Low-K dielectric layer and porogen
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
JP2006351880A (ja) 層間絶縁膜の形成方法及び層間絶縁膜の膜構造
US20160099167A1 (en) Air-gap structure formation with ultra low-k dielectric layer on pecvd low-k chamber
EP1564268A2 (en) Method for forming organic/inorganic hybrid insulation
US7074698B2 (en) Method of fabricating semiconductor device using plasma-enhanced CVD

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

LAPS Cancellation because of no payment of annual fees