CN101755334B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101755334B
CN101755334B CN200780100002.6A CN200780100002A CN101755334B CN 101755334 B CN101755334 B CN 101755334B CN 200780100002 A CN200780100002 A CN 200780100002A CN 101755334 B CN101755334 B CN 101755334B
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780100002.6A
Other languages
English (en)
Other versions
CN101755334A (zh
Inventor
松木浩久
今村和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101755334A publication Critical patent/CN101755334A/zh
Application granted granted Critical
Publication of CN101755334B publication Critical patent/CN101755334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种半导体器件，其具有多个电极焊盘(47)，配设在半导体元件(100)中的绝缘层上；多个导电层(51)，被配设为一端与上述电极焊盘(47)的露出部连接，并针对各个上述电极焊盘(47)而分别在上述绝缘层上延伸；突起电极(52)，配设在上述导电层(51)的另一端上；上述导电层(51)相对于上述多个电极焊盘(47)，向一定的方向延伸。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及隔着外部连接用突起电极，以倒装片(flip chip)方式安装在布线衬底等支撑衬底上的半导体元件的结构。
背景技术
近年来，随着电子设备的高功能化和高速化，对于在该电子设备上安装的半导体器件，也要求进一步的高功能化、高集成化和小型化。因此，当在布线衬底等支撑衬底上安装半导体元件时，作为该半导体元件的安装方式，采用如下所谓的倒装片方式安装方式，即，隔着称为焊料凸块(solder bump)的外部连接用突起电极，在布线衬底上以倒置(face down)状态安装该半导体元件。
在图1中示出了在这样的倒装片方式安装中适用的半导体元件的焊料凸块配设面，另外，在图2中示出了图1的虚线A-A处的剖面。
参照图1和图2，在半导体元件30中，对由硅(Si)形成的半导体衬底1应用所谓的晶片工序，从而在其一侧的主面上形成多个晶体管等有源元件以及电容元件等无源元件(未图示)。而且，这些有源元件、无源元件等功能元件经由多层布线层3相互连接，从而形成电子电路，其中，上述多层布线层3隔着氧化硅(SiO2)层等绝缘层2而形成在该半导体衬底1的一侧的主面上。
隔着层间绝缘层5层叠多层由铝(Al)或铜(Cu)等形成的布线层4，从而形成上述多层布线层3。而且，经由层间连接部6，适宜连接上下布线层4之间，以及适宜地连接形成在上述半导体衬底1上的功能元件。
作为用于构成上述层间绝缘层5的材料，例如，使用有机树脂、添加了碳(C)的氧化硅(SiOC)、添加了氟(F)的硅玻璃(FSG：Fluorine dopedSilicon Glass)等介电常数低的材料(所谓的Low-K材料)，从而减少布线间产生的电容，能够实现电信号传输的高速化。
在该多层布线层3的上部，有选择地配设有多个由铝(Al)形成的电极 焊盘7，该电极焊盘7适宜地与用于构成多层布线层3的布线层4连接。
另外，在该多层布线层3上，有选择地具有开口，以使上述电极焊盘7的中央部露出，从而有选择地配设有被称为钝化层的无机绝缘层8，该无机绝缘层8例如由氮化硅(SiN)或氧化硅(SiO2)形成。
进而，为了保护半导体元件的表面，有选择地配设有有机绝缘层9，该有机绝缘层9覆盖上述无机绝缘层8的上表面以及电极焊盘7上的无机绝缘层8的端面。
该有机绝缘层9的材料例如选自聚酰亚胺、苯丙环丁烯、酚醛树脂或聚苯并唖唑等有机绝缘性材料。
在未被无机绝缘层8以及有机绝缘层9覆盖的电极焊盘7上，层叠配置有由钛(Ti)或铬(Cr)形成的第一凸块基底金属(UBM：Under-BumpMetallization)层10、以及由镍(Ni)或铜(Cu)形成的第二凸块基底金属层11，该第一凸块基底金属层10和第二凸块基底金属层11被配设成从上述有机绝缘层89的口部端面起覆盖其周围。
而且，在第二凸块基底金属层11上配设有大致球状的外部连接用突起电极12。该外部连接用突起电极12由锡(Sn)-银(Ag)、或不含有铜(Cu)的锡(Sn)-银(Ag)等不含有铅(Pb)的焊料构成，还被称为焊料凸块。
经由如下工序形成具有这样的结构的半导体元件30。
即，在上述多层布线层3上，使配设在该多层布线层3上部的电极焊盘7有选择地露出，并配设无机绝缘层8和有机绝缘层9。通过所谓的气相生长法等来形成该绝缘层8、9，另外，在对该绝缘层有选择地形成开口时，能够应用所谓的光刻法。
接着，形成第一凸块基底金属层10，该第一凸块基底金属层10包括该电极焊盘7的露出部，并向有机绝缘层9延伸。第一凸块基底金属层10能够通过所谓的溅射法来涂敷。
接着，在第一凸块基底金属层10上形成光致抗蚀剂层，并进行曝光、显影、固化处理，从而对该光致抗蚀剂层形成与上述电极焊盘7中的外部连接用突起电极12的形成预定位置对应的开口。
接着，进行电解电镀(electrolytic plating)处理，从而在从上述光致抗蚀剂层的开口部露出的第一凸块基底金属层10上形成第二凸块基底金属层 11。接着，在该第二凸块基底金属层11上形成外部连接用电极层12。此时，使该外部连接用电极层12在上述光致抗蚀剂层上延伸。
然后，剥离除去光致抗蚀剂层，进而，将外部连接用电极层12用作为蚀刻掩模，除去上述第一凸块基底金属层10的不需要的部分。
接着，进行回流加热，从而使上述外部连接用电极层12熔融，并进行整形处理，使其呈大致球状。由此，形成在半导体衬底1的第二凸块基底金属层11上配设有大致球状的外部连接用电极12的半导体元件30。
在图3中示出了在布线衬底上以倒装片方式安装了该半导体元件30的状态。该半导体元件30以倒置状态安装在布线衬底21上。该布线衬底21由有机组合衬底形成，该有机组合衬底由环氧玻璃材料、聚酰亚胺胶带等形成。在该布线衬底21的一侧的主面(上表面)上有选择地配设有多个电极焊盘22，并且覆盖配设有防焊层23，该防焊层23有选择地具有开口，以使该电极焊盘22的中央部露出。
在配设于该布线衬底21上的电极焊盘22上连接有上述半导体元件30的外部连接用突起电极12，另外，在该半导体元件30和布线衬底21之间填充有所谓的底层填料24。另一方面，在该布线衬底21的另一侧的主面(下表面)上配设有由焊料形成的外部连接用突起电极25。
通过如下工序来形成具有这样的结构的半导体器件50。
即，在布线衬底21的一侧的主面(上表面)上，以倒装片(倒置)方式安装半导体元件30。
接着，通过回流加热处理，使该半导体元件30的外部连接用突起电极12和预先配设在布线衬底21的电极焊盘22上的预备焊料(焊料预涂层，省略图示)熔融，从而使得该半导体元件30的外部连接用突起电极12和布线衬底21上的电极焊盘22相连接。
接着，在半导体元件10和布线衬底21之间填充底层填料24，并使其固化。
然后，在布线衬底21的另一侧的主面(下表面)上安装焊料球，并经由回流加热工序和冷却工序，配设外部连接用突起电极25。
这样，当在半导体衬底上设置外部连接端子时，为了防止半导体器件的电特性的劣化，提出了半导体器件的如下结构，即，该半导体器件具有：内 部布线层，其与形成在半导体衬底内的电子电路连接；导通部，其在上述半导体衬底上的任意位置与该内部布线层连接，并且从形成在上述半导体衬底上的保护层露出；布线层，其形成在上述保护层上，与该导通部连接；外部连接端子，其与该布线层连接，并且具有规定的高度；在上述导通部的正下方不设置电子电路，并且上述导通部的直径的尺寸在上述布线层的宽度以下(例如，参照专利文献1)。
另外，提出了如下半导体集成电路装置，即，在形成于半导体衬底上的半导体集成电路的引出电极上，隔着凸块基底导体层而设置含有锡(Sn)的焊料凸块电极，从而形成半导体集成电路装置，上述凸块基底导体层是通过在设置于引出电极上的具有粘接功能的导体层上设置含有钯(Pd)的导体层而成的(例如，参照专利文献2)。
专利文献1：JP特开2000-243876号公报
专利文献2：JP特许3645391号公报
发明内容
发明要解决的课题
如上所述，在制造将半导体元件30隔着配设在其表面上的外部连接用突起电极12安装在布线衬底21上的半导体器件时，在回流加热工序中，使外部连接用突起电极12以及预先覆盖在布线衬底21的电极焊盘22上的预备焊料(焊料预涂层)熔融，由此连接半导体元件30的外部连接用突起电极12和布线衬底21上的电极焊盘22。然后，实施冷却处理，从而使该外部连接用突起电极固化。
构成该半导体元件30的硅(Si)衬底的热膨胀系数约为3至4ppm/℃，另一方面，由有机材料形成的布线衬底21的热膨胀系数约为10至17ppm/℃，该布线衬底21的热膨胀系数大于半导体元件30的热膨胀系数。
因此，若在外部连接用突起电极的回流加热工序后进行冷却，则基于半导体元件30的热膨胀系数和布线衬底21的热膨胀系数的不同，产生明显的变形应力。即，由于布线衬底21的热膨胀系数大于半导体元件30的热膨胀系数，因此在进行上述冷却处理时，从因温度变化而引起的伸缩较大的布线衬底21向半导体元件30施加应力。
上述状态是在焊料材料(外部连接用突起电极12以及预备焊料)固化的状态下发生的，因此，不能用该焊料来吸收从布线衬底21作用于半导体元件30的应力。
因此，从布线衬底21作用于半导体元件30的外部连接用突起电极12的应力经由第二凸块基底金属层11、第一凸块基底金属层10以及电极焊盘7而作用于多层布线层3中的层间绝缘层5，其中，该层间绝缘层5由所谓的Low-K(低介电常数)材料形成。
其结果，在隔着该层间绝缘层5而层叠的布线层4中会发生层间剥离，并且在半导体器件50中会发生电不良。
本发明是鉴于上述问题而形成的，其目的在于提供一种半导体器件，在隔着外部连接用突起电极将半导体元件安装在布线衬底上时，使从布线衬底经由上述外部连接用突起电极而作用于半导体元件的多层布线部的应力缓和，能够防止在该布线层中发生层间剥离，上述多层布线部包含由Low-K材料等形成的层间绝缘层。
解决课题的手段
根据本发明的一个观点，提供一种半导体器件，其具有：多个电极焊盘，配设在半导体衬底上的布线层上；绝缘层，以使上述电极焊盘露出的方式配设在上述布线层上；多个导电层，一端与上述电极焊盘的露出部连接，针对各个上述电极焊盘分别在上述绝缘层上延伸，所述多个导电层在从上述电极焊盘的露出部延伸的方向上宽度逐渐扩大；突起电极，配设在上述导电层的另一端；上述导电层相对于上述多个电极焊盘，向一定的方向延伸。
也可以使所有上述导电层向一定的方向延伸。另外，上述导电层也可以从上述半导体衬底的中心部向外周方向延伸。进而，上述导电层也可以从上述半导体衬底的外周部向中心方向延伸。也可以在上述半导体衬底的主面上，在纵向以及横向上，以矩阵状大致等间隔地配设有多个上述电极焊盘。上述布线层也可以包括介电常数为5以下的层间绝缘膜。上述导电层也可以由多个金属层构成。
根据本发明的另一观点，提供一种半导体器件，其具有：电极焊盘，配设在半导体衬底上的布线层上；绝缘层，配设在上述电极焊盘的表面的一部分以及上述布线层上；导电层，被配设成覆盖上述电极焊盘的露出部，并且向上述绝缘层上延伸；突起电极，配设在上述电极焊盘上的上述导电层上。
上述电极焊盘的露出部也可以被上述绝缘膜分割成多个区域，在该分割的区域上配设有上述导电层。
上述半导体器件也可以以倒装片方式安装在布线衬底上。
发明的效果
根据本发明，能够提供如下半导体器件，即，当隔着外部连接用突起电极将半导体元件安装在布线衬底上时，能够使从布线衬底经由上述外部连接用突起电极而作用于半导体元件的多层布线部的应力缓和，能够防止在布线层中发生层间剥离，其中，上述多层布线层包含由Low-K材料等形成的层间绝缘层。
附图说明
图1是表示现有的半导体元件的结构的俯视图。
图2是图1的虚线A-A处的剖视图。
图3是表示在布线衬底上以倒装片方式安装了图1和图2所示的半导体元件的状态的图。
图4是应用于本发明第一实施方式的半导体器件中的半导体元件的俯视图。
图5是图4的虚线A-A处的剖视图。
图6是图5所示的半导体元件的变形例的图。
图7是表示在布线衬底上以倒装片方式安装了图4和图5所示的半导体元件的状态的图。
图8是表示本发明第一实施方式的半导体元件中的、第一凸块基底金属层以及第二凸块基底金属层的层叠结构体的导出以及延伸方式的第一变形例的俯视图。
图9是表示本发明第一实施方式的半导体元件中的、第一凸块基底金属层以及第二凸块基底金属层的层叠结构体的导出以及延伸方式的第二变形例的俯视图。
图10是表示应用于本发明第二实施方式的半导体器件中的半导体元件的结构的图。
图11是用于说明本发明第一实施方式的半导体器件的制造方法的流程图。
附图标记的说明
100、110、120、150半导体元件
41半导体衬底
43多层布线层
44布线层
45层间绝缘层
46布线连接部
47电极焊盘
48无机绝缘层
49有机绝缘层
50第一凸块基底金属层
51第二凸块基底金属层
52外部连接用突起电极
55绝缘构件
71布线衬底
200半导体器件
具体实施方式
下面，参照附图对本发明的实施方式的半导体器件及其制造方法进行说明。
1.半导体器件
[第一实施方式]
在图4中示出了本发明第一实施方式的半导体元件的主面。另外，在图5中示出了该图4的虚线A-A处的剖面。
参照图4和图5，在本发明第一实施方式的半导体元件100中，在由硅(si)形成的半导体衬底41上应用所谓的晶片工序，从而在其一侧的主面上配设晶体管等有源元件以及电容元件等无源元件(未图示)。
而且，这些有源元件、无源元件等功能元件经由多层布线层43而相互连接，从而形成电子电路，其中，上述多层布线层43隔着氧化硅(SiO)层等绝缘层42而形成在该半导体衬底41的一侧的主面上。
在这样的结构中，如图5所示，隔着层间绝缘层45而层叠多个由铝(Al)或铜(Cu)等形成的布线层44，从而形成多层布线层43。而且，经由层间连接部46，连接上下的布线层44间，以及适宜地连接形成在上述半导体衬底1上的功能元件。即，该布线层的一部分有选择地贯通上述绝缘层42，从而与形成在上述半导体衬底41上的功能元件连接。
使用上述铝(Al)、铜(Cu)或钨(W)等来形成该层间连接部46。
在此，作为用于构成层间绝缘层45的材料，例如使用有机树脂、含有碳(C)的氧化硅(SiOC)、或添加了氟(F)的硅玻璃(FSG：Fluorine dopedSilicon Glass)等介电常数为5以下的材料(所谓的Low-K材料)，从而减少形成在布线间的电容量，能够实现电信号传输的高速化。
在该多层布线层43的上部，配设有多个由铝(Al)形成的电极焊盘(电极部)47，适宜地与构成多层布线层43的布线层44连接。如图4所示，在半导体元件100的主面上，以格子状配设有该电极焊盘47，即，在纵向和横向上，大致等间隔地配设有多个电极焊盘47而成为所谓的矩阵状。
另外，在上述多层布线层43上具有使上述电极焊盘47的中央部露出的开口，并有选择地配设有氮化硅(SiN)或氧化硅(SiO2)等无机绝缘层48。该无机绝缘层48还被称为钝化层。
此外，将配设在电极焊盘47上的无机绝缘层48的开口的开口直径设为15μm以上。若该开口直径小于15μm，则接触电阻变大，很难实现良好的电连接。
进而，为了保护半导体元件100的表面，以覆盖上述无机绝缘层48的上表面以及电极焊盘47上的无机绝缘层48的内侧面的方式，配设有有机绝缘层49。
作为该有机绝缘层49，应用具有约2至20GPa的杨氏模量的绝缘材料， 例如，应用选自聚酰亚胺、苯丙环丁烯、酚醛树脂、或聚苯并唖唑等的绝缘材料。将该有机绝缘层49的膜厚设为5μm以上。
而且，在上述电极焊盘47的露出部，即，在未被上述无机绝缘层48和有机绝缘层49覆盖的表面上，在该有机绝缘层49上延伸配设有第一凸块基底金属层(UBM：Under-Bump Metallization)50和第二凸块基底金属层51，使它们呈层叠状态。该第一凸块基底金属层50和第二凸块基底金属层51的层叠结构体在从上述电极焊盘47的露出部延伸的方向上，其宽度逐渐扩大。
在此，上述第一凸块基底金属50具有由钛(Ti)或铬(Cr)形成的下层金属层50A以及配设在该下层金属层50A上的、由铜(Cu)形成的上层金属层50B(未图示)。通过溅射法来涂敷这些金属层。而且，关于下层金属层50A，还考虑与用于构成有机绝缘层49的有机绝缘材料之间的紧贴性来进行选择。
另一方面，作为第二凸块基底金属层51，应用铜(Cu)或镍(Ni)。通过电镀法来覆盖用于构成该第二凸块基底金属层51的金属层。此时，上述第一凸块基底金属50中的上层金属层50A使该第二凸块基底金属层51的覆盖变得容易。使该第二凸块基底金属层51的厚度为5μm以上，从而有助于热收缩时的应力的缓和。
而且，在该第二凸块基底金属层51上有选择地配设有外部连接用突起电极52。该外部连接用突起电极52具有由镍(Ni)或铜(Cu)形成的基底层52A以及配设在该基底层52A上的低熔点金属层52B。
该低熔点金属层52B由熔点约为350℃以下的合金构成，例如，由锡(Sn)-银(Ag)或含有铜(Cu)的锡(Sn)-银(Ag)等的不含有铅(Pb)的焊料构成，即，由所谓的无铅焊料(Sn-Ag-Cu alloy)构成。该低熔点金属层52B还被称为焊料凸块。该低熔点金属层52B以大于上述电极焊盘47的面积与基底层52A接触。
而且，在该外部连接用突起电极52的表面上也可以配设形成有金(Au)、铜(Cu)、镍(Ni)或锡(Sn)等金属覆盖层。另外，该外部连接用突起电极52并不仅限于图示的大致半球状的形状，也可以呈大致圆柱状。
在这样的结构中，如图4所示，与多个电极焊盘47连接的上述第一凸块基底金属50以及第二凸块基底金属层51的层叠结构体分别以相同的长度 向同一方向延伸。
其结果，在半导体元件100的主面上，在纵向和横向上，大致等间隔地配设有外部连接用突起电极52而成为所谓的矩阵状，其间隔与上述电极焊盘47的间隔大致相同。
此外，如图6所示，在该半导体元件100中，也可以用由有机物形成的绝缘构件55来覆盖第一凸块基底金属层50以及第二凸块基底金属层51的层叠结构体的上表面，即，对包括未被外部连接用突起电极52覆盖而露出的部位的有机绝缘层49的上表面进行覆盖。
通过这样的绝缘材料部55的覆盖，能够防止第二凸块基底金属层51的表面氧化，另外，能够保护有机绝缘层49。
在图7中示出了在布线衬底上以倒装片方式安装了具有这样结构的半导体元件100的状态，将其作为半导体器件200。
在此，布线衬底71由有机组合衬底构成，该有机组合衬底由环氧玻璃材料、聚酰亚胺胶带(polyimide tape)等形成。在该布线衬底71的一侧主面(上表面)上有选择地配设有多个电极焊盘72，并且有选择地配设有防焊层73，该防焊层73具有开口，以使该电极焊盘72的中央部露出。
对于配设在布线衬底71上的电极焊盘72连接有半导体元件100的外部连接用突起电极52。在该半导体元件100和布线衬底71之间填充有所谓的底层填料(underfill material)74。另外，在布线衬底71的另一侧的主面(下表面)上配设有由焊料形成的外部连接用突起电极75。
如上所述，在本发明第一实施方式的半导体元件100中，外部连接用突起电极52因凸块基底金属51、52的延伸而位于从电极焊盘47向横方向偏移的区域上。即，该外部连接用突起电极52的整个下表面隔着第二凸块基底金属层51以及第一凸块基底金属层50而位于有机绝缘层49上。
因此，当在布线衬底71上安装半导体元件100时，在回流加热工序后进行冷却，从而，即使因半导体元件100的热膨胀系数和布线衬底71的热膨胀系数之差而导致从布线衬底70向半导体元件100的外部连接用突起电极52施加应力，该应力也不会直接作用于电极焊盘47部。而且，该应力被第二凸块基底金属51、第一凸块基底金属层50以及有机绝缘层49等分散，从而被缓和。
由此，当在布线衬底71上安装半导体元件100时，能够防止作用于该半导体元件100的外部连接用突起电极52上的应力经由电极焊盘47而传递到多层布线层43中的由所谓的Low-K材料构成的层间绝缘层45部分。而且，能够防止在隔着该层间绝缘层45而层叠的布线层44中发生层间剥离，能够避免在半导体器件200中发生电不良。
此外，由于上述有机绝缘层49具有弹性，因此，在将半导体元件100安装在布线衬底71上时，使从该布线衬底71经由外部连接用突起电极52而作用于第二凸块基底金属(第二金属部)51方向的应力分散(缓和)。
上述半导体元件100中的第一凸块基底金属层50以及第二凸块基底金属层51的层叠结构体的导出以及延伸方向并不仅限于上述实施方式，能够进行各种选择。即，例如还能够采用图8或图9所示的方式。
在图8中示出了本发明第一实施方式的半导体元件110中的、第一凸块基底金属层49以及第二凸块基底金属层50的层叠结构体的导出以及延伸方式的第一变形例。
在该半导体元件110的主面上，在除了其中央部的部分以外的部分，以格子状配设有多个电极焊盘47，即，在纵向以及横向上等间隔地配设有多个电极焊盘47。而且，在此，该电极焊盘47关于其配设位置被分成四组，对于与该电极焊盘47连接的第一凸块基底金属层50以及第二凸块基底金属层51的层叠结构体，以与该组对应的方式进行分组，该组分别向半导体元件110的四个角部(角落部)方向被导出及延伸。
通过这样的结构，不会使相邻的外部连接用突起电极52各自的位置相互重叠，能够提高配置的自由度，另外，能够防止在该半导体元件110的主面的端部附近向偏离的方向形成外部连接用突起电极52。
另外，在图9中示出了本发明第一实施方式的半导体元件120中的、第一凸块基底金属层50以及第二凸块基底金属层51的导出以及延伸方式的第二变形例。
在该半导体元件120的主面上，如向其四个角部(角落部)分散那样，以格子状配设有多个电极焊盘47，即，在纵向以及横向上等间隔地配设有多个电极焊盘47。
而且，在此，该电极焊盘47关于其配设位置被分成四组，对与该电极 焊盘47连接的第一凸块基底金属层50以及第二凸块基底金属层51的层叠结构体，以与该组对应的方式进行分组，该组分别向半导体元件120的大致中央部被导出及延伸。
通过这样的结构，也不会使相邻的外部连接用突起电极52各自的位置相互重叠，能够提高配置的自由度，另外，能够防止在该半导体元件120的主面的端部附近向偏离的方向形成外部连接用突起电极52。
一般，在安装半导体元件的布线衬底上，根据因温度变化所引起的伸缩而作用的应力在半导体元件的四个角部(角落部)较大。因此，通过如此地配设第一凸块基底金属层50以及第二凸块基底金属层51的层叠结构体，以及在从电极焊盘47的位置向该半导体元件120的中央部侧靠近的位置配设外部连接用突起电极52，能够抑制作用于该电极焊盘47的应力。
[第二实施方式]
参照图10对本发明第二实施方式的半导体元件进行说明。
在该图10中，主要示出了第二实施方式的半导体元件150中的、一个外部连接用突起电极52以及与该外部连接用突起电极52连接的布线层结构。在此，图10A表示该外部连接用突起电极52以及与该外部连接用突起电极52连接的布线层的剖面结构，另一方面，图10B表示配设该外部连接用突起电极52以及凸块基底金属层之前的电极焊盘部的平面形状。图10A相当于图10B的A-A′剖面。
此外，在该图10中，对于与上述第一实施方式的半导体元件100中的结构对应的部位标注相同的附图标记。
在本发明第二实施方式的半导体元件150中，对半导体衬底41应用所谓的晶片工序，从而在其一侧的主面上形成晶体管等有源元件和电容元件等无源元件(未图示)，进而，在该半导体衬底41的一侧的主面上，隔着氧化硅(SiO2)层42等绝缘层配而设有多层布线层43。
隔着层间绝缘层45而层叠多个布线层44，从而形成这样的多层布线层43。并且，经由层间连接部46而适宜地连接上下布线层44间。
在该多层布线层43的上部，配设有多个由铝(Al)形成的电极焊盘(电极部)47，并且适宜地连接有用于构成多层布线层43的布线层44。在本实 施方式中，也在半导体元件150的主面上以格子状配设有多个电极焊盘47，即，在纵向以及横向上以所谓的矩阵状大致等间隔地配设有多个电极焊盘47。
另外，在上述多层布线层43上具有使上述电极焊盘47的中央部有选择地露出的开口，并层叠配设有由氮化硅(SiN)或氧化硅(SiO2)形成的无机绝缘层48以及聚酰亚胺等有机绝缘层49。
本实施方式的结构的特征为，在该电极焊盘47上有选择地配设有上述绝缘层，以使该电极焊盘47的表面被分割成多个区域露出。即，在上述电极焊盘47上配设有无机绝缘层48和有机绝缘层49，该无机绝缘层48用于有选择地覆盖该电极焊盘47的表面，该有机绝缘层49用于覆盖该无机绝缘层47的上表面以及侧面。
由此，有机绝缘层49覆盖无机绝缘层48的表面，并且使上述电极焊盘47的表面有选择地露出。
如图10所示，在本实施方式中，在电极焊盘47的表面上以十字形状配设有无机绝缘层48，而且覆盖该无机绝缘层48而配设有有机绝缘层49。
由此，该电极焊盘47的表面被分割成四个区域47a至47d，它们分别从有机绝缘层49中的扇形形状的开口49A露出。
而且，该电极焊盘47在各个扇形形状的开口49A中与凸块基底金属层57相接。即，将该凸块基底金属层57分割成四个部分来与电极焊盘47进行连接。
该第凸块基底金属层57的厚度比将上述有机绝缘层49和无机绝缘层48进行层叠后的厚度薄，从而在上述扇形形状的开口内外具有阶梯差。
在此，作为该凸块基底金属层57，应用由下层、中间层以及上层构成的三层结构，其中，上述下层由与上述第一实施方式的第一凸块基底金属50相同的材料形成，上述中间层由与第二凸块基底金属51相同的材料形成，上述上层由与外部连接用突起电极的基底层52A相同的材料形成。
而且，在该凸块基底金属57上配设有外部连接用突起电极52。该外部连接用突起电极52经由该凸块基底金属57而电连接至上述电极焊盘47，并且该外部连接用突起电极52与上述电极焊盘47导通连接。
通过这样的半导体元件结构，当在布线衬底71上进行安装时，在回流 加热工序后进行冷却，从而即使因半导体元件150的热膨胀系数和布线衬底71的热膨胀系数之差而导致从布线衬底71向半导体元件150的外部连接用突起电极52施加应力，在该外部连接用突起电极52上产生的应力也会被分割成多个区域后经由凸块基底金属57而作用于电极焊盘47的表面。即，该应力被分散作用于电极焊盘47。由此，缓和该电极焊盘47中的应力的集中。
因此，在本实施方式中，当在布线衬底71上安装半导体元件150时，能够防止作用于该半导体元件150的外部连接用突起电极52的应力经由电极焊盘47而作用于多层布线层43中的层间绝缘层45部分，该层间绝缘层45由所谓的Low-K材料形成。由此，能够防止在隔着该层间绝缘层45层叠的布线层44中发生层间剥离，并且能够避免在半导体器件150中发生电不良。
此外，在图10所示的实施方式中，电极焊盘47的露出的表面被分割成扇形形状的四个区域，但是本发明并不仅限于这样的方式。
即，在用于覆盖该电极焊盘47的表面的绝缘层上设置的开口形状能够根据需要进行选择。而且，通过设置多个开口，在向布线衬底等进行安装时，能够使作用于半导体元件的外部连接用突起电极的应力分散。
2.半导体器件的制造方法
[第一实施方式的半导体器件的制造方法]
参照图5、图7、图9以及图11，对本发明的第一实施方式的半导体器件200的制造方法进行说明。
在半导体衬底的一侧的主面上，通过溅射法，在有机绝缘层49上覆盖第一凸块基底金属层50，其中，在上述有机绝缘层49上有选择地形成有开口，以使隔着多层布线层而配设的电极焊盘47露出(图11的步骤S1)。此时，例如，将用于使上述电极焊盘47露出的有机绝缘层49的开口直径设定为15μm以上，另外，例如，将该有机绝缘层49的膜厚设定为约5μm以上。
接着，通过旋涂法，在第一凸块基底金属层50上形成光致抗蚀剂层(图11的步骤S2)。对该光致抗蚀剂层进行曝光、显影、固化处理，从而对该光致抗蚀剂层形成与第二凸块基底金属51的形成预定位置对应的开口。
在图5所示的例子中，在从电极焊盘47的形成位置向同一方向偏离的 位置形成该开口，另外，在图8所示的例子中，在从电极焊盘47的形成位置进一步向外缘部方向偏离的位置形成该开口，进而，在图9所示的例子中，在从电极焊盘47的形成位置向半导体元件的中心方向偏离的位置形成该开口。
接着，进行电解电镀处理，从而在上述光致抗蚀剂层的开口部内形成第二凸块基底金属层51(图11的步骤S3)。此时，例如，将该第二凸块基底金属层51的厚度选择为5μm以上。
接着，除去上述光致抗蚀剂层(图11的步骤S4)。
然后，通过旋涂法，在第一凸块基底金属层50和第二凸块基底金属层51的层叠结构体上再次形成光致抗蚀剂层(图11的步骤S5)。
然后，进行曝光、显影、固化处理，从而对该光致抗蚀剂层形成与上述外部连接用突起电极的形成预定位置对应的开口。
接着，在该光致抗蚀剂层开口部内依次形成外部连接用突起电极基底层52A和外部连接用突起电极52B(图11的步骤S6)。此时，外部连接用突起电极52B的一部分延伸至光致抗蚀剂层上。
然后，除去上述光致抗蚀剂层(图11的步骤S7)。
接着，将上述第二凸块基底金属层51作为掩模，通过所谓的湿式蚀刻法，除去上述第一凸块基底金属50的不需要的部分(图11的步骤S8)。
接着，通过回流加热，使上述外部连接用电极层52熔融，并对其进行整形处理，使其呈大致球状(图11的步骤S9)。即，在半导体衬底1的上述第一凸块基底金属层50和第二凸块基底金属51的层叠结构体上形成大致球状的外部连接用电极52。
这样，在布线衬底71上以倒装片(倒置)方式安装形成有大致球状的外部连接用电极51的半导体元件100后，通过回流加热处理，使外部连接用突起电极52以及设置在布线衬底71的电极焊盘72上的预备焊料(焊料预涂层，省略图示)熔融，从而连接该半导体元件100的外部连接用突起电极52和布线衬底70中的电极焊盘72。
接着，在半导体元件100和布线衬底71之间填充底层填料74，并使其固化。
然后，在布线衬底71的下表面上安装焊料球，并经由回流加热工序以 及冷却工序，配设外部连接用突起电极75。
此外，如果需要，也可以在配设该外部连接用突起电极75之前配设用于覆盖上述半导体元件100的树脂密封部。
由此，形成本发明第一实施方式的半导体器件200。
[第二实施方式的半导体器件的制造方法]
通过如下工序来形成图10所示的本发明第二实施方式的半导体元件150。
通过公知的方法，在设置于半导体衬底41上的布线层43上，依次覆盖形成无机绝缘层48和有机绝缘层49。此时，在无机绝缘层48和有机绝缘层49上有选择地形成用于使电极焊盘47的表面有选择地露出的开口。
即，对覆盖该电极焊盘47的无机绝缘层48进行选择蚀刻处理，从而在该无机绝缘层48上形成用于使电极焊盘47的表面在多个区域露出的开口。
接着，在该无机绝缘层48上覆盖有机绝缘层49，并对该有机绝缘层49也进行选择蚀刻处理，从而在上述电极焊盘47上形成与设置在无机绝缘层46上的开口对应的开口。由此，使上述电极焊盘47的上表面从设置在该有机绝缘层49上的各个开口露出。
接着，利用溅射法，在上述电极焊盘47的露出部和有机绝缘层49上形成凸块基底金属层57的下层(由与上述第一实施方式中的第一凸块基底金属50相同的材料形成的金属层)。
接着，在该凸块基底金属层57的下层上，通过所谓的选择电镀法来覆盖凸块基底金属层的上层(由与上述第一实施方式的第二凸块基底金属51相同的材料形成的金属层)，其中，上述选择电镀法将光致抗蚀剂层作为掩模。
进而，通过旋涂法，在上述凸块基底金属57的上层上涂布形成光致抗蚀剂层，并进行曝光、显影、固化处理，从而对该光致抗蚀剂层形成与上述电极焊盘47上的外部连接用突起电极52的形成位置对应的开口。
然后，进行电解电镀处理，从而在上述光致抗蚀剂层的开口部内形成外部连接用突起电极基底层52A(由与上述第一实施方式的外部连接用突起电极的基底层52A相同的材料形成的金属层)。
接着，进行电解电镀处理，在上述光致抗蚀剂层的开口部内，在上述外部连接用突起电极基底层52A上形成外部连接用电极层52B。该外部连接用电极层52B的一部分延伸至上述光致抗蚀剂层上。
然后，剥离除去上述光致抗蚀剂层，进而，将上述外部连接用电极层52作为掩模，通过所谓的湿式蚀刻法，除去上述凸块基底金属层57的不需要的部分。
由此，在各电极焊盘部中，使凸块基底金属层57在有机绝缘层49的开口部内与电极焊盘47的表面接触，并且延伸至该电极焊盘47周围的有机绝缘层49上。
接着，通过回流加热，使上述外部连接用电极层52B熔融，并对其进行整形处理，使其呈大致球状。由此，在凸块基底金属层57上形成大致球状的外部连接用电极52。
这样，在布线衬底上以倒装片(倒置)方式安装形成有大致球状的外部连接用电极52的半导体元件150后，通过回流加热处理，使外部连接用突起电极52以及设置在布线衬底的电极焊盘72上的预备焊料(焊料预涂层，省略图示)熔融，从而连接该半导体元件150的外部连接用突起电极52和布线衬底上的电极焊盘72。
接着，在半导体元件150和布线衬底之间填充底层填料，并使其固化。
然后，在布线衬底的下表面上安装焊料球，并经由回流加热工序和冷却工序，连接外部连接用突起电极75。此外，如果需要，也可以在配设该外部连接用突起电极之前配设用于覆盖上述半导体元件150的树脂密封部。
由此，形成本发明第二实施方式的半导体器件。
以上，通过实施例对本发明进行了说明，但是本发明并不限定于上述实施例，在本发明的思想的范围内，显然能够进行各种变形以及改良。
产业上的可利用性
本发明适用于半导体器件，更具体地说，适用于隔着外部连接用突起电极安装在布线衬底上的半导体器件。

Claims (15)

1.一种半导体器件，其特征在于，具有：
多个电极焊盘，配设在半导体衬底上的布线层上，
绝缘层，以使上述电极焊盘露出的方式配设在上述布线层上，
多个导电层，被配设为一端与上述电极焊盘的露出部连接，并且针对各个上述电极焊盘分别延伸配设在上述绝缘层上，所述多个导电层在从上述电极焊盘的露出部延伸的方向上宽度逐渐扩大，
突起电极，配设在上述导电层的另一端；
上述多个导电层相对于多个上述电极焊盘，向一定的方向延伸。
2.根据权利要求1所述的半导体器件，其特征在于，在上述半导体衬底的主面上，在纵向以及横向上，以大致等间隔配设有多个上述电极焊盘而形成矩阵状。
3.根据权利要求2所述的半导体器件，其特征在于，在上述半导体衬底的主面上，在纵向以及横向上，以大致等间隔配设有多个上述突起电极而形成矩阵状。
4.根据权利要求1所述的半导体器件，其特征在于，从上述电极焊盘到通过上述导电层而与上述电极焊盘连接的上述突起电极之间的距离，全部相等。
5.根据权利要求1所述的半导体器件，其特征在于，全部的上述导电层向一定的方向延伸。
6.根据权利要求1所述的半导体器件，其特征在于，上述导电层从上述半导体衬底的中心部向外周方向延伸。
7.根据权利要求1所述的半导体器件，其特征在于，上述导电层从上述半导体衬底的外周部向中心方向延伸。
8.根据权利要求1所述的半导体器件，其特征在于，上述绝缘层由无机绝缘膜以及形成在上述无机绝缘膜上的有机绝缘膜构成。
9.根据权利要求8所述的半导体器件，其特征在于，上述无机绝缘膜在上述电极焊盘上具有开口直径为15μm以上的开口部。
10.根据权利要求9所述的半导体器件，其特征在于，在上述无机绝缘膜的上述开口部内形成有上述有机绝缘膜的开口部。
11.根据权利要求8所述的半导体器件，其特征在于，上述有机绝缘膜的膜厚为5μm以上。
12.根据权利要求1所述的半导体器件，其特征在于，上述导电层由多个金属层构成。
13.根据权利要求12所述的半导体器件，其特征在于，上述导电层由第一凸块基底金属层和第二凸块基底金属层构成，其中，构成上述第一凸块基底金属层的材料含有钛和铬中的任意一种，构成上述第二凸块基底金属层的材料含有铜和镍中的任意一种。
14.根据权利要求1所述的半导体器件，其特征在于，上述布线层包括介电常数为5以下的层间绝缘膜。
15.根据权利要求1所述的半导体器件，其特征在于，上述突起电极的形状为大致球状和大致圆柱状中的任意一种。
CN200780100002.6A 2007-07-25 2007-07-25 半导体器件 Expired - Fee Related CN101755334B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/064601 WO2009013826A1 (ja) 2007-07-25 2007-07-25 半導体装置

Publications (2)

Publication Number Publication Date
CN101755334A CN101755334A (zh) 2010-06-23
CN101755334B true CN101755334B (zh) 2011-08-31

Family

ID=40281089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780100002.6A Expired - Fee Related CN101755334B (zh) 2007-07-25 2007-07-25 半导体器件

Country Status (5)

Country Link
US (1) US20100155941A1 (zh)
JP (1) JP5387407B2 (zh)
KR (1) KR101095409B1 (zh)
CN (1) CN101755334B (zh)
WO (1) WO2009013826A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5350022B2 (ja) * 2009-03-04 2013-11-27 パナソニック株式会社 半導体装置、及び該半導体装置を備えた実装体
US8378485B2 (en) 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
US8624391B2 (en) * 2009-10-08 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Chip design with robust corner bumps
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
JP5475077B2 (ja) * 2012-09-07 2014-04-16 日本特殊陶業株式会社 配線基板およびその製造方法
US9418877B2 (en) 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
US11495561B2 (en) 2020-05-11 2022-11-08 X Display Company Technology Limited Multilayer electrical conductors for transfer printing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893046A (zh) * 2005-07-04 2007-01-10 富士通株式会社 半导体器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH08222571A (ja) * 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JP2000512065A (ja) * 1996-05-24 2000-09-12 テセラ，インコーポレイテッド 超小型電子素子のコネクタ
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
JP2000299406A (ja) * 1999-04-15 2000-10-24 Sanyo Electric Co Ltd 半導体装置
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4156205B2 (ja) * 2001-03-16 2008-09-24 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
JP4313520B2 (ja) * 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6617696B1 (en) * 2002-03-14 2003-09-09 Fairchild Semiconductor Corporation Supporting control gate connection on a package using additional bumps
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
JP4124173B2 (ja) * 2003-07-01 2008-07-23 日本電気株式会社 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
KR100647483B1 (ko) * 2005-08-19 2006-11-23 삼성전자주식회사 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893046A (zh) * 2005-07-04 2007-01-10 富士通株式会社 半导体器件

Also Published As

Publication number Publication date
CN101755334A (zh) 2010-06-23
WO2009013826A1 (ja) 2009-01-29
KR20100029247A (ko) 2010-03-16
JPWO2009013826A1 (ja) 2010-09-30
KR101095409B1 (ko) 2011-12-19
JP5387407B2 (ja) 2014-01-15
US20100155941A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
CN101755334B (zh) 半导体器件
TWI498976B (zh) 晶圓級封裝整合及方法
US10068873B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US9673182B2 (en) Package on package bonding structure and method for forming the same
US6159837A (en) Manufacturing method of semiconductor device
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
US5448114A (en) Semiconductor flipchip packaging having a perimeter wall
US7485973B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US8361598B2 (en) Substrate anchor structure and method
CN108695264B (zh) 半导体器件
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
US6717252B2 (en) Semiconductor device
WO1999036957A1 (fr) Boitier de semiconducteur
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2001127095A (ja) 半導体装置及びその製造方法
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
JP2018182273A (ja) 半導体装置
US7879713B2 (en) Mounting method of semiconductor element using outside connection projection electyrode and manufacturing method of semiconductor device using outside connection projection electrode
US20060087039A1 (en) Ubm structure for improving reliability and performance
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
US20120007233A1 (en) Semiconductor element and fabrication method thereof
CN113594047A (zh) 具有应力缓冲作用的微凸点芯片封装结构及其制备方法
KR20110076605A (ko) 반도체 패키지 및 그 제조 방법
US11935824B2 (en) Integrated circuit package module including a bonding system
JP3500378B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150526

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150526

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

Termination date: 20210725