JP4068801B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4068801B2 JP4068801B2 JP2000365486A JP2000365486A JP4068801B2 JP 4068801 B2 JP4068801 B2 JP 4068801B2 JP 2000365486 A JP2000365486 A JP 2000365486A JP 2000365486 A JP2000365486 A JP 2000365486A JP 4068801 B2 JP4068801 B2 JP 4068801B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- film
- bump
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、回路素子およびAl(アルミニウム)配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、前記Al配線上にCu(銅)配線および半田バンプを形成するプロセスによって製造される半導体装置に適用して有効な技術に関する。
【0002】
【従来の技術】
パッケージプロセス(後工程)をウエハプロセス(前工程)と一体化し、回路素子およびAl配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、半導体ウエハの各チップ領域に半田バンプを形成する、いわゆるウエハレベルCSP(Chip Scale Package)またはウエハプロセス・パッケージ(Wafer Process Package;WPP)と呼ばれるパッケージング技術は、ウエハプロセスを応用してパッケージプロセスを処理するため、半導体ウエハから切断した半導体チップ毎にパッケージプロセス(後工程)を処理する従来方法に比べて工程数を大幅に低減することができるという利点がある。このウエハレベルCSPについては、例えば日経BP社発行(1999年2月1日)の「日経マイクロデバイス」38頁〜63頁や、特許国際公開WO/23696号公報などに記載がある。
【0003】
上記ウエハレベルCSPのように、半導体チップの外部接続端子を半田バンプで構成する半導体装置においては、回路素子にメモリ素子が含まれる場合、半田バンプを構成する材料中のPb(鉛)などに含まれる放射性同位元素から放射されるα線によるメモリセルのソフトエラーを回避する対策が必要となる。
【0004】
1999 IEEE(アイ・イー・イー・イー)Electronic Components and Technology Conference Pb-Free Solder Alloys for Flip Chip Applications は、実質的にPbを含んでいない、いわゆるPbフリー半田を使って前記半田バンプを構成すると共に、メモリセル形成領域外の周辺回路領域に半田バンプを配置することによってソフトエラーを回避する技術を開示している。
【0005】
特開平11−111885号公報は、再配置用の配線パターンをBLM膜(電極パッドと半田バンプとの間の密着性向上や相互拡散防止を目的として形成される下地膜パターン)で構成したBGA(Ball Grid Array)に関するものであるが、上記BLM膜をα線遮蔽率が0.1以下の金属膜(例えばCu膜)で構成することにより、従来プロセスに新たな材料を追加することなくα線遮蔽を可能とする技術を開示している。
【0006】
【発明が解決しようとする課題】
本発明者らは、回路素子およびAl配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、Al配線上にCu配線および半田バンプを形成するウエハプロセス・パッケージを開発している。このウエハプロセス・パッケージは、回路素子の一部にメモリ素子を含むため、α線によるソフトエラー対策として、実質的にPbを含まないPbフリー半田を使って半田バンプを構成することを検討している。
【0007】
ところが、本発明者らが、98.5%のSn(錫)、1%のAg(銀)および0.5%のCuからなるPbフリー半田材料のα線量を測定したところ、図26に示すように、Pbフリー半田材料からも僅かながらα線が放射されていることが判明した。なお、ここでのα線の測定時間は20万秒、半田バンプの直径は2.5cmとした。
【0008】
上記Pbフリー半田材料に含まれるα線量は、Pbに含まれるα線量に比べれば僅かではあるが、メモリ素子の微細化が進み、最小加工寸法が0.2μm程度以下になると、この程度の僅かなα線量であってもメモリセルへの影響が無視できなくなる。
【0009】
半田バンプに含まれるα線の影響を回避する対策として、放射性同位元素の量を極めて少なくした高純度の半田材料を使用することも考えられるが、このような高純度の半田材料は極めて高価なため、汎用のウエハプロセス・パッケージに適用することは困難である。
【0010】
また、他のα線対策として、メモリ素子の上部に半田バンプを配置しない方法や、Cu配線の一部で構成される半田バンプ接続部(以下、バンプ・ランドともいう)とAl配線との間に介在する絶縁膜の膜厚を厚く(例えば30μm以上)したり、バンプ・ランドと絶縁膜との間に別途厚い樹脂層などを設けたりすることにより、これらの絶縁膜や樹脂層でα線を遮蔽することも考えられる。
【0011】
しかし、メモリ素子の上部に半田バンプを配置しない方法は、半導体チップ上のバンプ配置エリアが限られてしまうため、半田バンプの狭ピッチ化が避けられない。そのため、半導体チップを実装する配線基板も狭ピッチ化に対応した高価なものを用意しなければならないため、汎用のウエハプロセス・パッケージに適用することは困難である。また、バンプ・ランド(Cu配線)とAl配線との間に介在する絶縁層(または樹脂層)を厚くした場合は、絶縁層(または樹脂層)に形成されるCu配線とAl配線とを接続する開孔が深くなるためにCu配線とAl配線との間に高段差が生じ、両者の接続信頼性が低下するという別の問題が生じる。
【0012】
本発明の目的は、回路素子およびAl配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、Al配線上にCu配線および半田バンプを形成するプロセスによって製造される半導体装置のα線ソフトエラーを防止することのできる技術を提供することにある。
【0013】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0014】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0015】
本発明は、回路素子およびAl配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、Al配線上にCu配線および半田バンプを形成するプロセスによって製造される半導体装置において、バンプ電極接続部(バンプ・ランド)の膜厚を、最上層Al配線の一部で構成されるボンディングパッドの膜厚よりも大きくするものである。
【0016】
上記した手段によれば、半田バンプ中の放射性同位元素から放射されるα線がバンプ電極接続部によって遮蔽されるので、新たな製造工程を追加したり、高価な材料を使用したりすることなく、α線ソフトエラーを防止することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳述する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【0018】
(実施の形態1)
図1に示すように、本実施形態の半導体装置は、パッケージ基板2の主面上に1個のシリコンチップ1Aをフェイスダウン・ボンディングしたBGA(Ball Grid Array)である。
【0019】
パッケージ基板2は、ガラスエポキシ樹脂、BT(Bis-maleimide Triazine)樹脂などからなる基板にCu配線を形成した汎用のプリント配線基板で構成されており、その裏面(下面)の電極パッド3には、BGAの外部接続端子を構成する複数個の半田バンプ5が接続されている。特に限定はされないが、パッケージ基板2の外形寸法は、縦×横=14mm×22mm、半田バンプ5の数は、119個である。また、半田バンプ5の直径は750μm、隣接する半田バンプ5とのピッチは1.27mmである。
【0020】
シリコンチップ1Aは、その主面に形成された複数個の半田バンプ6のそれぞれを、パッケージ基板2の主面の対応する電極パッド4に接続するフリップチップ方式によって実装されている。シリコンチップ1Aとパッケージ基板2との隙間には、例えばシリコンフィラーを添加したエポキシ樹脂からなるアンダーフィル樹脂7が充填されている。アンダーフィル樹脂7は、シリコンチップ1Aとパッケージ基板2との熱膨張係数差に起因して、両者の接続部である半田バンプ6に加わる応力を緩和する機能と、シリコンチップ1Aの主面に水分などが浸入するのを防ぐ機能とを兼ねている。シリコンチップ1Aの裏面(上面)には、金属製の保護プレート8が接着剤9によって貼り付けられている。
【0021】
図2は、シリコンチップ1Aの主面を示す斜視図である。シリコンチップ1Aの主面上には、前述した複数個の半田バンプ6がマトリクス状に配置されている。特に限定はされないが、シリコンチップ1Aの外形寸法は、縦×横=8mm×9mm、半田バンプ6の数は、196個である。また、半田バンプ6の直径は200μm程度、隣接する半田バンプ4とのピッチは0.54mmである。半田バンプ6は、例えば98.5%のSn(錫)、1%のAg(銀)および0.5%のCuからなる、実質的にPb(鉛)を含まないPbフリー半田(溶融温度=220℃〜230℃)で構成されている。
【0022】
シリコンチップ1Aの主面には、例えば8メガビット(Mbit)の記憶容量を有するSRAM(Static Random Access Memory)が形成されている。このSRAMは、ワークステーションのキャッシュメモリなどに使用されるものであり、図3に示すように、複数のメモリマットに分割された記憶部と、入出力回路(入力バッファデコーダ、出力回路)、コントロール回路および降圧電源回路などからなる周辺回路部とで構成されている。また、シリコンチップ1Aの主面の中央部には、複数個のボンディングパッドBPが図の左右方向に沿って二列に配置されている。
【0023】
図4は、図2に示した半田バンプ6と図3に示した回路ブロックとを重ね合わせた平面図である。図示のように、半田バンプ6は、シリコンチップ1Aの主面のほぼ全域に亘って配置されており、それらの一部はメモリマットの上部に配置され、他の一部は周辺回路部の上部に配置されている。一方、ボンディングパッドBPは、記憶部と周辺回路部との間、すなわち回路が形成されていない領域に配置されている。
【0024】
図5は、上記半田バンプ6に接続されたCu配線10の一部を示す斜視図、図6は、シリコンチップ1Aの要部断面図である。
【0025】
シリコンチップ1Aの主面は、半田バンプ6が形成された領域を除き、最上層保護膜12で覆われている。最上層保護膜12は、膜厚15μm程度の感光性ポリイミド樹脂膜で構成されている。最上層保護膜12の下層には、Cu(銅)配線10およびその一端部を構成するバンプ・ランド(バンプ電極接続部)10Aが形成されており、バンプ・ランド10Aの上面には、上記半田バンプ6が接続されている。Cu配線10およびバンプ・ランド10Aの形成方法については、後述する。
【0026】
Cu配線10およびバンプ・ランド10Aの下層には、膜厚5μm程度の感光性ポリイミド樹脂膜11が形成されている。Cu配線10の他端部は、感光性ポリイミド樹脂膜11に形成された開孔13を通じて前記ボンディングパッドBPと電気的に接続されている。
【0027】
図7は、図6の一部を拡大して示す断面図である。シリコンチップ1Aの主面には、SRAMのメモリセルあるいは周辺回路を構成するnチャネル型MISFETQnおよびpチャネル型MISFETQpが形成されている。メモリセルを構成するnチャネル型MISFETQnおよびpチャネル型MISFETQpは、0.2μm以下の最小加工寸法、例えば0.18μm以下の最小加工寸法で形成されている。
【0028】
nチャネル型MISFETQnおよびpチャネル型MISFETQpの上部には、下層から順に絶縁膜20、第1層Al配線21、第1層間絶縁膜22、第2層Al配線23、第2層間絶縁膜24、第3層Al配線25および無機パッシベーション膜26が形成されている。なお、実際のシリコンチップ1Aには、4層またはそれ以上のAl配線が形成される場合もあるが、ここではAl配線が3層であるものとして説明する。
【0029】
第1〜第3層Al配線(21、23、25)は、Al合金膜で構成されている。最上層配線である第3層Al配線25の膜厚は0.8μm程度であり、第1および第2層Al配線(21、23)の膜厚はそれよりも薄い。
【0030】
絶縁膜20、第1および第2層間絶縁膜(22、24)は、酸化シリコン膜で構成されている。第2層間絶縁膜24の膜厚は2μm程度であり、第1層間絶縁膜22および絶縁膜20の膜厚はそれよりも薄い。
【0031】
無機パッシベーション膜26は、例えば膜厚0.3μm程度の酸化シリコン膜と膜厚1.3μm程度の窒化シリコン膜とを積層した絶縁膜で構成されている。前記ボンディングパッドBPは、最上層配線である第3層Al配線25の上部の無機パッシベーション膜26をエッチングし、第3層Al配線25の一部を露出させることによって形成されている。
【0032】
本実施形態のCu配線10およびバンプ・ランド10Aは、膜厚6μm程度のCu膜と、その上部に形成された膜厚3μmのNi(ニッケル)膜との積層膜で構成されている。この積層膜の膜厚(9μm程度)は、Cu配線10およびバンプ・ランド10Aの下層に形成された感光性ポリイミド樹脂膜11の膜厚(5μm程度)、無機パッシベーション膜26の膜厚(1.6μm程度)、第3層Al配線25およびボンディングパッドBPの膜厚(0.8μm程度)、第2層間絶縁膜24の膜厚(2μm程度)に比べて厚い。すなわち、Cu配線10およびバンプ・ランド10Aは、メモリセルを構成するMISFET(nチャネル型MISFETQnおよびpチャネル型MISFETQp)と、Cu配線10およびバンプ・ランド10Aとの間に介在する絶縁材料および配線材料のいずれよりも厚い膜厚で構成されている。
【0033】
Cu配線10およびバンプ・ランド10Aを構成するCu膜およびNi膜は、同一膜厚の絶縁材料(酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜など)に比べてα線遮蔽効果が2〜3倍高い。従って、Cu配線10およびバンプ・ランド10Aをこのような厚い膜厚で構成することにより、バンプ・ランド10A上に接続された半田バンプ6中の放射性同位元素から放射されるα線をバンプ・ランド10Aによって有効に遮蔽することができる。また、Cu配線10を厚膜化することにより、その抵抗値を第1〜第3層Al配線(21、23、25)の抵抗値よりも一桁以上(10倍以上〜100倍未満)小さくすることができる。
【0034】
図8(a)は、バンプ・ランド10Aの直径(D1)とその上部に接続された半田バンプ6の直径(D2)との関係を示す平面図、同図(b)は、同図(a)のB−B線に沿った断面図である。
【0035】
図示のように、本実施形態では、バンプ・ランド10Aの直径(D1)を半田バンプ6の直径(D2)よりも大きくする(D1>D2)。これにより、半田バンプ6の全周に亘って、バンプ・ランド10Aが半田バンプ6よりも外側に張り出すので、半田バンプ6から斜め方向(図(b)の矢印で示す方向)に放射されるα線も、バンプ・ランド10Aによって有効に遮蔽することができる。バンプ・ランド10Aの直径(D1)は、半田バンプ6の直径(D2)より少なくとも50μm以上とすることが望ましい。
【0036】
次に、上記BGAの製造方法を図9〜図25を用いて工程順に説明する。図9は、シリコンウエハからシリコンチップを切り出すまでの工程(前工程)を示す製造フロー図、図10は、シリコンチップをパッケージ基板に搭載してBGAを組み立てるまでの工程(後工程)を示す製造フロー図である。
【0037】
BGAを製造するには、まず図11に示すようなシリコンウエハ1を用意する。シリコンウエハ1の主面には、複数のチップ領域1Bがマトリクス状に区画されており、それぞれのチップ領域1Bには、前記図3に示したような回路ブロックを有するSRAMが形成されている。
【0038】
図12に示すように、SRAMは、nチャネル型MISFETQn、pチャネル型MISFETQpおよび第1〜第3層Al配線(21、23、25)などによって回路が構成されている。SRAMの回路を構成するこれらのMISFETおよび配線は、周知のウエハプロセスによって形成される。また、各チップ領域1Bの中央部には、最上層配線である第3層Al配線25の表面を覆う無機パッシベーション膜26をエッチングし、第3層Al配線25の一部を露出させることによって形成されたボンディングパッドBPが配置されている。各チップ領域1Bは、このボンディングパッドBPが形成された段階でウエハ検査、プローブ検査に付され、SRAMの良、不良が判別される。
【0039】
次に、図13に示すように、無機パッシベーション膜26の上部に回転塗布法で感光性ポリイミド樹脂膜11を形成した後、感光性ポリイミド樹脂膜11に開孔13を形成してボンディングパッドBPの表面を露出させる。開孔13を形成するには、ボンディングパッドBPの上部以外の領域の感光性ポリイミド樹脂膜11を露光およびベークして半硬化させ、続いてボンディングパッドBPの上部の非露光(未硬化)部分を現像により除去する。感光性ポリイミド樹脂膜11は、その下層の無機パッシベーション膜26と共に、第3層Al配線25と、後に形成されるCu配線10とを絶縁する層間絶縁膜として機能する。
【0040】
次に、ウエハ1をベークすることによって、半硬化の感光性ポリイミド樹脂膜11を完全硬化させた後、図14に示すように、開孔13の底部に露出したボンディングパッドBPの表面を含む感光性ポリイミド樹脂膜11の上部にメッキシード層14を形成する。メッキシード層14は、例えばスパッタリング法で堆積した膜厚50nm〜150nm程度のCr膜と膜厚0.1μm〜0.7μm程度のCu膜とで構成する。
【0041】
次に、図15に示すように、メッキシード層14の上部に、Cu配線形成領域を開孔したフォトレジスト膜31を形成し、フォトレジスト膜31をマスクに用いた電解メッキ法でメッキシード層14の表面にメタル膜10Bを形成する。メタル膜10Bは、膜厚6μm程度のCu膜と膜厚3μm程度のNi膜とで構成する。Cu膜の上部のNi膜は、半田バンプ6の主成分であるSnがCu膜中に拡散し、バンプ・ランド10AやCu配線10が脆くなる不具合を防止するために形成する。
【0042】
前述したように、Cu配線10およびバンプ・ランド10Aを構成するメタル膜10Bを上記のような厚い膜厚で形成することにより、バンプ・ランド10A上に接続される半田バンプ6中の放射性同位元素から放射されるα線をバンプ・ランド10Aによって有効に遮蔽することが可能となる。メタル膜10Bは、メッキ法以外の方法、例えばスパッタリング法などによって形成することもできるが、電解メッキ法で形成することにより、厚膜化および細線化が容易になる。
【0043】
次に、フォトレジスト膜31を除去した後、Cu配線形成領域以外の領域の感光性ポリイミド樹脂膜11上に残った不要なメッキシード層14をウェットエッチングで除去することにより、図16に示すように、メタル膜10BからなるCu配線10を形成する。なお、メッキシード層14をウェットエッチングで除去する際には、メタル膜10B(Cu配線10)の表面も同時にエッチングされるが、その膜厚はメッキシード層1に比べて遙かに厚いので支障はない。
【0044】
次に、図17および図18に示すように、Cu配線10の上部に感光性ポリイミド樹脂膜を回転塗布して最上層保護膜12を形成した後、Cu配線10の一端部上の最上層保護膜12を露光、現像により除去することによって、バンプ・ランド10Aを形成する。最上層保護膜12は、感光性ポリイミド樹脂に代えてソルダレジストなどで構成してもよい。
【0045】
次に、バンプ・ランド10Aの表面に無電解メッキ法を用いて膜厚20nm〜100nm程度のAuメッキ層(図示せず)を形成した後、図19に示すように、バンプ・ランド10Aの上に半田バンプ14を形成する。半田バンプ14を形成するには、図20に示すように、バンプ・ランド10Aの配置に対応する開孔32が形成された半田印刷マスク33をウエハ1の主面上に重ね合わせ、スキージ34を使ってバンプ・ランド10A上に半田ペースト6Aを印刷する。その後、ウエハ1を240℃程度の温度で加熱し、バンプ・ランド10A上の半田ペースト6Aをリフローさせることにより、前記図19に示すような球状の半田バンプ6が得られる。半田バンプ6は、あらかじめ球状に成形加工した半田ボールをバンプ・ランド10A上に供給し、その後、ウエハ1を加熱して半田ボールをリフローさせることによって形成することもできる。
【0046】
その後、プローブ試験によって各チップ領域1Bに形成されたSRAMの良、不良を判定した後、図21に示すように、ダイシングブレード35を使って各チップ領域1Bを個片化することにより、前記図2に示したシリコンチップ1Aが得られる。このようにして得られたシリコンチップ1Aは、さらに必要に応じて性能、外観などの各種最終検査に付された後、トレー治具に収納されて組み立て工程に搬送される。
【0047】
上記シリコンチップ1Aを使ってBGAを組み立てるには、まず図22に示すようなパッケージ基板2を用意し、その上面の電極パッド4にフラックスを印刷した後、シリコンチップ1Aの各半田バンプ6を対応する電極パッド4上に位置決めする。続いて図23に示すように、パッケージ基板2を240℃程度の温度で加熱し、半田バンプ6をリフローさせることにより、半田バンプ6と電極パッド4との接続を行う。
【0048】
次に、図24に示すように、パッケージ基板2の下面の電極パッド3に半田バンプ5を接続する。電極パッド3に半田バンプ5を接続するには、まず電極パッド4の表面にフラックスを印刷した後、あらかじめ球状に成形加工した半田ボールを電極パッド3上に供給し、その後、ウエハ1を加熱して半田ボールをリフローさせる。半田バンプ5は、シリコンチップ1Aの主面の半田バンプ6よりも低融点の半田材料、例えば63%のSnおよび37%のPbからなる共晶半田(溶融温度=約183℃)で構成する。
【0049】
次に、パッケージ基板2の上面および下面を洗浄してフラックス残渣を除去した後、図25に示すように、パッケージ基板2の上面とシリコンチップ1Aの主面との隙間にアンダーフィル樹脂7を充填して加熱硬化させる。その後、シリコンチップ1Aの上面に接着剤9を使って金属製の保護プレート8を貼り付け、接着剤9の硬化およびバーンイン検査を経ることにより、前記図1に示すBGAが完成する。
【0050】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0051】
バンプ・ランド上に形成する半田バンプは、98.5%のSn、1%のAgおよび0.5%のCuからなる半田材料に限定されるものではなく、他の半田材料を使用することもできる。この場合、90%以上のSnを含み、実質的にPbを含まないPbフリー半田で構成することが望ましい。
【0052】
Cu配線およびバンプ・ランドは、Cu膜とNi膜との積層膜に限定されるものではなく、少なくともCuを主成分とする導電膜であれば使用することができる。
【0053】
シリコンチップを実装するBGAの構造は、前記実施の形態で示したものに限定されるものではなく、少なくとも半田バンプを介して半導体チップを配線基板に実装する形態のものであればよい。
【0054】
シリコンチップに形成されるメモリ素子は、SRAMに限定されるものではなく、DRAM(Dynamic Random Access Memory)、フラッシュメモリなどのメモリ素子や、これらのメモリ素子を混載したものであってもよい。
【0055】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0056】
本発明によれば、回路素子およびAl配線が形成された半導体ウエハを半導体チップに分割する工程に先立って、Al配線上にCu配線および半田バンプを形成するプロセスによって製造される半導体装置のα線ソフトエラーを防止することができる。
【0057】
本発明によれば、上記半導体装置の製造工程を増やすことなく、α線ソフトエラーを防止することができる。
【0058】
本発明によれば、上記半導体装置の製造コストを増やすことなく、α線ソフトエラーを防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の断面図である。
【図2】本発明の一実施の形態である半導体装置に実装される半導体チップの斜視図である。
【図3】本発明の一実施の形態である半導体装置に実装される半導体チップの回路ブロック図である。
【図4】図2に示した半田バンプと図3に示した回路ブロックとを重ね合わせた平面図である。
【図5】本発明の一実施の形態である半導体装置に実装される半導体チップのCu配線を示す斜視図である。
【図6】本発明の一実施の形態である半導体装置に実装される半導体チップの一部を示す断面図である。
【図7】図6の要部拡大断面図である。
【図8】(a)は、バンプ・ランドの直径とその上部に接続された半田バンプの直径との関係を示す平面図、(b)は、(a)のB−B線に沿った断面図である。
【図9】本発明の一実施の形態である半導体装置の製造方法の一部(前工程)を示すフロー図である。
【図10】本発明の一実施の形態である半導体装置の製造方法の他の一部(後工程)を示すフロー図である。
【図11】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの平面図である。
【図12】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図13】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図14】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図15】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図16】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図17】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図18】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部斜視図である。
【図19】本発明の一実施の形態である半導体装置の製造方法を示す半導体ウエハの要部断面図である。
【図20】本発明の一実施の形態である半導体装置の半田バンプ形成工程を示す説明図である。
【図21】本発明の一実施の形態である半導体装置のウエハダイシング工程を示す説明図である。
【図22】本発明の一実施の形態である半導体装置のチップ実装工程を示す断面図である。
【図23】本発明の一実施の形態である半導体装置のチップ実装工程を示す断面図である。
【図24】本発明の一実施の形態である半導体装置のチップ実装工程を示す断面図である。
【図25】本発明の一実施の形態である半導体装置のチップ実装工程を示す断面図である。
【図26】本発明者が測定したPbフリー半田材料から放射されるα線量を示すグラフである。
【符号の説明】
1 シリコンウエハ
1A シリコンチップ
1B チップ領域
2 パッケージ基板
3 電極パッド
4 電極パッド
5 半田バンプ
6 半田バンプ
6A 半田ペースト
7 アンダーフィル樹脂
8 保護プレート
9 接着剤
10 Cu配線
10A バンプ・ランド
10B メタル膜
11 感光性ポリイミド樹脂膜
12 最上層保護膜
13 開孔
14 メッキシード層
20 絶縁膜
21 第1層Al配線
22 第1層間絶縁膜
23 第2層Al配線
24 第2層間絶縁膜
25 第3層Al配線
26 無機パッシベーション膜
31 フォトレジスト膜
32 開孔
33 半田印刷マスク
34 スキージ
35 ダイシング・ブレード
BP ボンディングパッド
Qn nチャネル型MISFET
Qp pチャネル型MISFET
Claims (16)
- MISFETが形成された主面を有する半導体チップと、
ボンディングパッド部を有し、前記半導体チップの前記主面に形成され、Al(アルミニウム)を主成分とする第1配線と、
前記ボンディングパッド部を露出するように、前記第1配線上に形成された第1絶縁膜と、
バンプ電極接続部を有し、前記第1絶縁膜上に形成され、前記ボンディングパッド部と電気的に接続され、Cu(銅)を主成分とする第2配線と、
前記第2配線上に形成され、Ni(ニッケル)を主成分とする第3配線と、
前記第3配線を介して前記バンプ電極接続部と電気的に接続され、Sn(錫)を主成分とする半田バンプと、
を含み、
前記バンプ電極接続部の直径は、前記半田バンプの直径よりも大きく、
前記第2配線および前記第3配線のそれぞれの膜厚は、前記第1配線の膜厚よりも大きいことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記第2配線の抵抗値は、前記第1配線の抵抗値よりも一桁以上小さいことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第2配線は、メッキ法で形成された銅膜を含むことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記MISFETは、SRAM、DRAM、またはフラッシュメモリなどのメモリ素子や、これらのメモリ素子を混載したものを構成していることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半田バンプの材料は、90%以上のSn(錫)を含むことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記MISFETの加工寸法は、0.18μm以下であることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第1配線は、複数層で構成され、前記バンプ電極接続部を構成する前記第2配線の膜厚は、前記複数層の第1配線の間に形成された層間絶縁膜の膜厚よりも大きいことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第1配線と前記第2配線との間に介在する前記第1絶縁膜は、無機パッシベーション膜とその上部に形成されたポリイミド樹脂膜との積層膜からなることを特徴とする半導体装置。
- 請求項8記載の半導体装置において、前記バンプ電極接続部を構成する前記第2配線の膜厚は、前記無機パッシベーション膜の膜厚よりも大きいことを特徴とする半導体装置。
- 請求項8記載の半導体装置において、前記バンプ電極接続部を構成する前記第2配線の膜厚は、前記ポリイミド樹脂膜の膜厚よりも大きいことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記バンプ電極接続部の直径は、前記バンプ電極の直径よりも50μm以上大きいことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記バンプ電極は、前記MISFETの上部に配置され、前記ボンディングパッド部は、前記MISFETが形成されていない領域に配置されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記バンプ電極は、実質的にPbを含んでいないことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半導体チップは、前記バンプ電極を介して配線基板に実装されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第3配線は、前記バンプ電極接続部を構成する部分を除き、最上層保護膜で被覆されていることを特徴とする半導体装置。
- 請求項15記載の半導体装置において、前記最上層保護膜は、ポリイミド樹脂膜からなることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000365486A JP4068801B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
TW090127568A TW550767B (en) | 2000-11-30 | 2001-11-06 | Semiconductor device and its manufacturing method |
US09/988,684 US6661093B2 (en) | 2000-11-30 | 2001-11-20 | Semiconductor device |
KR1020010072882A KR100842976B1 (ko) | 2000-11-30 | 2001-11-22 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000365486A JP4068801B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002170826A JP2002170826A (ja) | 2002-06-14 |
JP2002170826A5 JP2002170826A5 (ja) | 2005-02-17 |
JP4068801B2 true JP4068801B2 (ja) | 2008-03-26 |
Family
ID=18836249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000365486A Expired - Fee Related JP4068801B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6661093B2 (ja) |
JP (1) | JP4068801B2 (ja) |
KR (1) | KR100842976B1 (ja) |
TW (1) | TW550767B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6854636B2 (en) * | 2002-12-06 | 2005-02-15 | International Business Machines Corporation | Structure and method for lead free solder electronic package interconnections |
DE10308275A1 (de) * | 2003-02-26 | 2004-09-16 | Advanced Micro Devices, Inc., Sunnyvale | Strahlungsresistentes Halbleiterbauteil |
JP2005211946A (ja) * | 2004-01-30 | 2005-08-11 | Renesas Technology Corp | 半田合金および半導体装置 |
TWI233170B (en) * | 2004-02-05 | 2005-05-21 | United Microelectronics Corp | Ultra-thin wafer level stack packaging method and structure using thereof |
JP3880600B2 (ja) | 2004-02-10 | 2007-02-14 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
TWI254428B (en) * | 2004-11-24 | 2006-05-01 | Advanced Chip Eng Tech Inc | FCBGA package structure |
JP5000877B2 (ja) * | 2005-10-07 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7381635B2 (en) * | 2005-07-18 | 2008-06-03 | International Business Machines Corporation | Method and structure for reduction of soft error rates in integrated circuits |
US20070176292A1 (en) * | 2006-01-27 | 2007-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
US7386817B1 (en) | 2007-01-02 | 2008-06-10 | International Business Machines Corporation | Method of determining stopping powers of design structures with respect to a traveling particle |
KR101095409B1 (ko) * | 2007-07-25 | 2011-12-19 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
CN101816067A (zh) * | 2007-10-09 | 2010-08-25 | 富士通株式会社 | 半导体集成电路装置 |
JP4850852B2 (ja) * | 2008-01-09 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8261229B2 (en) * | 2010-01-29 | 2012-09-04 | Xilinx, Inc. | Method and apparatus for interconnect layout in an integrated circuit |
US10109609B2 (en) | 2014-01-13 | 2018-10-23 | Infineon Technologies Austria Ag | Connection structure and electronic component |
JP5534122B1 (ja) * | 2014-02-04 | 2014-06-25 | 千住金属工業株式会社 | 核ボール、はんだペースト、フォームはんだ、フラックスコート核ボールおよびはんだ継手 |
JP5590260B1 (ja) * | 2014-02-04 | 2014-09-17 | 千住金属工業株式会社 | Agボール、Ag核ボール、フラックスコートAgボール、フラックスコートAg核ボール、はんだ継手、フォームはんだ、はんだペースト、Agペースト及びAg核ペースト |
JP6522980B2 (ja) * | 2015-02-18 | 2019-05-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102454892B1 (ko) | 2015-12-09 | 2022-10-14 | 삼성전자주식회사 | 반도체 칩, 이를 포함하는 반도체 패키지, 및 반도체 칩의 제조 방법 |
US20190006342A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | Rigid adhesive package-on-package semiconductors |
US10580783B2 (en) | 2018-03-01 | 2020-03-03 | Sandisk Technologies Llc | Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same |
JP2020047714A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 半導体メモリおよびその製造方法 |
JP7179587B2 (ja) * | 2018-11-12 | 2022-11-29 | 株式会社東芝 | 半導体装置 |
JP2020155596A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
JP2022083468A (ja) * | 2020-11-25 | 2022-06-06 | ソニーグループ株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
US6022792A (en) * | 1996-03-13 | 2000-02-08 | Seiko Instruments, Inc. | Semiconductor dicing and assembling method |
JPH11111885A (ja) | 1997-10-07 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
WO1999023696A1 (fr) | 1997-10-30 | 1999-05-14 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
-
2000
- 2000-11-30 JP JP2000365486A patent/JP4068801B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-06 TW TW090127568A patent/TW550767B/zh not_active IP Right Cessation
- 2001-11-20 US US09/988,684 patent/US6661093B2/en not_active Expired - Lifetime
- 2001-11-22 KR KR1020010072882A patent/KR100842976B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW550767B (en) | 2003-09-01 |
JP2002170826A (ja) | 2002-06-14 |
KR20020042430A (ko) | 2002-06-05 |
KR100842976B1 (ko) | 2008-07-01 |
US6661093B2 (en) | 2003-12-09 |
US20020074656A1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4068801B2 (ja) | 半導体装置 | |
US6867502B2 (en) | Semiconductor device | |
TWI355034B (en) | Wafer level package structure and fabrication meth | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
TW490822B (en) | Integrated circuit package formed at a wafer level | |
JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
KR101153693B1 (ko) | 반도체 장치 | |
US20060097402A1 (en) | Semiconductor device having flip-chip package and method for fabricating the same | |
KR100723497B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
KR100630684B1 (ko) | 솔더 접합 신뢰도(sjr)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 | |
US9640414B2 (en) | Method of manufacturing semiconductor device | |
US6841884B2 (en) | Semiconductor device | |
US6720591B2 (en) | Semiconductor integrated circuit device | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
US7576551B2 (en) | Test socket and test board for wafer level semiconductor testing | |
JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
US20050042854A1 (en) | [method of enhancing the adhesion between photoresist layer and substrate and bumping process] | |
JP2000091339A (ja) | 半導体装置およびその製造方法 | |
Matsuda et al. | Simple-structure, generally applicable chip-scale package | |
JP3722784B2 (ja) | 半導体装置 | |
JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 | |
KR20240032287A (ko) | 반도체 패키지 | |
JP2003282792A (ja) | 半導体装置の製造方法、半導体装置、ならびに半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |