JP2005211946A - 半田合金および半導体装置 - Google Patents

半田合金および半導体装置 Download PDF

Info

Publication number
JP2005211946A
JP2005211946A JP2004022598A JP2004022598A JP2005211946A JP 2005211946 A JP2005211946 A JP 2005211946A JP 2004022598 A JP2004022598 A JP 2004022598A JP 2004022598 A JP2004022598 A JP 2004022598A JP 2005211946 A JP2005211946 A JP 2005211946A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
mass
solder alloy
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004022598A
Other languages
English (en)
Inventor
Eiji Hayashi
英二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004022598A priority Critical patent/JP2005211946A/ja
Priority to US11/029,368 priority patent/US20050167827A1/en
Publication of JP2005211946A publication Critical patent/JP2005211946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 高い接続信頼性を得ることができる鉛フリー半田合金、並びに、接続信頼性の高い半導体装置を提供する。
【解決手段】 半導体チップ１の集積回路面に形成された内部電極９と、パッケージ基板２の上面に形成されたボンディングパッド１０とが、半田バンプ１１を介して接続されることにより、半導体チップ１はパッケージ基板２上に実装される。半田バンプ１１は、Ａｇ：０〜１．０質量％、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金により形成されている。
【選択図】図１

Description

本発明は鉛フリー半田、並びに鉛フリー半田で形成されたバンプを備える半導体装置に関するものである。
半導体装置の組立技術の１つとして、フリップチップボンディングが知られている。このボンディング方法は、半導体素子（半導体チップ）の下面に設けられた電極と、配線基板（パッケージ基板）上面に設けられた接続パッドとを密着させ、熱および圧力を加えて接合する方式である。その際、半導体チップの電極上およびパッケージ基板の接続パッド上には、予め半田バンプが形成されている。
従来、半田バンプに使用される半田としては、Ｓｎ（錫）−Ｐｂ（鉛）共晶半田が使用されていた。しかし近年では、電子部品を廃棄処理する際の環境への悪影響を抑制するために、半田合金としてＰｂを含まない、いわゆる鉛フリー半田が広く使用されている。
半田バンプに使用される鉛フリー半田としては、従来、Ａｇ（銀）：３〜４質量％、Ｃｕ（銅）：０．５〜１．０質量％、残部はＳｎからなる半田合金が一般的であった。また、原材料価格的に高価なＡｇをさほど使用せず（２質量％以下）、接合信頼性、耐落下衝撃性に優れた半田バンプ用の半田合金も提案されている（例えば特許文献１）。
特開２００２−２３９７８０号公報
近年の半導体装置の小型化、高集積化に伴い、半導体チップの電極の狭ピッチ化に進んでいる。それに伴い、当該電極上に形成される半田バンプの体積も、急速に小さくなっている。鉛フリー半田は比較的延性が悪く、小さい半田バンプではその影響が顕著に現れる。そのため、従来評価されてきた半田合金の組成では、充分な接続信頼性を得ることが困難になってきている。
本発明は以上のような課題を解決するためになされたものであり、高い接続信頼性を得ることができる鉛フリー半田合金、並びに、接続信頼性の高い半導体装置を提供することを目的とする。
本発明の第１の局面によれば、半田合金は、Ａｇ：１．０質量％以下、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る。
第２の局面によれば、半田合金は、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る。
第３の局面によれば、半導体装置は、Ａｇ：１．０質量％以下、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金で形成されたバンプを備える。
第４の局面によれば、半導体装置は、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金で形成されたバンプを備える。
本発明の半田合金によれば、高い接続信頼性が得られる。また半導体装置が、当該半田合金により形成されたバンプを備えることで、動作信頼性が向上する。
本発明者は、接続信頼性の高い半田合金の組成を得るための実験を行なった。図１は本発明の実施の形態に係る半導体装置を示す図であり、実験では、この構成の半導体装置について、温度変化の繰返しに対する耐久試験（温度サイクル試験）が行われた。以下、その実験について説明する。
まず、図１の半導体装置の構成について説明する。当該半導体装置は、ボールグリッドアレイ構造により構成されており、半導体チップ１と、半導体チップ１を実装する基板（パッケージ基板）２とを備えている。半導体チップ１は、フェイスダウン方式によりパッケージ基板２に装着されており、集積回路面を当該パッケージ基板２に向けて搭載される。即ち、半導体チップ１の集積回路面に形成された内部電極９と、パッケージ基板２の上面に形成されたボンディングパッド１０とが、半田バンプ１１を介して電気的且つ機械的に接続される。
上で述べたように、半導体チップ１の電極の狭ピッチ化が進むと、従来の半田バンプでは、充分な接続信頼性を得ることが困難になる。また通常、半導体装置内部の半導体チップ１とパッケージ基板２の間には比較的大きな応力がかかるので、当該半導体チップ１とパッケージ基板２との間の半田バンプ１１は、特に高い接続信頼性を得ることができるものである必要性が高い。
半導体チップ１とパッケージ基板２との間隙には、アンダーフィル樹脂３が設けられている。アンダーフィル樹脂３によって、半田バンプ１１の接合部分にかかる外部からの応力を緩和させることができ、半導体チップ１とパッケージ基板２との接続信頼を高めている。パッケージ基板２上面には、スティフナー（補強材）４が接着テープ５を介して設けられている。スティフナー４は、応力の発生を抑制するためにパッケージ基板２と線膨張率が近いものが望ましく、例えば銅で構成される。また接着テープ５は、例えば接着性の高いエポキシ系の樹脂により形成される。
さらに、半導体装置の放熱性向上と半導体チップ１の保護を目的として、ヒートスプレッダ７が放熱樹脂８を介して半導体チップ１上に搭載される。ヒートスプレッダ７は接着テープ６を介してスティフナー４にも固定される。接着テープ６は、例えば接着性の高いエポキシ系の樹脂により形成される。放熱樹脂８は、ヒートスプレッダ７と半導体チップ１とが熱的に接続するよう、例えば熱伝導性の高い銀ペーストにより形成される。
そして、パッケージ基板２の裏面においては、複数個の外部電極１２が配置されており、この複数個の外部電極１２のそれぞれには、この半導体装置をマザーボード等に実装させるための半田ボール１３が形成されている。
実験では、図１の構成を有する半導体装置のサンプルについて、半田バンプ１１の組成を変化させて、温度サイクル試験を行なった。熱サイクル試験としては、半導体装置単体での試験と、半導体装置をマザーボード基板に実装した状態での試験を行なった。また、半田バンプ１１は、Ａｇ，Ｃｕ、Ｓｎから成る鉛フリー半田を使用した。
その結果、半田バンプ１１として、Ａｇ：０〜１．０質量％、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金を使用した場合に、特に良好な結果が得られた。具体的には、半導体装置単体での温度サイクル試験において、低温−５５℃、高温１２５℃のサイクルを１０００サイクル経ても、この組成の半田バンプ１１を有する半導体装置では、全サンプルについて当該半田バンプ１１における接続不良は生じなかった。また、半導体装置単体をマザーボード基板に実装した状態での温度サイクル試験では、低温０℃、高温１００℃のサイクルを５０００サイクル経ても、この組成の半田バンプ１１を有する半導体装置では、全サンプルについて半田バンプ１１における接続不良は生じなかった。なお、「Ａｇ：０質量％」とは、Ａｇを含んでいない（ＣｕとＳｎのみから成る）ことを指している。
つまり、上記実験により、Ａｇ：０〜１．０質量％、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金を半田バンプとして使用することによって、高い接続信頼性が得られることが分かった。即ち、図１に示す半導体装置において、半田バンプ１１として、この組成の鉛フリー半田を使用すると半導体装置の動作信頼性が向上する。
半田ボール１３に関しては、一般的に、外部電極１２のピッチは半田バンプ１１よりも広いので半田ボール１３の堆積を確保することが可能であり、また半導体装置の実装時に半田ボール１３にかかる応力は比較的小さいので、従来の半田合金（例えばＡｇ：３〜４質量％、Ｃｕ：０．５〜１．０質量％、残部Ｓｎ）を使用しても充分な接続信頼性を得ることができる。もちろん、さらに高い接続信頼性を得る目的で、半田バンプ１１と同様にＡｇ：０〜１．０質量％、Ｃｕ：０．２〜１．０質量％を含み、残部はＳｎから成る半田合金を使用してもよい。
なお、本実施の形態においては、図１のようにスティフナー４およびヒートスプレッダ７を有する半導体装置について説明したが、本発明の適用はこの構成に限定されるものではない。例えば、図１の構成に対し、ヒートスプレッダ７を有しないタイプ（図２）、スティフナー４を有しないタイプ（図３）、スティフナー４およびヒートスプレッダ７を有しないタイプ（図４）、スティフナー４およびヒートスプレッダ７に代えて上面をモールド樹脂１４で覆ったタイプ（図５）の半導体装置に対しても適用可能である。その場合にも、本発明に係るＡｇ：０〜１．０質量％、Ｃｕ：０．２〜１．０質量％、残部はＳｎの半田合金による半田バンプ１１および半田ボール１３を使用することにより高い接続信頼性が得られる。
実施の形態に係る半導体装置を示す図である。 実施の形態の変形例を示す図である。 実施の形態の変形例を示す図である。 実施の形態の変形例を示す図である。 実施の形態の変形例を示す図である。
符号の説明
１ 半導体チップ、２ パッケージ基板、３ アンダーフィル樹脂、４ スティフナー、５，６ 接着テープ、７ ヒートスプレッダ、８ 放熱樹脂、９ 内部電極、１０ ボンディングパッド、１１ 半田バンプ、１２ 外部電極、１３ 半田ボール、１４ モールド樹脂。

Claims (4)

  1. Ａｇ：１．０質量％以下、Ｃｕ：０．２〜１．０質量％を含み、
    残部はＳｎから成る半田合金。
  2. Ｃｕ：０．２〜１．０質量％を含み、
    残部はＳｎから成る半田合金。
  3. Ａｇ：１．０質量％以下、Ｃｕ：０．２〜１．０質量％を含み、
    残部はＳｎから成る半田合金で形成されたバンプを備える半導体装置。
  4. Ｃｕ：０．２〜１．０質量％を含み、
    残部はＳｎから成る半田合金で形成されたバンプを備える半導体装置。
JP2004022598A 2004-01-30 2004-01-30 半田合金および半導体装置 Pending JP2005211946A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004022598A JP2005211946A (ja) 2004-01-30 2004-01-30 半田合金および半導体装置
US11/029,368 US20050167827A1 (en) 2004-01-30 2005-01-06 Solder alloy and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004022598A JP2005211946A (ja) 2004-01-30 2004-01-30 半田合金および半導体装置

Publications (1)

Publication Number Publication Date
JP2005211946A true JP2005211946A (ja) 2005-08-11

Family

ID=34805669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022598A Pending JP2005211946A (ja) 2004-01-30 2004-01-30 半田合金および半導体装置

Country Status (2)

Country Link
US (1) US20050167827A1 (ja)
JP (1) JP2005211946A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759793B2 (en) * 2004-12-13 2010-07-20 Renesas Technology Corp. Semiconductor device having elastic solder bump to prevent disconnection
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US20040258556A1 (en) * 2003-06-19 2004-12-23 Nokia Corporation Lead-free solder alloys and methods of making same

Also Published As

Publication number Publication date
US20050167827A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4731495B2 (ja) 半導体装置
JP4828164B2 (ja) インタポーザおよび半導体装置
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JP2005150478A (ja) マルチチップモジュール
JP2008166440A (ja) 半導体装置
WO2006072032A2 (en) Flip chip contact(pcc) power package
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
TW200423318A (en) Multi-chip package substrate for flip-chip and wire bonding
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2006066693A (ja) 半導体装置
JP2007142097A (ja) 半導体装置
JP2004179442A (ja) マルチチップモジュール
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP2008135627A (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
US20080164604A1 (en) Heat dissipating semiconductor package
JP2009302539A (ja) 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
US20050167827A1 (en) Solder alloy and semiconductor device
JP2008098285A (ja) 半導体装置
KR20090098076A (ko) 플립 칩 패키지
JP5099714B2 (ja) マルチチップモジュール
JP5267540B2 (ja) 半導体装置
JP2007142187A (ja) 半導体装置
US20120292756A1 (en) Semiconductor device with heat spreader
JP2008270684A (ja) 電子装置