JPH11111885A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11111885A
JPH11111885A JP9274458A JP27445897A JPH11111885A JP H11111885 A JPH11111885 A JP H11111885A JP 9274458 A JP9274458 A JP 9274458A JP 27445897 A JP27445897 A JP 27445897A JP H11111885 A JPH11111885 A JP H11111885A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
electrode pad
pattern
blm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274458A
Other languages
English (en)
Inventor
Kaoru Iwabuchi
馨 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9274458A priority Critical patent/JPH11111885A/ja
Publication of JPH11111885A publication Critical patent/JPH11111885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 半導体チップの実装に際して活性領域上にα
線発生源となる多数のハンダ・バンプや封止樹脂を配す
る場合、該活性領域へ入射し得るα線量を半導体チップ
の実装高さを増大させずに低減させる。 【解決手段】 数十μｍの膜厚を要した従来の厚膜樹脂
コーティングに代わり、薄い金属膜をα線遮蔽膜として
用いる。Ｃｕ膜は、厚さ５μｍでα線遮蔽率０．１以下
を達成できる。ＢＧＡでは、ハンダ・バンプの下地膜パ
ターンにＣｕ膜が通常含まれているので、このＣｕ膜の
膜厚を５μｍ程度とし、かつ活性領域を十分にカバーす
るごとく形成する。活性領域の直上にハンダ・バンプが
配置されない場合には、ハンダ・バンプに接続される下
地膜パターンの形成時に、ハンダ・バンプに接続されな
いパターンをα線遮蔽膜として活性領域上に同時に形成
する。

Description

【発明の詳細な説明】
【０００１】
〔発明の詳細な説明〕
【０００２】
【従来の技術】放射線による半導体装置の誤動作のひと
つとして、α線ソフトエラーが知られている。これは、
半導体デバイス中で本来空乏層であるべき部分へα線が
侵入すると、その侵入経路に沿って電子−正孔対が生成
され、この電子のために空乏状態が蓄積状態に変化する
ことで生ずる一時的な誤動作である。特に、電荷蓄積ウ
ェル内の少数キャリア電荷の有無にもとづいてデータを
蓄積しているＭＯＳ−ＤＲＡＭでは、高集積化や微細化
の進展に伴って電荷の有無の判断基準となる臨界電荷Ｑ
critが減少しており、上記の状態変化による情報反転エ
ラーの発生率が増加している。
【０００３】α線の主な発生源は、封止樹脂に含まれる
ウラン（Ｕ）、トリウム（Ｔｈ）といった微量の放射性
元素である。封止樹脂の種類としてはエポキシ樹脂とシ
リコーン樹脂が代表的であり、ＤＩＰ (dual inline pa
ckage)、ＳＯＰ (small outline package)、ＴＳＯＰ
(thin small outline package) 、ＱＦＰ (quad flatpa
ckage)等の様々なタイプのパッケージ作製に広く用いら
れている。また、ベアチップ実装された半導体チップと
実装基板との間の隙間の埋め込みにも封止樹脂は用いら
れている。
【０００４】さらに近年では、実装基板上における部品
実装密度を向上させるために、ボンディング・ワイヤと
リード・フレームとを用いた従来のパッケージ実装に代
わり、実装面積を半導体チップ面積とほぼ等しくできる
様々なベア・チップ実装法が提案されている。その実装
方式によっては、ハンダ材料もα線発生源として無視で
きない存在となっている。特に、ＢＧＡ(ball grid arr
ay) と呼ばれる実装法では、電極パッドの配置間隔の縮
小に伴って半導体チップの周辺領域で隣接するハンダ・
バンプ同士が接触するのを防ぐために、上記電極パッド
から新たな配線パターンを引き出してハンダ・バンプの
再配置を行う。このため、端子数によっては多数のハン
ダ・バンプが活性領域上にも配置されることになる。こ
のハンダ・バンプに鉛（Ｐｂ）が成分として含まれる場
合、Ｐｂ中の不純物がα線の発生源となり、直下の活性
領域に悪影響を与えることが懸念されている。
【０００５】本願出願人は以前に、再配置用の配線パタ
ーンをＢＬＭ(Ball Limiting Metal) 膜を用いて形成し
た半導体チップを提案している。ＢＬＭ膜とは、電極パ
ッドとハンダ・バンプとの間の密着性向上や相互拡散防
止を目的として形成される下地膜パターンの一種であ
り、典型的にはＣｒ膜、Ｃｕ膜、Ａｕ膜がこの順に積層
された３層構造を有する。図１７に、かかる半導体チッ
プの一部を示す。基板２１上に形成されたＡｌ電極パッ
ド２２ａは、ＳｉＮパッシベーション膜２３の開口２３
ａ、および該ＳｉＮパッシベーション膜２３を被覆する
１層目ポリイミド膜２４の開口２４ａ内に順次表出され
る。この表出部にＢＬＭ膜２５ａが被着され、このＢＬ
Ｍ膜２５ａに接続してハンダ・バンプ２７ａが配されて
いる。すなわち、このハンダ・バンプ２７ａはＡｌ電極
パッド２２ａの直上領域にある定位置用のバンプであ
る。
【０００６】一方、Ａｌ電極パッド２２ｂは、ＳｉＮパ
ッシベーション膜２３の開口２３ｂ、および該ＳｉＮパ
ッシベーション膜２３を被覆する１層目ポリイミド膜２
４の開口２４ｂ内に順次表出される。しかし、その表出
部に被着されるＢＬＭ膜２５ｂはＡｌパッド電極２２ｂ
の直上領域外へ延在され、その先端部にハンダ・バンプ
２７ｂが配されている。すなわち、このハンダ・バンプ
２７ｂは再配置用のバンプである。２層目ポリイミド膜
２６は、この再配置用のハンダ・バンプ２７ｂの形成位
置を規定するために設けられており、実際の規定は開口
２６ｂにより行われている。なお、この２層目ポリイミ
ド膜２６が存在するために、定位置用のハンダ・バンプ
２７ａもＢＬＭ膜２５ａを表出させるための開口２６ａ
を介して形成されている。上記のようなハンダ・バンプ
の再配置は半導体チップの周辺部でのみ行われる場合も
あるが、端子数が多い場合やそのレイアウトによって
は、半導体チップの全面にわたって行われる。後者の場
合、活性領域の直上に多数のハンダ・バンプが配置され
ることになり、活性領域にα線ソフトエラーを発生させ
るおそれが大きくなる。
【０００７】
【発明が解決しようとする課題】上述のような封止樹脂
あるいはハンダ材料に起因するα線に対し、従来より主
な防止対策として、（１）封止樹脂やハンダ材料の高純
度化、あるいは（２）半導体チップ表面への厚膜樹脂コ
ーティングが行われている。まず、（１）の封止樹脂や
ハンダ材料の高純度化に関し、標準的な市販品のデータ
を表１に示す。
【０００８】
【表１】
【０００９】ここで、ハンダ・バンプの作製方法として
は、予め規定された被着部位にＰｂ膜とＳｎ膜とを順次
蒸着させた後、この積層膜を加熱によりウェットバック
させる方法を想定しており、上記のＰｂターゲットとは
Ｐｂ膜の蒸着に使用されるものである。この表をみる
と、低α線タイプのＰｂターゲットであっても、そのα
線量はせいぜい汎用エポキシ系封止樹脂と同程度であ
り、高度に微細化されたデサイン・ルールにもとづくメ
モリ・チップを実装するにはα線遮蔽効果が不十分であ
る。しかも、このターゲットは非常に高価である。また
封止樹脂に関しても、高純度低α線タイプのものは非常
に高価であり、半導体チップの製造コストを上昇させる
原因となる。
【００１０】一方、（２）の厚膜樹脂コーティングにつ
いては、シリコーン樹脂やポリイミド樹脂が広く用いら
れている。しかし、これらのコーティング材料も高価で
ある上、透過α線量を１０分の１から１００分の１程度
に抑えるために２０〜５０μｍもの膜厚を要する。前掲
の図１７に示される例では、１層目ポリイミド膜１４お
を厚膜化することで、この問題に対処してきた。しか
し、かかる厚膜樹脂コーティングは半導体チップの実装
高さの低減を阻害し、最終製品の薄型化を阻む要因とな
る。そこで本発明は、実装高さを増大させずに優れたα
線遮蔽効果を安価に達成することが可能な半導体装置、
およびその簡便な製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明の半導体装置は上
述の目的を達成するために提案されるものであり、半導
体チップの電極パッド形成面上において、活性領域の少
なくとも一部をα線遮蔽用の金属膜で被覆した構成をと
ることにより、従来の厚膜樹脂コーティング用の樹脂よ
りも遥かに薄い膜厚で、優れたα線防止効果を達成しよ
うとするものである。特に、ＢＧＡのようにハンダ・バ
ンプを用いて実装を行う場合には、半導体チップの電極
パッドとハンダ・バンプとの間に通常介在される下地膜
パターンをα線遮蔽用の金属膜として用いれば、従来の
構成に何ら新しい材料膜を加えることなくα線対策を施
すことが可能となる。
【００１２】ハンダ・バンプと下地膜パターンを備えた
半導体装置を製造する場合、本発明では電極パッドが一
部表出した電極パッド形成面の全面にα線遮蔽率Ｒ（た
だし、Ｒ＝Ｄx ／Ｄ0 であり、Ｄx は膜厚ｘにおける金
属膜の透過α線量、Ｄ0 は金属膜が存在しない場合のα
線量をそれぞれ表す。）が０．１以下の金属膜を成膜
し、この金属膜をパターニングすることにより上記電極
パッドに電気的に接続する下地膜パターンを形成し、さ
らにこの下地膜パターンに電気的に接続するハンダ・バ
ンプを形成する。ただし、この下地膜パターンだけでは
活性領域を十分に被覆し得ない場合には、活性領域を被
覆でき、かつこれらの下地膜パターンとは電気的に接続
しないパターンを同時に形成しておく。
【００１３】
【発明の実施の形態】本発明は、従来採用されていた厚
膜樹脂コーティングに代わり、薄い膜厚でもα線を効果
的に遮蔽することが可能な金属膜を用いるものである。
この金属膜は、半導体チップの端子と短絡しない限りに
おいて、いかなる実装形式の半導体チップに形成されて
もよい。つまり、ワイヤボンディングの有無、フェイス
・アップまたはフェイス・ダウンの別、パッケージ実装
またはベアチップ実装の別をいずれも問わない。上記金
属膜の形成部位は、半導体チップの実装にあたってα線
放出源となるハンダ材料や封止樹脂と接触し得る面上に
おいて、活性領域を少しでも多く被覆するように選択す
る。
【００１４】上記金属膜としては、α線遮蔽率Ｒが０．
１以下のものを選択する。α線遮蔽率Ｒが０．１よりも
大きいと、実用的なα線対策となり得ない。上記α線遮
蔽率Ｒは、膜厚ｘにおける金属膜の透過α線量をＤx 、
金属膜が存在しない場合のα線量をＤ0 とするとき、Ｒ
＝Ｄx ／Ｄ0 で定義されるが、Ｄ0は実質的には半導体
チップと接触し得るα線放出源、すなわちハンダ材料や
封止樹脂材料のα線量である。なお、上記α線遮蔽率Ｒ
は金属材料固有の性質と膜厚の両方に依存するので、α
線遮蔽能力の本来的に低い金属膜を厚く形成して用いる
のでは、従来の厚膜樹脂コーティングに対する優位性が
ない。本発明では、おおよそ１０μｍまでの膜厚で十分
なα線遮蔽効果を発揮する金属材料を選択することが好
適である。
【００１５】本発明は、上述したごとくいかなる実装形
式の半導体チップにも適用できるものである。ただし、
新たに材料膜を追加せず、既存の材料膜のパターンを変
更するのみで工数を増やさずに製造できるという観点か
らは、ハンダ・バンプを用いて実装される半導体チップ
において、下地膜パターンをα線遮蔽膜として用いるこ
とが好適である。この下地膜パターンとは、典型的には
前述したＢＬＭ膜である。
【００１６】上記下地膜パターンが半導体チップ上のど
の領域に形成されているかにより、本発明で形成される
金属膜のパターンは異なる。このことを、ＢＧＡを例と
して図１および図２を参照しながら説明する。図１は２
２５ピン・フルマトリクス型ＢＧＡ、図２は２５６ピン
周辺配置型ＢＧＡの平面図であり、各（ａ）図は半導体
チップＳの電極パッド形成面上におけるハンダ・バンプ
Ｂの配置、各（ｂ）図は下地膜パターンの形成領域をそ
れぞれ表している。
【００１７】各半導体チップＳのほぼ中央には、たとえ
ばメモリ・チップであればメモリ・セル領域のような活
性領域Ａが形成されている。図１（ａ）に例示されるフ
ルマトリクス型ＢＧＡでは、この活性領域Ａ上にも多数
のハンダ・バンプＢが配列されている。これらハンダ・
バンプＢのすべてが、個々の電極パッド（図示せず。）
に接続する各下地膜パターンの末端部に形成されている
場合、半導体チップＳの電極パッド形成面は、これらの
下地膜パターンでほぼ埋め尽くされる状態となる。この
ような場合には、図１（ｂ）に示されるように、半導体
チップＳの電極パッド形成面の全面が、下地膜パターン
の形成領域Ｍ1 となる。なお、図１（ｂ）には個々の下
地膜パターンが詳細に描かれていないが、隣接する下地
膜パターン同士の間には、相互を絶縁するための若干の
スペースがもちろん存在する。したがって、フルマトリ
クス型ＢＧＡにおけるα線遮蔽は、連続した金属膜で行
われるものではない。
【００１８】一方、図２（ａ）に例示される周辺配置型
ＢＧＡでは、ハンダ・バンプＢの配列領域と活性領域Ａ
とが重複しておらず、したがってバンプに接続する下地
膜パターンの形成領域Ｍ1 も、図２（ｂ）に示されるよ
うに半導体チップＳの周辺部のみとなる。このような場
合には、この周辺領域の内側であって、活性領域Ａを被
覆する領域を、バンプ非接続の下地膜パターンの形成領
域Ｍ2 とする。バンプに接続しない下地膜パターンは、
バンプに接続する下地膜パターンを形成する際のマスク
に中央部のパターンを追加するだけで形成できるので、
何ら工程数の増加につながるものではない。また、この
バンプ非接続の下地膜パターンは活性領域Ａを連続的に
被覆するため、α線遮蔽効果にも優れている。
【００１９】本発明において、上述のようにハンダ・バ
ンプの下地膜パターンにα線遮蔽効果を持たせれば、電
極パッドを被覆するポリイミド膜を厚膜化する必要はな
くなる。たとえば、前掲の図１７で示される例では、Ｂ
ＬＭ膜２５ａ，２５ｂに十分なα線遮蔽効果が備わるこ
とになるので、１層目ポリイミド２４膜を厚膜化する必
要がなくなる。
【００２０】ところで、本発明において金属膜として特
に好適な材料はＣｕ膜である。これは、Ｃｕ膜自身の優
れたα線遮蔽能力に加え、この膜が一般的なＢＬＭ膜の
構成要素でもあるためである。つまり、α線遮蔽率Ｒが
０．１以下となるようにＣｕ膜の膜厚を選択すれば、従
来プロセスに何ら新しい材料を追加することなく、効果
的なα線遮蔽が可能となるのである。図３に、従来の主
なα線遮蔽材料であったポリイミド膜と、本発明で代表
的に用いられるＣｕ膜とのα線遮蔽率の比較を示す。こ
の図において、縦軸はα線遮蔽率の対数表示、横軸は膜
厚（μｍ）である。これより、ポリイミド膜はα線遮蔽
率＝０．１を達成するのに約２０μｍもの膜厚を有して
いるのに対し、Ｃｕ膜はわずか４μｍ程度でこの値を達
成できることが明らかである。
【００２１】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００２２】実施例１
【００２３】本実施例は、ＢＬＭ膜をハンダ・バンプ再
配置用の配線パターンとして用いる半導体チップにおい
て、半導体チップの電極パッド形成面のほぼ全面をα線
遮蔽能力を有するＣｕ膜を含むＢＬＭ膜のパターンで被
覆し、たとえばフルマトリクス型ＢＧＡのα線対策を可
能としたものである。まず、本実施例で得られる半導体
装置の部分構造について、図１２を参照しながら説明す
る。基板１上に形成されたＡｌ電極パッド２ａは、Ｓｉ
Ｎパッシベーション膜３の開口３ａ、および該ＳｉＮパ
ッシベーション膜３を被覆する１層目ポリイミド膜４の
開口４ａ内に順次表出される。この表出部にＢＬＭ膜６
ａが被着され、このＢＬＭ膜６ａに接続してハンダ・バ
ンプ９ａｒが配されている。すなわち、このハンダ・バ
ンプ９ａｒはＡｌ電極パッド２ａの直上領域にある定位
置用のバンプである。
【００２４】一方、Ａｌ電極パッド２ｂは、ＳｉＮパッ
シベーション膜３の開口３ｂ、および該ＳｉＮパッシベ
ーション膜３を被覆する１層目ポリイミド膜４の開口４
ｂ内に順次表出される。しかし、その表出部に被着され
るＢＬＭ膜６ｂはＡｌパッド電極２ｂの直上領域外へ延
在され、その先端部にハンダ・バンプ９ｂｒが配されて
いる。すなわち、このハンダ・バンプ９ｂｒは再配置用
のバンプである。２層目ポリイミド膜７は、この再配置
用のハンダ・バンプ９ｂｒの形成位置を規定するために
設けられており、実際にこの規定を行っているものは開
口７ｂである。なお、この２層目ポリイミド膜７が存在
するために、定位置用のハンダ・バンプ９ａｒもＢＬＭ
膜６ａを表出させるための開口７ａを介して形成されて
いる。
【００２５】上記ＢＬＭ膜６ａ，６ｂは、下層側から順
に厚さ約０．１μｍのＣｒ膜、厚さ約５μｍのＣｕ膜、
および厚さ約０．１μｍのＡｕ膜の３層構造を有する。
最下層のＣｒ膜は、通常Ａｌ系金属膜を用いて形成され
る電極パッドに対する密着層としての機能を有する。中
間層のＣｕ膜は、ハンダ・バンプ構成金属の拡散防止層
として設けられるものであるが、本発明ではこの膜にα
線遮蔽効果を期待して上述のように５μｍの膜厚が設定
されている。この膜厚は、前掲の図３より、α線遮蔽率
Ｒ＝０．０５を達成し得る膜厚である。さらに最上層の
Ａｕ膜は、前記Ｃｕ膜の酸化防止膜としての機能を有す
るものである。
【００２６】上記ハンダ・バンプ９ａｒ，９ｂｒのう
ち、定位置用のハンダ・バンプ９ａｒは通常半導体チッ
プの周辺部に配置される。したがって、活性領域に対し
てα線の悪影響を及ぼす可能性の高いものは、再配置用
のハンダ・バンプ９ｂｒである。しかし本発明では、活
性領域が主として再配置用のＢＬＭ膜６ｂでカバーされ
るため、優れたα線遮蔽効果が得られる。従来の一般的
なＢＬＭ膜では、中間層のＣｕ膜はα線遮蔽効果が期待
できない１μｍ程度の厚さしか持たず、その代わりに１
層目ポリイミド膜４が３５μｍ程度に厚く形成されてい
た。これに対して本実施例では、わずか厚さ５μｍのＣ
ｕ膜で厚さ３５μｍのポリイミド膜と同等のα線遮蔽効
果を得ることができ、１層目ポリイミド膜４の厚さは５
μｍ程度でよい。厚さ５μｍのポリイミド膜のα線遮蔽
率Ｒは、前掲の図３より約０．５である。
【００２７】したがって、本実施例において活性領域が
厚さ５μｍのポリイミド膜（α線遮蔽率Ｒ＝０．５）と
厚さ５μｍのＣｕ膜（α線遮蔽率Ｒ＝０．０５）とでほ
ぼ被覆されたものと仮定すると、ハンダ・バンプ９ｂｒ
内にα線量＝０．１７ｃｐ／ｃｍ3 ・ｈを示すＰｂが含
まれていても、活性領域に到達し得るα線量は０．１７
×０．０５×０．５＝４．２５×１０-3ｃｐ／ｃｍ3 ・
ｈとなる。つまり、ハンダ・バンプの成分として用いら
れるＰｂが純度９９．９９９９％（６Ｎ）程度のもので
あっても、そのα線量を１０-3ｃｐ／ｃｍ3 ・ｈのオー
ダーに低減させ、実用上十分なソフトエラー耐性を達成
することができるのである。
【００２８】次に、上述の半導体装置の製造方法につい
て、図４ないし図１２を参照しながら説明する。まず、
図４に示されるように、すべての素子形成が終了した基
板１上でＡｌ電極パッド２ａ，２ｂのパターニングを行
い、続いて基体の全面をたとえばプラズマＣＶＤ法によ
り成膜されるＳｉＮパッシベーション膜３で被覆し、さ
らにこの膜をパターニングして上記Ａｌ電極パッド２
ａ，２ｂを露出させるように開口３ａ，３ｂをそれぞれ
形成した。この状態が、通常の半導体チップの完成状態
である。
【００２９】次に、図５に示されるように、基体（ウェ
ハ）の全面に感光性のポリイミド膜（東レ社製：商品名
ＵＲ−３１００，比誘電率ε≒３．２）を約５μｍの厚
さに塗布し、１層目ポリイミド膜４を形成した。本発明
では、この１層目ポリイミド膜４を数十μｍに厚膜化す
る必要は一切ない。続いて、通常のフォトリソグラフィ
と現像処理とを経て該１層目ポリイミド膜４をパターニ
ングし、上記Ａｌ電極パッド２ａ，２ｂを露出させるた
めの開口４ａ，４ｂをそれぞれ形成した。これら開口４
ａ，４ｂは、先に形成されたＳｉＮパッシベーション膜
３の開口３ａ，３ｂの内部に開口されており、Ａｌ電極
パッド２ａ，２ｂと後工程において形成されるＢＬＭ膜
とのコンタクト面積を規定するものである。
【００３０】次に、図６に示されるように、通常のレジ
スト塗布、フォトリソグラフィおよび現像を行い、レジ
スト・パターン５を形成した。このレジスト・パターン
５には、定位置用のＢＬＭ膜（図７の符号６ａ）の被着
部位を規定するためにＡｌ電極パッド２ａに臨んで形成
される開口５ａと、再配置用のＢＬＭ膜（図７の符号６
ｂ）の被着部位を規定するためにＡｌ電極パッド２ｂに
臨んで形成される開口５ｂとを有している。
【００３１】次に、表出したＡｌ電極パッド２ａ，２ｂ
の表面の自然酸化膜の除去を経て、基体の全面にＤＣス
パッタリングによりＢＬＭ膜を成膜した。このＢＬＭ膜
はＣｒ膜（厚さ約０．１μｍ），Ｃｕ膜（厚さ約５．０
μｍ），Ａｕ膜（厚さ約０．１μｍ）からなり、各成膜
条件はたとえば以下のとおりとした。
【００３２】このスパッタリングにより、図７に示され
るように、ＢＬＭ膜が形成された。ただし、スパッタリ
ングではスパッタ粒子の入射方向が基板面に対して狭い
範囲に規定されているために、レジスト・パターン５の
側壁面にはＢＬＭ膜が付着しない。したがって、Ａｌ電
極パッド２ａには定位置用のＢＬＭ膜６ａ、Ａｌ電極パ
ッド２ｂには再配置用のＢＬＭ膜６ｂがそれぞれ被着さ
れるが、これらはいずれもレジスト・パターン５上のＢ
ＬＭ膜６ｃとは自己整合的に分断された。なお、ＢＬＭ
膜６ｃは不要部である。
【００３３】次に、このウェハをレジスト剥離液に浸し
て加熱揺動処理を行った。このレジスト剥離液は、たと
えばジメチルスルフォキシド（ＤＭＳＯ）とＮ−メチル
−２−２−ピロリドン（ＣＨ3 ＮＣ4 Ｈ6 Ｏ）とを混合
したものである。この結果、図８に示されるように、レ
ジスト・パターン５の剥離に伴ってその上に堆積した不
要なＢＬＭ膜６ｃが一緒に除去され、Ａｌ電極パッド２
ａ，２ｂに接続するＢＬＭ膜６ａ，６ｂのみが残った。
【００３４】この後は、ハンダ・バンプの形成工程に入
る。すなわち、まず図９に示されるように、ウェハの全
面に厚さ約５μｍの２層目ポリイミド膜７を成膜した。
この２層目ポリイミド膜７を前述の１層目ポリイミド膜
４の場合と同様にフォトリソグラフィと現像処理を経て
パターニングし、ハンダ・バンプの形成部位を規定する
ための開口７ａ，７ｂを形成した。ここで、上記開口７
ａは定位置用に形成されるものであり、Ａｌ電極パッド
２ａの直上領域でＢＬＭ膜６ａを露出させるごとく形成
される。これに対し、開口７ｂは、Ａｌ電極パッド２ｂ
の直上領域外においてＢＬＭ膜６ｂを露出させるごとく
形成される。
【００３５】次に、上記ウェハの全面にレジスト膜を形
成し、ハンダ膜の被着部位を規定するためのレジスト・
パターニングを行った。このパターニングにより、図１
０に示されるように、上記開口７ａ，７ｂを含み、これ
らより十分に大きい開口８ａ，８ｂを有するレジスト・
パターン８を形成した。なお、このレジスト・パターン
８の膜厚は、次工程においてハンダ膜を分断させるに十
分な厚さとした。続いて、ウェハの全面に厚さ２５μｍ
のＰｂ膜と、厚さ１．７μｍのＳｎ膜とを順次蒸着さ
せ、ＢＬＭ膜６ａに接続するハンダ膜９ａ、およびＢＬ
Ｍ膜６ｂに接続するハンダ膜９ｂを形成した。レジスト
・パターン８上のハンダ膜９ｃは不要部である。
【００３６】ここで、上記Ｐｂ膜の蒸着に使用したＰｂ
ターゲットは、純度＝９９．９９９９％（６Ｎ）、α線
量＝０．１７ｃｐ／ｃｍ3 ・ｈである。Ｐｂターゲット
の市販品としては、前掲の表１に示したごとく、これよ
り高純度のものも入手可能であるが、本発明では上記Ｂ
ＬＭ膜６ａ，６ｂ中のＣｕ膜により十分なα線遮蔽効果
が発揮されるため、６Ｎクラスの純度のターゲットで十
分である。次に、基体をレジスト剥離液に浸して加熱揺
動処理を行い、レジスト・パターン８と不要なハンダ膜
９ｃを除去すると、図１１に示されるように、定位置用
のハンダ膜９ａと再配置用のハンダ膜９ｂのみが残され
た状態となった。
【００３７】この後、いわゆるウェットバック工程を経
てハンダ・バンプを形成した。すなわちまず、ハンダ材
料の還元および表面活性化を行うために、アミン系活性
剤，アルコール系溶媒，ロジン，およびポリグリコール
等の樹脂を主成分とするフラックスをハンダ膜９ａ，９
ｂの表面に塗布した。次に、Ｎ2 雰囲気下で３５０℃，
１０分間の加熱を行うと、ハンダ膜９ａ，９ｂは溶融し
ながら自身の表面張力で球状に収縮した。この結果、図
１２に示されるように、ＢＬＭ膜６ａ上には定位置のハ
ンダ・バンプ９ａｒ、ＢＬＭ膜６ｂ上には再配置された
ハンダ・バンプ９ｂｒとが形成された。これらのハンダ
・バンプ９ａｒ，９ｂｒの組成は９７％Ｐｂ−４％Ｓ
ｎ、直径は約２００μｍ、高さは約１００μｍ、形成ピ
ッチは０．５ｍｍであった。
【００３８】この後、ウェハをダイシングすると、個々
の半導体チップが製造される。得られた半導体チップを
実装基板に実装するには、上記のハンダ・バンプ９ａ
ｒ，９ｂｒと予め予備ハンダ付けされた実装基板上の導
体パターンとを位置合わせしながら、加熱溶着を行う。
この後、さらに半導体チップと実装基板との間の隙間に
封止樹脂を流し込んでもよい。この封止樹脂からα線が
放出されたとしても、主として再配置用のＢＬＭ膜６ｂ
が活性領域を保護するので、本半導体チップは高いα線
ソフトエラー耐性を持つことになる。
【００３９】実施例２ 本実施例では、半導体チップの周辺部にハンダ・バンプ
に接続するＢＬＭ膜を形成する一方で、半導体チップ中
央部の活性領域にもバンプに接続しないＢＬＭ膜を形成
した。まず、本実施例で得られる半導体装置の構造につ
いて、図１５を参照しながら説明する。基板１１上に形
成されたＡｌ電極パッド１２は、バンプ配列領域内にお
いて、ＳｉＮパッシベーション膜１３の開口１３ｗ、お
よび該ＳｉＮパッシベーション膜１３を被覆する１層目
ポリイミド膜１４の開口１４ｗ内に順次表出される。こ
の表出部にＢＬＭ膜１６ａが被着され、このＢＬＭ膜１
６ａに接続してハンダ・バンプ１８が配される。なお、
この図には便宜上、バンプ配列領域内に定位置用のハン
ダ・バンプ１８のみが図示されているが、この領域内に
は図示されない再配置用のハンダ・バンプも存在する。
２層目ポリイミド膜１７は、この再配置用のハンダ・バ
ンプの形成位置を規定するために設けられているもので
ある。
【００４０】一方、バンプ非配列領域には、ハンダ・バ
ンプに接続されないＢＬＭ膜１６ｂが形成されている。
このＢＬＭ膜１６ｂは、前述のＢＬＭ１６ａと共通の金
属膜を用いて形成されており、その典型的な構成は実施
例１と同じく、下層側から順に厚さ約０．１μｍのＣｒ
膜、厚さ約５μｍのＣｕ膜、および厚さ約０．１μｍの
Ａｕ膜の３層構成である。上記バンプ非配列領域におけ
るＢＬＭ膜１６ｂは、たとえば前掲の図２（ｂ）に示し
た下地膜パターンの形成領域Ｍ2 に相当する領域に形成
されており、活性領域に対するα線遮蔽効果を担ってい
る。かかる半導体チップＳに対して想定されているα線
発生源とは、基板実装時に用いられる封止樹脂である。
【００４１】図１６に、図１５の半導体チップＳがフェ
イスダウン式に実装基板１９に実装された状態を示す。
上記ハンダ・バンプ１８は、実装基板１９上に予め形成
された導体パターンに対し、これと位置合わせされなが
ら溶着されている。半導体チップＳと実装基板１９との
間の隙間は、封止樹脂２０で埋め込まれている。本実施
例では、活性領域が厚さ５μｍの１層目ポリイミド膜１
４（α線遮蔽率Ｒ＝０．５）と、厚さ５μｍのＣｕ膜
（α線遮蔽率Ｒ＝０．０５）と、厚さ５μｍの２層目ポ
リイミド膜１７（α線遮蔽率Ｒ＝０．５）で被覆された
ことになる。ここで、上記封止樹脂のα線量を０．０５
ｃｐ／ｃｍ3 ・ｈとすると、活性領域に到達し得るα線
量は０．０５×０．５×０．０５×０．５＝６．２５×
１０-4ｃｐ／ｃｍ3 ・ｈとなる。つまり、特に高純度化
された封止樹脂を用いなくとも、１０-4ｃｐ／ｃｍ3 ・
ｈのオーダーまで低減できることになる。
【００４２】本実施例の半導体装置は、バンプ接続のＢ
ＬＭ膜１６ａを形成するためのマスク・パターンを変更
し、バンプ非接続のＢＬＭ膜１６ｂも同時に形成するこ
とで製造可能である。すなわち、まず図１３に示される
ように、Ａｌ電極パッド１２の形成された基板１１上
で、該電極パッドを表出させるようなＳｉＮパッシベー
ション膜１３と１層目ポリイミド膜１４のパターニング
を順次行い、さらにこの１層目ポリイミド膜１４の上に
レジスト・パターン１５を形成した。このレジスト・パ
ターン１５は、Ａｌ電極パッド１２上に開口ｗを有する
と同時に、バンプ非配列領域にも大きな開口１５ｗを有
するものである。
【００４３】次に、この基体の全面にＢＬＭ膜をスパッ
タリングにより被着させ、上記レジスト・パターン１５
のリフトオフを行った。これにより、図１４に示される
ように、上記開口１５ｗに対応する位置にバンプ接続さ
れるＢＬＭ膜１６ａとバンプ非接続のＢＬＭ膜１６ｂと
を形成した。このプロセスから明らかなように、ＢＬＭ
膜１６ｂの形成には余分の工程や材料が何ら追加されて
いない。次に、図１５に示されるように、基体の全面に
２層目ポリイミド膜１７を被着させ、さらにこの膜をパ
ターニングしてバンプ接続されるＢＬＭ膜１６ａに臨む
開口１７ｗを形成し、レジスト・パターニング、ハンダ
膜の全面蒸着、リフトオフ、ウェットバックを経てハン
ダ・バンプ１８を形成した。
【００４４】以上、本発明を２種類の実施例にもとづい
て説明したが、本発明はこれらの実施例に何ら限定され
るものではない。たとえば、製造される半導体装置の内
部構成、半導体装置の実装形態、各材料膜の種類や純度
や膜厚、スパッタリングやウェットバック等のプロセス
条件等の細部については、適宜変更、選択、組合せが可
能である。
【００４５】
【発明の効果】以上の説明からも明らかなように、本発
明によれば半導体チップの電極パッド形成面上におい
て、活性領域の少なくとも一部をα線遮蔽用の金属膜で
被覆することにより、従来の厚膜樹脂コーティングに比
べて遥かに薄い膜厚で十分なα線遮蔽効果を得、これに
よりα線ソフトエラー発生率を低減させ、信頼性の高い
半導体装置を提供することができる。上記α線遮蔽効果
としては、α線遮蔽率Ｒが０．１以下の金属膜を用いて
達成されるレベルが実用上好適である。Ｃｕ膜は、薄膜
にてα線遮蔽効果の高い、有用な金属膜である。
【００４６】特に、実装基板上へハンダ・バンプを介し
て実装される半導体チップについては、ハンダ・バンプ
の下地膜パターンをα線遮蔽膜として利用することによ
り、何ら新しい材料膜を追加することなく、既存プロセ
スの延長上で製造可能な半導体装置を提供することがで
きる。かかる半導体装置を製造する場合、半導体チップ
の電極パッド形成面上におけるハンダ・バンプの配列に
応じて下地膜パターンのレイアウトを選択することが有
効である。すなわち、ハンダ・バンプに接続される下地
膜パターンがほぼ電極パッド形成面の全体をカバーして
いる場合には、下地膜パターンを構成する金属膜のα線
遮蔽率Ｒを０．１以下とし、電極パッド形成面の周辺部
しかカバーしていない場合には、中央部の活性領域を被
覆する部分にも同じ下地膜の一部を残しておけば、あと
は従来プロセスと同様のプロセスにより、材料膜や工程
数を何ら増やすことなく、効果的なα線対策を施すこと
が可能となる。したがって本発明によれば、信頼性に優
れ、高密度実装に適した薄型の半導体装置を安価に提供
することができる。
【図面の簡単な説明】
【図１】本発明を適用してフルマトリクス型ＢＧＡを構
成した場合のα線遮蔽を説明するための平面図であり、
（ａ）図は半導体チップ上のバンプ配置、（ｂ）図は下
地膜パターンの形成領域をそれぞれ表す。
【図２】本発明を適用して周辺配置型ＢＧＡを構成した
場合のα線遮蔽を説明するための平面図であり、（ａ）
図は半導体チップ上のバンプ配置、（ｂ）図は下地膜パ
ターンの形成領域をそれぞれ表す。
【図３】ポリイミド膜とＣｕ膜のα線遮蔽率を比較する
グラフである。
【図４】本発明を適用したプロセス例において、基板上
でＡｌ電極パッドとＳｉＮパッシベーション膜とをパタ
ーニングした状態を示す模式的断面図である。
【図５】図４の基体上で１層目ポリイミド膜をパターニ
ングし、Ａｌ電極パッドに臨む開口を形成した状態を示
す模式的断面図である。
【図６】図５の基体上でＢＬＭ膜の被着部位を規定する
ためのレジスト・パターニングを行った状態を示す模式
的断面図である。
【図７】図６の基体上にＢＬＭ膜を被着させた状態を示
す模式的断面図である。
【図８】図７のレジスト・パターンをリフトオフし、Ｂ
ＬＭ膜の不要部を除去した状態を示す模式的断面図であ
る。
【図９】図８の基体上でハンダ・バンプの形成部位を規
定するための２層目ポリイミド膜のパターニングを行っ
た状態を示す模式的断面図である。
【図１０】図９の基体上でハンダ膜の被着部位を規定す
るためのレジスト・パターニングを行い、ハンダ膜を蒸
着した状態を示す模式的断面図である。
【図１１】図１０のレジスト・パターンをリフトオフ
し、ハンダ膜の不要部を除去した状態を示す模式的断面
図である。
【図１２】図１１の基板を加熱することによりハンダ・
バンプを形成した状態を示す模式的断面図である。
【図１３】本発明を適用した別のプロセス例において、
１層目ポリイミド膜上でレジスト・パターニングを行っ
た状態を示す模式的断面図である。
【図１４】図１３の基体上でスパッタリングおよびリフ
トオフによりバンプ配列領域とバンプ非配列領域の双方
にＢＬＭ膜を形成した状態を示す模式的断面図である。
【図１５】図１４の基体上で２層目ポリイミド膜のパタ
ーニングおよびハンダ・バンプの形成を行った状態を示
す模式的断面図である。
【図１６】得られた半導体チップを実装基板に実装し、
隙間を封止樹脂で埋め込んだ状態を示す模式的断面図で
ある。
【図１７】１層目ポリイミド膜の厚膜化でα線対策を行
った従来の半導体装置の構成例を示す模式的断面図であ
る。
【符号の説明】
１，１１…基板 ２ａ，２ｂ，１２…Ａｌ電極パッド
３，１３…ＳｉＮパッシベーション膜 ４，１４…１層
目ポリイミド膜 ６ａ…ＢＬＭ膜（定位置用）６ｂ…Ｂ
ＬＭ膜（再配置用） ７，１７…２層目ポリイミド膜
９ａｒ…ハンダ・バンプ（定位置用） ９ｂｒ…ハンダ
・バンプ（再配置用） １６ａ…ＢＬＭ膜（バンプ接
続） １６ｂ…ＢＬＭ膜（バンプ非接続） １８…ハン
ダ・バンプ１９…実装基板 ２０…封止樹脂 Ｓ…半導
体チップ Ｂ…ハンダ・バンプ Ａ…活性領域 Ｍ1 …
下地膜パターン（バンプ接続）の形成領域 Ｍ2 …下地
膜パターン（バンプ非接続）の形成領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの電極パッド形成面上にお
    いて、活性領域の少なくとも一部がα線遮蔽用の金属膜
    で被覆されてなることを特徴とする半導体装置。
  2. 【請求項２】 前記金属膜のα線遮蔽率Ｒ（ただし、Ｒ
    ＝Ｄx ／Ｄ0 であり、Ｄx は膜厚ｘにおける金属膜の透
    過α線量、Ｄ0 は金属膜が存在しない場合のα線量をそ
    れぞれ表す。）が０．１以下であることを特徴とする請
    求項１記載の半導体装置。
  3. 【請求項３】 前記金属膜が、前記電極パッド形成面上
    に配列される個々の電極パッドとその各々に対応する基
    板実装用のハンダ・バンプとを電気的に接続する下地膜
    パターンであることを特徴とする請求項２記載の半導体
    装置。
  4. 【請求項４】 前記下地膜パターンの少なくとも一部が
    前記活性領域上へも延在されることにより、前記ハンダ
    ・バンプの少なくとも一部が該活性領域上に配されてい
    ることを特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 前記ハンダ・バンプが前記電極パッド形
    成面の周辺領域に配列され、該周辺領域の内側では、前
    記下地膜パターンを構成する金属膜と共通の金属膜から
    なり該下地膜パターンと電気的に接続されないパターン
    が、前記活性領域を被覆するごとく形成されていること
    を特徴とする請求項３記載の半導体装置。
  6. 【請求項６】 前記金属膜の少なくとも一部がＣｕ膜で
    あることを特徴とする請求項２記載の半導体装置。
  7. 【請求項７】 半導体チップの電極パッド形成面を被覆
    する絶縁膜に電極パッドを表出させるための開口を形成
    する第１工程と、前記電極パッド形成面の全面に、α線
    遮蔽率Ｒ（ただし、Ｒ＝Ｄx ／Ｄ0 であり、Ｄx は膜厚
    ｘにおける金属膜の透過α線量、Ｄ0 は金属膜が存在し
    ない場合のα線量をそれぞれ表す。）が０．１以下の金
    属膜を成膜する第２工程と、前記金属膜をパターニング
    して前記開口内で前記電極パッドに電気的に接続する下
    地膜パターンを形成する第３工程と、前記下地膜パター
    ンに電気的に接続するハンダ・バンプを形成する第４工
    程と、を有することを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 前記第３工程では、前記下地膜パターン
    の少なくとも一部を活性領域上まで延在させ、この延在
    部で該活性領域をほぼ被覆することを特徴とする請求項
    ７記載の半導体装置の製造方法。
  9. 【請求項９】 前記第３工程では、前記下地膜パターン
    を前記電極パッド形成面の周辺領域に形成すると共に、
    これらと電気的に接続しないパターンを該周辺領域の内
    側で前記活性領域を被覆するごとく形成することを特徴
    とする請求項７記載の半導体装置の製造方法。
  10. 【請求項１０】 前記金属膜の少なくとも一部をＣｕ膜
    を用いて成膜することを特徴とする請求項７記載の半導
    体装置の製造方法。
JP9274458A 1997-10-07 1997-10-07 半導体装置およびその製造方法 Pending JPH11111885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274458A JPH11111885A (ja) 1997-10-07 1997-10-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274458A JPH11111885A (ja) 1997-10-07 1997-10-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11111885A true JPH11111885A (ja) 1999-04-23

Family

ID=17541973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274458A Pending JPH11111885A (ja) 1997-10-07 1997-10-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11111885A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
US6661093B2 (en) 2000-11-30 2003-12-09 Renesas Technology Corporation Semiconductor device
KR100420780B1 (ko) * 2000-12-28 2004-03-02 에버그랜드 홀딩스 리미티드 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
JP2006294761A (ja) * 2005-04-07 2006-10-26 Sharp Corp 半導体装置，電子機器および半導体装置の製造方法
JP2009507361A (ja) * 2005-07-18 2009-02-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路においてソフト・エラー率を低下させるための方法および構造体
WO2011062666A1 (en) * 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
WO2014207897A1 (ja) * 2013-06-28 2014-12-31 千住金属工業株式会社 はんだ材料及びはんだ継手

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
KR100842976B1 (ko) * 2000-11-30 2008-07-01 가부시키가이샤 히타치세이사쿠쇼 반도체장치
US6661093B2 (en) 2000-11-30 2003-12-09 Renesas Technology Corporation Semiconductor device
KR100420780B1 (ko) * 2000-12-28 2004-03-02 에버그랜드 홀딩스 리미티드 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
US6894390B2 (en) 2003-02-26 2005-05-17 Advanced Micro Devices, Inc. Soft error resistant semiconductor device
JP2006294761A (ja) * 2005-04-07 2006-10-26 Sharp Corp 半導体装置，電子機器および半導体装置の製造方法
JP2009507361A (ja) * 2005-07-18 2009-02-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路においてソフト・エラー率を低下させるための方法および構造体
WO2011062666A1 (en) * 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8410605B2 (en) 2009-11-23 2013-04-02 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
WO2014207897A1 (ja) * 2013-06-28 2014-12-31 千住金属工業株式会社 はんだ材料及びはんだ継手
TWI623370B (zh) * 2013-06-28 2018-05-11 千住金屬工業股份有限公司 Solder material and solder joint

Similar Documents

Publication Publication Date Title
US8603861B2 (en) Alpha shielding techniques and configurations
US7489037B2 (en) Semiconductor device and fabrication method thereof
US5356838A (en) Manufacturing method of a semiconductor device
US7501311B2 (en) Fabrication method of a wafer structure
US6780670B2 (en) Semiconductor package and fabrication method of the same
US20070102815A1 (en) Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
JP4068801B2 (ja) 半導体装置
US20060125085A1 (en) Semiconductor device which prevents light from entering therein
JP2001176899A (ja) 半導体装置の製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
US20030183932A1 (en) Semiconductor element, manufacturing method thereof and BGA-type semiconductor device
JP3285919B2 (ja) 半導体装置
US11705415B2 (en) Semiconductor device and semiconductor device manufacturing method
JPH11111885A (ja) 半導体装置およびその製造方法
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
US20040089946A1 (en) Chip size semiconductor package structure
US7358177B2 (en) Fabrication method of under bump metallurgy structure
JP2000306938A (ja) 半導体集積回路装置およびその製造方法
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
US6720244B2 (en) Bump fabrication method
JP2001168126A (ja) 半導体装置とその製造方法
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
JP2001110828A (ja) 半導体装置の製造方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법