KR100420780B1 - 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 - Google Patents
기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 Download PDFInfo
- Publication number
- KR100420780B1 KR100420780B1 KR10-2000-0084147A KR20000084147A KR100420780B1 KR 100420780 B1 KR100420780 B1 KR 100420780B1 KR 20000084147 A KR20000084147 A KR 20000084147A KR 100420780 B1 KR100420780 B1 KR 100420780B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- mounting surface
- substrate
- solder
- extension
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
반도체 소자를 제조하기 위한 방법은 패드 실장면을 갖는 반도체 칩에 본딩 패드를 제공하는 단계, 상기 본딩 패드에 내부 범프를 형성하는 단계, 및 상기 패드 실장면에 도전성 바디를 형성하는 단계를 포함한다. 도전성 바디는 내부 범프와 전기적으로 접속하며 이 내부 범프를 캡슐형태로 둘러싸는 앵커부, 및 상기 앵커부로부터 벗어나 기판에 접속되기 적합한 접촉부를 가진다.
Description
본 발명은 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에 적합한반도체 소자에 관한 것이다.
반도체 제작 기술의 빠른 진보에 의해, 반도체 칩의 표면의 본딩 패드의 크기는 점점 작아지며, 인접한 본딩 패드 간의 거리가 짧아지고 있다. 이 때문에 외부 회로에 반도체 칩을 접속할때 어려움이 발생하며, 생산 수율에 악영향을 줄 수 있다.
공동 계류중인 미국 특허 출원 제 09/564,989 호에는, 반도체 소자를 준비하도록 기판에 반도체 칩을 실장하기 위한 방법이 개시되었다. 기판은 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 가진다. 반도체 칩은 대응하는 솔더 포인트에 접속되며 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 패드 실장면을 가진다. 상기 방법은 도체 성형 몰드에서 도전성 바디를 형성하는 단계 및 공지된 전사 인쇄 기술을 통하여 몰드에서 반도체 칩의 패드 실장면에 전사하는 단계를 포함한다. 각 도전성 바디는 각각의 본딩 패드에 전기적으로 접속된 연장부, 및 기판의 칩 실장 영역의 각각의 솔더 포인트의 위치에 대응하는 위치로 연장하는 접속부를 가진다.
공동 계류중인 미국 특허 출원 제 09/688,855 호에는, 반도체 소자를 준비하도록 기판에 반도체 칩을 실장하기 위한 다른 방법이 개시되었다. 공동 계류중인 미국 특허 출원 제 09/564,989 호와 비슷하게, 기판은 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 가진다. 반도체 칩은, 대응하는 솔더 포인트에 접속되며 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 패드 실장면을 가진다. 상기 방법은 각기 패드 실장면의 하나의 본딩 패드의 부분과 바르게 맞춰지며 이 부분을 노출하는 다수의 접촉 수용 캐비티로 패드 실장면에 포토레지스트 층을 형성하는 단계, 및 각기 하나의 본딩 패드에 전기적으로 접속되며, 각기 하나의 접촉 수용 캐비티를 채우며 각각 본딩 패드에 접속된 앵커부, 상기 앵커부로부터 연장하며 포토레지스트 층의 표면에 형성된 연장부, 및 상기 연장부의 한 끝으로부터 돌출하며 상기 앵커부에 대향하는 포토레지스트 층의 표면에 형성된 접촉부를 가지는 다수의 도전성 바디를 형성하는 단계를 포함한다. 상기 접촉부는 기판의 칩 실장 영역의 각각의 솔더 포인트의 대응하는 위치에 설치된다.
본 발명의 주요 목적은 전술한 결점을 극복하도록 기판에 반도체 칩을 실장하기 위해 전술한 공동 계류중인 미국 특허 출원 제 09/564,989호에 개시된 형태의 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 결점을 극복할 수 있는 전술한 공동 계류중인 미국 특허 출원 제 09/564,989호에 개시된 형태의 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 전술한 결점을 극복하도록 기판에 반도체 칩을 실장하기 위해 전술한 공동 계류중인 미국 특허 출원 제 09/688,855 호에 개시된 형태의 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 결점을 극복할 수 있는 전술한 공동 계류중인 미국 특허 출원 제 09/688,855 호에 개시된 형태의 반도체 소자를 제공하는것이다.
본 발명의 하나의 특징에 따르면, 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판에 반도체 칩을 실장하기 위한 방법이 제공된다. 상기 반도체 칩은 대응하는 솔더 포인트에 접속되며 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 패드 실장면을 가진다. 상기 방법은, 각기 각각의 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하여 형성된 다수의 도전성 내부 범프를 형성하는 단계; 상기 패드 실장면에 상기 내부 범프가 파묻히는 포토레지스터 층을 형성하는 단계; 각기 각각의 내부 범프의 부분과 바르게 맞춰지며 적어도 이 부분을 노출하는 상기 포토레지스트 층에 액세스 홀들을 형성하는 단계; 및 각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 형성하는 단계를 포함하며, 상기 앵커부는 각각의 상기 액세스 홀을 채우며 각각의 상기 내부 범프의 부분과 전기적으로 접속하며 적어도 이 부분을 캡슐형태로 둘러싸고, 상기 접촉부는 상기 패드 실장면에 대향하는 포토레지스트 층의 상부면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 상기 포토레지스트 층의 상기 상부면에 형성되며 상기 앵커부와 접촉부를 상호 접속한다.
본 발명의 다른 특징에 따르면, 반도체 소자는 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판의 실장에 적합하다. 상기 반도체 소자는, 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치된다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩; 각각 상기 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출한 다수의 도전성 내부 범프; 상기 본딩 패드의 각각의 상기 내부 범프의 부분과 바르게 맞춰지며 적어도 이 부분을 노출하는 다수의 액세스 홀로 형성되며, 반도체 칩의 패드 실장면에 형성된 포토레지스트 층; 및 각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 포함하며, 상기 앵커부는 각각의 상기 액세스 홀을 채우며 각각의 상기 내부 범프의 부분과 전기적으로 접속하며 적어도 이 부분을 캡슐형태로 둘러싸고, 상기 접촉부는 패드 실장면에 대향하는 포토레지스트 층의 상부면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 포토레지스트 층의 상부면에 형성되며 상기 앵커부와 접촉부를 상호 접속한다.
본 발명의 또 다른 특징에 따르면, 다수의 솔더 포인트를 가지고 있는 칩실장 영역을 갖는 기판에 반도체 칩을 실장하기 위한 방법이 제공된다. 반도체 칩은 대응하는 솔더 포인트에 접속되며 칩 실장 영역의 대응하는 솔더 포인트의 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 패드 실장면을 가진다. 상기 방법은, 각기 각각의 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하여 형성되는 다수의 도전성 내부 범프를 형성하는 단계; 및 각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 일정한 간격이 떨어진 다수의 도전성 바디를 형성하는 단계를 포함하며, 상기 앵커부는 각각의 상기 내부 범프와 전기적으로 접속하며 이 내부 범프를 캡슐형태로 둘러싸고,상기 접촉부는 상기 패드 실장면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 패드 실장면에 형성되며 상기 앵커부와 접촉부를 상호 접속한다.
본 발명의 또 다른 특징에 따르면, 반도체 소자는 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판의 실장에 적합하다. 상기 반도체 소자는, 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치된 다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩; 각각 상기 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하는 다수의 전도성 내부 범프; 및 각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 포함하며, 상기 앵커부는 각각의 상기 내부 범프와 전기적으로 접속되며 이 내부 범프를 캡슐형태로 둘러싸고, 상기 접촉부는 패드 실장면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 패드 실장면에 형성되며 상기 앵커부와 접촉부를 상호 접속한다.
도 1은 본 발명의 방법에 따라 기판에 실장되는 반도체 칩에 형성된 내부 범프를 도시하는 개략도,
도 2는 본 발명의 방법에 따라 도 1의 반도체 칩의 패드 실장면에 형성된 포토레지스트 층(photoresist layer)을 도시하는 개략도,
도 3은 본 발명의 방법에 따라 도 2의 포토레지스트 층에의 포토리소그로피(photolithography) 처리에 사용된 마스크를 도시하는 개략도,
도 4는 본 발명의 방법에 따라 도 3의 포토레지스트 층에 형성된 액세스 홀을 도시하는 개략도,
도 5는 본 발명의 방법에 따라 도 4의 액세스 홀에서 도전성 바디의 형성을 도시하는 개략도,
도 6는 도 5의 도전성 바디로부터 변형된 다른 도전성 바디의 형성을 도시하는 개략도,
도 7은 본 발명의 방법에 따라 도 3의 포토레지스트 층에 형성된 변형된 액세스 홀을 도시하는 개략도,
도 8은 도 7의 변형된 액세스 홀에서 도전성 바디의 형성을 도시하는 개략도,
도 9는 도 8의 도전성 바디로부터 변형된 다른 도전성 바디의 형성을 도시하는 개략도,
도 10은 본 발명의 변형된 방법에 따라 반도체 칩의 패드 장착면에 내부 범프 및 도전성 바디의 형성을 도시하는 개략도,
도 11은 도 10의 도전성 바디로부터 변형된 다른 도전성 바디의 형성을 도시하는 개략도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 칩 2 : 내부 범프
3 : 포토레지스트 층 4 : 마스크
5 : 도전성 바디(conductive body) 6 : 외부 범프
7 : 기판 10 : 패드 실장면
11 : 본딩 패드 30 : 액세스 홀
71 : 솔더 포인트(solder point) 500 : 앵커부
501 : 연장부 502 : 접촉부
도 1은 본 발명의 방법에 따라 기판(7)에 실장되는 반도체 칩(1)을 도시한다. 기판(7)은 다수의 솔더 포인트(71)(하나의 솔더 포인트(71)만 도시됨)를 가지고 있는 칩 실장 영역을 가진다. 반도체 칩(1)은, 대응하는 솔더 포인트(71)에 접속되며 기판(7)의 칩 실장 영역의 대응하는 솔더 포인트(71)의 위치로부터 벗어난 위치에서 패드 실장면(10)에 설치되는 다수의 본딩 패드(11)(하나의 본딩 패드(11)만 도시됨)를 가지고 있는 패드 실장면(10)을 가진다.
도 1 내지 도 5는 본 발명의 방법에 따라 기판(7)에 실장되는 반도체 소자를 형성하기 위한 반도체 칩(1) 처리의 연속적인 단계를 도시한다.
도 1에서, 다수의 도전성 내부 범프(2)(하나의 내부 범프만 도시됨)는 공지된 납땜 기술을 통해 각각 반도체 칩(1)의 패드 실장면(10) 위의 본딩 패드(11)에 형성되며 이 본딩 패드(11)로부터 돌출한다.
도 2에서, 포토레지스트 층(3)과 같은 광경화(light-curable) 층은 내부 범프(2)가 포토레지스트 층(3)에 파묻히도록 패드 실장면(10)에 형성된다.
도 3에서, 마스크(4)는 포토레지스트 층(3)에 포개지며, 포토레지스트 층(3)은 내부 범프(2) 및 본딩 패드(11)로부터 벗어난 위치에서 노출된다. 포토레지스트 층(3)의 노출된 부분은 경화하고, 패드 실장면(10)을 덮는 절연성 분리층을 형성한다.
도 4에서, 다수의 액세스 홀(30)(하나만 도시됨)은 용제 세척을 통하여 분리층으로부터 포토레지스트 층(3)의 노출되지 않은 부분을 제거함으로써 포토레지스트 층(3)에 형성된다. 액세스 홀(30)은 각기 각각의 내부 범프(2)의 부분을 노출한다. 액세스 홀(30)은 각기 포토레지스트 층(3)의 상부면에서 이 면에 대향하는 반도체 칩(1)의 패드 실장면(10)까지의 깊이를 가진다.
도 5에서, 다수의 도전성 바디(5)(하나만 도시됨)는 액세스 홀(30)에 각각 형성된다. 도전성 바디(5)는 각기 연장부(501), 및 상기 연장부의 대향하는 양 끝에 앵커부(500)와 접촉부(502)를 가진다. 앵커부(500)는 각각의 액세스 홀(30)을채우며, 각각의 내부 범프(2)와 전기적으로 접속하며 이 내부 범프(2)를 캡슐형태로 둘러싼다. 접촉부(502)는 포토레지스트 층(3)의 상부면에 형성되며, 기판(7)의 칩 실장 영역의 각각의 솔더 포인트(71)에 대응하는 위치에 설치된다. 연장부(501)는 포토레지스트 층(3)의 상부면에 형성되며, 상기 앵커부와 접촉부(500, 502)를 상호 접속한다. 외부 범프(6)가 도전성 바디(5)의 형성 후에 공지된 납땜 기술을 통해서 각 도전성 바디(5)의 접촉부(502)에 형성되며 이 접촉부(502)로부터 돌출하고, 기판(7)의 칩 실장 영역의 각각의 솔더 포인트(71)와 바르게 맞춰진다.
내부 범프(2) 및 외부 범프는 바람직하게 주석 땜납으로 형성되며, 도전성 바디(5)는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 페이스트로 형성된다.
도 6은 각 본딩 패드(11)에 대해 변형된 도전성 바디를 도시한다. 납땜 기술에 의해 각 도전성 바디(5)의 접촉부(502) 상에 외부 범프(6)를 형성하는 대신에, 외부 범프(6)는 각각 도전성 바디(5)의 앵커부 및 연장부(500, 501)와 일체로 형성된다.
도 7 내지 도 9는 본 발명의 전술한 방법에 따라 각 도전성 바디(5)에 대해 포토레지스트 층(3)에 형성된 변형된 액세스 홀(30)을 도시한다. 각 액세스 홀(30)은 포토레지스트 층(3)의 상부면에서 패드 실장면(10)보다 위에 그리고 각각 내부 범프(2)의 상부보다 아래의 레벨까지 연장한다. 도 8 및 도 9에 도시된 도전성 바디(5)는 도 5 및 도 6에 도시된 것과 일치하나, 앵커부가 내부 범프(2)의 부분만을 동일하게 캡슐형태로 둘러싼다. 내부 범프(2)의 잔류 부분은 포토레지스트층(3)에 파묻힌다.
도 10 및 도 11은 이전 실시예에 기초된 본 발명의 변형된 방법을 도시한다. 도 10 및 11에 도시된 도전성 바디(5)는 포토레지스트 층(3)이 패드 실장면(10)에 형성되지 않는다는 것을 제외하고는 도 5 및 도 6에 도시된 것과 일치한다. 도 10 및 도 11의 방법에서 패드 실장면(10) 위의 도전성 바디(5)의 형성은 전술한 공동 계류중인 출원에 개시된 바와 같이 공지된 인쇄 기술에 의해서 수행될 수 있다.
본 발명에 따른 전도성 바디의 설계에 의해, 종래 기술에서 부닥치던 어려움이 감소될 수 있으며, 생산 수율이 매우 증가될 수 있다. 게다가, 내부 범프(2)에 고정하는 도전성 바디(5)의 앵커부(500)에 의해, 내부 범프는 서멀 테스트와 같은 다음 처리 단계 중에 벗겨지지 않고 본딩 패드(11)와 단단하게 접촉이 유지될 수 있다.
이와 같이 설명된 발명에 의해, 각종 변형 및 변화는 본 발명의 취지를 벗어나지 않고 만들어 질 수 있다. 그러므로 본 발명은 첨부된 청구항에서 열거된 것에만 한정된다.
Claims (22)
- 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판에, 대응하는 솔더 포인트에 접속되며 상기 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩을 실장하기 위한 방법에 있어서,각기 각각의 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하도록 형성되는 다수의 도전성 내부 범프를 형성하는 단계;상기 패드 실장면에 상기 내부 범프가 파묻히는 포토레지스트 층을 형성하는 단계;상기 포토레지스트 층에 각기 각각의 내부 범프의 부분과 바르게 맞춰지며 적어도 이 부분을 노출하는 액세스 홀들을 형성하는 단계; 및각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 형성하는 단계를 구비하며, 상기 앵커부는 각각의 상기 액세스 홀을 채우며 각각의 상기 내부 범프의 부분과 전기적으로 접속하며 적어도 이 부분을 캡슐형태로 둘러싸고, 상기 접촉부는 상기 패드 실장면에 대향하는 상기 포토레지스트 층의 상부면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 상기 포토레지스트 층의 상기 상부면에 형성되며 상기 앵커부와 상기 접촉부를 상호 접속하는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 1 항에 있어서,상기 액세스 홀은 각기 상기 포토레지스트 층의 상기 상부면에서 상기 반도체 칩의 상기 패드 실장면까지의 깊이를 가지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 1 항에 있어서,상기 액세스 홀은 각기 상기 포토레지스트 층의 상기 상부면에서 각각의 상기 본딩 패드 보다 위에 그리고 각각의 상기 내부 범프의 상부보다 아래의 레벨까지의 깊이를 가지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 1 항에 있어서,상기 각 도전성 바디의 상기 접촉부는 상기 연장부에 대하여 가로 방향으로 돌출하는 도전성 외부 범프로 형성되며, 상기 앵커부 및 연장부와 일체로 형성되는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 1 항에 있어서,상기 연장부에 대하여 가로 방향으로 상기 접촉부에서 돌출하도록 상기 도전성 바디의 형성 후에 상기 각 도전성 바디의 상기 접촉부에 도전성 외부 범프를 형성하는 단계를 구비하는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 1 항에 있어서,상기 내부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 5 항에 있어서,상기 내부 및 외부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판의 실장에 적합한 반도체 소자에 있어서,상기 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치된 다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩;각각 상기 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하는 다수의 도전성 내부 범프;상기 본딩 패드의 각각의 상기 내부 범프의 부분과 바르게 맞춰지며 적어도 이 부분을 노출하는 다수의 액세스 홀로 형성되며, 상기 반도체 칩의 상기 패드 실장면에 형성된 포토레지스트 층; 및각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 구비하며, 상기 앵커부는 각각의 상기 액세스 홀을 채우며 각각의 상기 내부 범프의 부분과 전기적으로 접속하며 적어도 이 부분을 캡슐형태로 둘러싸고, 상기 접촉부는 상기 패드 실장면에 대향하는 상기 포토레지스트 층의 상부면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 상기 포토레지스트 층의 상기 상부면에 형성되며 상기 앵커부와 접촉부를 상호 접속하는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 액세스 홀은 각기 상기 포토레지스트 층의 상기 상부면에서 상기 반도체 칩의 상기 패드 실장면까지의 깊이를 가지는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 액세스 홀은 각기 상기 포토레지스트 층의 상기 상부면에서 각각의 상기 본딩 패드 보다 위에 그리고 각각의 상기 내부 범프의 상부보다 아래의 레벨까지의 깊이를 가지는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 각 상기 도전성 바디의 상기 접촉부는 상기 연장부에 대하여 가로 방향으로 돌출하는 도전성 외부 범프로 형성되며, 상기 앵커부 및 연장부와 일체로 형성되는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 연장부에 대하여 가로방향으로 상기 접촉부로부터 돌출하도록 각 도전성 바디의 상기 접촉부에 형성된 도전성 외부 범프를 구비하는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 내부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 반도체 소자.
- 제 12 항에 있어서,상기 내부 및 외부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 반도체 소자.
- 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판에, 대응하는 솔더 포인트에 접속되며 상기 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치되는 다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩을 실장하기 위한 방법에 있어서,각기 각각의 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하도록 형성되는 다수의 도전성 내부 범프를 형성하는 단계; 및각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 일정한 간격이 떨어진 다수의 도전성 바디를 형성하는 단계를 구비하며, 상기 앵커부는 각각의 상기 내부 범프와 전기적으로 접속하며 이 내부 범프를 캡슐형태로 둘러싸고, 상기 접촉부는 상기 패드 실장면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 상기 패드 실장면에 형성되며 상기 앵커부와 접촉부를 상호 접속하는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 15 항에 있어서,상기 연장부에 대하여 가로 방향으로 상기 접촉부로부터 돌출하도록 상기 도전성 바디의 형성 후에 상기 각 도전성 바디의 상기 접촉부에 도전성 외부 범프를 형성하는 단계를 구비하는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 15 항에 있어서,상기 내부 범프는 주석 땜납으로 만들어지며, 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 제 16 항에 있어서,상기 내부 및 외부 범프는 주석 땜납으로 만들어지며, 도전성 바디는 금, 은, 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
- 다수의 솔더 포인트를 가지고 있는 칩 실장 영역을 갖는 기판의 실장에 적합한 반도체 소자에 있어서,상기 칩 실장 영역의 대응하는 솔더 포인트의 위치로부터 벗어난 위치에서 패드 실장면에 설치된 다수의 본딩 패드를 가지고 있는 상기 패드 실장면을 갖는 반도체 칩;각각 상기 본딩 패드에 전기적으로 접속되며 이 본딩 패드로부터 돌출하는 다수의 도전성 내부 범프; 및각기 연장부, 및 상기 연장부의 대향하는 양 끝에 앵커부와 접촉부를 가지는 다수의 도전성 바디를 구비하며, 상기 앵커부는 각각의 상기 내부 범프와 전기적으로 접속하며 이 내부 범프를 캡슐형태로 둘러싸고, 상기 접촉부는 상기 패드 실장면에 형성되며 기판의 칩 실장 영역의 각각의 솔더 포인트에 대응하는 위치에 설치되고, 상기 연장부는 상기 패드 실장면에 형성되며 상기 앵커부와 접촉부를 상호 접속하는 것을 특징으로 하는 반도체 소자.
- 제 19 항에 있어서,상기 연장부에 대하여 가로 방향으로 상기 접촉부로부터 돌출하도록 상기 각 도전성 바디의 상기 접촉부에 형성된 도전성 외부 범프를 구비하는 것을 특징으로 하는 반도체 소자.
- 제 19 항에 있어서,상기 내부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디 금, 은 , 구리, 철, 주석, 및 알루미늄으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 반도체 소자.
- 제 20 항에 있어서,상기 내부 및 외부 범프는 주석 땜납으로 만들어지며, 상기 도전성 바디는 금, 은, 구리, 철, 주석으로 이루어져 있는 군으로부터 선택된 금속을 포함하는 도전성 금속 페이스트로 만들어지는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084147A KR100420780B1 (ko) | 2000-12-28 | 2000-12-28 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084147A KR100420780B1 (ko) | 2000-12-28 | 2000-12-28 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055497A KR20020055497A (ko) | 2002-07-09 |
| KR100420780B1 true KR100420780B1 (ko) | 2004-03-02 |
Family
ID=37488449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0084147A KR100420780B1 (ko) | 2000-12-28 | 2000-12-28 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100420780B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114900955A (zh) * | 2022-05-07 | 2022-08-12 | 微智医疗器械有限公司 | 电子元件与电路板的连接方法、电路板组件及电子设备 |
| CN116741648B (zh) * | 2023-08-11 | 2023-11-17 | 四川遂宁市利普芯微电子有限公司 | 一种倒装芯片封装方法及倒装芯片封装结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022475A1 (en) * | 1992-04-30 | 1993-11-11 | Motorola Inc. | Solder bumping of integrated circuit die |
| JPH11111885A (ja) * | 1997-10-07 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-12-28 KR KR10-2000-0084147A patent/KR100420780B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022475A1 (en) * | 1992-04-30 | 1993-11-11 | Motorola Inc. | Solder bumping of integrated circuit die |
| JPH11111885A (ja) * | 1997-10-07 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055497A (ko) | 2002-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3443567B2 (ja) | 基板に半導体チップを実装する方法および基板に実装するのに適した半導体デバイス | |
| US6602732B2 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
| KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| KR101009818B1 (ko) | 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법 | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US20050103516A1 (en) | Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device | |
| KR100817079B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI269361B (en) | Structure of substrate integrated embedded passive component and method of forming the same | |
| KR101034161B1 (ko) | 반도체 패키지 기판 | |
| JP4703938B2 (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
| KR20090070916A (ko) | 반도체 장치 및 그 제조방법 | |
| US6420788B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
| KR20110064471A (ko) | 패키지 기판 및 그의 제조방법 | |
| KR101019642B1 (ko) | 인쇄회로기판 제조 방법 | |
| KR100787892B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR100420780B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 | |
| US6437448B1 (en) | Semiconductor device adapted for mounting on a substrate | |
| KR20040022178A (ko) | 땜납 정지 구조물화하는 방법 | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| KR100415239B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법 및 기판 상에실장하기에 적합한 반도체 장치 | |
| KR100618700B1 (ko) | 웨이퍼 레벨 패키지 제조방법 | |
| US6448170B1 (en) | Method of producing external connector for substrate | |
| JP3055496B2 (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090217 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |