JP2018041793A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2018041793A
JP2018041793A JP2016173628A JP2016173628A JP2018041793A JP 2018041793 A JP2018041793 A JP 2018041793A JP 2016173628 A JP2016173628 A JP 2016173628A JP 2016173628 A JP2016173628 A JP 2016173628A JP 2018041793 A JP2018041793 A JP 2018041793A
Authority
JP
Japan
Prior art keywords
film
insulating film
sacrificial
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016173628A
Other languages
English (en)
Other versions
JP6419762B2 (ja
Inventor
島本　聡
Satoshi Shimamoto
聡 島本
中川　崇
Takashi Nakagawa
崇 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2016173628A priority Critical patent/JP6419762B2/ja
Priority to TW105134998A priority patent/TWI636555B/zh
Priority to KR1020160169521A priority patent/KR101965138B1/ko
Priority to US15/385,133 priority patent/US9685455B1/en
Priority to CN201611237956.9A priority patent/CN107799530B/zh
Publication of JP2018041793A publication Critical patent/JP2018041793A/ja
Application granted granted Critical
Publication of JP6419762B2 publication Critical patent/JP6419762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】三次元構造のフラッシュメモリにおいても、良好な特性の半導体装置を形成可能とする。
【解決手段】
上記課題を解決するために、基板上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に犠牲膜を形成する犠牲膜形成工程と、前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する改質工程と、を一つの組み合わせとして複数回繰り返して前記絶縁膜と前記犠牲膜を積層した積層構造を形成する技術を提供する。
【選択図】図１

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
近年、半導体装置は高集積化の傾向にある。それを実現する方法の一つとして、電極等を三次元的に配列する三次元構造が提案されている。このような半導体装置は、例えば特許文献１に開示されている。
フラッシュメモリの三次元構造を形成する過程においては、絶縁膜と犠牲膜とを交互に積層する必要がある。ところが、絶縁膜と犠牲膜との熱膨張率の違い等の理由から、シリコンウエハにストレスがかかり、形成する過程において積層膜が破壊される恐れがある。このような現象が半導体装置の特性の低下につながるおそれがある。
そこで本発明は、三次元構造のフラッシュメモリにおいても、良好な特性の半導体装置を形成可能な技術を提供することを目的とする。
特開２０１５−５０４６６
上記課題を解決するために、基板上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に犠牲膜を形成する犠牲膜形成工程と、前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する改質工程と、を一つの組み合わせとして複数回繰り返して前記絶縁膜と前記犠牲膜を積層した積層構造を形成する技術を提供する。
本発明に係る技術によれば、三次元構造のフラッシュメモリにおいても、良好な特性の半導体装置を形成可能な技術を提供することができる。
第一の実施形態に係る半導体装置の製造フローを説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係るウエハの処理状態を説明する説明図である。 第一の実施形態に係る基板処理装置を説明する説明図である。 第一の実施形態に係る基板処理装置を説明する説明図である。 第二の実施形態に係る半導体装置の製造フローを説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 第二の実施形態に係るウエハの処理状態を説明する説明図である。 比較例に係るウエハの処理状態を説明する説明図である。
（第一の実施形態）
以下に本発明の第一の実施形態について説明する。
図1を用いて、半導体装置の製造工程の一工程を説明する。この工程では、電極を三次元的に構成した三次元構造の半導体装置を形成する。この半導体装置は、図９に記載のように、ウエハ１００上に絶縁膜１０２と電極１１２とを交互に積層する積層構造である。以下に具体的なフローを説明する。
（Ｓ１０２）
第一絶縁膜形成工程Ｓ１０２について、図２を用いて説明する。図２は、半導体ウエハ１００に形成する絶縁膜１０２を説明した図である。ウエハ１００は、共通ソースライン（ＣＳＬ、Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ Ｌｉｎｅ）１０１が形成されている。絶縁膜１０２は第一絶縁膜とも呼ぶ。
ここではウエハ１００上に絶縁膜１０２を形成する。絶縁膜１０２はシリコン酸化（ＳｉＯ）膜で構成される。ＳｉＯ膜は、ウエハ１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと酸素成分を主成分とする酸素含有ガスとをウエハ１００上に供給し形成する。なお、シリコン含有ガスは、後述するように例えば塩素等の不純物を含む。ここで、本工程にて使用するシリコン含有ガスと酸素含有ガスとをまとめて第一絶縁膜形成ガスと呼ぶ。なお、第一絶縁膜形成ガスを、単に絶縁膜形成ガスとも呼ぶ。
（Ｓ１０４）
犠牲膜形成工程Ｓ１０４について、図３を用いて説明する。図３では絶縁膜１０２上に犠牲膜１０３を形成する。犠牲膜１０３は、後述する犠牲膜除去工程Ｓ１１６にて除去されるものであり、絶縁膜１０２に対してエッチングの選択性を有するものである。エッチングの選択性を有するとは、エッチング液に晒された際、犠牲膜はエッチングされ、絶縁膜はエッチングされない性質を示す。
犠牲膜１０３は、例えばシリコン窒化（ＳｉＮ）膜で構成される。ＳｉＮ膜は、ウエハ１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと窒素成分を主成分とする窒素含有ガスとをウエハ１００上に供給し形成する。なお、シリコン含有ガスは、後述するように例えば塩素等の不純物を含む。詳細は後述する。なお、形成メカニズムの違いにより、絶縁膜形成工程Ｓ１０２とはウエハ１００の加熱温度が異なる。ここで、本工程にて使用するシリコン含有ガスと窒素含有ガスとをまとめて犠牲膜形成ガスと呼ぶ。
（Ｓ１０６）
犠牲膜改質工程Ｓ１０６について、図４を用いて説明する。犠牲膜改質工程は、単に改質工程とも呼ぶ。１０４は犠牲膜１０３を改質した改質犠牲膜である。ここでいう改質とは、犠牲膜１０３の膜応力を絶縁膜１０２の膜応力に近づける改質である。
以下に、改質を行う理由について、比較例である図１９を用いて説明する。図１９は、犠牲膜１０３を改質しない場合を示す。即ち、本工程を行わずに、絶縁膜１０２と犠牲膜１０３を交互に積層したものである。絶縁膜１０２は、下方から順に絶縁膜１０２（１）、絶縁膜１０２（２）、・・・、絶縁膜１０２（８）が構成されている。また、犠牲膜１０３は、下方から順に犠牲膜１０３（１）、犠牲膜１０３（２）、・・・、犠牲膜１０３（８）が構成されている。前述したように、絶縁膜１０２を形成する際は、ウエハ１００を所定温度に加熱すると共に、シリコン含有ガスと酸素含有ガスとをウエハ１００上に供給し形成する。また、犠牲膜１０３を形成する際は、ウエハ１００を、絶縁膜１０２とは異なる所定温度に加熱すると共に、シリコン含有ガスと窒素含有ガスとをウエハ１００上に供給し形成する。
ところで、一般的に、ＳｉＯ膜は圧縮応力が高く、ＳｉＮ膜は引張応力が高いことが知られている。即ち、ＳｉＯ膜とＳｉＮ膜は、膜応力に関して逆の特性を有する。これらの応力の性質は、膜が加熱された場合に顕著となる。
図１９においては、ＳｉＯ膜で構成される絶縁膜１０２の形成とＳｉＮ膜で構成される犠牲膜１０３の形成を繰り返して形成するが、一部の膜では絶縁膜１０２と犠牲膜１０３が同時に存在した状態でウエハ１００を加熱処理する。したがって絶縁膜１０２と犠牲膜１０３との間での応力差が顕著となり、例えば絶縁膜１０２と犠牲膜１０３との間で膜はがれ等が発生し、それが半導体装置の破壊や歩留まりの低減につながる恐れがある。
例えば犠牲膜１０３（５）を形成する際、ウエハ１００を、ＳｉＮ膜を形成する温度に加熱する。その際、犠牲膜１０３（５）よりも下方に設けられた絶縁膜１０２（１）から絶縁膜１０２（５）は圧縮応力が高くなり、犠牲膜１０３（１）から犠牲膜１０３（４）は引っ張り応力が高くなる。従って、絶縁膜１０２と犠牲膜１０３との間で応力差が発生する。その応力差は半導体装置の破壊につながる恐れがある。
このような応力差を低減するために、本工程にて犠牲膜１０３を改質して改質犠牲膜１０４とし、犠牲膜１０３の膜応力を絶縁膜１０２の膜応力に近づける。改質方法の詳細は後述する。
（Ｓ１０８）
ここでは、上述の絶縁膜形成工程Ｓ１０２から犠牲膜改質工程Ｓ１０６の組み合わせが所定回数実施されたか否かを判断する。即ち、図５における絶縁膜１０２と改質犠牲膜１０４の組み合わせが所定数積層されたか否かを判断する。本実施形態においては、例えば８層とし、絶縁膜１０２を８層（絶縁膜１０２（１）から絶縁膜１０２（８））、改質犠牲膜１０４を８層（改質犠牲膜１０４（１）から改質犠牲膜１０４（８））を交互に形成する。なお、改質犠牲膜１０４は、下方から順に、改質犠牲膜１０４（１）、改質犠牲膜１０４（２）、・・・、改質犠牲膜１０４（８）が構成される。
所定回数実施していないと判断されたら、「ＮＯ」を選択し、第一絶縁膜形成工程Ｓ１０２に移行する。所定回数実施したと判断されたら、即ち所定層数形成されたと判断されたら、「ＹＥＳ」を選択し、第二絶縁膜形成工程Ｓ１１０に移行する。
（Ｓ１１０）
ここでは図５に記載の絶縁膜１０５を形成する。絶縁膜１０５は絶縁膜１０２と同様の方法で形成するものであり、改質犠牲膜１０４上に形成する。
（Ｓ１１２）
図６を用いて説明する。図６（ａ）は、図５と同様側面から見た図であり、図６（ｂ）は図６（ａ）の構成を上方から見た図である。なお、図６（ｂ）におけるα−α’における断面図が図６（ａ）に相当する。
ここでは、絶縁膜１０２、１０５と改質犠牲膜１０４の積層構造に対して、ホール１０６を形成する。図６（ａ）に記載のように、ホール１０６はＣＳＬ１０１を露出させるように形成される。ホール１０６は図６（ｂ）に記載のように絶縁膜１０５の面内に複数設けられる。
（Ｓ１１４）
続いて、ホール充填工程Ｓ１１４を、図７を用いて説明する。ここでは、Ｓ１１２で形成したホール１０６の内側を電荷トラップ膜１０８等で充填する工程である。ホール１０６内には、外周側から順に保護膜１０７、ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜の積層膜１０８、チャネルポリシリコン膜１０９、充填絶縁膜１１０が形成される。各膜は筒状に構成される。
例えば、保護膜１０７はＳｉＯやメタル酸化膜で構成され、ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜の積層膜１０８はＳｉＯ-ＳｉＮ-ＳｉＯ膜で構成される。改質犠牲膜１０４を除去する際に積層膜１０８にダメージが入るのを避けるべく、ホール１０６の内壁表面に、保護膜１０７を設け保護している。
（Ｓ１１６）
続いて、図８を用いて犠牲膜除去工程Ｓ１１６を説明する。犠牲膜除去工程Ｓ１１６では、改質された改質犠牲膜１０４をウエットエッチングで除去する。除去した結果、改質犠牲膜１０４が形成されていた位置に空隙１１１が形成される。ここでは、下方から順に、空隙１１１（１）、空隙１１１（２）、・・・、空隙１１１（８）が形成される。
（Ｓ１１８）
続いて図９を用いて導電膜形成工程Ｓ１１８を説明する。導電膜形成工程Ｓ１１８では、電極となる導電膜１１２を空隙１１１に形成する。導電膜は例えばタングステン等で構成される。ここでは、導電膜１１２は、下方から順に、導電膜１１２（１）、導電膜１１２（２）、・・・、導電膜１１２（８）が構成される。
続いて、第一絶縁膜形成工程Ｓ１０２、犠牲膜形成工程Ｓ１０４で使用する基板処理装置２００および形成方法を説明する。基板処理装置２００に関しては図１０を用いて説明する。
（基板処理装置）
（処理容器）
図例のように、基板処理装置２００は、処理容器（容器）２０２を備えている。容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。また、容器２０２は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料により構成されている。容器２０２内には、シリコンウエハ等のウエハ１００を処理する処理空間２０５と、ウエハ１００を処理空間２０５に搬送する際にウエハ１００が通過する搬送空間２０６とが形成されている。容器２０２は、上部容器２０２ａと下部容器２０２ｂで構成される。上部容器２０２ａと下部容器２０２ｂの間には仕切り板２０８が設けられる。
下部容器２０２ｂの側面には、ゲートバルブ２０３に隣接した基板搬入出口２０４が設けられており、ウエハ１００は基板搬入出口２０４を介して図示しない搬送室との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。
処理空間２０５には、ウエハ１００を支持する基板支持部２１０が配される。基板支持部２１０は、ウエハ１００を載置する基板載置面２１１と、基板載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２内に設けられた加熱源としてのヒータ２１３とバイアス電極２１５を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。ヒータ２１３には図示しないヒータ制御部が接続され、コントローラ２８０の指示によって所望の温度に加熱される。バイアス電極２１５には図示しないバイアス電極制御部が接続され、コントローラの指示によって、ウエハ１００へのプラズマ引き込み量を調整する。
基板載置台２１２は、シャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、さらに処理容器２０２の外部で昇降部２１８に接続されている。
昇降部２１８はシャフト２１７を支持する支持軸と、支持軸を昇降させたり回転させたりする作動部を主に有する。作動部は、例えば昇降を実現するためのモータを含む昇降機構と、支持軸を回転させるための歯車等の回転機構を有する。
昇降部２１８を作動させてシャフト２１７および基板載置台２１２を昇降させることにより、基板載置台２１２は、載置面２１１上に載置されるウエハ１００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズ２１９により覆われており、これにより処理空間２０５内は気密に保持されている。
基板載置台２１２は、ウエハ１００の搬送時には、基板載置面２１１が基板搬入出口２０４に対向する位置まで下降し、ウエハ１００の処理時には、図１０で示されるように、ウエハ１００が処理空間２０５内の処理位置となるまで上昇する。
処理空間２０５の上部（上流側）には、ガス分散機構としてのシャワーヘッド２３０が設けられている。シャワーヘッド２３０の蓋２３１には貫通孔２３１ａが設けられる。貫通孔２３１ａは後述するガス供給管２４２と連通する。
シャワーヘッド２３０は、ガスを分散させるための分散機構としての分散板２３４を備えている。この分散板２３４の上流側がバッファ空間２３２であり、下流側が処理空間２０５である。分散板２３４には、複数の貫通孔２３４ａが設けられている。分散板２３４は、基板載置面２１１と対向するように配置されている。分散板２３４は例えば円盤状に構成される。貫通孔２３４ａは分散板２３４の全面にわたって設けられている。
上部容器２０２ａはフランジを有し、フランジ上に支持ブロック２３３が載置され、固定される。支持ブロック２３３はフランジ２３３ａを有し、フランジ２３３ａ上には分散板２３４が載置され、固定される。更に、蓋２３１は支持ブロック２３３の上面に固定される。
（供給部）
シャワーヘッド２３０の蓋２３１に設けられたガス導入孔２３１ａと連通するよう、蓋２３１には共通ガス供給管２４２が接続される。共通ガス供給管２４２には、第一ガス供給管２４３ａ、第二ガス供給管２４４ａ、第三ガス供給管２４５ａ、改質ガス供給管２４６ａが接続されている。
（第一ガス供給系）
第一ガス供給管２４３ａには、上流方向から順に、第一ガス源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４３ｃ、及び開閉弁であるバルブ２４３ｄが設けられている。
第一ガス源２４３ｂは第一元素を含有する第一ガス（「第一元素含有ガス」とも呼ぶ。）源である。第一元素含有ガスは、原料ガス、すなわち、処理ガスの一つである。ここで、第一元素は、シリコン（Ｓｉ）である。すなわち、第一元素含有ガスは、シリコン含有ガスである。具体的には、シリコン含有ガスとして、ジクロロシラン（Ｃｌ２Ｈ２Ｓｉ。ＤＣＳとも呼ぶ）やヘキサクロロジシラン（Ｓｉ２Ｃｌ６。ＨＣＤＳとも呼ぶ。）ガスが用いられる。
主に、第一ガス供給管２４３ａ、マスフローコントローラ２４３ｃ、バルブ２４３ｄにより、第一ガス供給系２４３（シリコン含有ガス供給系ともいう）が構成される。
（第二ガス供給系）
第二ガス供給管２４４ａには、上流方向から順に、第二ガス源２４４ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４４ｃ、及び開閉弁であるバルブ２４４ｄが設けられている。
第二ガス源２４４ｂは第二元素を含有する第二ガス（以下、「第二元素含有ガス」とも呼ぶ。）源である。第二元素含有ガスは、処理ガスの一つである。なお、第二元素含有ガスは、反応ガスとして考えてもよい。
ここで、第二元素含有ガスは、第一元素と異なる第二元素を含有する。第二元素としては、例えば、酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）のいずれか一つである。本実施形態では、第二元素含有ガスは、例えば窒素含有ガスであるとする。具体的には、窒素含有ガスとして、アンモニア（ＮＨ３）ガスが用いられる。
ウエハ１００をプラズマ状態の第二ガスで処理する場合、第二ガス供給管にプラズマ生成部としてのリモートプラズマユニット２４４ｅを設けてもよい。
主に、第二ガス供給管２４４ａ、マスフローコントローラ２４４ｃ、バルブ２４４ｄにより、第二ガス供給系２４４（反応ガス供給系ともいう）が構成される。第二ガス供給系２４４に、リモートプラズマユニット２４４ｅを含めてもよい。
（第三ガス供給系）
第三ガス供給管２４５ａには、上流方向から順に、第三ガス源２４５ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４５ｃ、及び開閉弁であるバルブ２４５ｄが設けられている。基板処理工程において、第三ガスをプラズマ状態とする場合は、第三ガス供給管２４５ａにプラズマ生成部としてのリモートプラズマユニット２４５ｅを設けても良い。
第三ガス源２４５ｂは不活性ガス源である。不活性ガスは、例えば、窒素（Ｎ２）ガスである。
主に、第三ガス供給管２４５ａ、マスフローコントローラ２４５ｃ、バルブ２４５ｄにより、第三ガス供給系２４５が構成される。
不活性ガス源２４５ｂから供給される不活性ガスは、基板処理工程では、容器２０２やシャワーヘッド２３０内に留まったガスをパージするパージガスとして作用する。
（改質ガス供給系）
改質ガス供給管２４６ａには、上流方向から順に、改質ガス源２４６ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４６ｃ、及び開閉弁であるバルブ２４６ｄが設けられている。基板処理工程において、改質ガスをプラズマ状態とする場合は、改質ガス供給管２４６ａにプラズマ生成部としてのリモートプラズマユニット２４６ｅを設けても良い。
改質ガス源２４６ｂは改質ガス源である。改質ガスは、例えば、アルゴン（Ａｒ）等、分子サイズの大きいガスである。
主に、改質ガス供給管２４６ａ、マスフローコントローラ２４６ｃ、バルブ２４６ｄにより、改質ガス供給系２４６が構成される。
改質ガス源２４６ｂから供給される改質ガスは、基板処理工程では、シリコン窒化膜、シリコン酸化膜のいずれか、もしくは両方を改質するガスである。
（排気系）
容器２０２の雰囲気を排気する排気系を説明する。容器２０２には、処理空間２０５に連通するよう、排気管２６２が接続される。排気管２６２は、処理空間２０５の側方に設けられる。排気管２６２には、処理空間２０５内を所定の圧力に制御する圧力制御器であるＡＰＣ（ＡｕｔｏＰｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２６６が設けられる。ＡＰＣ２６６は開度調整可能な弁体（図示せず）を有し、コントローラ２８０からの指示に応じて排気管２６２のコンダクタンスを調整する。また、排気管２６２においてＡＰＣ２６６の上流側にはバルブ２６７が設けられる。排気管２６２とバルブ２６７、ＡＰＣ２６６をまとめて排気系と呼ぶ。
更に、ＤＰ（Ｄｒｙ Ｐｕｍｐ。ドライポンプ）２６９が設けられる。図示のように、ＤＰ２６９は、排気管２６２を介して処理空間２０５の雰囲気を排気する。
（コントローラ）
基板処理装置２００は、基板処理装置２００の各部の動作を制御するコントローラ２８０を有している。コントローラ２８０は、図１１に記載のように、演算部（ＣＰＵ）２８０ａ、一時記憶部２８０ｂ、記憶部２８０ｃ、Ｉ／Ｏポート２８０ｄを少なくとも有する。コントローラ２８０は、Ｉ／Ｏポート２８０ｄを介して基板処理装置２００の各構成に接続され、上位装置２７０や使用者の指示に応じて記憶部２８０ｃからプログラムやレシピを呼び出し、その内容に応じて各構成の動作を制御する。送受信制御は、例えば演算部２８０ａ内の送受信指示部２８０ｅが行う。なお、コントローラ２８０は、専用のコンピュータとして構成してもよいし、汎用のコンピュータとして構成してもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ（ＵＳＢ Ｆｌａｓｈ Ｄｒｉｖｅ）やメモリカード等の半導体メモリ）２８２を用意し、外部記憶装置２８２を用いて汎用のコンピュータにプログラムをインストールすることにより、本実施形態に係るコントローラ２８０を構成することができる。また、コンピュータにプログラムを供給するための手段は、外部記憶装置２８２を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用いても良いし、上位装置２８０から受信部２８３を介して情報を受信し、外部記憶装置２８２を介さずにプログラムを供給するようにしてもよい。また、キーボードやタッチパネル等の入出力装置２８１を用いて、コントローラ２８０に指示をしても良い。
なお、記憶部２８０ｃや外部記憶装置２８２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶部２８０ｃ単体のみを含む場合、外部記憶装置２８２単体のみを含む場合、または、その両方を含む場合がある。
続いて、図１における犠牲膜形成工程Ｓ１０４、犠牲膜改質工程Ｓ１０６の詳細について説明する。
（犠牲膜形成工程Ｓ１０４）
以下、第一の処理ガスとしてＨＣＤＳガスを用い、第二の処理ガスとしてアンモニア（ＮＨ３）ガスを用いて、犠牲膜１０３を形成する例について説明する。犠牲膜は、シリコン窒化膜（ＳｉＮ膜）で構成される。
チャンバ２０２内に絶縁膜１０２が形成されたウエハ１００を搬入したら、ゲートバルブ２０３を閉じてチャンバ２０２内を密閉する。その後、基板載置台２１２を上昇させることにより、基板載置台２１２に設けられた基板載置面２１１上にウエハ１００を載置させ、さらに基板載置台２１２を上昇させることにより、前述した処理空間２０５内の処理位置（基板処理ポジション）までウエハ１００を上昇させる。
ウエハ１００を基板載置台２１２の上に載置する際は、基板載置台２１２の内部に埋め込まれたヒータ２１３に電力を供給し、ウエハ１００の表面が所定の温度となるよう制御される。ウエハ１００の温度は、例えば室温以上８００℃以下であり、好ましくは、室温以上であって７００℃以下である。この際、ヒータ２１３の温度は、図示しない温度センサにより検出された温度情報に基づいてコントローラ２８０が制御値を抽出し、温度制御部２２０によってヒータ２１３への通電具合を制御することによって調整される。
ウエハ１００が所定の温度に維持されたら、第一ガス供給系２４３からＨＣＤＳガスを処理空間２０５に供給すると共に、第二ガス供給系２４４からＮＨ３ガスを供給する。このときＮＨ３ガスは、リモートプラズマユニット２４４ｅによってプラズマ状態とされる。
処理空間２０５では、熱分解されたＨＣＤＳガスとプラズマ状態のＮＨ３ガスが存在する。即ち、処理空間２０５にはＳｉ、塩素（Ｃｌ）、窒素（Ｎ）、水素（Ｈ）の各成分が混合した状態で存在する。この中で、主にＳｉと窒素が結合することで、図３に記載のように、ウエハ１００上にＳｉＮ膜で構成される犠牲膜１０３が形成される。所望の膜厚の犠牲膜１０３を形成したら、処理空間２０５へのＨＣＤＳガス供給、ＮＨ３ガス供給を停止すると共に、処理空間２０５からＨＣＤＳガス、ＮＨ３ガスを排気する。排気する際は、第三ガス供給系からＮ２ガスを供給し、残留ガスをパージする。
ところで、前述のようにＳｉＮ膜の主成分であるＳｉとＮのほかに、不純物としての塩素（Ｃｌ）、水素（Ｈ）の各成分が処理空間２０５内に同時に存在するため、ＳｉＮ膜が形成される過程では、ＳｉがＣｌやＨと結合したり、Ｓｉと結合したＮがＣｌやＨと結合したりしてしまう。それらはＳｉＮ膜中に入り込む。発明者による鋭意研究の結果、不純物との結合が引張応力の一因であることを見出した。
前述のように、犠牲膜１０３の引張応力は絶縁膜１０２との応力差につながるものである。そこで本実施形態においては、犠牲膜１０３の引張応力を絶縁膜１０２の膜応力に近づけるよう、犠牲膜改質工程Ｓ１０６にて改質処理を行う。
（犠牲膜改質工程Ｓ１０６）
続いて、犠牲膜改質工程Ｓ１０６の詳細を説明する。ここでは、改質ガスとしてアルゴン（Ａｒ）ガスを用いる。処理空間２０５に残留したＨＣＤＳガス、ＮＨ３ガスを排気したら、改質ガス供給系２４６からプラズマ状態のＡｒガスを供給する。Ａｒガスを供給する間、バイアス電極２１５を稼動させて、犠牲膜１０３にＡｒガスプラズマのイオン成分を引き寄せる。
前述のように、犠牲膜１０３中には、ＳｉとＣｌが結合したＳｉ-Ｃｌ結合、ＳｉとＨが結合したＳｉ-Ｈ結合、Ｓｉ-ＮとＣｌが結合したＳｉ-ＮＣｌ結合、Ｓｉ-ＮとＨが結合したＳｉ-ＮＨ結合が存在する。Ａｒプラズマのイオン成分は犠牲膜１０３に衝突し、各結合間を切断し、図４のように犠牲膜を改質する。本実施形態においては、改質された犠牲膜１０３を改質犠牲膜１０４と呼ぶ。このように、不純物との結合を切断することで、犠牲膜１０３の膜応力である引張応力を低減させる。
ところで、本工程では不純物との結合だけでなく、Ｓｉ−Ｎ結合も切断する可能性がある。仮に切断されると、膜密度が低下するなど、膜質が悪くなることが考えられる。しかしながら、図８に記載のように、犠牲膜１０３は後の犠牲膜除去工程Ｓ１１６にて除去されるので、膜質が悪くなっても問題がない。
このように、犠牲膜１０３を犠牲膜１０３の引張応力を低減させた改質犠牲膜１０４に改質することで、図５から図７のように絶縁膜１０２と改質犠牲膜１０４を交互に積層したとしても、応力差等に起因する半導体装置の破壊や歩留まりの低減を抑制することができる。
なお、本実施形態においては犠牲膜１０３の形成と、犠牲膜１０３を改質犠牲膜１０４に改質する工程とを、一つの容器２０２内で行ったが、それに限るものではない。例えば、それぞれの工程に対応した別々の容器を準備し、ウエハを容器間で移動させて処理しても良い。この場合、例えば雰囲気の排気など工程間の処理条件の調整が不要となったり、あるいはイオン注入装置など専用の用品を設けることができるので、生産性を向上させることができる。一方、本実施形態のように同じ容器で処理をする場合、移動に伴うゲートバルブの開閉が不要となるので、それに起因するパーティクルの発生を抑制することができる。
（第二の実施形態）
続いて第二の実施形態について説明する。
第二の実施形態は、主に次の点で第一の実施形態と相違する。一つ目の相違点は、改質する膜が異なる点である。二つ目の相違点は、犠牲膜改質工程Ｓ１０６が存在しない替わりに、絶縁膜改質工程Ｓ２０２、絶縁膜修復工程Ｓ２０４が存在する点である。
以下に、図１２から図１８を用いて、第一の実施形態との相違点を中心に、具体例を説明する。尚、第一の実施形態と同様の内容については説明を省略する。
（Ｓ１０２）
第一絶縁膜形成工程Ｓ１０２は第一の実施形態と同様であり、図２に記載のようにウエハ１００上に絶縁膜１０２を形成する。このとき、図１０に記載の装置にて絶縁膜１０２を形成してもよい。この場合、第二ガスが、第一の実施形態では窒素含有ガス（ＮＨ３ガス）を例にして説明したが、第二の実施形態においては酸素含有ガス（Ｏ２ガス）に置き換えた構成とする。また、第一ガスが、第一の実施形態ではシリコン含有ガスとしてＨＣＤＳガスを例にして説明したが、第二の実施形態においてはＴＥＯＳ（オルトケイ酸テトラエチル、Ｓｉ(ＯＣ２Ｈ５)４）ガス）に置き換えた構成とする。
絶縁膜１０２を形成する際は、第一ガス供給系からＴＥＯＳガスを供給すると共に、第二ガス供給系からプラズマ状のＯ２ガスを供給する。所望の膜厚の絶縁膜１０２を形成したら、処理空間２０５へのＴＥＯＳガス供給、Ｏ２ガス供給を停止すると共に、処理空間２０５から残留したＴＥＯＳガス、Ｏ２ガスを排気する。
（Ｓ２０２）
絶縁膜改質工程Ｓ２０２について、図１３を用いて説明する。ここでは、絶縁膜１０２を改質して改質絶縁膜１１３を形成する。ここでいう改質とは、絶縁膜１０２の膜応力を犠牲膜１０３の膜応力に近づける改質である。この改質をすることで、第一の実施形態と同様に、積層膜を形成する過程においても、改質絶縁膜１１３と膜応力差を発生させることがない。詳細は後述する。
（Ｓ１０６からＳ１０８）
第一の実施形態と同様の処理を行い、図１４のように改質絶縁膜１１３上に犠牲膜１０３を形成し、更に図１５に記載のように改質絶縁膜１１３と犠牲膜１０３を交互に積層した積層膜を形成する。ここでは、改質絶縁膜１13は、下方から順に改質絶縁膜１１３（１）、改質絶縁膜１１３（２）、・・・、改質絶縁膜１１３（８）が構成されている。
（Ｓ１１０からＳ１１４）
第一の実施形態と同様の処理を行い、絶縁膜１０５を形成する。その後ホール１０６を形成し、ホール１０６内に外周側から順に保護膜１０７、ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜の積層膜１０８、チャネルポリシリコン膜１０９、充填絶縁膜１１０を形成し、図１５のような構造とする。
（Ｓ１１６）
続いて、第一の実施形態と同様、犠牲膜除去工程Ｓ１１６を行う。犠牲膜除去工程では、犠牲膜１０３をウエットエッチングで除去する。除去した結果、図１６（ａ）に記載のように、犠牲膜１０３が形成されていた位置に空隙１１１が形成される。
（Ｓ２０４）
続いて絶縁膜修復工程Ｓ２０４を説明する。ここでいう絶縁膜とは、改質絶縁膜１１３を指す。故に、絶縁膜修復工程２０４を改質絶縁膜修復工程と呼んでも良い。後述するように改質工程Ｓ２０２で形成される改質絶縁膜１１３はウエットエッチング耐性が低くなるという問題がある。
そのため、犠牲膜除去工程Ｓ１１６にて犠牲膜１０３を除去する際、改質絶縁膜１１３の表面もエッチングされ、改質絶縁膜１１３の表面が荒れたり、改質絶縁膜１１３のエッチング量のばらつきが起きたりする恐れがある。図１６（ｂ）は図１６（ａ）の一部を拡大した図であり、前述の表面荒れやエッチング量のばらつきを説明する図である。
改質絶縁膜１１３の表面が荒れたり、エッチング量のばらつきが起きると、図１６（ｂ）に記載のように、改質絶縁膜１１３間の高さが、ばらつき、凹凸が発生する。改質絶縁膜の高さのばらつきとは、水平方向における高さのばらつきであり、例えば改質絶縁膜１１３（４）と改質絶縁膜１１３（５）との間の距離ｈ１、ｈ２のばらつきをいう。もしくは、垂直方向におけるばらつきであり、例えば改質絶縁膜１１３（４）と改質絶縁膜改質１１３（４）の距離ｈ１と、改質絶縁膜１１３（３）と改質絶縁膜１１３（４）との距離ｈ３のばらつきをいう。
図１６（ｂ）のような状態で導電膜１１２の形成を試みた場合、水平方向や垂直方向において導電膜１１２の高さが異なってしまう可能性がある。例えば、導電膜１１２（４）の高さが水平方向において異なってしまう場合である。もしくは、導電膜１１２（３）と導電膜１１２（４）の高さが異なってしまう場合である。高さが異なると導電膜の抵抗値が異なってしまうので、特性のばらつきが起きるという問題がある。
また、エッチングのアスペクト比が高く、図１６（ｂ）に記載のように改質絶縁膜１１３に凹凸が形成された場合、導電膜１１２にも改質絶縁膜１１３の形状に対応した凹凸形状が形成される。導電膜１１２の凸部（例えばβに形成される導電膜）は電界が集中するため、凹部と比べて特性のばらつきが起きるという問題がある。
そこで本実施形態においては、改質絶縁膜１１３表面を修復する絶縁膜修復工程Ｓ２０４を行う。絶縁膜修復工程Ｓ２０４を行い、改質絶縁膜表面１１３を修復する。例えば、図１７に記載のように、改質絶縁膜１１３表面に、改質絶絶縁膜１１３と同様の組成の絶縁膜１１４を形成する。このようにすることで、改質絶縁膜１１３の荒れを修復して凹凸を少なくし、前述の水平方向における高さのばらつきや、垂直方向における高さのばらつきを抑えるよう修復する。なお、絶縁膜１１４の形成方法については後述する。
尚、ここでは絶縁膜１１４を改めて形成したが、改質絶縁膜１１３の表面荒れやエッチング量のばらつきを抑制できればよく、絶縁膜の成分である酸素成分の拡散等の改質を行っても良い。
（Ｓ１１８）
続いて導電膜形成工程Ｓ１１８を説明する。導電膜形成工程Ｓ１１８では、図１８に記載のように、電極となる導電膜１１２を空隙１１１に形成する。導電膜は例えばタングステン等で構成される。
続いて、第一絶縁膜形成工程Ｓ１０２、絶縁膜改質工程Ｓ２０２、絶縁膜修復工程Ｓ２０４の詳細を説明する。
（Ｓ１０２）
以下、第一の処理ガスとしてＴＥＯＳガスを用い、第二の処理ガスとして酸素（Ｏ２）ガスを、絶縁膜１０２を形成する例について説明する。絶縁膜は、シリコン酸化膜（ＳｉＯ膜）で構成される。
チャンバ２０２内にウエハ１００を搬入したら、ゲートバルブ２０３を閉じてチャンバ２０２内を密閉する。その後、第一の実施形態と同様に、処理空間２０５内の処理位置（基板処理ポジション）までウエハ１００を上昇させる。
ウエハ１００を基板載置台２１２の上に載置する際は、基板載置台２１２の内部に埋め込まれたヒータ２１３に電力を供給し、ウエハ１００の表面が所定の温度となるよう制御される。ウエハ１００の温度は、例えば室温以上８００℃以下であり、好ましくは、室温以上であって７００℃以下である。この際、ヒータ２１３の温度は、温度センサにより検出された温度情報に基づいてコントローラ２８０が制御値を抽出し、温度制御部２２０によってヒータ２１３への通電具合を制御することによって調整される。
ウエハ１００が所定の温度に維持されたら、第一ガス供給系２４３からＴＥＯＳガスを処理空間２０５に供給すると共に、第二ガス供給系２４４からＯ２ガスを供給する。このときＯ２ガスは、リモートプラズマユニット２４４ｅによってプラズマ状態とされる。
処理空間２０５では、熱分解されたＴＥＯＳガスとプラズマ状態のＯ２ガスが存在する。即ち、処理空間２０５にはＳｉ、酸素（Ｏ）、水素（Ｈ）、炭素（Ｃ）の各成分が混合した状態で存在する。この中で、主にＳｉと酸素が結合することで、図２に記載のように、ウエハ１００上にシリコン酸化膜で構成される絶縁膜１０２が形成される。所望の膜厚の絶縁膜１０２を形成したら、処理空間２０５へのＴＥＯＳガス供給、Ｏ２ガス供給を停止すると共に、処理空間２０５からＴＥＯＳガス、Ｏ２ガスを排気する。
（絶縁膜改質工程Ｓ２０２）
本工程では、改質ガスとしてアルゴン（Ａｒ）ガスを用いる。ところで、前述のようにシリコン酸化膜の主成分であるＳｉとＯのほかに、不純物としての水素（Ｈ）、炭素（Ｃ）の各成分が同時に存在するため、シリコン酸化膜が形成される過程では、ＳｉがＣやＯと結合したり、Ｓｉと結合したＯがＣやＨと結合したりしてしまう。それらがシリコン酸化膜中に存在する。発明者による鋭意研究の結果、不純物との結合が圧縮応力の一因であることを見出した。
前述のように、犠牲膜１０３の引張応力は絶縁膜１０２との応力差につながるものである。そこで本実施形態においては、絶縁膜１０２の圧縮応力を犠牲膜１０３の膜応力に近づけるよう、絶縁膜改質工程Ｓ２０２にて改質処理を行う。
続いて、絶縁膜改質工程Ｓ２０２の詳細を説明する。処理空間２０５に残留したＴＥＯＳガス、Ｏ２ガスを排気したら、改質ガス供給系２４６からプラズマ状態のＡｒガスを供給する。Ａｒガスを供給する間、バイアス電極２１５を稼動させて、犠牲膜１０３にＡｒガスプラズマのイオン成分を引き寄せる。
前述のように、絶縁膜１０２には、ＳｉとＣが結合したＳｉ-Ｃ結合、ＳｉとＨが結合したＳｉ-Ｈ結合、Ｓｉ-ＯとＣが結合したＳｉ-ＯＣ結合、Ｓｉ-ＯとＨが結合したＳｉ-ＯＨ結合が存在する。Ａｒプラズマのイオン成分は絶縁膜１０２に衝突し、各結合間を切断し、図１３のように犠牲膜を改質する。本実施形態においては、改質された絶縁膜１０２を改質絶縁膜１１３と呼ぶ。このように、不純物との結合を切断することで、犠牲膜１０３の膜応力である圧縮応力を低減させる。
（Ｓ２０４）
続いて絶縁膜修復工程Ｓ２０４について説明する。
絶縁膜改質工程Ｓ２０２では、不純物との結合だけでなく、Ｓｉ−Ｏ結合も切断する可能性がある。仮に切断されると、膜密度が低下するなどしてウエットエッチング耐性が低くなることが考えられる。そのため、前述のように、犠牲膜除去工程Ｓ１１６にて、改質絶縁膜１１３がエッチングされてしまう。
そこで本工程においては、エッチングされた改質絶縁膜１１３を修復する。以下にその具体的な方法について説明する。ここでは、図１０に記載の装置を用いた修復方法を例にして説明する。
第一の処理ガスとしてＴＥＯＳガスを用い、第二の処理ガスとして酸素（Ｏ２）ガスを用いて絶縁膜１１４を形成する例について説明する。絶縁膜１１４は、絶縁膜１０２と同様にシリコン酸化膜（ＳｉＯ膜）で構成される。
犠牲膜除去工程Ｓ１１６にて処理されたウエハ１００をチャンバ２０２内に搬入したら、ゲートバルブ２０３を閉じてチャンバ２０２内を密閉する。その後、第一の実施形態と同様に、処理空間２０５内の処理位置（基板処理ポジション）までウエハ１００を上昇させる。
ウエハ１００を基板載置台２１２の上に載置する際は、基板載置台２１２の内部に埋め込まれたヒータ２１３に電力を供給し、ウエハ１００の表面が所定の温度となるよう制御される。ウエハ１００の温度は、例えば室温以上８００℃以下であり、好ましくは、室温以上であって７００℃以下である。この際、ヒータ２１３の温度は、温度センサにより検出された温度情報に基づいてコントローラ２８０が制御値を抽出し、温度制御部２２０によってヒータ２１３への通電具合を制御することによって調整される。
ウエハ１００が所定の温度に維持されたら、第一ガス供給系２４３からＴＥＯＳガスを処理空間２０５に供給する。熱分解されたＴＥＯＳガスのうちシリコン成分が改質絶縁膜１１３上に付着し、シリコン含有膜を形成する。所望の時間経過後、ＴＥＯＳガスを処理空間２０５から排気する。このとき改質絶縁膜１１３上に付着しなかったＨ等の不純物成分が排気される。その後Ｏ２ガスを処理空間２０５に供給する。Ｏ２ガスはシリコン含有膜と反応し、ＳｉＯで構成される膜を形成する。更には、シリコン含有膜中のＣやＨと反応してＣＯ２やＨ２Ｏを生成し、気体となる。所望の時間経過後、Ｏ２ガス、ＣＯ２、Ｈ２Ｏを処理空間２０５から排気する。以上のＴＥＯＳガス供給からＯ２ガス排気を一つのサイクルとして繰り返すことで、ＳｉＯ膜が積層され、所望の厚みのＳｉＯ膜として、絶縁膜１１４を形成する。このようにして改質絶縁膜１１３の凹凸を修復する。修復することで、改質絶縁膜１１３の表面荒れやエッチング量のばらつきを修復することができる。
なお、上記実施形態では絶縁膜、もしくは犠牲膜のいずれかの膜応力を調整していたがそれに限るものではなく、例えば両方の膜応力を調整しても良い。
また、上記実施形態では、シリコン含有ガスとしてＨＣＤＳやＴＥＯＳを用い、酸素含有ガスとしてＯ２を用い、窒素含有ガスとしてＮＨ３を用いる例を説明したが、それに限るものではない。当然に同様の効果を得られれば適宜置き換え可能である。
また、第一の実施形態においては絶縁膜の形成を犠牲膜の形成装置とは別の装置で形成した例を説明したが、それに限るものではなく、例えば同じ装置で形成しても良い。この場合、第一絶縁膜形成工程、犠牲膜形成工程と、それらの改質工程を一つの容器で行うことができるので、絶縁膜と犠牲膜との間に不純物が混入することが抑制され、従って半導体装置の特性を著しく向上させることができる。
また、本実施形態においては、改質をプラズマ状態のＡｒで行ったが、それに限るものではなく、例えばイオン注入装置を別途準備し、そこで生成されたイオンを犠牲膜に注入し、不純物との結合を切断してもよい。この場合、Ａｒに限らず、例えばゲルマニウム（Ｇｅ）等、膜の特性に直接影響の無いイオンサイズの大きい成分を使用するのが望ましい。
また、本実施形態においては、絶縁膜と犠牲膜の熱膨張率差により、半導体装置の破壊が起きる例について説明したが、それに限るものではない。例えば、図６に記載のホール１０６を形成した際に、絶縁膜または犠牲膜の膜応力の問題から、半導体装置の破壊が起きる恐れがある。しかしながら、上記実施形態のように、絶縁膜の膜応力を低減、あるいは犠牲膜の膜応力を低減することで、ホール１０６を形成した際の半導体装置の破壊を防ぐことができる。
１００ ウエハ（基板）
１０２ 絶縁膜
１０３ 犠牲膜
２００ 基板処理装置

Claims (10)

  1. 基板上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜上に犠牲膜を形成する犠牲膜形成工程と、
    前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する改質工程と、
    を一つの組み合わせとして複数回繰り返して前記絶縁膜と前記犠牲膜を積層した積層構造を形成する半導体装置の製造方法。
  2. 前記犠牲膜形成工程では、少なくともシリコン成分と不純物とを有するシリコン含有ガスと、窒素成分を有する窒素含有ガスとを用いて前記犠牲膜を形成し、
    前記改質工程では前記犠牲膜中の前記窒素成分と前記不純物との結合、もしくは前記シリコン成分と前記不純物との結合を切断し、前記犠牲膜の引張応力を低減するよう改質する
    請求項１に記載の半導体装置の製造方法。
  3. 前記改質工程は、前記犠牲膜形成工程が終了してから前記絶縁膜形成工程が開始されるまでの間に行われる請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記積層構造を形成した後、前記犠牲膜を除去して空隙を形成する犠牲膜除去工程と、
    前記空隙に導電膜を形成する導電膜形成工程と
    を有する請求項１から請求項３のうち、いずれか一項に記載の半導体装置の製造方法。
  5. 前記絶縁膜を形成する工程では、少なくともシリコン成分と不純物とを有するシリコン含有ガスと、酸素成分を有する酸素含有ガスとを用いて形成し、
    前記改質工程では前記絶縁膜中の前記酸素成分と前記不純物との結合、もしくは前記シリコン成分と前記不純物との結合を切断し、前記絶縁膜の圧縮応力を低減するよう改質する
    請求項１記載の半導体装置の製造方法。
  6. 前記改質工程は、前記絶縁膜形成工程が終了してから前記犠牲膜形成工程が開始されるまでの間に行われる請求項１または請求項５に記載の半導体装置の製造方法。
  7. 前記積層構造を形成した後、前記犠牲膜を除去して空隙を形成する犠牲膜除去工程と、
    前記空隙を形成した後、前記絶縁膜を修復する絶縁膜修復工程と、
    前記空隙に導電膜を形成する導電膜形成工程と、
    を有する請求項１、請求項５、または請求項６のうち、いずれか一項に記載の半導体装置の製造方法。
  8. 表面に絶縁膜が形成された基板を処理空間に配された基板載置部に載置する工程と、
    前記絶縁膜上に、少なくともシリコン成分と不純物とを有するシリコン含有ガスと、少なくとも酸素成分を有する酸素含有ガスとを用いて犠牲膜を形成する犠牲膜形成工程と、
    前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する改質工程と、
    を有する半導体装置の製造方法。
  9. 処理空間に配され、基板を載置する基板載置部と、
    前記処理空間にガスを供給するガス供給部と、
    前記ガス供給部から絶縁膜形成ガスを供給して、前記基板上に絶縁膜を形成する処理と、
    前記ガス供給部から犠牲膜形成ガスを供給して、前記絶縁膜上に犠牲膜を形成する処理と、
    前記ガス供給部から改質ガスを供給して、前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する改質処理と、
    を一つの組み合わせとして複数回繰り返して前記絶縁膜と前記犠牲膜を積層した積層構造を形成するよう制御する制御部と、
    を有する基板処理装置。
  10. 基板上に絶縁膜を形成する手順と、
    前記絶縁膜上に犠牲膜を形成する手順と、
    前記犠牲膜と前記絶縁膜の膜応力差を低減するよう改質する手順と、
    を一つの組み合わせとして複数回繰り返して前記第一絶縁膜と前記犠牲膜との積層膜を形成する手順と、
    をコンピュータによって基板処理装置に実行させるプログラム。


JP2016173628A 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム Active JP6419762B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016173628A JP6419762B2 (ja) 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム
TW105134998A TWI636555B (zh) 2016-09-06 2016-10-28 Semiconductor device manufacturing method, substrate processing device, and program
KR1020160169521A KR101965138B1 (ko) 2016-09-06 2016-12-13 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US15/385,133 US9685455B1 (en) 2016-09-06 2016-12-20 Method of manufacturing semiconductor device having 3D structure
CN201611237956.9A CN107799530B (zh) 2016-09-06 2016-12-28 半导体器件的制造方法及衬底处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016173628A JP6419762B2 (ja) 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2018041793A true JP2018041793A (ja) 2018-03-15
JP6419762B2 JP6419762B2 (ja) 2018-11-07

Family

ID=59034074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016173628A Active JP6419762B2 (ja) 2016-09-06 2016-09-06 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (5)

Country Link
US (1) US9685455B1 (ja)
JP (1) JP6419762B2 (ja)
KR (1) KR101965138B1 (ja)
CN (1) CN107799530B (ja)
TW (1) TWI636555B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049575A (ja) * 2018-09-26 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2020529731A (ja) * 2017-08-04 2020-10-08 マイクロマテリアルズ エルエルシー 改善された金属コンタクトランディング構造
JP7461396B2 (ja) 2022-03-24 2024-04-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188349A (ja) * 2008-02-08 2009-08-20 Tokyo Electron Ltd 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
JP2014207426A (ja) * 2013-03-21 2014-10-30 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4415984B2 (ja) * 2006-12-06 2010-02-17 ソニー株式会社 半導体装置の製造方法
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101660262B1 (ko) * 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101855324B1 (ko) * 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
JP6032988B2 (ja) * 2012-07-25 2016-11-30 株式会社フジクラ 計算方法、計算装置、プログラム、及び記録媒体
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
JP6046757B2 (ja) * 2014-09-30 2016-12-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
US9524981B2 (en) * 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
KR102264675B1 (ko) * 2014-12-09 2021-06-15 삼성전자주식회사 반도체 장치 및 그 형성방법
US9799671B2 (en) * 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
KR102437416B1 (ko) * 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US10147736B2 (en) * 2015-09-03 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9660076B2 (en) * 2015-09-03 2017-05-23 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9716098B2 (en) * 2015-09-04 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188349A (ja) * 2008-02-08 2009-08-20 Tokyo Electron Ltd 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
JP2014207426A (ja) * 2013-03-21 2014-10-30 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020529731A (ja) * 2017-08-04 2020-10-08 マイクロマテリアルズ エルエルシー 改善された金属コンタクトランディング構造
US11049695B2 (en) 2017-08-04 2021-06-29 Micromaterials Llc Metal contact landing structure
JP2020049575A (ja) * 2018-09-26 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7461396B2 (ja) 2022-03-24 2024-04-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Also Published As

Publication number Publication date
CN107799530A (zh) 2018-03-13
KR101965138B1 (ko) 2019-04-03
JP6419762B2 (ja) 2018-11-07
KR20180027308A (ko) 2018-03-14
TWI636555B (zh) 2018-09-21
TW201820596A (zh) 2018-06-01
US9685455B1 (en) 2017-06-20
CN107799530B (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
JP6419762B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
US20190393057A1 (en) Substrate processing apparatus
KR101946723B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기억 매체
CN110957238B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6691152B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN107275280B (zh) 半导体器件的制造方法及衬底处理装置
JP2018113322A (ja) 半導体装置の製造方法、プログラムおよび基板処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180726

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250