KR20050055074A - 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법 - Google Patents

기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법 Download PDF

Info

Publication number
KR20050055074A
KR20050055074A KR1020030069727A KR20030069727A KR20050055074A KR 20050055074 A KR20050055074 A KR 20050055074A KR 1020030069727 A KR1020030069727 A KR 1020030069727A KR 20030069727 A KR20030069727 A KR 20030069727A KR 20050055074 A KR20050055074 A KR 20050055074A
Authority
KR
South Korea
Prior art keywords
insulating layer
trench
hydrofluoric acid
etching
forming
Prior art date
Application number
KR1020030069727A
Other languages
English (en)
Inventor
고형호
심우관
김유경
홍창기
최상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030069727A priority Critical patent/KR20050055074A/ko
Priority to US10/949,426 priority patent/US20050074948A1/en
Publication of KR20050055074A publication Critical patent/KR20050055074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리(STI) 형성 방법을 제시한다. 본 발명의 일 관점에 따른 STI 형성 방법은, 반도체 기판에 트렌치(trench)를 형성하고, 트렌치를 메우는 버퍼층(buffer layer) 및 제1절연층을 형성한 후, 제1절연층에 수반된 보이드(void)를 제거하기 위해 제1절연층의 일부를 기상 불산(HF vapor)을 이용하는 식각으로 제거한다. 식각된 제1절연층 상에 트렌치를 채우는 제2절연층을 형성한다.

Description

기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리 형성 방법{Method of manufacturing shallow trench isolation with HF vapor etching process}
본 발명은 반도체 소자 제조에 관한 것으로, 특히, 원하지 않는 부위에의 손상 발생 없이 보이드(void)를 효과적으로 제거하기 위해서 기상 불산(HF vapor) 식각 과정을 도입한 얕은 트렌치 소자 분리(STI: Shallow Trench Isolation) 형성 방법에 관한 것이다.
반도체 기판 상에 소자를 구현할 때, 반도체 기판 상에 소자가 형성될 활성 영역을 설정하는 소자 분리를 먼저 도입하고 있다. 이러한 소자 분리는 디자인 룰(design rule)의 축소에 따라 얕은 트렌치 소자 분리(STI)로서 주로 도입되고 있다. 그런데, 이러한 STI를 형성할 때, 트렌치를 절연 물질로 채우는 과정에서 절연 물질의 소자 분리층 내에 보이드가 빈번하게 발생되고 있다. 이러한 보이드의 발생은 STI를 위한 트렌치의 종횡비(aspect ratio)가 디자인 룰의 감소에 따라 커짐에 따라 극심해 지고 있다.
도 1은 전형적인 STI 형성 과정에서 수반되는 보이드 발생을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 전형적인 STI 형성 과정은 반도체 기판(10)에 트렌치(15)를 형성하고, 트렌치(15)를 채우는 절연층(35)을 형성하고 평탄화하는 과정으로 수행되고 있다. 이때, 트렌치(15)의 형성에서의 식각 마스크(etch mask) 및 절연층(35)의 평탄화에서의 연마 종료층(stopper)으로서 마스크(20)가 실리콘 질화물(Si3N4)의 층으로 도입된다. 마스크(20)의 아래에는 패드(pad) 산화층(21)이 도입될 수도 있다. 그리고, 절연층(35)과 트렌치(15)의 내벽 사이의 계면에는 버퍼층(buffer layer:31)이 실리콘 질화물층으로 도입된다.
그런데, 디자인 룰이 축소됨에 따라 트렌치(15)의 종횡비가 매우 커져 절연층(35)이 트렌치(15)를 채울 때 보이드(37)가 수반되게 되고, 이러한 보이드(37)는 절연층(35)의 평탄화에 의해서 그 표면에 드러나게 된다. 이렇게 표면에 드러난 보이드(37) 부분은 반도체 기판(10) 상에 형성될 소자의 오동작 등을 유발할 수 있으므로 제거되어야 한다. 따라서, 트렌치(15)를 절연층(35)으로 메울 때 이러한 보이드(37)의 발생을 효과적으로 배제하기 위한 여러 방법이 제시되고 있으며, 일부 방법들은 이러한 보이드 발생에 매우 유효한 효과를 보이기도 한다.
그럼에도 불구하고, 현재 디자인 룰의 축소가 더욱 심화됨에 따라, 이러한 보이드(37) 발생을 배제하는 공정의 수행이 가능한 공정 마진(margin)이 매우 협소해지고 있다. 특히, 단일층으로 트렌치(15)를 보이드(37) 없이 채우는 절연층(35)을 형성하는 것은 매우 어렵게 인식되고 있다.
한편, STI가 유효한 소자 분리로서의 특성을 유지하기 위해서는 이러한 보이드(37)의 발생을 배제하는 것 이외에도, 버퍼층(31)의 확보 등과 같은 다른 요소도 고려되어야 한다. 버퍼층(31)은 STI가 소자 분리로서 유효한 기능을 하기 위해서 매우 중요하게 인식되고 있다. 즉, 버퍼층(31)은 트렌치(15)를 채우는 절연층(35)과 트렌치(15)의 내벽을 구성하는 반도체 기판(10) 물질과의 계면에서 유기되는 스트레스(stress)의 완화 등과 같은 매우 중요한 기능을 수행한다. 따라서, 절연층(35)이 보이드(37) 발생 없이 트렌치(15)를 메우도록 유도할 때, 이러한 버퍼층(31)은 손상이 발생되지 않도록 보호되어야 한다.
이에 따라, 이러한 버퍼층(31) 등에의 손상이 효과적으로 방지되며 보이드(37)의 발생을 배제할 수 있는, 절연층(35)으로 트렌치(15)의 갭(gap)을 채우는 방법이 도모되어야 한다.
본 발명이 이루고자 하는 기술적 과제는, 버퍼층 등에의 손상을 효과적으로 방지하며 내부에 발생될 수 있는 보이드를 효과적으로 제거할 수 있는 얕은 트렌치 소자 분리 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 관점에 따른 얕은 트렌치 소자 분리(STI) 형성 방법은, 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 메우는 제1절연층을 형성하는 단계와, 상기 제1절연층의 형성 이전에 상기 트렌치와 상기 제1절연층의 계면에 버퍼층(buffer layer)을 형성하는 단계와, 상기 제1절연층에 수반된 보이드(void)를 제거하기 위해 상기 제1절연층의 일부를 기상 불산을 이용하는 식각으로 상기 버퍼층에 대해 선택적으로 제거하는 단계, 및 상기 식각된 제1절연층 상에 상기 트렌치를 채우는 제2절연층을 형성하는 단계를 포함하여 구성될 수 있다.
여기서, 상기 제거 단계는 공정 챔버를 이용한 매엽식으로 수행될 수 있다.
상기 제거 단계는 상기 기상 불산을 상기 제1절연층 상에 대략 100 - 2000 sccm의 유량으로 제공하는 단계를 포함할 수 있다.
상기 제거 단계는 상기 기상 불산과 함께 수증기를 제공하는 단계를 포함할 수 있다. 이때, 상기 수증기의 제공과 함께 알코올기를 포함하는 가스를 제공할 수 있다.
여기서, 상기 알코올기를 포함하는 가스는 상기 제1절연층 상에 대략 50 - 200 sccm의 유량으로 제공될 수 있다.
상기 알코올기를 포함하는 가스는 이소프로필 알코올(IPA)일 수 있다. 또는, 상기 알코올기를 포함하는 가스는 메틸 알코올 또는 에틸 알코올일 수 있다.
또한 상기 제거 단계에서 상기 수증기의 제공과 함께 카르복실기를 포함하는 가스를 제공할 수 있다. 여기서, 상기 카르복실기를 포함하는 가스는 기상 카르복실산일 수 있다.
상기 제거 단계는 상기 반도체 기판의 온도를 대략 0 - 60 ℃ 정도로 유지하며 수행될 수 있다.
상기 제거 단계는 상기 기상 불산과 함께 알코올기를 포함하는 가스를 제공하는 단계를 포함할 수 있다. 또는, 상기 제거 단계는 상기 기상 불산과 함께 카르복실기를 포함하는 가스를 제공하는 단계를 포함할 수 있다.
상기 버퍼층은 실리콘 질화물층을 포함하여 형성될 수 있다.
본 발명에 따르면, 버퍼층 등에의 손상을 효과적으로 방지하며 내부에 발생될 수 있는 보이드를 효과적으로 제거할 수 있는 얕은 트렌치 소자 분리 형성 방법을 제공할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예는 보이드를 효과적으로 제거할 수 있는 얕은 트렌치 소자 분리(STI) 형성 방법을 제공한다. 이때, STI를 위해 트렌치를 메우는 절연층을 형성할 때, 트렌치를 1차로 메우는 제1절연층을 형성한 후, 상기 제1절연층을 부분적으로 식각하여 제1절연층의 형성 시 제1절연층의 내부에 발생된 보이드를 제거한다. 이러한 식각 과정에서 제1절연층과 트렌치의 계면에 이미 형성되어 있는 버퍼층이 소실되거나 손상되는 것을 효과적으로 방지하기 위해서, 이러한 식각 과정은 기상 불산(HF vapor)을 이용한 식각으로 바람직하게 수행된다.
기상 불산을 이용한 식각은 기상 불산과 함께 수증기(H2O vapor)를 포함하는 가스를 제1절연층 상에 제공함으로써 수행된다. 따라서, 이러한 식각 과정은 챔버에 웨이퍼가 매엽으로 장착되어 진행되는 매엽식으로 진행되게 된다. 이러한 식각 과정을 개략적인 모형으로 설명하면, 제1절연층 표면 상에 수증기에 의해서 발생되는 물막 위에 기상 불산이 녹아 들어가 결국 불산 용액이 형성되고, 이러한 불산 용액이 제1절연층을 바람직하게 구성하는 실리콘 산화물과 반응함으로써 제1절연층을 표면으로부터 식각하게 된다.
이러한 기상 불산을 이용하는 식각 과정은 STI 형성에서 트렌치를 메우도록 도입되는 제1절연층을 바람직하게 구성하는 실리콘 산화물에 대해서는 상대적으로 높은 식각율을 구현할 수 있는 데 비해, 버퍼층으로 바람직하게 도입되는 실리콘 질화물에 대해서는 상대적으로 매우 낮은 식각율을 나타낼 수 있는 장점을 구현할 수 있다. 즉, 실리콘 질화물에 대한 식각 선택비를 매우 높게 구현할 수 있는 장점을 이러한 기상 불산을 이용하는 식각 과정은 구현할 수 있다.
따라서, 바람직하게 실리콘 산화물층으로 구성되는 제1절연층을 식각할 때, 식각에 따라 식각 과정에 자연적으로 노출되게 되는 바람직하게 실리콘 질화물층으로 구성된 버퍼층이 이러한 식각 과정에 의해서 소실되거나 손상되는 것을 효과적으로 방지할 수 있다.
만일, 이러한 제1절연층을 부분 식각하는 과정에서 이러한 버퍼층이 손상될 경우, 트렌치를 이루는 반도체 기판 물질, 즉, 실리콘(Si)과 제1절연층 상에 증착될 제2절연층을 바람직하게 구성하는 실리콘 산화물층 간의 계면에서 버퍼층이 버퍼로서의 역할, 예를 들어, 스트레스를 완화하는 역할 등을 수행할 수 없게 된다. 또한, 트렌치 입구 부위에서 버퍼층이 매우 얇게 되거나 소실됨에 따라, 소자, 예컨대, DRAM 소자를 구성하는 트랜지스터 등의 리프레시 특성을 열화시키는 요인으로 작용할 수 있다.
이러한 버퍼층으로서의 실리콘 질화물층에 대한 소상 및 소실은 제1절연층에 대한 부분 식각을 알려진 희석 불산 용액을 이용하는 습식 식각이나 BOE(Buffered Oxide Etchant)를 이용하는 습식 식각에서는 빈번히 발생되는 원하지 않는 현상이다. 또한, BOE를 이용하는 습식 식각의 경우 실리콘 산화물에 대한 식각율이 상대적으로 너무나 높아 제1절연층의 균일도가 불량해지게 되고, 이에 따라, 트렌치 깊이, 즉, 제1절연층이 식각된 후 남는 두께가 불균일해져 STI의 높이가 불균일해지는 원하는 않는 불량 발생을 야기할 수 있다. 따라서, BOE를 이용하는 습식 식각의 경우 STI 공정의 스킴(scheme) 및 공정 조건을 구성하기가 매우 어렵게 된다. 또한, 희석 불산을 이용하는 습식 식각의 경우 실리콘 질화물에 대한 식각 선택비를 높게 구현하기가 어려워, STI의 실리콘 질화물층의 버퍼층에의 손상을 회피하기가 매우 어렵다.
그러나, 본 발명의 실시예에 제시하는 기상 불산을 이용하는 식각 과정을 STI를 구성하기 위한 제1절연층에의 부분 식각에 도입할 경우, 실리콘 질화물층에 대한 보다 높은 식각 선택비를 구현할 수 있어 버퍼층으로 도입되는 실리콘 질화물층에 대한 소실 및 손상을 효과적으로 방지할 수 있다. 또한, 상당히 높은 실리콘 산화물에 대한 식각율을 구현할 수 있고 또한 식각 균일도 및 깊이 균일도를 개선할 수 있다. 따라서, 보이드 측면에서의 공정 마진을 보다 더 확복할 수 있다.
도 2는 본 발명의 실시예에 의한 STI 형성 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 도 3 내지 도 7은 본 발명의 실시예에 의한 STI 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 도 8a 및 도 8b는 본 발명의 실시예에 의한 STI 형성 방법에 의해서 구현될 수 있는 효과를 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 의한 STI 형성 방법은 바람직하게 실리콘 기판으로서의 반도체 기판(100) 상에 STI를 위한 트렌치(150)를 형성하는 단계를 포함하여 수행된다(도 2의 1210).
예를 들어, 반도체 기판(100) 상에 바람직하게 열 산화물층으로서의 패드 산화층(210)을 형성하고 그 상에 바람직하게 실리콘 질화물층으로서의 식각 마스크(200)를 형성한다. 식각 마스크(200)는 후속되는 평탄화 과정, 예컨대, 화학 기계적 연마(CMP: Chemical Mechanical Polishing) 과정에서 연마 종료점으로도 기능하게 된다. 이후에, 식각 마스크(200)에 의해서 노출되는 부분을 선택적으로 식각하여 반도체 기판(100)에 일정 깊이로 트렌치(150)를 형성한다.
도 2 및 도 4를 참조하면, 트렌치(150)의 측벽 및 바닥의 프로파일을 따라 연장되게 형성되는 버퍼층(300)을 형성한다(도 2의 1220). 버퍼층(300)은 스트레스 완화 등과 같은 STI 특성을 개선하는 역할을 위해서 도입된다. 이러한 버퍼층(300)으로는 실리콘 질화물층이 바람직하게 채용될 수 있다. 물론, 이러한 버퍼층(300)의 상하에 다른 종류의 절연 물질층, 예컨대, 실리콘 산화물층 등을 산화 방지 또는 계면 특성 개선 등을 위해서 도입할 수도 있다.
다음에, 버퍼층(300) 상에 트렌치(150)를 메우는 제1절연층(410)을 형성한다(도 2의 1230). 이러한 제1절연층(410)으로는 갭 채움(gap fill) 특성이 매우 높다고 알려져 있는 고온 언도우프트 실리케이트 글라스(USG: Undoped Silicate Glass)를 이용할 수 있다. 또한, 제1절연층(410)으로 갭 채움 특성이 매우 높은 고밀도 플라즈마(HDP: High Density Plasma) 산화물층 또는 TOSZ 등과 같은 실리콘 산화물층을 도입할 수 있다.
이때, 제1절연층(410)의 내부에는 디자인 룰의 급격한 축소에 따른 트렌치(150)의 종횡비의 증가에 의해서 보이드(401)가 수반될 수 있다. 이러한 보이드(401)의 수반은 트렌치(150)의 선폭(CD: Critical Dimension)의 급격한 감소에 따라 보다 극심하게 빈번히 발생한다.
도 2 및 도 5를 참조하면, 제1절연층(410)을 부분 식각하여 내부의 보이드(401)를 제거한다(도 2의 1240). 이러한 제1절연층(410)의 부분 식각은 기상 불산을 이용하는 식각으로 수행된다. 예를 들어, 반도체 기판(100)을 공정 챔버에 장입한 후, 반도체 기판(100) 상에 기상 불산을 제공하고, 이러한 기상 불산의 제공과 함께 수증기를 제공함으로써 제1절연층(410)을 선택적으로 식각할 수 있다. 이때, 기상 불산은 무수 기상 불산인 것이 바람직한 데, 이는 공정 제어에 보다 유리하기 때문이다.
또한, 수증기의 제공과 함께 알코올(alcohol)기를 가지는 가스 또는 카르복실기(carboxyl)를 가지는 가스를 제공할 수 있다. 알코올기를 가지는 가스로는 IPA(IsoPropyl Alcohol)이나 메틸알코올(CH3OH) 또는 에틸알코올 등을 이용할 수 있고, 카르복실기를 가지는 가스로는 기상 카르복실산(CH3COOH)을 이용할 수 있다. 이러한 가스들은 기상 불산의 식각 작용을 촉진하는 작용, 예컨대, 식각에의 촉매 작용을 위해서 도입된다.
한편, 이러한 알코올기 또는 카르복실기를 가지는 가스, 특히, 알코올기를 가지는 가스를 함께 제공할 때, 알코올기를 가지는 가스, 즉, ROH(R은 반응기) 가스는 기상 불산과 반응하여 기상 불산을 활성화시킬 수 있고, 또한, 활성화된 기상 불산과 실리콘 산화물이 반응할 때 촉매로서 참여하여 기상인 ROH 형태의 부산물을 생성하게 유도한다. 따라서, 수증기의 단독 제공의 경우보다 반응 부산물인 물의 생성량을 보다 적게 유도할 수 있고, 또한, 휘발성이 수증기보다 강한 ROH 형태의 부산물의 생성을 유도하여 부산물이 식각된 결과물 표면에 잔존되는 것을 효과적으로 배제할 수 있다.
이와 같이 기상 불산 식각을 이용하여 제1절연층(410)을 식각할 경우, 이러한 식각은 제1절연층(410)의 내부에 발생된 보이드(401)가 제거될 때까지 제1절연층(410)을 식각하여 제거하는 부분 식각(partial etch)으로 진행된다. 따라서, 식각의 진행에 의해서 트렌치(150)의 측벽에 위치하는 버퍼층(300)의 표면이 이러한 식각 과정에 노출되게 된다. 그런데, 본 발명의 실시예에서 제시하는 기상 불산 식각은 실리콘 질화물/실리콘 산화물에 대해서 1/100 또는 그 이하의 식각 선택비를 구현할 수 있다. 따라서, 버퍼층(300)으로 도입된 실리콘 질화물층에 대한 소실 및 손상을 효과적으로 방지할 수 있다.
실험적으로 측정된 결과를 제시하면, 기상 불산을 공정 챔버에 180 sccm 제공하고 수증기를 2.5l/m 제공할 경우, 대략 80초 정도 식각 시간 동안, 고온 USG의 경우 2800Å 정도 식각되었으며, 이에 대해 실리콘 질화물의 경우 대략 21Å 정도 식각된 결과를 얻을 수 있었다. 이때, 반도체 기판의 온도는 대략 60℃ 정도였다. 이에 대해 비교 결과로서 100 : 1로 희석된 불산 용액을 이용한 습식 식각의 경우 대략 350초 동안 식각을 진행할 때, 고온 USG의 경우 2800Å 정도 식각되었으며, 이에 대해 실리콘 질화물의 경우 대략 128Å 정도 식각된 결과를 얻을 수 있었다. 이와 같은 결과는 고온 USG에 대해서 동일한 식각량이 얻어질 때, 즉, 상기한 바와 같이 고온 USG의 식각량이 2800Å 정도일 때, 식각될 수 있는 실리콘 질화물의 식각량이 본 발명의 실시예의 경우 21Å으로 희석 불산을 이용하는 습식 식각의 비교예의 128Å에 비해 매우 작음을 입증한다.
또한, 100 : 1로 희석된 불산 용액을 이용한 습식 식각을 90초 정도 수행할 때, 상당히 안정된 막질로 알려진 열 산화물의경우 대략 200Å 정도 식각되는 결과를 얻을 수 있다. 이러한 열 산화물에 대한 결과를 기준으로 하기 위해서 본 발명의 실시예에 따른 기상 불산 식각은, 기상 불산을 180 sccm 제공하고 수증기를 2.5l/m 제공할 경우, 대략 15초 정도 제공할 때 열 산화물에 대해서 대략 200Å 정도의 식각량을 얻을 수 있다. 이러한 조건에서 고온 USG는 희석 불산 용액을 이용하는 습식 식각의 경우 대략 720Å 정도 식각되고, 기상 불산을 이용하는 식각의 경우 대략 514Å 정도 식각되는 결과를 얻을 수 있다. 이때, 실리콘 질화물에 대해서는 희석 불산 용액을 이용하는 습식 식각의 경우 33Å 정도 식각되고, 기상 불산을 이용하는 식각의 경우 대략 4Å 정도 식각되는 결과를 얻을 수 있다.
이러한 결과는 본 발명의 실시예에 따른 기상 불산을 이용하는 식각의 경우, 동일한 양의 실리콘 산화물, 예컨대, 고온 USG를 식각 제거하는 동안 상대적으로 보다 적은 양만의 실리콘 질화물이 소실되는 것을 입증하고 있다. 따라서, 도 5에 제시된 바와 같이 기상 불산을 이용하는 식각으로 제1절연층(410)을 부분 식각할 때, 식각 과정에 노출되는 버퍼층(300)으로서의 실리콘 질화물층의 손상 및 소실을 효과적으로 방지할 수 있다.
이러한 효과는 STI 특성을 유지하고 개선하는 데 매우 중요하다. 도 8a 및 도 8b를 참조하여 설명하면, 만일 도 8a에 제시된 바와 같이 제1절연층(도 8a의 2410)이 제거될 때 버퍼층인 실리콘 질화물층(도 8a의 2300)이 함께 소실되면, 노출된 실리콘 질화물층 부분(2301)에는 실리콘 질화물의 소실에 의해서 그 두께가 도시된 바와 같이 매우 얇아지게 된다.
일반적으로 바람직한 버퍼층으로서의 실리콘 질화물의 두께는 대략 78Å 내지 50Å 정도로 고려할 수 있는 데, 도 8a에 제시된 바와 같이 그 두께가 감소되면, 실리콘 질화물층 부분(2301)에서는 버퍼층으로서의 역할을 수행할 수 없게 된다. 앞서 실험적인 결과 데이터(data)들로서 설명한 바와 같이 제1절연층(2410)을 구성하는 절연 물질로 사용된 고온 USG는 실질적으로 보이드의 제거를 위해서 수백 내지 수천 Å 정도 식각되어 제거될 수 있는 데, 이 경우 실리콘 질화층(2300)의 소실량은 앞서 결과에서 보듯이 수백 Å에 다다를 수 있게 된다. 따라서, 소실된 실리콘 질화물층 부분(2301)은 버퍼층으로서의 기능을 상실하게 된다.
이에 따라, 트렌치(도 8a의 2150)의 측벽을 이루는 반도체 기판(도 8a의 2100) 물질과 후속에 트렌치(2150)를 채우는 절연 물질인 실리콘 산화물 간의 계면에 큰 스트레스 등이 유기되고, 이에 따라, STI의 특성이 열화될 수 있으며, 이러한 열화는 DRAM 소자 등의 동작 특성 또는 리프레쉬 특성을 열화시키는 요인으로 작용할 수 있다.
이에 비해 도 8b에 제시된 바와 같이 제1절연층(도 8b의 410)의 식각에 의해서 버퍼층(300)의 실리콘 질화물층 부분(301)이 노출되더라도, 앞서 실험 데이터들에 제시된 바와 같이 기상 불산을 이용하는 식각의 실리콘 질화물에 대한 식각율은 매우 낮으므로 식각 과정에 노출된 실리콘 질화물층 부분(301)은 버퍼층(300)으로서 기능할 수 있는 두께를 충분히 유지할 수 있다. 즉, 앞서 제시한 실험 데이터에 제시되듯이 제1절연층(410)이 대략 2800Å 정도 식각되더라도, 노출된 실리콘 질화물층 부분(301)에서는 불과 21Å 정도로 미미한 양만이 소실되게 된다. 따라서, 만일, 버퍼층(300)이 대략 78Å 정도의 두께를 가지는 실리콘 질화물층을 포함하여 구성되었다면, 노출된 실리콘 질화물층 부분(301)의 두께는 적어도 57Å 정도의 두께로서 유지될 수 있다. 이는 STI 소자에서 버퍼층으로서 요구되는 대략 50Å 정도 두께를 충분히 확보할 수 있음을 입증하고 있다.
다시 도 5를 참조하면, 제1절연층(410)을 부분 식각하는 데 이용되는 기상 불산을 이용하는 식각은 기상 불산 등의 제공을 수반하므로, 공정 챔버에서 매엽식으로 수행될 수 있다. 이때, 무수 기상 불산의 제공은 대략 100 - 2000 sccm 정도의 유량으로 제공될 수 있고, 이때, 반도체 기판(100)의 온도는 대략 0 - 60℃ 정도로 유지될 수 있다. 또한, IPA 등과 같은 촉매로서 작용할 가스의 유량은 대략 50 - 200 sccm 정도일 수 있다.
도 2 및 도 6을 참조하면, 부분 식각된 제1절연층(410) 상에 트렌치(150)를 완전히 그리고 보이드 없이 메우는 제2절연층(450)을 형성한다(도 2의 1250), 이러한 제2절연층(450)은 갭 채움 특성이 매우 높다고 알려져 있는 고온 USG, HDP 산화물, TOSZ 등과 같은 실리콘 산화물층으로 도입될 수 있다. 이때, 부분 식각되고 보이드(도 401)가 제거된 제1절연층(410)의 존재에 의해서, 제2절연층(450)이 실질적으로 채울 트렌치의 종횡비는 크게 완화되었으므로, 제2절연층(450)은 보이드의 발생 없이 트렌치(150)를 메우도록 증착될 수 있다. 만일, 트렌치(150)의 종횡비가 매우 높아 보이드 발생이 반복될 경우, 제1절연층(410)을 증착하고 부분 식각하여 보이드를 제거하는 과정을 더 반복할 수도 있다.
도 2 및 도 7을 참조하면, 제2절연층(450)의 표면을 평탄화하여 트렌치(150)에 한정되는 소자 분리층(410, 450)을 형성함으로써 STI를 구현한다(도 2의 1260). 제2절연층(150)의 평탄화는 CMP 등으로 수행될 수 있으며, 이때, 식각 마스크(200)를 바람직하게 구성하는 실리콘 질화물층이 연마 종료점으로 이용될 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해되어야 함이 명백하다.
상술한 바와 같은 본 발명에 따르면, 얕은 트렌치 소자 분리를 구현할 때 보이드를 효과적으로 제거할 수 있어, 보이드 없는 STI를 구현할 수 있다. 보이드를 제거하기 위해 트렌치를 채우는 절연층을 부분 식각할 때, 절연층을 바람직하게 구성하는 실리콘 산화물층을 기상 불산을 이용하는 식각으로 제거함으로써, 절연층과 트렌치의 측벽 계면에 도입되는 버퍼층으로서의 실리콘 질화물층의 소실 또는 손상을 효과적으로 방지할 수 있다. 이에 따라, 버퍼층을 이루는 실리콘 질화물층의 손상에 따른 STI의 열화를 방지할 수 있다. 또한, 상기한 식각은 실리콘 산화물에 대한 높은 식각 균일도를 나타낼 수 있어, STI의 균일도를 개선할 수 있다.
도 1은 전형적인 얕은 트렌치 소자 분리(STI )형성 과정에서 수반되는 보이드(void) 발생을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 본 발명의 실시예에 의한 STI 형성 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.
도 3 내지 도 7은 본 발명의 실시예에 의한 STI 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 8a 및 도 8b는 본 발명의 실시예에 의한 STI 형성 방법에 의해서 구현될 수 있는 효과를 설명하기 위해서 개략적으로 도시한 단면도들이다.

Claims (14)

  1. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치를 메우는 제1절연층을 형성하는 단계;
    상기 제1절연층의 형성 이전에 상기 트렌치와 상기 제1절연층의 계면에 버퍼층(buffer layer)을 형성하는 단계;
    상기 제1절연층에 수반된 보이드(void)를 제거하기 위해 상기 제1절연층의 일부를 기상 불산을 이용하는 식각으로 상기 버퍼층에 대해 선택적으로 제거하는 단계; 및
    상기 식각된 제1절연층 상에 상기 트렌치를 채우는 제2절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  2. 제1항에 있어서,
    상기 제거 단계는 공정 챔버를 이용한 매엽식으로 수행되는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  3. 제1항에 있어서,
    상기 제거 단계는 상기 기상 불산을 상기 제1절연층 상에 대략 100 - 2000 sccm의 유량으로 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  4. 제1항에 있어서,
    상기 제거 단계는 상기 기상 불산과 함께 수증기를 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  5. 제4항에 있어서,
    상기 제거 단계는 상기 수증기의 제공과 함께 알코올기를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  6. 제5항에 있어서,
    상기 알코올기를 포함하는 가스는 상기 제1절연층 상에 대략 50 - 200 sccm의 유량으로 제공되는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  7. 제5항에 있어서,
    상기 알코올기를 포함하는 가스는 이소프로필 알코올(IPA)인 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  8. 제5항에 있어서,
    상기 알코올기를 포함하는 가스는 메틸 알코올 또는 에틸 알코올인 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  9. 제4항에 있어서,
    상기 제거 단계는 상기 수증기의 제공과 함께 카르복실기를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  10. 제9항에 있어서,
    상기 카르복실기를 포함하는 가스는 기상 카르복실산인 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  11. 제1항에 있어서,
    상기 제거 단계는 상기 반도체 기판의 온도를 대략 0 - 60 ℃ 정도로 유지하며 수행되는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  12. 제1항에 있어서,
    상기 제거 단계는 상기 기상 불산과 함께 알코올기를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  13. 제1항에 있어서,
    상기 제거 단계는 상기 기상 불산과 함께 카르복실기를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
  14. 제1항에 있어서,
    상기 버퍼층은 실리콘 질화물층을 포함하여 형성되는 것을 특징으로 하는 얕은 트렌치 소자 분리 형성 방법.
KR1020030069727A 2003-10-07 2003-10-07 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법 KR20050055074A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030069727A KR20050055074A (ko) 2003-10-07 2003-10-07 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
US10/949,426 US20050074948A1 (en) 2003-10-07 2004-09-24 Method of manufacturing shallow trench isolation structure using HF vapor etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069727A KR20050055074A (ko) 2003-10-07 2003-10-07 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법

Publications (1)

Publication Number Publication Date
KR20050055074A true KR20050055074A (ko) 2005-06-13

Family

ID=34386769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069727A KR20050055074A (ko) 2003-10-07 2003-10-07 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법

Country Status (2)

Country Link
US (1) US20050074948A1 (ko)
KR (1) KR20050055074A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878015B1 (ko) * 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US7842569B2 (en) 2006-08-09 2010-11-30 Samsung Electronics Co., Ltd. Flash memory device and method of fabricating the same
US8524569B2 (en) 2010-05-17 2013-09-03 Samsung Electronics Co., Ltd. Methods of forming an isolation layer and methods of manufacturing semiconductor devices having an isolation layer
KR20180099504A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 반도체 제조 방법 및 플라즈마 처리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248375A1 (en) * 2003-06-04 2004-12-09 Mcneil John Trench filling methods
JP4886219B2 (ja) * 2005-06-02 2012-02-29 株式会社東芝 半導体装置およびその製造方法
JP4833878B2 (ja) * 2007-01-31 2011-12-07 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
TW200913169A (en) * 2007-09-13 2009-03-16 Powerchip Semiconductor Corp Method of fabricating flash memory
US20130012012A1 (en) * 2011-07-10 2013-01-10 Chien-Liang Lin Semiconductor process
CN103515284A (zh) * 2012-06-27 2014-01-15 南亚科技股份有限公司 沟槽隔离结构及其制造方法
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP6494226B2 (ja) 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法
CN113257735B (zh) * 2021-05-12 2023-02-24 杭州士兰集成电路有限公司 半导体器件的隔离结构及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842569B2 (en) 2006-08-09 2010-11-30 Samsung Electronics Co., Ltd. Flash memory device and method of fabricating the same
KR100878015B1 (ko) * 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US7745305B2 (en) 2007-01-31 2010-06-29 Samsung Electronics Co., Ltd. Method of removing an oxide and method of filling a trench using the same
US8524569B2 (en) 2010-05-17 2013-09-03 Samsung Electronics Co., Ltd. Methods of forming an isolation layer and methods of manufacturing semiconductor devices having an isolation layer
KR20180099504A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 반도체 제조 방법 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
US20050074948A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
US7163869B2 (en) Shallow trench isolation structure with converted liner layer
US6159823A (en) Trench isolation method of semiconductor device
US20080081434A1 (en) Method for forming isolation structure in semiconductor device
JP2004104098A (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
KR20050055074A (ko) 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
KR100399986B1 (ko) 셸로우트렌치 소자분리방법
KR20060011537A (ko) 반도체소자의 소자분리 방법
KR100596834B1 (ko) 반도체소자의 폴리실리콘 플러그 형성방법
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
KR19990006860A (ko) 반도체 장치의 제조방법
CN109950311B (zh) 半导体结构及其形成方法
KR102425110B1 (ko) 적층된 층을 형성하는 방법 및 그에 의해 형성된 소자
US7476622B2 (en) Method of forming a contact in a semiconductor device
KR100478253B1 (ko) 반도체 소자 형성방법
CN106952815A (zh) 鳍式晶体管的形成方法
US8921183B2 (en) Method for fabricating trench isolation structure
CN113496952B (zh) 半导体结构及其制作方法
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR20070001740A (ko) 반도체소자의 트랜치 소자분리막 형성방법
JP2006501667A (ja) 分離材料で満たされた溝より成るフィールド分離領域を有する半導体装置の製造方法
KR19990055199A (ko) 반도체 장치의 소자 분리막 형성방법
JP2004179571A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application