KR19990055199A - 반도체 장치의 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 제조 분야에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리 공정에 관한 것이며, 더 자세히는 STI(Shallow Trench Isolation) 공정에 관한 것이다. 본 발명은 STI 공정시 효율적인 화학·기계적 연마 공정이 이루어지도록 하여 안정된 트렌치 매립 산화막을 형성하는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다. 이를 위하여 본 발명으로부터 제공되는 특징적인 반도체 장치의 소자 분리막 형성방법은 반도체 기판 상에 산화 방지막 패턴을 형성하는 제1 단계; 상기 제1 단계 수행후 노출된 상기 반도체 기판에 트렌치를 형성하는 제2 단계; 전체구조 상부에 실리콘층을 형성하는 제3 단계; 전체구조 상부에 트렌치 매립 산화막을 형성하는 제4 단계; 화학·기계적 연마 공정을 실시하여 상기 산화 방지막 패턴을 노출시키는 제5 단계; 열처리를 실시하여 상기 실리콘층을 산화시키는 제6 단계; 및 상기 산화 방지막 패턴을 제거하여 상기 반도체 기판을 노출시키는 제7 단계를 포함하여 이루어진다.

Description

반도체 장치의 소자 분리막 형성방법

본 발명은 반도체 제조 분야에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리 공정에 관한 것이며, 더 자세히는 STI(Shallow Trench Isolation) 공정에 관한 것이다.

STI 공정은 반도체 장치의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있는 소자 분리 공정으로 부각되고 있으며, 향후 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 장치 제조 공정에의 적용이 유망한 기술이다.

첨부된 도면 도 1a 내지 도 1c는 종래 기술에 따른 STI 공정을 도시한 것이다. 종래 기술에 따른 STI 공정은 다음과 같다.

우선, 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 100∼200Å 두께의 패드 산화막(11) 및 1000∼25000Å 두께의 패드 질화막(12)을 차례로 증착하고, 소자 분리 마스크를 사용한 사진 식각 공정을 실시하여 패드 질화막(12) 및 패드 산화막(11)을 차례로 선택적 식각하여 산화 방지막 패턴을 형성한 다음, 패드 산화막(11) 및 패드 질화막(12)으로 이루어진 산화 방지막 패턴을 식각장벽으로 하여 실리콘 기판(10)을 트렌치 식각한다. 이후, 트렌치 식각시 발생한 실리콘 기판(10)의 식각 손상을 보상하기 위한 희생 열산화 공정 및 측벽 열산화 공정을 실시한다(도시되지 않음).

다음으로, 도 1b에 도시된 바와 같이 전체구조 상부에 트렌치 매립 산화막(13)을 증착하고, 화학·기계적 연마(CMP) 공정을 실시하여 산화막(13)을 연마한다. 이때, 상대적으로 넓은 활성 영역을 정의하는 패드 질화막(12) 상부에 산화막(13a)이 잔류하게 된다.

계속하여, 도 1c에 도시된 바와 같이 질화막 제거 공정을 실시한다. 이때, 잔류 산화막(13a)에 식각장벽으로 작용하여 질화막(12)이 완전히 제거되지 않고 잔류 질화막(12a)을 유발하게 된다.

첨부된 도면 도 2는 종래 기술에 따른 STI 공정중 과도한 화학·기계적 연마 공정에 의해 발생한 디슁(dishing) 현상을 도시한 것으로, 상술한 종래의 STI 공정에서 도 1b에 해당하는 도면이다. 도면 부호는 도 1b에서 사용된 도면 부호와 지시하는 바와 같다.

도시된 바와 같이 트렌치 매립 산화막(13)이 패드 질화막(12) 상부에 잔류하는 것을 방지하기 위하여 과도한 연마를 실시할 경우, 산화 방지막 패턴인 패드 질화막(12) 모서리 부분이 손실되며, 상대적으로 넓은 트렌치 영역의 산화막(13)에서 디슁 현상(A)이 발생하게 된다.

이와 같이 종래 기술에 따른 STI 공정은 트렌치 매립 산화막의 에치백을 위하여 실시되는 화학·기계적 연마 공정시 패드 질화막 상부에 트렌치 매립 산화막이 잔류하여 후속 질화막 제거 공정을 어렵게 하거나, 또는 이를 제거하기 위한 과도한 연마에 의해 상대적으로 넓은 트렌치 영역에서 매립 산화막의 손실(디슁 현상)을 유발하는 문제점이 있었다.

본 발명은 STI 공정시 효율적인 화학·기계적 연마 공정이 이루어지도록 하여 안정된 트렌치 매립 산화막을 형성하는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 기술에 따른 STI(Shallow Trench Isolation) 공정 단면도.

도 2는 종래 기술에 따른 STI 공정중 과도한 화학·기계적 연마 공정에 의해 발생한 디슁(dishing) 현상을 도시한 단면도.

도 3a 내지 도 3e는 본 발명의 일실시예에 따른 STI 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 실리콘 기판 21 : 패드 산화막

22 : 패드 질화막 23 : 측벽 열산화막

24 : 다결정 실리콘막 25 : 트렌치 매립 산화막

26 : 소자 분리 산화막

본 발명으로부터 제공되는 특징적인 반도체 장치의 소자 분리막 형성방법은 반도체 기판 상에 산화 방지막 패턴을 형성하는 제1 단계; 상기 제1 단계 수행후 노출된 상기 반도체 기판에 트렌치를 형성하는 제2 단계; 전체구조 상부에 실리콘층을 형성하는 제3 단계; 전체구조 상부에 트렌치 매립 산화막을 형성하는 제4 단계; 화학·기계적 연마 공정을 실시하여 상기 산화 방지막 패턴을 노출시키는 제5 단계; 열처리를 실시하여 상기 실리콘층을 산화시키는 제6 단계; 및 상기 산화 방지막 패턴을 제거하여 상기 반도체 기판을 노출시키는 제7 단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상술한다.

첨부된 도면 도 3a 내지 도 3e는 본 발명의 일실시예에 따른 STI 공정을 도시한 것이다. 본 발명의 일실시예에 따른 STI 공정은 다음과 같이 진행된다.

우선, 도 3a에 도시된 바와 같이 실리콘 기판(20) 상에 100∼200Å 두께의 패드 산화막(21) 및 1000∼25000Å 두께의 패드 질화막(22)을 차례로 증착하고, 소자 분리 마스크를 사용한 사진 식각 공정을 실시하여 패드 질화막(22) 및 패드 산화막(21)을 차례로 선택적 식각하여 산화 방지막 패턴을 형성한 다음, 패드 산화막(21) 및 패드 질화막(22)으로 이루어진 산화 방지막 패턴을 식각장벽으로 하여 실리콘 기판(20)을 트렌치 식각한다. 이어서, 트렌치 식각시 발생한 실리콘 기판(20)의 식각 손상을 보상하기 위하여 트렌치 측벽에 50∼200Å 두께의 희생 열산화막을 성장시킨후 습식 제거하고, 다시 트렌치 측벽에 50∼200Å 두께의 측벽 열산화막(23)을 형성한다.

다음으로, 도 3b에 도시된 바와 같이 400∼700℃의 온도에서 저압 화학기상증착(LPCVD) 방식을 사용하여 전체구조 상부에 다결정 실리콘막(24)을 100∼2000Å 두께로 증착하고, 그 상부에 화학기상증착 방식을 사용하여 1000∼7000Å 두께의 트렌치 매립 산화막(25)을 증착한다. 이때, 트렌치 매립 산화막(25)은 400∼600℃의 온도에서 O₃와 TEOS(TetraEthyl OssoSilicon)을 반응 소오스로 사용하여 600∼760torr의 압력 하에서 증착할 수 있다. 또한, 트렌치 매립 산화막(25)은 500∼900℃의 온도에서 O₂, N₂O, SiH₄, TEOS 등을 반응 소오스로 하여 100torr 이하의 압력 하에서 증착할 수 있다. 또한, 트렌치 매립 산화막(25)은 300∼500℃의 온도에서 고밀도 플라즈마 화학기상증착(HDPCVD) 방식을 사용하여 증착할 수 있다.

이어서, 도 3c에 도시된 바와 같이 화학·기계적 연마 공정을 실시하여 다결정 실리콘막(24)이 노출되도록 트렌치 매립 산화막(25)을 에치백 한다. 이때, 상대적으로 넓은 활성 영역 상부의 다결정 실리콘막(24) 상부에 잔류 산화막(25a)이 유발된다. 이때, 화학·기계적 연마 공정시 연마 조건은 연마 헤드(polishing head)의 압력을 4∼8psi, 회전 속도를 5∼50rpm으로 조절하고, 연마 헤드의 후면 압력은 0∼2psi로, 압반(platen)의 테이블(table) 속도는 10∼40rpm으로 조절하며, 연마시 사용하는 슬러리(slurry)는 KOH계 또는 NH₄OH계를 사용하여 다결정 실리콘과 산화막의 연마비가 10:1 이상이 되도록 한다.

계속하여, 도 3d에 도시된 바와 같이 화학·기계적 연마 공정을 계속하여 진행함으로써 패드 질화막(23)이 노출되도록 다결정 실리콘막(24)을 에치백 한다. 다결정 실리콘막(24)은 트렌치 매립 산화막(25)에 비해 연마 속도가 약 100배정도 빠르기 때문에 잔류 산화막(25a)이 완전히 제거되지 않은 상태에서도, 그의 일부분이 노출되면 급격히 연마되어 잔류 산화막(25a)을 용이하게 제거할 수 있다.

다음으로, 도 3e에 도시된 바와 같이 트렌치 매립 산화막(25)의 치밀화를 위한 열처리 공정을 실시하되, 800∼1100℃의 온도 및 O₂가스, N₂O 가스, H₂/O₂혼합가스 등의 산화 가스 분위기에서 30분 이상 열처리를 실시함으로써 다결정 실리콘막(24)을 완전 산화시키고 치밀화하여 안정한 산화막으로 변환시킨 다음, 패드 질화막(22) 제거 공정을 실시함으로써 STI 공정을 완료한다. 이때, 상기와 같은 열처리를 통해 화학·기계적 연마 공정시 또는 통상적으로 화학·기계적 연마 공정후 실시되는 세정시에 손상된 트렌치 매립 산화막(25)의 복원이 가능하다. 그리고, 패드 산화막(21)은 패드 질화막(22) 제거 공정에서 같이 제거될 수 있다. 도면 부호 '26'은 최종적인 소자 분리 산화막을 나타낸 것이다.

본 발명의 다른 실시예는 상술한 일실시예에서 다결정 실리콘막(24)을 대신하여 비정질 실리콘막을 사용한 것으로, 다른 공정 상의 차이점은 거의 없다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

이상에서와 같이 본 발명은 후속 공정을 용이하게 하고, 안정된 STI형 소자 분리막을 제공하여 소자간의 절연 특성 향상시킴으로써 반도체 장치의 신뢰도를 향상시키는 효과가 있다.

Claims (10)

1. 반도체 기판 상에 산화 방지막 패턴을 형성하는 제1 단계;

   상기 제1 단계 수행후 노출된 상기 반도체 기판에 트렌치를 형성하는 제2 단계;

   전체구조 상부에 실리콘층을 형성하는 제3 단계;

   전체구조 상부에 트렌치 매립 산화막을 형성하는 제4 단계;

   화학·기계적 연마 공정을 실시하여 상기 산화 방지막 패턴을 노출시키는 제5 단계;

   열처리를 실시하여 상기 실리콘층을 산화시키는 제6 단계; 및

   상기 산화 방지막 패턴을 제거하여 상기 반도체 기판을 노출시키는 제7 단계

   를 포함하여 이루어진 반도체 장치의 소자 분리막 형성방법.
2. 제 1 항에 있어서,

   상기 제2 단계 수행후

   상기 트렌치 내부에 50 내지 200Å 두께의 제1 열산화막을 형성하는 제8 단계;

   상기 제1 열산화막을 습식 제거하는 제9 단계; 및

   상기 트렌치 내부에 50 내지 200Å 두께의 제2 열산화막을 형성하는 제10 단계를 더 포함하여 이루어진 반도체 장치의 소자 분리막 형성방법.
3. 제 1 항에 있어서,

   상기 실리콘층이

   다결정질 또는 비정질 상을 가지는 반도체 장치의 소자 분리막 형성방법.
4. 제 3 항에 있어서,

   상기 실리콘층이

   100 내지 2000Å 두께인 반도체 장치의 소자 분리막 형성방법.
5. 제 3 항 또는 제 4 항에 있어서,

   상기 실리콘층이

   400∼700℃의 온도에서 저압 화학기상증착 방식을 사용하여 형성된 반도체 장치의 소자 분리막 형성방법.
6. 제 3 항 또는 제 4 항에 있어서,

   상기 트렌치 매립 산화막이

   100 내지 7000Å 두께인 반도체 장치의 소자 분리막 형성방법.
7. 제 3 항에 있어서,

   상기 열처리가

   O₂가스, N₂O 가스, H₂/O₂혼합가스 중 어느 하나를 사용한 산화 분위기에서 이루어지는 반도체 장치의 소자 분리막 형성방법.
8. 제 3 항 또는 제 7 항에 있어서,

   상기 열처리가

   800∼1100℃의 온도에서 적어도 30분 동안 이루어지는 반도체 장치의 소자 분리막 형성방법.
9. 제 3 항에 있어서,

   상기 화학·기계적 연마 공정에서

   KOH계 또는 NH₄OH계 슬러리를 사용하는 반도체 장치의 소자 분리막 형성방법.
10. 제 3 항 또는 제 9 항에 있어서,

    상기 화학·기계적 연마 공정에서

    상기 실리콘층과 상기 트렌치 매립 산화막의 연마비가 적어도 10 : 1인 반도체 장치의 소자 분리막 형성방법.