CN110071040A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN110071040A
CN110071040A CN201910054586.2A CN201910054586A CN110071040A CN 110071040 A CN110071040 A CN 110071040A CN 201910054586 A CN201910054586 A CN 201910054586A CN 110071040 A CN110071040 A CN 110071040A
Authority
CN
China
Prior art keywords
film
gas
based material
etching
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910054586.2A
Other languages
English (en)
Other versions
CN110071040B (zh
Inventor
浅田泰生
折居武彦
高桥信博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018224206A external-priority patent/JP7145740B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110071040A publication Critical patent/CN110071040A/zh
Application granted granted Critical
Publication of CN110071040B publication Critical patent/CN110071040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种能够以高选择比对Ge浓度互不相同的SiGe系材料中的一者相对于另一者进行蚀刻的蚀刻方法。向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体供给蚀刻气体，利用第1SiGe系材料和第2SiGe系材料的直到由所述蚀刻气体进行的蚀刻开始为止的培育时间之差，而对第1SiGe系材料和第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。

Description

蚀刻方法
技术领域
本公开涉及一种对SiGe系材料进行蚀刻的蚀刻方法。
背景技术
近年来，作为除了硅(以下记作Si)以外的新的半导体材料，公知有硅锗(记作SiGe)，作为使用了该SiGe的半导体元件，寻求如下半导体元件：在层叠了Si层和SiGe层之后，相对于Si层选择性地蚀刻SiGe层而成的半导体元件、相对于SiGe层选择性地蚀刻Si层而成的半导体元件。
作为相对于Si选择性地蚀刻SiGe的技术，公知有使用ClF3、XeF2作为蚀刻气体的技术(专利文献1)、和使用HF作为蚀刻气体的技术(专利文献2)、使用NF3气体和O2气体等的混合气体的等离子体的技术(专利文献3)。另外，作为相对于SiGe选择性地蚀刻Si的技术，公知有向含有SF6、CF4的蚀刻气体添加含有锗的气体而进行蚀刻的技术(专利文献4)。
另外，在专利文献5中记载有如下内容：通过使F2气体和NH3气体的比率变化，能够进行SiGe相对于Si的选择性的蚀刻和Si相对于SiGe的选择性的蚀刻。
现有技术文献
专利文献
专利文献1：日本特表2009-510750号公报
专利文献2：日本特开2003-77888号公报
专利文献3：日本特许第6138653号公报
专利文献4：日本特开2013-225604号公报
专利文献5：日本特开2016-143781号公报
发明内容
发明要解决的问题
不过，在上述技术中，均仅是相对于Si选择性地蚀刻SiGe，或相对于SiGe选择蚀刻Si，最近，正在寻求以高选择比对Ge浓度互不相同的SiGe系材料中的一者相对于另一者进行蚀刻，凭上述技术无法充分地应对这样的蚀刻。
因而，本公开提供一种能够以高选择比对Ge浓度互不相同的SiGe系材料中的一者相对于另一者进行蚀刻的蚀刻方法。
用于解决问题的方案
在本公开的一形态的蚀刻方法中，向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体供给蚀刻气体，利用所述第1SiGe系材料和所述第2SiGe系材料的直到由所述蚀刻气体进行的蚀刻开始为止的培育时间之差，而对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。
在本公开的另一形态的蚀刻方法中，针对具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体反复进行多次蚀刻时间下的蚀刻处理和多次处理空间的吹扫，而对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻，在该蚀刻时间下的蚀刻处理中，向该被处理体供给蚀刻气体，使所述第1SiGe系材料和所述第2SiGe系材料中的一者被蚀刻，另一者实质上未被蚀刻。
在本公开的又一形态的蚀刻方法中，在低温范围内向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体供给蚀刻气体，对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。
发明的效果
根据本公开，几乎不对另一者进行蚀刻，就能够以高选择比对第1SiGe系材料和第2SiGe系材料中的一者进行蚀刻。
附图说明
图1是用于概略地说明第1实施方式的第1例的蚀刻方法的图。
图2是表示Si-10％Ge膜和Si-30％Ge膜的80℃、100℃、120℃时的蚀刻时间与蚀刻量之间的关系的图。
图3是放大地表示图2的一部分的图。
图4是用于概略地说明第2实施方式的第1例的蚀刻方法的图。
图5是表示以ClF3气体对Ge浓度是0％的Si膜进行了蚀刻之际的、蚀刻量的温度依赖性的图。
图6是表示以ClF3气体对Ge浓度是30at％的SiGe膜(Si-30％Ge膜)进行了蚀刻之际的、蚀刻量的温度依赖性的图。
图7是表示以处于低温范围的35℃和处于高温范围的120℃对Si-10％Ge膜和Si-30％Ge膜进行了蚀刻之际的、Si-30％Ge膜相对于Si-10％Ge膜的蚀刻选择比的图。
图8A是表示第1实施方式和第2实施方式所适用的被处理体的构造的第1例的概略剖视图，是表示蚀刻前的状态的图。
图8B是表示第1实施方式和第2实施方式所适用的被处理体的构造的第1例的概略剖视图，是表示蚀刻后的状态的图。
图9A是表示第1实施方式和第2实施方式所适用的被处理体的构造的第2例的概略剖视图，是表示蚀刻前的状态的图。
图9B是表示第1实施方式和第2实施方式所适用的被处理体的构造的第2例的概略剖视图，是表示蚀刻后的状态的图。
图10是表示搭载有用于第1实施方式和第2实施方式的实施的蚀刻装置的处理系统的一个例子的概略结构图。
图11是表示用于实施第1实施方式和第2实施方式的第1例的蚀刻方法的蚀刻装置的一个例子的剖视图。
图12是表示用于实施第1实施方式和第2实施方式的第2例的蚀刻方法的蚀刻装置的一个例子的图。
附图标记说明
1、21、半导体基板；11、高Ge浓度SiGe膜；12、低Ge浓度SiGe膜；13、蚀刻掩模；30、层叠构造；31、高Ge浓度SiGe膜；32、Si膜；33、蚀刻掩模；41、绝缘膜(Low-k膜)；42、低Ge浓度SiGe膜；43、高Ge浓度SiGe膜；100、处理系统；105、105′、蚀刻装置；143、143′、处理气体供给机构；175、含氟气体供给源；W、半导体晶圆(被处理体)。
具体实施方式
以下，一边参照附图，一边对本发明的实施方式进行说明。
＜第1实施方式>
最初，对第1实施方式进行说明。
在本实施方式中，向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理基板供给蚀刻气体、例如含有含氟气体的气体，在产生第1SiGe系材料和第2SiGe系材料的直到由蚀刻气体进行的蚀刻开始为止的培育时间之差的温度下，利用培育时间差，对第1SiGe系材料和第2SiGe系材料的一者相对于另一者选择性地进行蚀刻。此外，在本实施方式中，作为SiGe系材料，也包括Ge是0％的情况(即Si的情况)。
本实施方式的第1例准备如下被处理体，该被处理体具有作为第1SiGe系材料的、由Ge浓度相对较高的SiGe构成的第1膜和作为第2SiGe系材料的、由Ge浓度相对较低的SiGe膜或Ge是0％的Si膜构成的第2膜，向被处理体供给含氟气体作为蚀刻气体，相对于第2膜选择性地蚀刻第1膜。除了含氟气体之外，也可以供给Ar气体等非活性气体。此时，优选第2膜几乎未被蚀刻，第1膜相对于第2膜的选择比是5以上。
作为含氟气体，能够使用ClF3气体、F2气体、IF7气体等。
此时，若使用上述那样的含氟气体作为蚀刻气体，则Ge浓度较高的第1膜比Ge浓度较小的第2膜易于被蚀刻，因此，由于该化学反应性的差异，能够相对于第2膜选择性地蚀刻第1膜，但特别是在高温范围内，在单纯仅利用了蚀刻气体的化学反应性的差异的蚀刻中，第2膜也被蚀刻，并不优选。
相对于此，在本例中，在预定的温度范围、特别是随后论述这样的高温范围内，利用第1膜和第2膜的蚀刻反应的培育时间之差而进行选择蚀刻。培育时间是指，从供给蚀刻气体到实际上开始蚀刻反应的时间，如图1所示，低Ge浓度的第2膜的培育时间(T2)比高Ge浓度的第1膜的培育时间(T1)长。通过利用该培育时间差(ΔT)，充分地抑制第2膜的蚀刻，同时对第1膜进行蚀刻而进行选择性较高的蚀刻。
认为这样的培育时间差(ΔT)存在的原因在于，作为难以被含氟气体蚀刻的自然氧化膜的SiO2膜在第2膜的表面上比在第1膜的表面上形成得较多。
培育时间能够利用蚀刻之际的被处理体的温度(蚀刻温度)进行调整，优选以在第1膜和第2膜形成充分的培育时间差(ΔT)的方式设定蚀刻温度。此时，更优选第1膜的蚀刻所需要的时间是第2膜的培育时间(T2)以下，即处于培育期间。由此，几乎不蚀刻第2膜，能够以高选择比相对于第2膜蚀刻第1膜。
在本例中，如上述那样也容许Ge0％的Si膜作为低Ge浓度的第2膜，但在第1膜和第2膜都是SiGe膜时更发挥效果。另外，作为具体的数值，优选高Ge浓度的第1膜的Ge浓度处于20at％～50at％的范围内，更优选25at％～35at％，例如是30at％。另外，优选第2膜的Ge浓度处于0～20at％(不包括20at％)的范围内，更优选5at％～15at％，例如是10at％。
在本实施方式中，优选是蚀刻温度处于100℃以上的高温范围，更优选100℃～125℃。最优选是120℃。SiGe膜存在如下倾向：在利用含氟气体、例如ClF3气体进行蚀刻的情况下，温度越低，越易于被蚀刻，自然氧化膜也易于被蚀刻。虽然取决于SiGe的膜质，但在80℃附近，在低Ge浓度的SiGe膜中，表面的自然氧化膜也易于被蚀刻，培育时间较短，难以取得培育时间差。与此相对，在100℃以上的高温范围内，SiGe膜的表面的自然氧化膜和其膜自身的蚀刻速度降低，在低Ge浓度的SiGe膜中，自然氧化膜也难以被蚀刻，而能够延长低Ge浓度的第2膜的培育时间，能够使得培育时间差较长。尤其是，在120℃附近，Ge是10at％的SiGe膜能够使培育时间充分长达10min左右，直到蚀刻时间是10min左右为止，低Ge浓度的第2膜几乎不会蚀刻，能够以高选择比蚀刻例如30at％的高Ge浓度的第1膜。不过，若蚀刻温度成为130℃以上，则高Ge浓度的第1膜也难以被蚀刻。
优选蚀刻之际的压力处于10mTorr～1000mTorr(1.33Pa～133Pa)的范围内，例如是120mTorr(16Pa)。
接着，对第1实施方式的第1例的实验结果进行说明。
在此，使用ClF3气体作为蚀刻气体，对于Ge浓度是10at％的SiGe膜(Si-10％Ge膜)和Ge浓度是30at％的SiGe膜(Si-30％Ge膜)，使蚀刻温度变化为80℃、100℃、120℃，求出蚀刻时间与蚀刻量之间的关系。将其结果表示在图2中。另外，图3是放大地表示图2的一部分的图。
如这些图所示，可知：Si-10％Ge膜和Si-30％Ge膜均在80℃时蚀刻量较多，另外，在任一温度时Si-30％Ge膜的蚀刻量都比Si-10％Ge膜的蚀刻量多。另外，可知：在80℃时，Si-10％Ge膜和Si-30％Ge膜均培育时间较短，Si-10％Ge膜也在短时间内开始蚀刻，在600sec(10min)时，Si-10％Ge膜的蚀刻量成为10nm以上。相对于此，可知：在蚀刻温度是100℃时，Si-10％Ge膜的培育时间是100sec，能够进行利用了与Si-30％Ge膜之间的培育时间差的蚀刻。另外，即使蚀刻时间是600sec(10min)，Si-10％Ge膜的蚀刻量也是3nm左右，能够抑制Si-10％Ge膜的蚀刻而对Si-30％Ge膜进行蚀刻。另外，确认到如下内容：在蚀刻温度是120℃时，Si-10％Ge膜的培育时间是600sec(10min)，在600sec这样的长期间内，相对于Si-10％Ge膜的选择比无限大，能够蚀刻Si-30％Ge膜。另外，在蚀刻温度是120℃时，即使蚀刻时间是1200sec，Si-10％Ge膜的蚀刻量也少到5nm左右。
接着，对本实施方式的第2例进行说明。第2例准备如下被处理体，该被处理体具有作为第1SiGe系材料的、由Ge浓度相对较高的SiGe构成的第1膜和作为第2SiGe系材料的、由Ge浓度相对较低的SiGe膜或Ge是0％的Si膜构成的第2膜，向被处理体供给含氟气体和NH3气体作为蚀刻气体，而相对于第1膜选择性地蚀刻第2膜。即、与第1例相反，相对于Ge浓度较高的第1膜选择性地蚀刻Ge浓度较低的第2膜。此时，优选第2膜几乎未被蚀刻，第2膜相对于第1膜的选择比是5以上。
通过如此添加NH3气体作为蚀刻气体，Ge浓度的不同反转的原因在于，通过向含氟气体添加NH3气体，作为表面的自然氧化膜的SiO2较易于被蚀刻。作为含氟气体，能够与第1例同样地使用ClF3气体、F2气体、IF7气体等。优选含氟气体和NH3气体的比率处于1/500～1的范围内。
在本例中，第1膜和第2膜的Ge浓度也与第1例相同，仅要被蚀刻的一侧不同。对于蚀刻温度也同样，优选100℃以上，更优选100℃～125℃，最优选120℃。
＜第2实施方式>
接着，对第2实施方式进行说明。
在本实施方式中，针对具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理基板反复进行多次蚀刻时间下的蚀刻处理和多次处理空间的吹扫，对第1SiGe系材料和第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻，在该蚀刻时间下的蚀刻处理中，向该被处理基板供给蚀刻气体、例如含有含氟气体的气体，使第1SiGe系材料和第2SiGe系材料中的一者被蚀刻，另一者实质上未被蚀刻。此外，也在本实施方式中，作为SiGe系材料，也包括Ge是0％的情况(即Si的情况)。
本实施方式的第1例准备如下被处理体，该被处理体具有作为第1SiGe系材料的、由Ge浓度相对较高的SiGe构成的第1膜和作为第2SiGe系材料的、由Ge浓度相对较低的SiGe膜或Ge是0％的Si膜构成的第2膜，如图4所示，反复进行预定次数的蚀刻时间下的蚀刻工序(S1)和预定次数的处理空间的吹扫工序(S2)，在该蚀刻工序(S1)中，向被处理体供给含氟气体作为蚀刻气体，使第1膜被蚀刻，第2膜实质上未被蚀刻。处理空间的吹扫工序(S2)能够通过对规定处理空间的处理容器进行抽真空来进行。也可以与抽真空一起向处理空间供给非活性气体作为吹扫气体。通过如此反复进行预定次数的蚀刻工序(S1)和预定次数的吹扫工序(S2)，几乎不蚀刻第2膜，能够以高选择比相对于第2膜蚀刻第1膜。此时，优选第2膜几乎未被蚀刻，第1膜相对于第2膜的选择比是5以上。
优选1次蚀刻工序(S1)在第2膜处于培育期间内且第1膜被蚀刻的期间内结束。由此，即使反复进行蚀刻工序(S1)，第2膜的表面的自然氧化膜也几乎不会蚀刻，能够仅反复蚀刻第1膜而设为所期望的蚀刻量。因而，在本例中，即使第1膜和第2膜的培育时间差较小，也能够实质上仅对第1膜蚀刻所期望量，因此，温度界限比第1例的温度界限宽。
作为含氟气体，能够与第1实施方式同样地使用ClF3气体、F2气体、IF7气体等。另外，除了含氟气体之外，也可以供给Ar气体等非活性气体。
如上述那样也容许Ge0％的Si膜作为低Ge浓度的第2膜，但在第1膜和第2膜都是SiGe膜时更发挥效果。另外，作为具体的数值，优选高Ge浓度的第1膜的Ge浓度处于20at％～50at％的范围内，更优选25at％～35at％，例如是30at％。另外，优选第2膜的Ge浓度处于0～20at％(未包括20at％)的范围内，更优选5at％～15at％，例如是10at％。
如上所述，蚀刻温度的界限比第1实施方式的界限宽，但在本例中，也优选蚀刻温度是100℃以上，更优选是100℃～125℃。最优选是120℃。
在本例中，优选1次蚀刻工序(S1)的时间是1sec～10sec，1次吹扫工序(S2)的时间是5sec～30sec。另外，优选蚀刻之际的压力处于10mTorr～1000mTorr(1.33Pa～133Pa)的范围内，例如是120mTorr(16Pa)。
接着，对本实施方式的第2例进行说明。第2例准备如下被处理体，该被处理体具有作为第1SiGe系材料的、由Ge浓度相对较高的SiGe构成的第1膜和作为第2SiGe系材料的、由Ge浓度相对较低的SiGe膜或Ge是0％的Si膜构成的第2膜，反复进行预定次数的蚀刻时间下的蚀刻工序和预定次数的处理空间的吹扫工序，在该蚀刻工序中，向被处理体供给含氟气体和NH3气体作为蚀刻气体，使第2膜被蚀刻，第1膜实质上未被蚀刻。即、与第1例相反，相对于Ge浓度较高的第1膜选择性地蚀刻Ge浓度较低的第2膜。此时，优选第2膜几乎未被蚀刻，第2膜相对于第1膜的选择比是5以上。
通过如此添加NH3气体作为蚀刻气体，以与第1实施方式的第2例同样的原理，Ge浓度的不同反转。
＜第3实施方式>
接着，对第3实施方式进行说明。
在本实施方式中，在低温范围内向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理基板供给蚀刻气体、例如含有含氟气体的气体，对第1SiGe系材料和第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。在本实施方式中，与利用培育时间差的第1实施方式不同，利用两者的蚀刻量之差来确保选择性。此外，在本实施方式中，作为SiGe系材料，也包括Ge是0％的情况(即Si的情况)。
本实施方式的第1例准备如下被处理体，该被处理体具有作为第1SiGe系材料的、由Ge浓度相对较高的SiGe构成的第1膜和作为第2SiGe系材料的、由Ge浓度相对较低的SiGe膜或Ge是0％的Si膜构成的第2膜，向被处理体供给含氟气体作为蚀刻气体，相对于第2膜选择性地蚀刻第1膜。除了含氟气体之外，也可以供给Ar气体等非活性气体。此时，优选第2膜几乎未被蚀刻，第1膜相对于第2膜的选择比是5以上。
作为含氟气体，能够使用ClF3气体、F2气体、IF7气体等。
此时，若使用上述那样的含氟气体作为蚀刻气体，则Ge浓度较高的第1膜比Ge浓度较小的第2膜易于被蚀刻，因此，由于该化学反应性的差异，能够相对于第2膜选择性地蚀刻第1膜。
优选蚀刻之际的压力处于10mTorr～1000mTorr(1.33Pa～133Pa)的范围内，例如是120mTorr(16Pa)。
在本实施方式中，蚀刻温度处于低温范围，优选60℃以下。更优选处于0～60℃的范围内。
对于其理由，基于实际上把握了温度与蚀刻量的关系的图5和图6以下说明。
图5是表示利用作为含氟气体的ClF3气体对Ge浓度是0％的Si膜进行了蚀刻之际的、蚀刻量的温度依赖性的图，表示以20℃～120℃各温度、且将蚀刻时间设为30sec进行了蚀刻之际的蚀刻量的倾向。此外，Si膜的蚀刻条件如下所述：ClF3气体流量：20sccm～500sccm；Ar气体流量：100sccm～1000sccm；压力：500mTorr～3000mTorr。如该图5所示，存在如下倾向：Si膜的蚀刻量相对于温度不具有线性，在80℃附近的中间温度范围，蚀刻量较多，在60℃以下和100℃以上，蚀刻量较少。尤其是，在60℃以下，Si膜的蚀刻量更少。认为这样的倾向的原因在于，对于利用ClF3气体进行的Si膜蚀刻，化学吸附的特性较强地影响。认为该倾向在Ge量较少的SiGe膜(例如Si-10％Ge膜)也同样。
另一方面，图6是表示以ClF3气体对Ge浓度是30at％的SiGe膜(Si-30％Ge膜)进行了蚀刻之际的、蚀刻量的温度依赖性的图，表示以20℃～120℃各温度、且将蚀刻时间设为30sec而进行了蚀刻之际的蚀刻量。此外，Si-30％Ge膜的蚀刻条件如下所述：ClF3气体流量：1sccm～100sccm；Ar气体流量：100sccm～1000sccm；压力：10mTorr～1000mTorr。根据该图6能发现如下倾向：在Si-30％Ge膜的蚀刻中，看起来物理吸附特性较强，蚀刻量相对于温度具有线性，温度越低，蚀刻量越增加。
从图5、图6可把握如下倾向：在Si-30％Ge膜的蚀刻量变多、Si膜的蚀刻量变少的60℃以下的低温范围内，与高温范围相比，能够提高Si-30％Ge膜相对于Si膜的蚀刻选择比，温度越低，该蚀刻选择比的值越大。如随后论述的图7所示，Si-30％Ge膜相对于呈现与Si膜类似的蚀刻倾向的Si-10％Ge膜的蚀刻选择比呈现20以上这样的较高的值。在图5、图6中，只有20℃之前的数据，但根据这些图的倾向认为直到至少0℃为止获得较高的选择比。如此，在优选60℃以下、更优选是0～60℃、进而20℃～60℃的低温范围内，不利用培育时间差，就能够以极高的选择比相对于由Ge浓度相对较低的(也包括0％)SiGe构成的第2膜蚀刻由Ge浓度较高的SiGe构成的第1膜。
此外，温度越高，Si-30％Ge膜的蚀刻量越减少，因此，对Si-30％Ge膜相对于Si膜的蚀刻选择比不利地起作用，但在100℃以上时，与80℃附近相比，Si膜的蚀刻量减少。因此，也在100℃以上的高温范围内，即使不利用培育时间差，也能够使Si-30％Ge膜相对于Si膜的蚀刻选择比比较高。不过，如在第1实施方式中所记载那样，通过在高温范围内利用培育时间差，能够以更高的选择性相对于第2膜蚀刻第1膜。
接着，对第3实施方式的第1例的实验结果进行说明。
最初，使用ClF3气体作为蚀刻气体，以处于低温范围的35℃和处于高温范围的120℃对Ge浓度是10at％的SiGe膜(Si-10％Ge膜)和Ge浓度是30at％的SiGe膜(Si-30％Ge膜)进行了蚀刻。图7是取此时的Si-30％Ge膜的蚀刻量为横轴、取Si-10％Ge膜的蚀刻量为纵轴、描绘了以35℃进行了蚀刻的情况和以120℃进行了蚀刻的情况的图。此外，此时的蚀刻条件如下所述：ClF3气体流量：1sccm～100sccm；Ar气体流量：100sccm～1000sccm；压力：10mTorr～1000mTorr。如该图7所示，Si-30％Ge膜相对于Si-10％Ge膜的蚀刻选择比在35℃的情况下是24.6，在120℃的情况下是11.2。根据该结果确认到如下内容：在低温范围获得20以上这样的较高的蚀刻选择比，在高温范围内虽然并不像低温范围那样，但也获得10以上的蚀刻选择比。
＜第1实施方式和第2实施方式所适用的被处理体的构造例>
接着，对第1实施方式和第2实施方式所适用的被处理体的构造例进行说明。典型而言，被处理体是半导体晶圆(以下，简记为晶圆)。
图8A、图8B是表示被处理体的构造的第1例的图。
在本例中，如图8A所示，够成为在Si基板等半导体基板1之上形成有高Ge浓度SiGe膜(例如Ge浓度30at％)11作为蚀刻对象即第1膜和低Ge浓度SiGe膜(例如Ge浓度10at％)12作为第2膜的层叠构造。具体而言，在半导体基板1之上依次层叠低Ge浓度SiGe膜12和高Ge浓度SiGe膜11，最上层成为低Ge浓度SiGe膜12，在该最上层之上形成有由例如SiO2膜构成的蚀刻掩模13。低Ge浓度SiGe膜12和高Ge浓度SiGe膜11的层叠数是1次以上即可。
在该状态下，将被处理体保持在预定温度，如第1实施方式的第1例那样供给ClF3气体等含氟气体，或、如第2实施方式的第1例那样反复进行含氟气体的供给和吹扫，从而对高Ge浓度SiGe膜11进行蚀刻，而设为例如图8B的状态。此时，低浓度GeSiGe膜12几乎未被蚀刻。在图8B中，对高Ge浓度SiGe膜11的一部分进行了蚀刻，但也可以对全部进行蚀刻。另外，也可以使用Si膜来替代低浓度GeSiGe膜12。
图9A、图9B是表示被处理体的构造的第2例的图。
在本例中，如图9A所示，在Si基板等半导体基板21之上隔着绝缘膜(未图示)形成有高Ge浓度SiGe膜(例如Ge浓度30at％)31作为蚀刻对象即第1膜、和Si膜32的层叠构造30，在层叠构造30的两侧的与半导体基板21的源极和漏极相对应的部分隔着Low-k膜等绝缘膜41具有：成为第2膜的低Ge浓度SiGe膜(例如Ge浓度10at％)42，其作为保护层发挥功能；以及高Ge浓度SiGe膜(例如Ge浓度30at％)43，其设置到该低Ge浓度SiGe膜(例如Ge浓度10at％)42的外侧。层叠构造30在半导体基板21之上依次层叠Si膜32和高Ge浓度SiGe膜31，最上层成为Si膜32，在该最上层之上形成有由例如SiO2膜构成的蚀刻掩模33。
在该状态下，将被处理体保持在预定温度，如第1实施方式的第1例那样供给ClF3气体等含氟气体、或、如第2实施方式的第1例那样反复进行含氟气体的供给和吹扫，从而对高Ge浓度SiGe膜31进行蚀刻而设为例如图9B的状态。此时，低浓度GeSiGe膜42几乎未被蚀刻，作为保护层发挥功能，高Ge浓度SiGe膜(例如Ge浓度30at％)43未被蚀刻。
此外，在上述两个构造例中，在第1实施方式和第2实施方式的第2例的情况下，成为高Ge浓度SiGe膜和低Ge浓度SiGe膜(或Si膜)翻转而成的状态。
＜处理系统>
接着，对搭载有用于第1实施方式和第2实施方式的实施的蚀刻装置的处理系统的一个例子进行说明。
图10是表示处理系统的一个例子的概略结构图。该处理系统100具备：输入输出部102，其输入输出具有上述构造例所示的构造的作为被处理体的晶圆W；两个加载互锁室103，其与输入输出部102相邻地设置；热处理装置104，其与各加载互锁室103分别相邻地设置，对晶圆W进行热处理；蚀刻装置105，其与各热处理装置104分别相邻地设置，对晶圆W进行蚀刻；以及控制部106。
输入输出部102具有在内部设置有输送晶圆W的第1晶圆输送机构111的输送室112。第1晶圆输送机构111具有大致水平地保持晶圆W的两个输送臂111a、111b。在输送室112的长度方向的侧部设置有载置台113，例如3个FOUP等收容多张晶圆W的承载件C能够与该载置台113连接。另外，与输送室112相邻地设置有进行晶圆W的对准的对准腔室114。
在输入输出部102中，晶圆W被输送臂111a、111b保持，利用第1晶圆输送机构111的驱动在大致水平面内直行移动，另外，被升降，因此晶圆W被向所期望的位置输送。并且，通过输送臂111a、111b分别相对于载置台113上的承载件C、对准腔室114、加载互锁室103进退，从而对晶圆W进行输入输出。
各加载互锁室103在闸阀116分别介于各加载互锁室103与输送室112之间的状态下与输送室112分别连结。在各加载互锁室103内设置有输送晶圆W的第2晶圆输送机构117。另外，加载互锁室103构成为能够抽真空到预定的真空度。
第2晶圆输送机构117具有多关节臂构造，具有大致水平地保持晶圆W的拾取件。在该第2晶圆输送机构117中，在使多关节臂收缩着的状态下拾取件位于加载互锁室103内，通过使多关节臂伸长，拾取件到达热处理装置104，通过进一步伸长，能够到达蚀刻装置105，能够将晶圆W在加载互锁室103、热处理装置104、以及蚀刻装置105间输送。
通常而言，控制部106由计算机构成，具有：主控制部，其具有对处理系统100的各构成部进行控制的CPU；输入装置(键盘、鼠标等)；输出装置(打印机等)；显示装置(显示器等)；以及存储装置(存储介质)。控制部106的主控制部基于例如存储到内置到存储装置的存储介质、或被安放到存储装置的存储介质的处理制程使处理系统100执行预定的动作。
在这样的处理系统100中，将多张形成有上述构造的晶圆W收纳于承载件C内而向处理系统100输送。在处理系统100中，在大气侧的闸阀116打开着的状态下利用第1晶圆输送机构111的输送臂111a、111b中的任一个输送臂将1张晶圆W从输入输出部102的承载件C向加载互锁室103输送，向加载互锁室103内的第2晶圆输送机构117的拾取件交接。
之后，关闭大气侧的闸阀116而对加载互锁室103内进行真空排气，接下来，打开闸阀154，而使拾取件伸长到蚀刻装置105，将晶圆W向蚀刻装置105输送。
之后，使拾取件返回加载互锁室103，关闭闸阀154，在蚀刻装置105中通过上述的蚀刻方法进行例如高Ge浓度SiGe膜的蚀刻处理。
在蚀刻处理结束了之后，打开闸阀122、154，利用第2晶圆输送机构117的拾取件将蚀刻处理后的晶圆W向热处理装置104输送，将蚀刻残渣等加热去除。
在结束了热处理装置104中的热处理之后，利用第1晶圆输送机构111的输送臂111a、111b中的任一个输送臂返回承载件C。由此，一张晶圆的处理完成。
此外，在无需去除蚀刻残渣等的情况下，也可以不设置热处理装置104，在该情况下，利用第2晶圆输送机构117的拾取件使结束了蚀刻处理之后的晶圆W向加载互锁室103退避，利用第1晶圆输送机构111的输送臂111a、111b中的任一个输送臂使其返回承载件C即可。
＜蚀刻装置>
接着，详细地说明用于实施第1实施方式和第2实施方式的第1例的蚀刻方法的蚀刻装置105的一个例子。
图11是表示蚀刻装置105的一个例子的剖视图。如图11所示，蚀刻装置105具备作为规定处理空间的处理容器的密闭构造的腔室140，在腔室140的内部设置有使晶圆W以大致水平的状态载置的载置台142。另外，蚀刻装置105具备向腔室140供给蚀刻气体的气体供给机构143、对腔室140内进行排气的排气机构144。
腔室140由腔室主体151和盖部152构成。腔室主体151具有大致圆筒形状的侧壁部151a和底部151b，上部成为开口，该开口利用盖部152封闭。侧壁部151a和盖部152利用密封构件(未图示)密闭，确保腔室140内的气密性。
盖部152具有：盖构件155，其构成外侧；以及喷头156，其嵌入盖构件155的内侧，以面对载置台142的方式设置。喷头156具有：主体157，其具有呈圆筒状的侧壁157a和上部壁157b；以及喷淋板158，其设置到主体157的底部。在主体157与喷淋板158之间形成有空间159。
在盖构件155和主体157的上部壁157b以贯穿到空间159的方式形成有气体导入路径161，在该气体导入路径161连接有随后论述的气体供给机构143的含氟气体供给配管171。
在喷淋板158形成有多个气体喷出孔162，经由气体供给配管171和气体导入路径161导入到空间159的气体被从气体喷出孔162向腔室140内的空间喷出。
在侧壁部151a设置有在与热处理装置104之间输入输出晶圆W的输入输出口153，该输入输出口153能够由闸阀154开闭。
载置台142俯视呈大致圆形，固定于腔室140的底部151b。在载置台142的内部设置有对载置台142的温度进行调节的温度调节器165。温度调节器165具备供例如温度调节用介质(例如水等)循环的管路，通过与在这样的管路内流动的温度调节用介质进行换热，载置台142的温度被调节，进行载置台142上的晶圆W的温度控制。
气体供给机构143具有供给ClF3气体等含氟气体的含氟气体供给源175和供给Ar气体等非活性气体的非活性气体供给源176，在它们分别连接有含氟气体供给配管171和非活性气体供给配管172的一端。在含氟气体供给配管171和非活性气体供给配管172设置有进行流路的开闭动作和流量控制的流量控制器179。流量控制器179由例如开闭阀和质量流量控制器构成。如上所述，含氟气体供给配管171的另一端与气体导入路径161连接。另外，非活性气体供给配管172的另一端与含氟气体供给配管171连接。
因而，含氟气体从含氟气体供给源175经由含氟气体供给配管171向喷头156内供给，非活性气体从非活性气体供给源176经由非活性气体供给配管172和含氟气体供给配管171向喷头156供给，这些气体被从喷头156的气体喷出孔162朝向腔室140内的晶圆W喷出。
这些气体中的含氟气体是反应气体，非活性气体用作稀释气体和吹扫气体。通过将含氟气体单独供给或将含氟气体和非活性气体混合而供给，能够获得所期望的蚀刻性能。
排气机构144具有与在腔室140的底部151b形成的排气口181相连的排气配管182，而且，具有设置到排气配管182的、用于对腔室140内的压力进行控制的自动压力控制阀(APC)183和用于对腔室140内进行排气的真空泵184。
在腔室140的侧壁上，以被插入腔室140内的方式设置有两个电容量压力计186a、186b作为用于对腔室140内的压力进行计量的压力计。电容量压力计186a成为高压力用，电容量压力计186b成为低压力用。在载置到载置台142的晶圆W的附近设置有对晶圆W的温度进行检测的温度传感器(未图示)。
在这样的蚀刻装置105中，将形成有上述的构造的晶圆W向腔室140内输入，载置于载置台142。并且，将腔室140内的压力设为处于10Torr～1000mTorr(1.33Pa～133Pa)的范围内，设为例如120mTorr(16Pa)，利用载置台142的温度调节器165将晶圆W优选设为100℃以上，更优选设为100℃～125℃，最优选设为120℃。
并且，在利用第1实施方式的第1例进行蚀刻之际，将含氟气体、例如ClF3气体、优选以1sccm～100sccm的流量向腔室140内供给，而对高Ge浓度SiGe膜进行蚀刻。由此，几乎不蚀刻低Ge浓度SiGe膜或Si膜，就能够相对于它们以高选择比蚀刻高Ge浓度SiGe膜。此时，也可以将Ar气体等非活性气体以例如100sccm～1000sccm的流量与含氟气体一起供给。在蚀刻结束后，利用非活性气体对腔室140内进行吹扫，将晶圆W从腔室140输出。
在利用第2实施方式的第1例进行蚀刻之际，反复进行蚀刻工序和吹扫工序，在该蚀刻工序中，将含氟气体、例如ClF3气体、优选以1sccm～100sccm的流量向腔室140内供给而对高Ge浓度SiGe膜进行蚀刻，在该吹扫工序中，抽真空或同时使用抽真空和非活性气体的供给来对腔室140内的处理空间进行吹扫，而以所期望的蚀刻量对高Ge浓度SiGe膜进行蚀刻。由此，几乎不蚀刻低Ge浓度SiGe膜或Si膜，就能够相对于它们以高选择比蚀刻高Ge浓度SiGe膜。此时，在蚀刻工序中，也可以将Ar气体等非活性气体以例如100sccm～1000sccm的流量与含氟气体一起供给。在蚀刻结束后，以非活性气体对腔室140内进行吹扫，将晶圆W从腔室140输出。
在利用第1实施方式和第2实施方式的第2例进行蚀刻之际，利用图12所示的蚀刻装置105′进行蚀刻。蚀刻装置105′使用具有含氟气体供给源175、非活性气体供给源176、以及NH3气体供给源177的气体供给机构143′替代图8的蚀刻装置105的气体供给机构143的蚀刻装置。在NH3气体供给源177连接有NH3气体供给配管173的一端。NH3气体供给配管173的另一端与含氟气体供给配管171连接。在NH3气体供给配管173上，与含氟气体供给配管171和非活性气体供给配管172同样地设置有流量控制器179。
利用这样的蚀刻装置105′，对于具有从图5、图6所示的两个构造例使高Ge浓度SiGe膜和低Ge浓度SiGe膜(或Si膜)翻转而成的状态的构造的晶圆W，能够使用含氟气体和NH3气体，以高选择比相对于高Ge浓度SiGe膜蚀刻低Ge浓度SiGe膜(或Si膜)。
＜其他适用>
以上，对实施方式进行了说明，但应该认为此次所公开的实施方式在全部的点都是例示，并非限制性的。上述的实施方式不脱离所附的权利要求书及其主旨，就也可以各种形态进行省略、置换、变更。
例如，上述实施方式的被处理体的构造例原则上是例示，只要是具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料(包括Ge是0％的情况)的被处理体，就能够适用。另外，对于上述处理系统、单独的装置的构造，也只不过是例示，能够利用各种结构的系统、装置实施本发明的蚀刻方法。

Claims (17)

1.一种蚀刻方法，其特征在于，
向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体供给蚀刻气体，利用所述第1SiGe系材料和所述第2SiGe系材料的直到由所述蚀刻气体进行的蚀刻开始为止的培育时间之差，而对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。
2.一种蚀刻方法，其特征在于，
针对具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体反复进行多次蚀刻时间下的蚀刻处理和多次处理空间的吹扫，而对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻，在该蚀刻时间下的蚀刻处理中，向该被处理体供给蚀刻气体，使所述第1SiGe系材料和所述第2SiGe系材料中的一者被蚀刻，另一者实质上未被蚀刻。
3.根据权利要求2所述的蚀刻方法，其特征在于，
所述蚀刻处理的1次时间是1sec～10sec，所述吹扫的1次时间是5sec～30sec。
4.根据权利要求1～3中任一项所述的蚀刻方法，其特征在于，
所述蚀刻之际的温度是100℃以上。
5.根据权利要求4所述的蚀刻方法，其特征在于，
所述蚀刻之际的温度是100℃～125℃。
6.一种蚀刻方法，其特征在于，
在低温范围内向具有Ge浓度互不相同的第1SiGe系材料和第2SiGe系材料的被处理体供给蚀刻气体，对所述第1SiGe系材料和所述第2SiGe系材料中的一者相对于另一者选择性地进行蚀刻。
7.根据权利要求6所述的蚀刻方法，其特征在于，
所述蚀刻之际的温度是60℃以下。
8.根据权利要求7所述的蚀刻方法，其特征在于，
所述蚀刻之际的温度是0～60℃。
9.根据权利要求1～8中任一项所述的蚀刻方法，其特征在于，
所述蚀刻气体是含有含氟气体的气体。
10.根据权利要求9所述的蚀刻方法，其特征在于，
所述含氟气体是从由ClF3气体、F2气体、IF7气体构成的组选择的至少一种。
11.根据权利要求9或10所述的蚀刻方法，其特征在于，
所述第1SiGe系材料是由Ge浓度相对较高的SiGe膜构成的第1膜，所述第2SiGe系材料是由Ge浓度相对较低的SiGe膜或Si膜构成的第2膜，使用含氟气体作为蚀刻气体，而相对于所述第2膜选择性地蚀刻所述第1膜。
12.根据权利要求9或10所述的蚀刻方法，其特征在于，
所述第1SiGe系材料是由Ge浓度相对较高的SiGe膜构成的第1膜，所述第2SiGe系材料是由Ge浓度相对较低的SiGe膜或Si膜构成的第2膜，使用含氟气体和NH3气体作为蚀刻气体，而相对于所述第1膜选择性地蚀刻所述第2膜。
13.根据权利要求11或12所述的蚀刻方法，其特征在于，
所述被处理体是在基板上层叠1次以上所述第1膜和所述第2膜而构成的。
14.根据权利要求11所述的蚀刻方法，其特征在于，
所述被处理体在基板上形成有：构造部，其具有作为蚀刻对象的所述第1膜；非蚀刻对象SiGe膜，其设置到所述构造部的外侧，具有与所述第1膜的Ge浓度相等的Ge浓度；以及所述第2膜，其在所述构造部与所述非蚀刻对象SiGe膜之间设置为所述非蚀刻对象膜的保护层。
15.根据权利要求1～14中任一项所述的蚀刻方法，其特征在于，
所述蚀刻之际的压力是1.33Pa～133Pa。
16.根据权利要求11～15中任一项所述的蚀刻方法，其特征在于，
所述第1膜的Ge浓度是20at％～50at％，所述第2膜的Ge浓度是0～20at％。
17.根据权利要求16所述的蚀刻方法，其特征在于，
所述第1膜的Ge浓度是25at％～35at％，所述第2膜的Ge浓度是5at％～15at％。
CN201910054586.2A 2018-01-22 2019-01-21 蚀刻方法 Active CN110071040B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-007909 2018-01-22
JP2018007909 2018-01-22
JP2018-224206 2018-11-29
JP2018224206A JP7145740B2 (ja) 2018-01-22 2018-11-29 エッチング方法

Publications (2)

Publication Number Publication Date
CN110071040A true CN110071040A (zh) 2019-07-30
CN110071040B CN110071040B (zh) 2024-04-09

Family

ID=67298795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910054586.2A Active CN110071040B (zh) 2018-01-22 2019-01-21 蚀刻方法

Country Status (2)

Country Link
US (1) US11011383B2 (zh)
CN (1) CN110071040B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN113544823A (zh) * 2020-02-10 2021-10-22 株式会社日立高新技术 等离子处理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
KR20220070294A (ko) * 2019-10-29 2022-05-30 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 나노 와이어 또는 나노 시트의 트랜지스터의 제조 방법
US11373878B2 (en) * 2020-07-16 2022-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Technique for semiconductor manufacturing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020052120A1 (en) * 2000-08-28 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device and wafer treatment apparatus employed therefor as well as semiconductor device
US20120091100A1 (en) * 2010-10-14 2012-04-19 S.O.I.Tec Silicon On Insulator Technologies Etchant for controlled etching of ge and ge-rich silicon germanium alloys
US20150126040A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Silicon germanium processing
US9373638B1 (en) * 2015-01-15 2016-06-21 International Business Machines Corporation Complementary metal-oxide silicon having silicon and silicon germanium channels
US20160181271A1 (en) * 2014-12-04 2016-06-23 SanDisk Technologies, Inc. Methods of fabricating memory device with spaced-apart semiconductor charge storage regions
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
US20170207066A1 (en) * 2016-01-20 2017-07-20 Samsung Electronics Co., Ltd. Method and apparatus for plasma etching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545286A (en) 1978-09-27 1980-03-29 Nec Corp Instantaneous break compensating unit
JP3974356B2 (ja) 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 ＳｉＧｅ膜のエッチング方法
US8404594B2 (en) * 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP5819243B2 (ja) 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6138653B2 (ja) 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6393574B2 (ja) 2014-10-09 2018-09-19 東京エレクトロン株式会社 エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020052120A1 (en) * 2000-08-28 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device and wafer treatment apparatus employed therefor as well as semiconductor device
US20120091100A1 (en) * 2010-10-14 2012-04-19 S.O.I.Tec Silicon On Insulator Technologies Etchant for controlled etching of ge and ge-rich silicon germanium alloys
US20150126040A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Silicon germanium processing
US20160181271A1 (en) * 2014-12-04 2016-06-23 SanDisk Technologies, Inc. Methods of fabricating memory device with spaced-apart semiconductor charge storage regions
US9373638B1 (en) * 2015-01-15 2016-06-21 International Business Machines Corporation Complementary metal-oxide silicon having silicon and silicon germanium channels
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
US20170207066A1 (en) * 2016-01-20 2017-07-20 Samsung Electronics Co., Ltd. Method and apparatus for plasma etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory
CN113544823A (zh) * 2020-02-10 2021-10-22 株式会社日立高新技术 等离子处理方法
CN113544823B (zh) * 2020-02-10 2024-04-12 株式会社日立高新技术 等离子处理方法

Also Published As

Publication number Publication date
CN110071040B (zh) 2024-04-09
US11011383B2 (en) 2021-05-18
US20190228981A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
CN110071040A (zh) 蚀刻方法
CN105845562B (zh) 蚀刻方法
US9911596B2 (en) Modification processing method and method of manufacturing semiconductor device
CN109216186A (zh) 蚀刻方法和残渣去除方法
CN110476225B (zh) 基板处理方法和存储介质
JP6494226B2 (ja) エッチング方法
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR101802580B1 (ko) 에칭 방법 및 기억 매체
JP6110848B2 (ja) ガス処理方法
JP2018207088A (ja) エッチング方法
KR102208871B1 (ko) 에칭 방법
WO2018220973A1 (ja) エッチング方法
US8784568B2 (en) Method of cleaning semiconductor manufacturing apparatus, semiconductor manufacturing apparatus, and management system
US20060216949A1 (en) Method for cleaning heat treatment apparatus
JP2006278486A (ja) 薄膜堆積体および薄膜堆積体の製造方法
US20060148223A1 (en) Wafer surface pre-treatment with hydrogen for gate oxide formation
JPS61117838A (ja) プラズマ気相成長装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant