JP5067068B2 - 半導体装置の製造方法及び記憶媒体 - Google Patents
半導体装置の製造方法及び記憶媒体 Download PDFInfo
- Publication number
- JP5067068B2 JP5067068B2 JP2007213021A JP2007213021A JP5067068B2 JP 5067068 B2 JP5067068 B2 JP 5067068B2 JP 2007213021 A JP2007213021 A JP 2007213021A JP 2007213021 A JP2007213021 A JP 2007213021A JP 5067068 B2 JP5067068 B2 JP 5067068B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- plasma
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000007789 gas Substances 0.000 claims description 102
- 238000005530 etching Methods 0.000 claims description 69
- 238000012545 processing Methods 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- 230000001681 protective effect Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 41
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000001301 oxygen Substances 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 108
- 235000012239 silicon dioxide Nutrition 0.000 description 52
- 229910052681 coesite Inorganic materials 0.000 description 51
- 229910052906 cristobalite Inorganic materials 0.000 description 51
- 239000000377 silicon dioxide Substances 0.000 description 51
- 229910052682 stishovite Inorganic materials 0.000 description 51
- 229910052905 tridymite Inorganic materials 0.000 description 51
- -1 oxygen radicals Chemical class 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- 150000001723 carbon free-radicals Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置に用いられる有機膜をプラズマによりエッチングする技術に関する。
半導体装置の製造工程において、例えばシリンダホールやコンタクトホールを形成する場合、これらのホールのアスペクト比が大きくかつ深さが大きいことから多層構造のマスクを用いることが行われている。このマスクの一例としては、被エッチング膜である絶縁膜例えばＳｉＯ2膜（シリコン酸化膜）の上に有機膜、ＳｉＯ2膜を積層し、フォトレジストを用いてこれらの積層膜に対してドライ現像を行って形成したマスクが挙げられる。
このドライ現像の一例について図１２を参照しながら説明する。図１２（ａ）中１は、炭素を主成分とする有機膜１２、ＳｉＯ2膜１３及びフォトレジスト（ＰＲ）膜１４を下からこの順に積層してなる積層体であり、フォトレジスト膜１４にはフォトリソグラフィが行われて、パターン１５が形成されている。先ず例えばＣＦ4などのエッチング用ガスをプラズマ化して、そのプラズマによりレジストパターン１５に沿ってＳｉＯ2膜１３をエッチングし、このＳｉＯ2膜１３にマスクパターン１６を形成した後（図１２（ｂ））、Ｏ2ガス単独あるいはＯ2ガスにＨ2ガス、Ｎ2ガスなどを加えた混合ガスをプラズマ化し、マスクパターン１６を介して有機膜１５をエッチング（アッシング）して、当該有機膜１５にその下層のＳｉＯ2膜１１をエッチングするためのマスクパターン１７を形成する（図１２（ｃ））。
有機膜１５は酸素ラジカルによりＣＯ2やＨ2Ｏなどに分解されるが、酸素ラジカルは有機膜１５を等方的にエッチングする、つまり深さ方向にエッチングする他に横方向にもエッチングする傾向が強く、図１２（ｃ）に示すように前記マスクパターン１７は、ボーイング形状と呼ばれるパターンの縦断面が弓形に横方向に広がった形状になり、マスクパターン１７の側壁１８の垂直性が低くなってしまうことがある。その結果としてＳｉＯ2膜１３及び有機膜１２をマスクとして被エッチング膜であるＳｉＯ2膜１１をエッチングすると、有機膜１２の異方形状が被エッチング膜に転写されて、結局被エッチング膜（ＳｉＯ2膜１１）のホールのエッチング形状が悪化する。
マスクパターン１７がボーイング形状となることを抑制するために、例えばＯ2ガスに加えてＣＦ系またはＣＨ系のガスをプラズマ化し、有機膜１２のエッチングを行うと共にこれらのガスから生じた化合物をマスクパターン１７の側壁１８に付着させて酸素ラジカルに対する保護膜を形成する場合もあるが、その場合でも酸素ラジカルによる横方向のエッチングを十分に抑えることができず、ボーイング形状が発生することがあった。
ところで例えば有機膜１２自体を被エッチング膜としてエッチングする場合、有機膜１２上にＳｉＯ2膜１３を設けず、直接フォトレジスト膜１４を設けてレジストパターン１５に沿って有機膜１２をエッチングする場合がある。しかしフォトレジスト膜１４は有機物により構成されるため、有機膜１２をエッチングする際にフォトレジスト膜１４もエッチングされてパターンの形状が崩れ、このことに起因してレジストパターン１５の本来の形状が正常に有機膜１２に転写されず、被エッチング膜である有機膜１２のホール形状がボーイング形状になったり、底部が広がるアンダーエッチング形状になる場合がある。上記の積層体１ではフォトレジスト膜１４と有機膜１２との間に無機膜であるＳｉＯ2膜１３が設けられることで、マスクパターン１７の上部側が酸素プラズマに曝されることが抑えられるが、このように無機膜を設けていてもその膜厚が小さい場合は、無機膜が無い場合と同様にマスクパターン１７の上部側が酸素プラズマに曝されやすくなるため、ボーイング形状が発生しやすくなるおそれがある。従ってマスクパターン１７の形状を制御するためには無機膜の厚さについても適切な厚さを検討する必要がある。
なお特許文献１には、有機膜のエッチングを行うにあたり、パターンの側壁に保護膜を形成する技術に記載しているが、この保護膜はシリコンを含まないため、上記の問題を解決できるものではない。
特開２００２−９０５８号公報
本発明はこのような問題を解決するためになされたものであって、その目的は、半導体装置を製造するために基板上に形成された有機膜をエッチングするにあたり、良好なエッチング形状を得ることができる半導体装置の製造方法及び記憶媒体を提供することである。
本発明の半導体装置の製造方法は、有機膜、シリコン含有膜及びパターンマスクが下からこの順に積層された基板に対してプラズマによりエッチングを行い、前記有機膜にホールまたは溝を形成する半導体装置の製造方法において、
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする。
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする。
前記パターンマスクは、例えばフォトレジスト膜からなり、パターンマスクのパターンをシリコン含有膜に転写する工程は、シリコン含有膜をオーバエッチングし、有機膜の表面をエッチングすることにより、前記凹部を形成すると共にパターンマスクの一部のみをエッチングして除去するように行ってもよい。また、パターンマスクを除去する工程及び凹部を深さ方向にエッチングしてホールまたは溝を形成する工程は、シリコン含有膜をスパッタするためのスパッタ用ガスが含まれたガスをプラズマ化したプラズマを用いて行ってもよい。前記スパッタ用ガスは例えばＡｒ、Ｘｅ、Ｈｅを含む。
また他の発明の半導体装置の製造方法は、有機膜、シリコン含有膜及びパターンマスクが下からこの順に積層された基板に対してプラズマによりエッチングを行い、前記有機膜にホールまたは溝を形成する半導体装置の製造方法において、
基板上に設けられた有機膜にその厚さが当該有機膜の厚さの１/５以上となるようにシリコン含有膜を形成する工程と、
シリコン含有膜上に、シリコン含有膜をエッチングするためのパターンマスクを形成する工程と、
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
基板上に設けられた有機膜にその厚さが当該有機膜の厚さの１/５以上となるようにシリコン含有膜を形成する工程と、
シリコン含有膜上に、シリコン含有膜をエッチングするためのパターンマスクを形成する工程と、
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
前記パターンマスクは、例えばフォトレジスト膜からなり、前記凹部を形成した後、前記保護膜を形成する工程と、凹部を深さ方向にエッチングする工程と、
をこの順に繰り返し行うことでホールまたは溝を形成してもよい。
をこの順に繰り返し行うことでホールまたは溝を形成してもよい。
本発明の記憶媒体は、基板に対してエッチングを行うプラズマ処理装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、前記コンピュータプログラムは上述の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする。
本発明によれば有機膜上に設けられたシリコン含有膜をスパッタして、有機膜に形成した凹部の側壁にシリコンを含む保護膜を形成し、この状態でその凹部をプラズマにより深さ方向にエッチングしているため、後述の実験結果から示されるように、酸素の活性種による等方性エッチングが抑えられ、従って有機膜に高い垂直性を持った凹部を形成することができる。
また他の発明によれば基板上に設けられた有機膜にその厚さが当該有機膜の厚さの１/５以上となるようにシリコン含有膜を形成し、当該シリコン含有膜をスパッタして有機膜に形成された凹部の側壁にシリコンを含む保護膜を形成している。従って後述の実験で示されるように、酸素の活性種による等方性エッチングが抑えられ、従って有機膜に高い垂直性を持った凹部を形成することができる。
また他の発明によれば基板上に設けられた有機膜にその厚さが当該有機膜の厚さの１/５以上となるようにシリコン含有膜を形成し、当該シリコン含有膜をスパッタして有機膜に形成された凹部の側壁にシリコンを含む保護膜を形成している。従って後述の実験で示されるように、酸素の活性種による等方性エッチングが抑えられ、従って有機膜に高い垂直性を持った凹部を形成することができる。
先ず第１の実施の形態で用いられ、図１に示すプラズマ処理装置２により処理を受ける基板である半導体ウエハ（以下ウエハと呼ぶ）Ｗ表面に形成された膜構造について図２（ａ）を用いて説明する。ウエハＷには絶縁膜であるＳｉＯ2膜５１が設けられており、このＳｉＯ2膜５１上には炭素を主成分とする有機膜５２が形成されている。有機膜５２上にはシリコン含有膜であるＳｉＯ2膜５３が形成されている。なお、シリコン含有膜とはシリコンを主成分として含む無機膜であり、ＳｉＯ2膜以外にもＳｉＮ膜（窒化シリコン）やＳｉＯＮ、Ｐｏｌｙ−Ｓｉ（多結晶Ｓｉ）などからなる膜が挙げられ、またシリコンのみからなる膜もこれに含まれるが、膜形成にあたり不可避的にシリコンが混入した膜を意味するものではない。ＳｉＯ2膜５３上にはパターンマスクを構成するフォトレジスト（ＰＲ）膜５４が積層されている。フォトレジスト膜５４はＡｒＦを光源として露光された後、現像されており、レジストパターン５５が開口し、そのレジストパターン５５の底部にはＳｉＯ2膜５３が露出している。フォトレジスト膜５４は、後述するようにＳｉＯ2膜５３をオーバエッチングする途中で消失せず、かつオーバエッチング後できるだけ薄くなるような適切な厚さに形成される。
続いて本発明に係る半導体装置の製造方法を実施するプラズマ処理装置２について図１を参照しながら説明する。プラズマ処理装置２は、気密に形成された処理容器２１を備え、当該処理容器２１の底部には排気口２２が設けられている。この排気口２２は排気路２２ａを介して排気手段２３と接続されており、制御部２０Ａにより排気量が制御され、処理容器２１内が所定の圧力に保たれるようになっている。図中２４は、ゲートルブ２５により開閉自在な搬送口である。
前記処理容器２１の内部には、ガスシャワーヘッドを兼ねた上部電極３が設けられている。当該上部電極３の下面側には多数のガス拡散孔３１が穿設されており、処理ガスを下方側に位置するウエハＷの表面全体に供給する。ガス拡散孔３１に連通するガス導入管３１は上流側において、例えば３本に分岐して分岐管３２Ａ〜３２Ｃを形成し、夫々バルブ３３Ａ〜３３Ｃと流量制御部３４Ａ〜３４Ｃとを介してガス供給源３５Ａ〜３５Ｃに接続されている。このバルブ３３Ａ〜３３Ｃ、流量制御部３４Ａ〜３４Ｃはガス供給系３６を構成して後述の制御部２０Ａからの制御信号によって各ガス供給源３５Ａ〜３５Ｃのガス流量及び給断の制御を行うことができる。この例ではガス供給源３５Ａ、ガス供給源３５Ｂ、ガス供給源３５Ｃは、夫々ＣＦ４ガス、Ｏ２ガス、スパッタ用ガスであるＡｒガスの供給源である。また図中３０は、上部電極３を処理容器２１から電気的に充分浮かせるように設けられた絶縁部材である。
更に処理容器２１の内部には、前記上部電極３と対向するようにして載置台４が設けられており、載置台４は絶縁部材４０により処理容器２１に対して電気的に充分に浮いた状態にされている。また載置台４は例えばアルミニウムなどからなる円柱状の支持部４１と、支持部４１の上端面に設けられたウエハＷが置かれる載置プレート４２とを備えている。載置プレート４２は、誘電体例えば窒化アルミニウムなどのセラミックスからなる誘電体プレートとして形成されており、その内部には上面側に箔状の電極（下部電極）４３が設けられ、更に下面側にメッシュ状のヒータ４４が設けられている。図中４５は、ウエハＷの周縁部から周方向に均一に処理ガスが排気されるようにするための、その表面に多数の通流孔が穿設された排気リングである。なお、図示は省略するが、ウエハＷを裏面側から支持した状態で昇降可能な基板支持ピンが載置台４の表面から突没自在に設けられており、装置外部から進入してくるウエハ移載アームと当該基板支持ピンとの協働作用により載置台４へのウエハＷの受け渡しが行われる。
前記下部電極４３には給電棒４６の一端が接続されており、この給電棒４６の他端は整合回路４７を介してプラズマ生成用の高周波電源４８と接続されている。給電棒４６は例えば整合回路４７の手前で分岐し、この分岐路の先端はスイッチ４８を介して静電チャック用の直流電源４９と接続されている。即ち、前記下部電極４３は高周波電圧印加用の電極と、静電チャック用の電極とを兼用しており、従って、下部電極４３及びその上部の誘電体部分はウエハＷを静電吸着するための静電チャックを構成する。更にまた、前記ヒータ４４は導電棒３７を介してヒータ電源部３８と接続されている。また例えば下部電極４３には不図示のバイアス用の高周波電源が整合回路を介して接続されており、後述のように高周波電源４８がオンになりプラズマが生成する際にはバイアス用の高周波電源もオンになりバイアス用の高周波が下部電極４３に印加されるようになっている。
また、前記載置プレート４２の表面に吸着保持されたウエハＷの全周を囲むようにプラズマ制御用のリング部であるフォーカスリング２６が設けられている。フォーカスリング２６は、例えば石英などの絶縁部材からなるリング部材２７と、リング部材２７上面に粘着層２８を介して着脱自在に設けられたリング状のプラズマ制御用のシート２９とが設けられている。シート２９は、プラズマに曝されるとプラズマ活性種例えば塩素ラジカルと反応する成分例えば炭素ラジカルなどの炭素を解離する材質例えばポリイミドなどの有機系樹脂を含んでいる。プラズマ処理中に発生した炭素ラジカルは、ウエハＷの周縁部近傍のフッ素ラジカルと反応してエッチング作用を有しない化合物例えばＣＦｘ（ｘ＝１，２，３，４）を生成させ、生成した化合物は処理中にウエハＷの中央部から周縁部へ向かう排気流に乗って除去され、ウエハＷの周縁部近傍とその内側領域との間でフッ素ラジカルの密度差が生じるのを抑えられ、ウエハＷに対して面内均一性の高いエッチング速度でエッチングすることができるようになっている。
さらに、処理容器２１の周囲には、搬送口２４の上下に二つのリング状の磁石３９ａ、３９ｂが設けられており、上部電極３と載置台４との間の処理空間Ｓの周辺部に磁場を形成し、処理空間Ｓへプラズマを閉じこめることができるようになっている。
また、このプラズマ処理装置２には例えばコンピュータからなる制御部２０Ａが設けられており、この制御部２０Ａはプログラム、メモリ、ＣＰＵからなるデータ処理部などを備えており、前記プログラムには制御部２０Ａからプラズマ処理装置２の各部に制御信号を送り、後述の各ステップを進行させることでウエハＷに対してプラズマ処理を施すように命令が組み込まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値などの処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこのプラズマ処理装置２の各部位に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ＭＯ（光磁気ディスク）などの記憶部２０Ｂに格納されて制御部２０Ａにインストールされる。
（第１の実施の形態）
前記プラズマ処理装置２を用いた本発明の半導体装置の製造方法の第１の実施の形態として、前記有機膜５２をエッチングしてその下層のＳｉＯ2膜５１をエッチングするためのマスクパターンを形成するプロセスについて説明する。先ずゲートバルブ２５を開いて処理容器２１内へ図示しない搬送機構によりウエハＷを搬入する。そしてこのウエハＷを載置台４上に水平に載置した後、ウエハＷを載置台４に静電吸着させる。その後搬送機構を処理容器２１から退去させてゲートバルブ２５を閉じ、続けて不図示の温度制御機構によりウエハＷの上部、高さ中央部、下部の温度が夫々６０、６０、２０℃になるように温調する。その後例えば以下の各ステップを行う。
前記プラズマ処理装置２を用いた本発明の半導体装置の製造方法の第１の実施の形態として、前記有機膜５２をエッチングしてその下層のＳｉＯ2膜５１をエッチングするためのマスクパターンを形成するプロセスについて説明する。先ずゲートバルブ２５を開いて処理容器２１内へ図示しない搬送機構によりウエハＷを搬入する。そしてこのウエハＷを載置台４上に水平に載置した後、ウエハＷを載置台４に静電吸着させる。その後搬送機構を処理容器２１から退去させてゲートバルブ２５を閉じ、続けて不図示の温度制御機構によりウエハＷの上部、高さ中央部、下部の温度が夫々６０、６０、２０℃になるように温調する。その後例えば以下の各ステップを行う。
（ステップＳ１：ＳｉＯ2膜５３のエッチング）
排気手段２３により排気口２２を介して処理容器２１内の排気を行う一方で、ガス供給系３６から例えばＣＦ４（四フッ化炭素）ガスを流量１５０ｓｃｃｍで上部電極３を介して処理容器２１内に供給し、処理容器２１内を所定の真空度例えば１０．７Ｐａ（８０ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が１５００Ｗで印加されて、ＣＦ４ガスがプラズマ化され、それによってフォトレジスト膜５４表面がエッチングされると共にフォトレジスト膜５４をマスクとしてレジストパターン５５に沿ってＳｉＯ2膜５３がエッチングされて、当該ＳｉＯ2膜５３にマスクパターン５６が形成される。図２（ｂ）に示すように、ＳｉＯ2膜５３がオーバエッチングされ、マスクパターン５６の底部に有機膜５２が露出し、さらにその有機膜５２の表面がエッチングされて、当該有機膜５２にマスクパターン５６に対応した凹部５７ａが形成されるようなタイミングで、高周波電源４８がオフになり、ＣＦ４ガスの供給が停止する。
排気手段２３により排気口２２を介して処理容器２１内の排気を行う一方で、ガス供給系３６から例えばＣＦ４（四フッ化炭素）ガスを流量１５０ｓｃｃｍで上部電極３を介して処理容器２１内に供給し、処理容器２１内を所定の真空度例えば１０．７Ｐａ（８０ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が１５００Ｗで印加されて、ＣＦ４ガスがプラズマ化され、それによってフォトレジスト膜５４表面がエッチングされると共にフォトレジスト膜５４をマスクとしてレジストパターン５５に沿ってＳｉＯ2膜５３がエッチングされて、当該ＳｉＯ2膜５３にマスクパターン５６が形成される。図２（ｂ）に示すように、ＳｉＯ2膜５３がオーバエッチングされ、マスクパターン５６の底部に有機膜５２が露出し、さらにその有機膜５２の表面がエッチングされて、当該有機膜５２にマスクパターン５６に対応した凹部５７ａが形成されるようなタイミングで、高周波電源４８がオフになり、ＣＦ４ガスの供給が停止する。
このステップＳ１においては次のことを目的として行っている。ステップＳ２でフォトレジスト膜５４の除去を行うにあたり、処理時間を抑えて露出した有機膜５２が酸素ラジカルにより横方向にエッチングされないようにフォトレジスト膜５４の厚さをなるべく小さくする。またこの時点で異方性を有するＣＦ4ガスにより有機膜５２をエッチングして、凹部５７ａを形成し、ステップＳ２及びステップＳ３において確実にその側壁を保護する保護膜が形成されるようにする。
（ステップＳ２：フォトレジスト膜の除去）
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＣＦ４ガス及びその活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＯ2（酸素）ガスを流量９０ｓｃｃｍで、Ａｒ（アルゴン）ガスを流量１５０ｓｃｃｍで夫々上部電極３を介して処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加され、エッチングガスであるＯ2ガス及びＡｒガスがプラズマ化されて、酸素ラジカルやＡｒイオンなどの活性種が生成する。
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＣＦ４ガス及びその活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＯ2（酸素）ガスを流量９０ｓｃｃｍで、Ａｒ（アルゴン）ガスを流量１５０ｓｃｃｍで夫々上部電極３を介して処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加され、エッチングガスであるＯ2ガス及びＡｒガスがプラズマ化されて、酸素ラジカルやＡｒイオンなどの活性種が生成する。
図４(ａ)に示すように生成した酸素の活性種である酸素ラジカル６２により、残留したフォトレジスト膜５４がエッチングされると共にフォトレジスト膜５４をマスクとして凹部５７ａ表面の有機膜５２がエッチングされる。そしてフォトレジスト膜５４が除去され、ＳｉＯ2膜５３が露出すると、ＳｉＯ2膜５３をマスクとして引き続き前記有機膜５２がエッチングされると共に、Ａｒイオン６１によりＳｉＯ2膜５３表面がスパッタされ、ＳｉＯ2膜５３から当該ＳｉＯ2膜５３を構成するシリコン酸化物６３が放出されて（図４（ｂ））、そのシリコン酸化物６３が凹部５７ａの側壁５８表面に堆積し（図４（ｃ））、酸素ラジカル６２のエッチング作用に対する保護膜６４を形成する（図２（ｃ）、図４（ｄ））。ウエハＷの面内全体でフォトレジスト膜５４が除去され、高周波電源４８がオンになってから所定の時間が経過すると、高周波電源４８がオフになり、Ｏ2ガスの供給が停止する。なお図示の便宜上、この工程において保護膜６４は側壁５８の上部に形成されているように示しているが、このように一部のみに形成されることに限られるものではなく、例えば側壁５８の下部や全体に亘って形成される場合もあり、これは後に示す他の実施形態の同様の工程でも同じである。
（ステップＳ３：保護膜の形成）
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＯ2ガスとＯ2ガス及びＡｒガスの活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＡｒガスを流量２４０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加されて、Ａｒガスがプラズマ化され、Ａｒイオン６１などの活性種が生成する。
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＯ2ガスとＯ2ガス及びＡｒガスの活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＡｒガスを流量２４０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加されて、Ａｒガスがプラズマ化され、Ａｒイオン６１などの活性種が生成する。
生成したＡｒイオン６１はステップＳ２と同様にＳｉＯ2膜５３表面をスパッタし（図５（ａ））、ＳｉＯ2膜５３からスパッタされたシリコン酸化物６３が、前記凹部５７ａの側壁５８に堆積し（図５（ｂ））、保護膜６４が成長する（図２（ｄ）、図５（ｃ））。このステップＳ３のエッチングはＯ2ガスの活性種を用いず、Ａｒガスの活性種のみによって行われており、Ａｒガスの活性種は有機膜５２をほとんどエッチングしないため、凹部５７ａの横方向への広がりが抑えられる。例えば高周波電源４８がオンになってから所定の時間が経過し、凹部５７ａから形成されるマスクパターン５７がボーイング形状となることを抑えるために有効な深さまで保護膜６４の形成が進行したら、スループットを高めるために、高周波電源４８がオフになり、次のステップＳ４に移行する。
（ステップＳ４：酸素プラズマを用いた有機膜のエッチング）
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＡｒガスの活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＯ2ガスを流量９０ｓｃｃｍ、Ａｒガスを流量１５０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加されて、Ａｒガス、Ｏ2ガスがプラズマ化され、Ａｒイオン６１及び酸素ラジカル６２などの活性種が生成する。Ｏ2ガスの活性種により、ＳｉＯ2膜５３をマスクとして有機膜５２がエッチングされて凹部５７ａが深さ方向に伸びる一方で、ステップＳ２と同様にＳｉＯ2膜５３がＡｒイオン６１によりスパッタされ、放出されたシリコン酸化物６３が凹部５７ａの側壁５８に堆積し、凹部５７ａの伸長に合わせて保護膜６４が下方へと伸び、酸素ラジカル６２に対して凹部５７ａの側壁５８がエッチングされることが抑えられながら当該凹部５７ａの深さ方向へのエッチングが進み、マスクパターン５７が形成される。図３(ｅ)に示すようにマスクパターン５７の底部にＳｉＯ2膜５１が露出するタイミングで高周波電源４８をオフにして、Ｏ2ガス及びＡｒガスの供給を停止する。
排気手段２３により処理容器２１内を排気して、処理空間Ｓに残留したＡｒガスの活性種を除去した後、所定の排気量で排気を行うと共にガス供給系３６からＯ2ガスを流量９０ｓｃｃｍ、Ａｒガスを流量１５０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を所定の真空度例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持する。その後、高周波電源４８から整合回路４７を介して下部電極４３に所定の周波数の高周波電圧が５００Ｗで印加されて、Ａｒガス、Ｏ2ガスがプラズマ化され、Ａｒイオン６１及び酸素ラジカル６２などの活性種が生成する。Ｏ2ガスの活性種により、ＳｉＯ2膜５３をマスクとして有機膜５２がエッチングされて凹部５７ａが深さ方向に伸びる一方で、ステップＳ２と同様にＳｉＯ2膜５３がＡｒイオン６１によりスパッタされ、放出されたシリコン酸化物６３が凹部５７ａの側壁５８に堆積し、凹部５７ａの伸長に合わせて保護膜６４が下方へと伸び、酸素ラジカル６２に対して凹部５７ａの側壁５８がエッチングされることが抑えられながら当該凹部５７ａの深さ方向へのエッチングが進み、マスクパターン５７が形成される。図３(ｅ)に示すようにマスクパターン５７の底部にＳｉＯ2膜５１が露出するタイミングで高周波電源４８をオフにして、Ｏ2ガス及びＡｒガスの供給を停止する。
この第１の実施形態によればフォトレジスト膜５４を除去して露出したＳｉＯ2膜５３をＡｒイオンでスパッタし、有機膜５２に形成した凹部５７ａの側壁５８にスパッタされたＳｉＯ2を堆積させて保護膜６４を形成した後、酸素ラジカルを用いてＳｉＯ2膜５２が露出するまで有機膜５２をエッチングしている。ＳｉＯ2により構成される前記保護膜６４により酸素ラジカルが凹部５７ａの側壁５８を横方向にエッチングすることが抑えられるため、後述の実験において示されるように有機膜５２に、その側壁５８が高い垂直性を持つようにマスクパターン５７を形成することができる。
また第１の実施形態では、ステップＳ２でＡｒガス及びＯ2ガスを処理ガスとして用いてフォトレジスト膜５４のエッチングに続けてＳｉＯ2膜５３をスパッタしているため、フォトレジスト膜５４を除去した直後に、凹部５７ａの側壁５８に保護膜６４を形成でき、このステップＳ２の段階で、凹部５７ａが横方向にエッチングされることが抑えられるため、最終的に形成されるマスクパターン５７の垂直性が低下することをより抑えることができる。またステップＳ４においては、Ａｒガス及びＯ2ガスをプラズマ化して、凹部５７ａを深さ方向に伸長させながら、当該凹部５７ａの下方へと保護膜６４を伸長させているため、マスクパターン５７の垂直性をより高めることができる。なお十分にマスクパターン５７の側壁５８の垂直性を高くすることができるのであれば、ステップＳ２及びステップＳ４はＡｒガスとＯ2ガスとの混合ガスを用いる代わりにＯ2ガスのみを用いてプラズマ処理を行ってもよい。またシリコン含有膜をスパッタするにあたってはＡｒガスに代わり例えばＸｅ、Ｈｅなどの希ガスを用いてもよい。この第１の実施形態において有機膜５２は上記のようにＳｉＯ2膜５１をエッチングするためのマスクであってもよく、また有機膜が例えばＳｉＣＯＨ膜などの低誘電率の絶縁膜であり、この絶縁膜にコンタクトホールなどを形成する場合にも本実施形態を適用することができる。
なお本発明はＡｒイオンによりＳｉＯ2膜５３をスパッタする際に有機膜５３に凹部５７ａの側壁５８が形成されていれば、その側壁５８が保護され、上述の効果が得られるため、上述の実施形態の手順に限られるものではない。図６は上記実施形態の変形例を示しており、図２（ａ）と同様の膜構造を有するウエハＷについて、先ずステップＳ１に従って例えば有機膜５３が露出するまでエッチングを行った後（図６（ａ））、ステップＳ２でＡｒガス及びＯ2ガスを用いる代わりにＯ2ガスのみを用いてエッチングを行い、フォトレジスト膜５４を除去すると共に、有機膜５２の表面をエッチングして凹部５７ａを形成する（図６（ｂ））。その後ステップＳ３に従ってＳｉＯ2膜５３をスパッタして、凹部５７ａの側壁５８に保護膜６４を形成する（図６（ｃ））。その後は上記の実施形態と同様にステップＳ４に従って凹部５７ａを深さ方向に伸長させてマスクパターン５７を形成する（図６（ｄ））。このような工程で処理を行う場合、フォトレジスト膜５４が除去されるまでに、有機膜５２が横方向にエッチングされることが抑えられるように、当該フォトレジスト膜５４が適切な厚さを有するように形成する。
続いて第２の実施形態について説明する。この第２の実施形態は、被エッチング膜である有機膜をエッチングするためのプロセスについて説明したものである。
(各膜の形成工程)
先ずウエハＷの表面に形成された例えばＳｉＯ2膜７１上に例えばアモルファスカーボンからなる有機膜７２を形成する（図７(ａ)）。この有機膜７２は例えば下地膜をエッチングするためマスクに用いられるものである。続いて夫々シリコン含有膜であるＳｉＮ膜７３、ＳｉＯ2膜７４を下からこの順に形成する（図７（ｂ））。このとき夫々有機膜７２の厚さをＨ１、ＳｉＮ膜７３及びＳｉＯ2膜７４の合計の厚さをＨ２とすると、Ｈ２／Ｈ１＞１／５以上になるようにＳｉＮ膜７３及びＳｉＯ2膜７４が形成される。このような厚さになるようにＳｉＮ膜７３及びＳｉＯ2膜７４を形成するのは、後述の評価試験で説明するように有機膜を下層までエッチングしたときにパターンの側壁全体に保護膜を形成することを目的としている。次いでＳｉＯ2膜７４上にレジスト膜７５を積層し、その底部にＳｉＯ2膜７４が露出するように、所定の形状にレジストパターン７６が形成される。
(各膜の形成工程)
先ずウエハＷの表面に形成された例えばＳｉＯ2膜７１上に例えばアモルファスカーボンからなる有機膜７２を形成する（図７(ａ)）。この有機膜７２は例えば下地膜をエッチングするためマスクに用いられるものである。続いて夫々シリコン含有膜であるＳｉＮ膜７３、ＳｉＯ2膜７４を下からこの順に形成する（図７（ｂ））。このとき夫々有機膜７２の厚さをＨ１、ＳｉＮ膜７３及びＳｉＯ2膜７４の合計の厚さをＨ２とすると、Ｈ２／Ｈ１＞１／５以上になるようにＳｉＮ膜７３及びＳｉＯ2膜７４が形成される。このような厚さになるようにＳｉＮ膜７３及びＳｉＯ2膜７４を形成するのは、後述の評価試験で説明するように有機膜を下層までエッチングしたときにパターンの側壁全体に保護膜を形成することを目的としている。次いでＳｉＯ2膜７４上にレジスト膜７５を積層し、その底部にＳｉＯ2膜７４が露出するように、所定の形状にレジストパターン７６が形成される。
（各膜のエッチング）
（ステップＴ１）
レジストパターン７６形成後、上記のプラズマ処理装置２にウエハＷを搬入し、第１の実施形態のステップＳ１と同様の手順で、ＣＦ４ガスを流量１５０ｓｃｃｍで供給し、処理容器２１内を例えば１０．７Ｐａ（８０ｍＴｏｒｒ）に維持する。そしてＣＦ４ガスをプラズマ化することにより、フォトレジスト膜７５表面をエッチングすると共にレジストパターン５５に沿ってＳｉＯ2膜７４、ＳｉＮ膜７５を続けてエッチングして、これらＳｉＯ2膜７４及びＳｉＮ膜７５に跨るマスクパターン７７を形成する（図７（ｄ））。例えば有機膜７２が露出するタイミングでプラズマの発生を停止し、ＣＦ４ガスの供給を停止する。
（ステップＴ１）
レジストパターン７６形成後、上記のプラズマ処理装置２にウエハＷを搬入し、第１の実施形態のステップＳ１と同様の手順で、ＣＦ４ガスを流量１５０ｓｃｃｍで供給し、処理容器２１内を例えば１０．７Ｐａ（８０ｍＴｏｒｒ）に維持する。そしてＣＦ４ガスをプラズマ化することにより、フォトレジスト膜７５表面をエッチングすると共にレジストパターン５５に沿ってＳｉＯ2膜７４、ＳｉＮ膜７５を続けてエッチングして、これらＳｉＯ2膜７４及びＳｉＮ膜７５に跨るマスクパターン７７を形成する（図７（ｄ））。例えば有機膜７２が露出するタイミングでプラズマの発生を停止し、ＣＦ４ガスの供給を停止する。
（ステップＴ２）
続けて上記実施形態のステップＳ２と同様の手順で、Ｏ2ガスを流量９０ｓｃｃｍ、Ａｒガスを流量１５０ｓｃｃｍで夫々処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、各処理ガスをプラズマ化する。第１の実施形態のステップＳ２で説明したように、フォトレジスト膜７５が除去され、続いてＳｉＯ2膜７４がスパッタされると共にフォトレジスト膜７５及びＳｉＯ2膜７４をマスクとして有機膜７２がエッチングされて、凹部７８ａが形成され、さらにその凹部７８ａの側壁７９に保護膜６４が形成される（図８（ｅ））。プラズマの発生開始から例えば所定の時間が経過したらプラズマの発生及びＯ2ガスの供給を停止する。
続けて上記実施形態のステップＳ２と同様の手順で、Ｏ2ガスを流量９０ｓｃｃｍ、Ａｒガスを流量１５０ｓｃｃｍで夫々処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、各処理ガスをプラズマ化する。第１の実施形態のステップＳ２で説明したように、フォトレジスト膜７５が除去され、続いてＳｉＯ2膜７４がスパッタされると共にフォトレジスト膜７５及びＳｉＯ2膜７４をマスクとして有機膜７２がエッチングされて、凹部７８ａが形成され、さらにその凹部７８ａの側壁７９に保護膜６４が形成される（図８（ｅ））。プラズマの発生開始から例えば所定の時間が経過したらプラズマの発生及びＯ2ガスの供給を停止する。
（ステップＴ３）
続けて第１の実施形態のステップＳ３と同様の手順で、Ａｒガスを流量２４０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、Ａｒガスをプラズマ化し、前記ステップＳ３で説明したようにＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４を成長させる（図８（ｆ））。そしてプラズマ発生開始から例えば所定の時間が経過したらプラズマの発生を停止させる。
続けて第１の実施形態のステップＳ３と同様の手順で、Ａｒガスを流量２４０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、Ａｒガスをプラズマ化し、前記ステップＳ３で説明したようにＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４を成長させる（図８（ｆ））。そしてプラズマ発生開始から例えば所定の時間が経過したらプラズマの発生を停止させる。
(ステップＴ４)
続けて上記実施形態のステップＳ４と同様の手順で、Ａｒガスを流量１５０ｓｃｃｍ、Ｏ2ガスを流量９０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、これらの処理ガスをプラズマ化し、凹部７８ａを深さ方向にエッチングして伸長させると共に保護膜６４を下方へ伸長させる（図８（ｇ））。エッチング開始後、凹部７８ａの底部が有機膜７２中に留まるようなタイミングでプラズマの発生及びＯ2ガスの供給を停止する。
続けて上記実施形態のステップＳ４と同様の手順で、Ａｒガスを流量１５０ｓｃｃｍ、Ｏ2ガスを流量９０ｓｃｃｍで処理容器２１内に供給し、処理容器２１内を例えば２.０Ｐａ（１５ｍＴｏｒｒ）に維持した後、これらの処理ガスをプラズマ化し、凹部７８ａを深さ方向にエッチングして伸長させると共に保護膜６４を下方へ伸長させる（図８（ｇ））。エッチング開始後、凹部７８ａの底部が有機膜７２中に留まるようなタイミングでプラズマの発生及びＯ2ガスの供給を停止する。
（ステップＴ５）
続けて上記実施形態のステップＴ３と同じ手順を再び行い、Ａｒガスをプラズマ化し、ＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４を成長させ（図８（ｈ））、プラズマの発生を開始してから所定の時間経過後にプラズマの発生を停止する。処理容器２１内の圧力及びＡｒガスの流量は例えばステップＴ３と同じである。
続けて上記実施形態のステップＴ３と同じ手順を再び行い、Ａｒガスをプラズマ化し、ＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４を成長させ（図８（ｈ））、プラズマの発生を開始してから所定の時間経過後にプラズマの発生を停止する。処理容器２１内の圧力及びＡｒガスの流量は例えばステップＴ３と同じである。
（ステップＴ６）
続けて上記実施形態のステップＴ４と同じ手順を再び行い、Ａｒガス及びＯ2ガスをプラズマ化し、凹部７８ａを深さ方向にエッチングして伸長させると共に上記実施形態で説明したようにＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４をさらに下方へ伸長させて、マスクパターン７８を形成し、パターン７８の底部にＳｉＯ2膜が露出するタイミングでプラズマの発生及び各処理ガスの供給を停止する（図８（ｉ））。処理容器２１内の圧力及びＡｒガスの流量は例えばステップＴ３と同じである。
続けて上記実施形態のステップＴ４と同じ手順を再び行い、Ａｒガス及びＯ2ガスをプラズマ化し、凹部７８ａを深さ方向にエッチングして伸長させると共に上記実施形態で説明したようにＳｉＯ2膜７４またはＳｉＮ膜７３をスパッタして保護膜６４をさらに下方へ伸長させて、マスクパターン７８を形成し、パターン７８の底部にＳｉＯ2膜が露出するタイミングでプラズマの発生及び各処理ガスの供給を停止する（図８（ｉ））。処理容器２１内の圧力及びＡｒガスの流量は例えばステップＴ３と同じである。
このような第２の実施形態によれば、後述の評価試験でも説明するように凹部７８ａの側壁７９の上部から下部に亘ってＳｉＯ2による保護膜６４を形成することができ、凹部７８ａの側壁７９が横方向にエッチングされ、その垂直性が低くなることが抑えられる。また、この第２の実施形態のシリコン含有膜の膜厚と有機膜の膜厚との関係を第１の実施形態に適用してもよく、第１の実施形態においてＳｉＯ2膜５３の厚さが有機膜５２の厚さの１／５以上になるように各膜を形成してもよい。
また第２の実施形態においてはＡｒガスのみを用いてＳｉＯ2膜７４及びＳｉＮ膜７３をスパッタして保護膜６４を成長させる工程と、Ａｒガスに加えてＯ2ガスを用いて保護膜６４を形成しながら、凹部７８ａをエッチングする工程と、を繰り返し行っているため、凹部７８ａの側壁７９がより確実に保護膜６４により保護され、パターン７８の横方向の広がりが抑えられる。これは第１の実施形態にも適用してもよく、つまり第１の実施形態においてステップＳ３及びステップＳ４からなるサイクルを繰り返し行うことで凹部５７ａを深さ方向に伸長させてもよい。
また上記各ステップＴ１〜Ｔ６でＳｉＯ2膜７４及びＳｉＮ膜７３をスパッタする条件を制御し、形成される保護膜６４の厚さを制御し、保護膜６４を厚く形成することで、各工程において生成されるプラズマの活性種が凹部７８ａ内に入り難くなるため、マスクパターン７８の下方側の線幅を上方側の線幅に比べて小さくすることができる。図９は上記の各ステップＴで図８に比べて厚い保護膜が形成された場合に形成されるパターンの模式図であり、図９(ａ)はステップＴ３終了後、図９（ｂ）はステップＴ４終了後、図９(ｃ)はステップＴ５終了後の凹部７８ａを夫々示しており、また図９（ｄ）はステップＴ６終了後のマスクパターン７８を示している。このようにパターン７８の下方側の線幅が小さいと、例えばＳｉＯ2膜７１をパターン７８に沿ってエッチングする場合にＳｉＯ2膜７１に形成するパターンを小さくすることができ、そのパターンに配線金属を埋め込むにあたり、配線の線幅の微細化が可能になるので好ましい。このように保護膜の厚さを制御してパターンの底部の線幅を制御することは、第１の実施形態に適用してもよい。
［評価試験］
（評価試験１−１）
評価試験１−１として、図２(ａ)で示した膜構造を有するウエハＷについて上記の第１の実施形態の手順に従ってエッチングを行い、然る後ウエハＷの縦断側面を観察した。エッチング時間はステップＳ１で５０秒、ステップＳ２で３０秒、ステップＳ３で４０秒、ステップＳ４で２５５秒に夫々設定した。図１０（ａ）、（ｂ）はウエハＷの中央部、周縁部において観察されたパターン形状を夫々模式的に示したものであり、これらの図に示されるように、ウエハＷの中央部及び周縁部の有機膜に形成されたパターンの側壁は高い垂直性を有していた。
（評価試験１−２）
評価試験１−２として評価試験１−１と同じ膜構造を有するウエハＷについてステップＳ１に従ってエッチングを行った後、ステップＳ２を実施した。ただしこのステップＳ２のエッチング時間は評価試験１−１のエッチング時間よりも長く設定し、ステップＳ３及びＳ４は行わなかった。図１０（ｃ）、（ｄ）はウエハＷの中央部、周縁部において観察されたパターン形状を夫々模式的に示したものであり、これらの図から各パターンの側壁はボーイング形状となっていることが分かる。これら評価試験１−１及び１−２の結果から、本発明のプロセスを実施することで、有機膜に形成されるパターンの垂直性が高く、ボーイング形状になることが抑えられるという本発明の効果が示された。
（評価試験１−１）
評価試験１−１として、図２(ａ)で示した膜構造を有するウエハＷについて上記の第１の実施形態の手順に従ってエッチングを行い、然る後ウエハＷの縦断側面を観察した。エッチング時間はステップＳ１で５０秒、ステップＳ２で３０秒、ステップＳ３で４０秒、ステップＳ４で２５５秒に夫々設定した。図１０（ａ）、（ｂ）はウエハＷの中央部、周縁部において観察されたパターン形状を夫々模式的に示したものであり、これらの図に示されるように、ウエハＷの中央部及び周縁部の有機膜に形成されたパターンの側壁は高い垂直性を有していた。
（評価試験１−２）
評価試験１−２として評価試験１−１と同じ膜構造を有するウエハＷについてステップＳ１に従ってエッチングを行った後、ステップＳ２を実施した。ただしこのステップＳ２のエッチング時間は評価試験１−１のエッチング時間よりも長く設定し、ステップＳ３及びＳ４は行わなかった。図１０（ｃ）、（ｄ）はウエハＷの中央部、周縁部において観察されたパターン形状を夫々模式的に示したものであり、これらの図から各パターンの側壁はボーイング形状となっていることが分かる。これら評価試験１−１及び１−２の結果から、本発明のプロセスを実施することで、有機膜に形成されるパターンの垂直性が高く、ボーイング形状になることが抑えられるという本発明の効果が示された。
（評価試験２）
評価試験２としてウエハに図７（ｃ）と同様の膜構造を形成した。ただし有機膜の厚さ（図中Ｈ３）は８００ｎｍであり、ＳｉＯ2膜及びＳｉＮ膜の合計の厚さ（図中Ｈ４）は９０ｎｍである。このウエハＷについて第２の実施形態のステップＴ１〜Ｔ６に示した手順に従ってエッチングを行った。ステップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６のエッチング時間は夫々３３秒、２０秒、４０秒，１００秒、４０秒、１２０秒に設定した。
評価試験２としてウエハに図７（ｃ）と同様の膜構造を形成した。ただし有機膜の厚さ（図中Ｈ３）は８００ｎｍであり、ＳｉＯ2膜及びＳｉＮ膜の合計の厚さ（図中Ｈ４）は９０ｎｍである。このウエハＷについて第２の実施形態のステップＴ１〜Ｔ６に示した手順に従ってエッチングを行った。ステップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６のエッチング時間は夫々３３秒、２０秒、４０秒，１００秒、４０秒、１２０秒に設定した。
図１１（ｂ）はエッチング終了後のウエハＷの縦断側面の模式図である。保護膜６４が有機膜７２の凹部７８ａ内に形成されていることが確認され、ボーイング形状は発生していなかった。保護膜６４は有機膜７２の表面（有機膜７２とＳｉＮ膜７３との境界）から凹部７８ａの下部に向けて形成されており、図中Ｈ５で示す、保護膜６４の上端から下端までの大きさは４５０ｎｍであった。そしてＳｉＯ2膜７１は有機膜７２をエッチングするためのマスクとなる機能を果たす限界まで削られていた。この実験結果から、有機膜の厚さと同じ８００ｎｍの深さを有するように保護膜を形成するためには（８００ｎｍ／４５０ｎｍ）×９０ｎｍ＝１６０ｎｍの厚さを有するようにＳｉＯ2膜７４及びＳｉＮ膜７３を形成することが必要であり、これは有機膜７２の厚さの１/５であるため、シリコン含有膜は有機膜に対して１／５以上の厚さを有するように形成することでパターンの側壁全体を保護できることが推測される。
Ｗ 半導体ウエハ
２ プラズマ処理装置
５１，５３ ＳｉＯ2膜
５２ 有機膜
５４ フォトレジスト膜
５７ マスクパターン
６１ アルゴンイオン
６２ 酸素ラジカル
６４ 保護膜
２ プラズマ処理装置
５１，５３ ＳｉＯ2膜
５２ 有機膜
５４ フォトレジスト膜
５７ マスクパターン
６１ アルゴンイオン
６２ 酸素ラジカル
６４ 保護膜
Claims (10)
- 有機膜、シリコン含有膜及びパターンマスクが下からこの順に積層された基板に対してプラズマによりエッチングを行い、前記有機膜にホールまたは溝を形成する半導体装置の製造方法において、
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記パターンマスクは、フォトレジスト膜からなるものであることを特徴とする請求項１記載の半導体装置の製造方法。
- パターンマスクのパターンをシリコン含有膜に転写する工程は、シリコン含有膜をオーバエッチングし、有機膜の表面をエッチングすることにより、前記凹部を形成すると共にパターンマスクの一部のみをエッチングして除去することを特徴とする請求項１または２記載の半導体装置の製造方法。
- パターンマスクを除去する工程は、シリコン含有膜をスパッタするためのスパッタ用ガスが含まれたガスをプラズマ化したプラズマを用いて行うことを特徴とする請求項１ないし３のいずれか一に記載の半導体装置の製造方法。
- 凹部を深さ方向にエッチングしてホールまたは溝を形成する工程は、シリコン含有膜をスパッタするためのスパッタ用ガスが含まれたガスをプラズマ化したプラズマを用いて行うことを特徴とする請求項１ないし４のいずれか一に記載の半導体装置の製造方法。
- 前記スパッタ用ガスはＡｒ、ＸｅまたはＨｅからなるガスを含むことを特徴とする請求項４または５記載の半導体装置の製造方法。
- 有機膜、シリコン含有膜及びパターンマスクが下からこの順に積層された基板に対してプラズマによりエッチングを行い、前記有機膜にホールまたは溝を形成する半導体装置の製造方法において、
基板上に設けられた有機膜にその厚さが当該有機膜の厚さの１/５以上となるようにシリコン含有膜を形成する工程と、
シリコン含有膜上に、シリコン含有膜をエッチングするためのパターンマスクを形成する工程と、
前記シリコン含有膜をプラズマによりエッチングして前記パターンマスクのパターンを当該シリコン含有膜に転写する工程と、
次いで前記パターンマスクをプラズマにより除去して前記シリコン含有膜の表面を露出させる工程と、
プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、これにより当該有機膜の厚さよりもその深さが小さい凹部を形成する工程と、
前記酸素の活性種による有機膜のエッチングを停止した後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、
前記保護膜が形成された有機膜の凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングして、ホールまたは溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記パターンマスクは、フォトレジスト膜からなるものであることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記凹部を形成した後、
前記保護膜を形成する工程と、
凹部を深さ方向にエッチングする工程と、
をこの順に繰り返し行うことでホールまたは溝を形成することを特徴とする請求項７または８記載の半導体装置の製造方法。 - 基板に対してエッチングを行うプラズマ処理装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは請求項１ないし９のいずれか一に記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007213021A JP5067068B2 (ja) | 2007-08-17 | 2007-08-17 | 半導体装置の製造方法及び記憶媒体 |
| US12/222,666 US8071473B2 (en) | 2007-08-17 | 2008-08-13 | Semiconductor device manufacturing method and storage medium |
| KR1020080080065A KR100976882B1 (ko) | 2007-08-17 | 2008-08-14 | 반도체 장치의 제조 방법 및 기억 매체 |
| TW097131284A TWI425567B (zh) | 2007-08-17 | 2008-08-15 | Semiconductor device manufacturing method and memory medium |
| CN2008101458971A CN101369537B (zh) | 2007-08-17 | 2008-08-18 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007213021A JP5067068B2 (ja) | 2007-08-17 | 2007-08-17 | 半導体装置の製造方法及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009049141A JP2009049141A (ja) | 2009-03-05 |
| JP5067068B2 true JP5067068B2 (ja) | 2012-11-07 |
Family
ID=40362149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007213021A Active JP5067068B2 (ja) | 2007-08-17 | 2007-08-17 | 半導体装置の製造方法及び記憶媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8071473B2 (ja) |
| JP (1) | JP5067068B2 (ja) |
| KR (1) | KR100976882B1 (ja) |
| CN (1) | CN101369537B (ja) |
| TW (1) | TWI425567B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076661A (ja) * | 2007-09-20 | 2009-04-09 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8614151B2 (en) * | 2008-01-04 | 2013-12-24 | Micron Technology, Inc. | Method of etching a high aspect ratio contact |
| JP2010283213A (ja) * | 2009-06-05 | 2010-12-16 | Tokyo Electron Ltd | 基板処理方法 |
| JP5642001B2 (ja) * | 2011-03-25 | 2014-12-17 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| CN102208333A (zh) * | 2011-05-27 | 2011-10-05 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀方法 |
| JP5810693B2 (ja) * | 2011-07-08 | 2015-11-11 | 富士通株式会社 | 電子デバイス及びその製造方法 |
| JP2013109920A (ja) * | 2011-11-18 | 2013-06-06 | Canon Inc | 有機ｅｌ装置の製造方法 |
| US9324573B2 (en) | 2013-01-24 | 2016-04-26 | Ps5 Luxco S.A.R.L. | Method for manufacturing semiconductor device |
| JP2014225501A (ja) * | 2013-05-15 | 2014-12-04 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| JP6331452B2 (ja) * | 2014-02-19 | 2018-05-30 | 愛知製鋼株式会社 | 有機膜のエッチング方法 |
| JP2016096297A (ja) * | 2014-11-17 | 2016-05-26 | イビデン株式会社 | 金属塊内蔵配線板及びその製造方法 |
| JP6514138B2 (ja) * | 2016-03-10 | 2019-05-15 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
| JP7399863B2 (ja) * | 2018-02-05 | 2023-12-18 | ラム リサーチ コーポレーション | アモルファスカーボン層の開孔プロセス |
| JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP7022651B2 (ja) | 2018-05-28 | 2022-02-18 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
| JP2019212777A (ja) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | 成膜用組成物および成膜装置 |
| JP2019212776A (ja) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | 成膜用組成物および成膜装置 |
| JP7339032B2 (ja) | 2019-06-28 | 2023-09-05 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
| JP7336365B2 (ja) * | 2019-11-19 | 2023-08-31 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
| US11443954B2 (en) | 2019-12-10 | 2022-09-13 | Tokyo Electron Limited | Method and apparatus for controlling a shape of a pattern over a substrate |
| JP2022124908A (ja) * | 2021-02-16 | 2022-08-26 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
| JP2024509747A (ja) * | 2021-02-24 | 2024-03-05 | ラム リサーチ コーポレーション | 高アスペクト比プラズマエッチングのための金属系ライナー保護 |
| US20240112919A1 (en) * | 2022-09-29 | 2024-04-04 | Tokyo Electron Limited | Low-Temperature Etch |
| CN116705596B (zh) * | 2023-08-01 | 2023-11-10 | 通威微电子有限公司 | 一种半导体器件及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02251141A (ja) * | 1989-03-24 | 1990-10-08 | Sony Corp | 異方性エッチング方法 |
| JP4173307B2 (ja) * | 1999-06-24 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
| JP4477750B2 (ja) | 2000-06-26 | 2010-06-09 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2002203852A (ja) | 2001-01-05 | 2002-07-19 | Mitsubishi Electric Corp | 絶縁膜の形成方法及び絶縁膜 |
| JP4391127B2 (ja) | 2003-05-16 | 2009-12-24 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| KR100780610B1 (ko) * | 2003-11-28 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| JP3795040B2 (ja) * | 2003-12-03 | 2006-07-12 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2005167081A (ja) * | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006024811A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 半導体装置の製造方法 |
| US7285474B2 (en) * | 2004-09-16 | 2007-10-23 | International Business Machines Corporation | Air-gap insulated interconnections |
| KR20060100092A (ko) * | 2005-03-16 | 2006-09-20 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP5358165B2 (ja) * | 2008-11-26 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2007
- 2007-08-17 JP JP2007213021A patent/JP5067068B2/ja active Active
-
2008
- 2008-08-13 US US12/222,666 patent/US8071473B2/en active Active
- 2008-08-14 KR KR1020080080065A patent/KR100976882B1/ko active IP Right Grant
- 2008-08-15 TW TW097131284A patent/TWI425567B/zh active
- 2008-08-18 CN CN2008101458971A patent/CN101369537B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090018589A (ko) | 2009-02-20 |
| KR100976882B1 (ko) | 2010-08-18 |
| CN101369537A (zh) | 2009-02-18 |
| CN101369537B (zh) | 2011-12-14 |
| JP2009049141A (ja) | 2009-03-05 |
| TW200913057A (en) | 2009-03-16 |
| TWI425567B (zh) | 2014-02-01 |
| US20090045165A1 (en) | 2009-02-19 |
| US8071473B2 (en) | 2011-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5067068B2 (ja) | 半導体装置の製造方法及び記憶媒体 | |
| TWI801673B (zh) | 用來蝕刻含碳特徵之方法 | |
| JP6185305B2 (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| US7429533B2 (en) | Pitch reduction | |
| JP4668205B2 (ja) | 多孔質低誘電率層内に形状を形成する方法および装置 | |
| KR101433987B1 (ko) | 에칭 동안 라인 말단 단축의 감소 방법 | |
| TWI545648B (zh) | 擬硬遮罩用之擺動控制 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| JP2008192906A (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 | |
| TWI525692B (zh) | Plasma etching method, control program and computer memory media | |
| JP4509842B2 (ja) | エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体 | |
| JP2009044090A (ja) | 半導体装置の製造方法及び記憶媒体 | |
| CN110783187A (zh) | 等离子体处理方法和等离子体处理装置 | |
| JP2023159347A (ja) | 基板処理方法および基板処理装置 | |
| US8668805B2 (en) | Line end shortening reduction during etch | |
| JP2007227529A (ja) | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 | |
| US20090206053A1 (en) | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium | |
| JP7202489B2 (ja) | プラズマ処理方法 | |
| TWI841579B (zh) | 電漿處理方法及電漿處理裝置 | |
| JP3551560B2 (ja) | Ｍｏｓトランジスタのゲート電極加工方法 | |
| CN113597662A (zh) | 等离子体处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5067068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |