TWI425567B - Semiconductor device manufacturing method and memory medium - Google Patents

Semiconductor device manufacturing method and memory medium Download PDF

Info

Publication number
TWI425567B
TWI425567B TW097131284A TW97131284A TWI425567B TW I425567 B TWI425567 B TW I425567B TW 097131284 A TW097131284 A TW 097131284A TW 97131284 A TW97131284 A TW 97131284A TW I425567 B TWI425567 B TW I425567B
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
pattern
plasma
gas
Prior art date
Application number
TW097131284A
Other languages
English (en)
Other versions
TW200913057A (en
Inventor
Kazuki Narishige
Koichi Nagakura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200913057A publication Critical patent/TW200913057A/zh
Application granted granted Critical
Publication of TWI425567B publication Critical patent/TWI425567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置的製造方法及記憶媒體
本發明是有關藉由電漿來蝕刻使用於半導體裝置的有機膜之技術。
在半導體裝置的製造工程中，例如形成圓柱孔(cylinder hole)或接觸孔時，因為該等孔的縱橫比大且深度大，所以進行使用多層構造的光罩。就該光罩的一例而言，可舉在被蝕刻膜的絕緣膜例如SiO2 膜(氧化矽膜)上積層有機膜、SiO2 膜，利用光阻劑來對該等的積層膜進行乾式顯像而形成的光罩。
一邊參照圖12一邊說明有關此乾式顯像的一例。圖12(a)中1是由下依序積層以碳為主成份的有機膜12、SiO2 膜13及光阻劑(PR)膜14而成的積層體，對光阻劑膜14進行光蝕刻微影而形成圖案15。首先例如使CF4 等的蝕刻用氣體電漿化，藉由該電漿沿著阻劑圖案15來蝕刻SiO2 膜13，對此SiO2 膜13形成光罩圖案16後(圖12(b))，使O2 氣體單獨或O2 氣體中添加H2 氣體、N2 氣體等的混合氣體電漿化，經由光罩圖案16來蝕刻(灰化)有機膜12，而於該有機膜12形成用以蝕刻其下層的SiO2 膜11的光罩圖案17(圖12(c))。
有機膜15是藉由氧自由基來分解成CO2 或H2 O等，但氧自由基會等向性蝕刻有機膜15，亦即除了在深度方向 蝕刻以外，連橫方向也會蝕刻的傾向大，如圖12(c)所示，上述光罩圖案17是被稱為碗(bowing)形狀之圖案的縱剖面形成弓形擴大於橫方向的形狀，會有造成光罩圖案17的側壁18的垂直性變低的情況。其結果，若以SiO2 膜13及有機膜12作為光罩來蝕刻被蝕刻膜的SiO2 膜11，則有機膜12的異向形狀會複製於被蝕刻膜，結果被蝕刻膜(SiO2 膜11)的孔的蝕刻形狀會悪化。
為了抑止光罩圖案17形成碗形狀，而例如加諸於O2 氣體來使CF系或CH系的氣體電漿化，進行有機膜12的蝕刻，且使由該等氣體產生的化合物附著於光罩圖案17的側壁18，形成對氧自由基的保護膜，但此情況亦無法充分抑止氧自由基之橫方向的蝕刻，會有發生碗形狀的情況。
可是例如將有機膜12本身作為被蝕刻膜來蝕刻時，有時在有機膜12上不設SiO2 膜13，直接設置光阻劑膜14，沿著阻劑圖案15來蝕刻有機膜12。但，由於光阻劑膜14是藉由有機物所構成，因此在蝕刻有機膜12時，光阻劑膜14也會被蝕刻，圖案的形狀會潰散，因此有時阻劑圖案15的原本形狀不會被正常第複製於有機膜12，被蝕刻膜的有機膜12的孔形狀會形成碗形狀，或形成底部擴大的底蝕刻形狀。上述的積層體1是在光阻劑膜14與有機膜12之間設有無機膜的SiO2 膜13，藉此可抑止光罩圖案17的上部側暴露於氧電漿，但即使如此設置無機膜，當其膜厚小時，還是會與沒有無機膜時同様，光罩圖案 17的上部側會容易暴露於氧電漿，因此會有容易產生碗形狀之虞。所以，為了控制光罩圖案17的形狀，有關無機膜的厚度也需要檢討適當的厚度。
另外，專利文獻1中記載有在進行有機膜的蝕刻時，在圖案的側壁形成保護膜的技術，但因為此保護膜未含矽，所以無法解決上述問題。
[專利文獻1]特開2002－9058號公報
本發明是為了解決如此的問題而研發者，其目的是在於提供一種為了製造半導體裝置，蝕刻形成於基板上的有機膜時，可取得良好的蝕刻形狀之半導體裝置的製造方法及記憶媒體。
本發明之半導體裝置的製造方法，係藉由電漿來對由下依序積層有機膜、含矽膜及圖案光罩的基板進行蝕刻，在上述有機膜形成孔或溝之半導體裝置的製造方法，其特徵係包含：藉由電漿來蝕刻上述含矽膜，而將上述圖案光罩的圖案複製於該含矽膜之工程；其次藉由電漿來除去上述圖案光罩，而使上述含矽膜的表面露出之工程； 利用電漿中的氧的活性種，經由上述含矽膜的圖案來蝕刻上述有機膜的表面，藉此形成其深度比該有機膜的厚度更小的凹部之工程；然後，濺射上述含矽膜，在上述凹部的內壁面形成由含矽物所構成的保護膜之工程；及利用電漿中的氧的活性種，經由上述含矽膜的圖案來將形成有上述保護膜的有機膜的凹部更蝕刻於深度方向，而形成孔或溝之工程。
上述圖案光罩係例如由光阻劑膜所構成，將圖案光罩的圖案複製於含矽膜的工程，係可過蝕刻含矽膜，蝕刻有機膜的表面，藉此形成上述凹部，且僅蝕刻圖案光罩的一部份除去。並且，除去圖案光罩的工程及將凹部蝕刻於深度方向而形成孔或溝的工程，係可利用使含有用以濺射含矽膜的濺射用氣體之氣體電漿化的電漿來進行。上述濺射用氣體係例如包含Ar、Xe、He。
又，其他發明的半導體裝置的製造方法，係藉由電漿來對由下依序積層有機膜、含矽膜及圖案光罩的基板進行蝕刻，在上述有機膜形成孔或溝之半導體裝置的製造方法，其特徵係包含：在設於基板上的有機膜形成其厚度可成為該有機膜的厚度的1/5以上的含矽膜之工程；在含矽膜上形成用以蝕刻含矽膜的圖案光罩之工程；藉由電漿來蝕刻上述含矽膜，而將上述圖案光罩的圖案複製於該含矽膜之工程； 其次藉由電漿來除去上述圖案光罩，而使上述含矽膜的表面露出之工程；利用電漿中的氧的活性種，經由上述含矽膜的圖案來蝕刻上述有機膜的表面，藉此形成其深度比該有機膜的厚度更小的凹部之工程；然後，濺射上述含矽膜，而於上述凹部的內壁面形成由含矽物所構成的保護膜之工程；及利用電漿中的氧的活性種，經由上述含矽膜的圖案來將形成有上述保護膜的有機膜的凹部予以更蝕刻於深度方向，而形成孔或溝之工程。
上述圖案光罩係例如由光阻劑膜所構成，可在形成上述凹部之後，依序重複進行：形成上述保護膜的工程、及將凹部蝕刻於深度方向的工程，藉此來形成孔或溝。
本發明的記憶媒體，係使用於對基板進行蝕刻的電漿處理裝置，儲存動作於電腦上的電腦程式之記憶媒體，其特徵為：上述電腦程式係以能夠實施上述半導體裝置的製造方法之方式編入步驟。
若根據本發明，則因為是濺射設於有機膜上的含矽膜，在形成於有機膜的凹部的側壁形成含矽的保護膜，在此狀態下藉由電漿來將其凹部蝕刻於深度方向，所以如後述的實驗結果所示，可抑止氧的活性種所產生的等向性蝕刻 ，因此可在有機膜形成具有高垂直性的凹部。
又，若根據其他的發明，則可在設於基板上的有機膜以其厚度能夠形成該有機膜的厚度的1/5以上之方式形成含矽膜，濺射該含矽膜，在形成於有機膜的凹部的側壁形成含矽的保護膜。所以，如後述的實驗所示，可抑止氧的活性種所產生的等向性蝕刻，因此可在有機膜形成具有高垂直性的凹部。
首先，利用圖2(a)來說明有關使用於第1實施形態，藉由圖1所示的電漿處理裝置2來接受處理的基板亦即半導體晶圓(以下稱為晶圓)W表面所形成的膜構造。在晶圓W設有絕緣膜的SiO2 膜51，在該SiO2 膜51上形成有以碳為主成份的有機膜52。在有機膜52上形成有含矽膜的SiO2 膜53。所謂含矽膜是以矽為主成份的無機膜，除了SiO2 膜以外還可舉SiN膜(氮化矽)或SiON、Poly－Si(多結晶Si)等所構成的膜，且亦包含只由矽所構成的膜，但並非意味膜形成時不可避地混入矽的膜。在SiO2 膜53上積層有構成圖案光罩的光阻劑(PR)膜54。光阻劑膜54是以ArF作為光源來曝光後顯像，阻劑圖案55會開口，在該阻劑圖案55的底部露出SiO2 膜53。光阻劑膜54是如後述般在過蝕刻SiO2 膜53的途中不會消失，且形成過蝕刻後儘可能變薄那樣的適當厚度。
接著，一邊參照圖1一邊說明有關實施本發明的半導 體裝置的製造方法之電漿處理裝置2。電漿處理裝置2是具備氣密形成的處理容器21，在該處理容器21的底部設有排氣口22。此排氣口22是經由排氣路22a來與排氣手段23連接，藉由控制部20A來控制排氣量，可使處理容器21內保持於所定的壓力。圖中24是藉由閘閥25來開閉自如的搬送口。
在上述處理容器21的內部設有兼具氣體噴灑頭的上部電極3。在該上部電極3的下面側穿設有多數的氣體擴散孔31，將處理氣體供給至位於下方側的晶圓W的表面全體。連通至氣體擴散孔31的氣體導入管51是在上游側，例如分歧成3根而形成分岐管32A~32C，分別經由閥33A~33C及流量控制部34A~34C來連接至氣體供給源35A~35C。該閥33A~33C、流量控制部34A~34C是構成氣體供給系36，可根據來自後述的控制部20A的控制信號來進行各氣體供給源35A~35C的氣體流量及給斷的控制。就此例而言，氣體供給源35A、氣體供給源35B、氣體供給源35C是分別為CF4 氣體、O2 氣體、濺射用氣體的Ar氣體的供給源。並且，圖中30是使上部電極3設成可自處理容器21電性充分抬起的絕緣構件。
更在處理容器21的內部，以能夠和上述上部電極3成對向的方式設有載置台4，載置台4是藉由絕緣構件40來對處理容器21形成電性充分抬起的狀態。並且，載置台4是具備：例如由鋁等所構成的圓柱狀的支持部41、及設於支持部41的上端面之放置晶圓W的載置板42。載置 板42是成為由介電體例如氮化鋁等的陶瓷所構成的介電體板，在其內部上面側設有箔狀的電極(下部電極)43，更在下面側設有網狀的加熱器44。圖中45是排氣環，其係用以從晶圓W的周緣部於周方向均一地排除處理氣體，其表面穿設有多數的通流孔。另外，雖圖示省略，但實際在從背面側支持晶圓W的狀態下昇降可能的基板支持銷會被設成可從載置台4的表面突没自如，藉由從裝置外部進入而來的晶圓移載臂與該基板支持銷的互相作用，進行往載置台4之晶圓W的交接。
在上述下部電極43連接給電棒46的一端，該給電棒46的另一端是經由整合電路47來與電漿生成用的高頻電源48連接。給電棒46是例如在整合電路47的前面分岐，此分岐路的前端是經由開關50來與靜電吸盤用的直流電源49連接。亦即，上述下部電極43是兼用高頻電壓施加用的電極及靜電吸盤用的電極，因此下部電極43及其上部的介電體部份是構成用以靜電吸附晶圓W的靜電吸盤。並且，上述加熱器44是經由導電棒37來與加熱器電源部38連接。而且，例如在下部電極43是未圖示的偏壓用的高頻電源會經由整合電路來連接，如後述般在高頻電源48開啟產生電漿時，偏壓用的高頻電源也會開啟，偏壓用的高頻會被施加於下部電極43。
又，以能夠包圍被吸附保持於上述載置板42的表面之晶圓W的全周的方式設置電漿控制用的環部之聚焦環26。聚焦環26是設有：例如由石英等的絕緣構件所構成 的環構件27、及在環構件27上面隔著黏著層28來設成裝卸自如的環狀的電漿控制用的薄板29。薄板29是含一旦暴露於電漿則會與電漿活性種例如氯自由基反應的成份例如解離碳自由基等的碳的材質例如聚醯亞胺等的有機系樹脂。在電漿處理中所發生的碳自由基會與晶圓W的周緣部附近的氟自由基反應而使不具有蝕刻作用的化合物例如CFx (x＝1,2,3,4)產生，所產生的化合物是在處理中隨著從晶圓W的中央部往周緣部的排氣流而除去，可抑止在晶圓W的周緣部附近與其內側區域之間產生氟自由基的密度差，可對晶圓W以面內均一性高的蝕刻速度來蝕刻。
並且，在處理容器21的周圍，在搬送口24的上下設有二個環狀的磁石39a、39b，可在上部電極3與載置台4之間的處理空間S的周邊部形成磁場，將電漿關進至處理空間S。
而且，在該電漿處理裝置2中設有例如由電腦所構成的控制部20A，此控制部20A是具備程式、記憶體、CPU所構成的資料處理部等，在上述程式中編入有命令，其係由控制部20A來傳送控制信號至電漿處理裝置2的各部，使後述的各步驟進行，而使能夠對晶圓W實施電漿處理。又，例如在記憶體中具備寫入處理壓力、處理時間、氣體流量、電力值等的處理參數值的區域，CPU會在執行程式的各命令時讀出該等的處理參數，對應於該參數值的控制信號會被傳送至該電漿處理裝置2的各部位。此程式( 亦含有關處理參數的輸入操作或顯示的程式)是被儲存於電腦記憶媒體例如軟碟、光碟、MO(光磁碟)等的記憶部20B，安裝於控制部20A。
(第1實施形態)
說明有關使用上述電漿處理裝置2之本發明的半導體裝置的製造方法的第1實施形態，蝕刻上述有機膜52來形成用以蝕刻其下層的SiO2 膜51的光罩圖案之製程。首先，開啟閘閥25藉由未圖示的搬送機構來將晶圓W搬入至處理容器21內。然後，將此晶圓W水平載置於載置台4上之後，使晶圓W靜電吸附於載置台4。然後使搬送機構從處理容器21退去，關閉閘閥25，接著藉由未圖示的溫度控制機構來將晶圓W的上部、高度中央部、下部的溫度分別調溫成60、60、20℃。然後例如進行以下的各步驟。
(步驟S1：SiO2 膜53的蝕刻)
利用排氣手段23經由排氣口22來進行處理容器21內的排氣，另一方面，從氣體供給系36，例如使CF4 (四氟化碳)氣體以流量150sccm經由上部電極3來供給至處理容器21內，將處理容器21內維持於所定的真空度例如10.7Pa(80mTorr)。然後，從高頻電源48經由整合電路47來以1500W對下部電極43施加所定頻率的高頻電壓，使CF4 氣體電漿化，藉此蝕刻光阻劑膜54表面，且以光 阻劑膜54作為光罩，沿著阻劑圖案55來蝕刻SiO2 膜53，對該SiO2 膜53形成光罩圖案56。如圖2(b)所示，SiO2 膜53被過蝕刻，有機膜52露出於光罩圖案56的底部，且該有機膜52的表面被蝕刻，在該有機膜52形成對應於光罩圖案56的凹部57a的時間點，高頻電源48會關閉，停止CF4 氣體的供給。
在該步驟S1中是以其次的事情為目的進行。在步驟S2進行光阻劑膜54的除去時，壓低處理時間，以露出的有機膜52不會藉由氧自由基來蝕刻於橫方向的方式儘可能縮小光阻劑膜54的厚度。並且，在此時間點藉由具有異向性的CF4 氣體來蝕刻有機膜52，而形成凹部57a，使能夠在步驟S2及步驟S3中確實地形成保護其側壁的保護膜。
(步驟S2：光阻劑膜的除去)
藉由排氣手段23來對處理容器21內進行排氣，除去殘留於處理空間S的CF4 氣體及其活性種後，以所定的排氣量來進行排氣，且由氣體供給系36來將O2 (氧)氣體及Ar(氬)氣體分別以流量90sccm及流量150sccm經由上部電極3來供給至處理容器21內，將處理容器21內維持於所定的真空度例如2.0Pa(15mTorr)。然後，從高頻電源48經由整合電路47來以500W對下部電極43施加所定頻率的高頻電壓，使蝕刻氣體的O2 氣體及Ar氣體電漿化，產生氧自由基或Ar離子等的活性種。
如圖4(a)所示，藉由所產生的氧的活性種之氧自由基62來蝕刻殘留的光阻劑膜54，且以光阻劑膜54作為光罩來蝕刻凹部57a表面的有機膜52。然後，一旦除去光阻劑膜54，露出SiO2 膜53，則會以SiO2 膜53作為光罩來接著蝕刻上述有機膜52，且藉由Ar離子61來濺射SiO2 膜53表面，從SiO2 膜53放出構成該SiO2 膜53的氧化矽物63(圖4(b))，該氧化矽物63會堆積於凹部57a的側壁58表面(圖4(c))，形成對氧自由基62的蝕刻作用之保護膜64(圖2(c)，圖4(d))。一旦在晶圓W的面內全體除去光阻劑膜54，高頻電源48開啟後經由所定的時間，則高頻電源48會關閉，停止O2 氣體的供給。另外，基於圖示的方便，在此工程中保護膜64是顯示形成於側壁58的上部，但並非限於如此只形成於一部份者，有時例如會形成於側壁58的下部或全體，這在往後所示的其他實施形態的同様工程中也是同樣的。
(步驟S3：保護膜的形成)
藉由排氣手段23來對處理容器21內進行排氣，除去殘留於處理空間S的O2 氣體與O2 氣體及Ar氣體的活性種之後，以所定的排氣量來進行排氣，且由氣體供給系36來將Ar氣體以流量240sccm供給至處理容器21內，將處理容器21內維持於所定的真空度例如2.0Pa(15mTorr)。然後，從高頻電源48經由整合電路47來以500W對下部電極43施加所定頻率的高頻電壓，使Ar氣體電漿化， 產生Ar離子61等的活性種。
所產生的Ar離子61是與步驟S2同様濺射SiO2 膜53表面(圖5(a))，從SiO2 膜53濺射的氧化矽物63會堆積於上述凹部57a的側壁58(圖5(b))，形成保護膜64(圖2(d)、圖5(c))。此步驟S3的蝕刻是不使用O2 氣體的活性種，只藉由Ar氣體的活性種來進行，由於Ar氣體的活性種是幾乎不蝕刻有機膜52，因此可抑止往凹部57a的橫方向之擴大。例如為了抑止高頻電源48開啟後經過所定的時間由從凹部57a形成的光罩圖案57成為碗形狀，若至有效的深度為止進行保護膜64的形成，則為了提高生產能力，高頻電源48會關閉，移至其次的步驟S4。
(步驟S4：使用氧電漿的有機膜的蝕刻)
藉由排氣手段23來對處理容器21內進行排氣，除去殘留於處理空間S的Ar氣體的活性種之後，以所定的排氣量來進行排氣，且由氣體供給系36來將O2 氣體及Ar氣體分別以流量90sccm及流量150sccm供給至處理容器21內，將處理容器21內維持於所定的真空度例如2.0Pa(15mTorr)。然後，從高頻電源48經由整合電路47來以500W對下部電極43施加所定頻率的高頻電壓，而使Ar氣體、O2 氣體電漿化，產生Ar離子61及氧自由基62等的活性種。藉由O2 氣體的活性種，以SiO2 膜53作為光罩來蝕刻有機膜52，而使凹部57a延伸於深度方向，另 一方面，和步驟S2同様地SiO2 膜53會藉由Ar離子61來濺射，所被放出的氧化矽物63會堆積於凹部57a的側壁58，保護膜64會配合凹部57a的伸長來延伸至下方，對氧自由基62而言，可一邊抑止凹部57a的側壁58被蝕刻，一邊使蝕刻往該凹部57a的深度方向進展，形成光罩圖案57。如圖3(e)所示在光罩圖案57的底部露出SiO2 膜51的時間點關閉高頻電源48，而停止O2 氣體及Ar氣體的供給。
若根據此第1實施形態，則會以Ar離子來濺射除去光阻劑膜54而露出的SiO2 膜53，使濺射於形成於有機膜52的凹部57a的側壁58的SiO2 堆積來形成保護膜64之後，利用氧自由基至SiO2 膜52露出為止蝕刻有機膜52。由於可藉由SiO2 所構成的上述保護膜64來抑止氧自由基將凹部57a的側壁58蝕刻於橫方向，因此如後述的實驗中所示，可在有機膜52以其側壁58能夠具有高垂直性的方式來形成光罩圖案57。
又，由於第1實施形態是在步驟S2使用Ar氣體及O2 氣體作為處理氣體進行光阻劑膜54的蝕刻接著濺射SiO2 膜53，因此在剛除去光阻劑膜54後，可在凹部57a的側壁58形成保護膜64，在該步驟S2的階段，可抑止凹部57a被蝕刻於橫方向，因此可抑止最終被形成的光罩圖案57的垂直性降低。又，由於在步驟S4中是使Ar氣體及O2 氣體電漿化，一邊使凹部57a伸長於深度方向，一邊使保護膜64伸長至該凹部57a的下方，因此可更提 高光罩圖案57的垂直性。此外，若可充分提高光罩圖案57的側壁58的垂直性，則步驟S2及步驟S4可取得Ar氣體與O2 氣體的混合氣體，只使用O2 氣體來進行電漿處理。並且，在濺射含矽膜時，亦可取代Ar氣體，而例如使用Xe、He等的稀有氣體。在此第1實施形態中有機膜52是如上述般可為用以蝕刻SiO2 膜51的光罩，且有機膜例如為SiCOH膜等的低介電常數的絕緣膜，在此絕緣膜形成接觸孔等時亦可適用本實施形態。
另外，本發明在藉由Ar離子來濺射SiO2 膜53時若在有機膜52形成有凹部57a的側壁58，則只要其側壁58被保護，便可取得上述的效果，因此並非限於上述實施形態的程序。圖6是表示上述實施形態的變形例，針對具有和圖2(a)同様的膜構造的晶圓W，首先按照步驟S1來例如至有機膜53露出為止進行蝕刻後(圖6(a))，在步驟S2取代使用Ar氣體及O2 氣體，只使用O2 氣體來進行蝕刻，除去光阻劑膜54，且蝕刻有機膜52的表面來形成凹部57a(圖6(b))。然後按照步驟S3來濺射SiO2 膜53，而於凹部57a的側壁58形成保護膜64(圖6(c))。然後和上述的實施形態同様按照步驟S4來使凹部57a伸長於深度方向而形成光罩圖案57(圖6(d))。以如此的工程來進行處理時，至光阻劑膜54被除去為止，是以能夠抑止有機膜52被蝕刻於橫方向的方式，使該光阻劑膜54形成具有適當的厚度。
接著，說明有關第2實施形態。此第2實施形態是說 明有關用以蝕刻被蝕刻膜的有機膜之製程。
(各膜的形成工程)
首先，在形成於晶圓W的表面之例如SiO2 膜71上形成例如由非晶形碳所構成的有機膜72(圖7(a))。此有機膜72是例如為了蝕刻底層膜而使用於光罩者。接著，分別由下依序形成含矽膜的SiN膜73、SiO2 膜74(圖7(b))。此時若分別將有機膜72的厚度設為H1，將SiN膜73及SiO2 膜74的合計厚度設為H2，則會以能夠形成H2/H1>1/5以上的方式來形成SiN膜73及SiO2 膜74。之所以以能夠形成如此的厚度之方式來形成SiN膜73及SiO2 膜74，目的是如後述的評價試驗所說明那樣將有機膜蝕刻至下層時在圖案的側壁全體形成保護膜。其次，在SiO2 膜74上積層阻劑膜75，以能夠在其底部露出SiO2 膜74的方式，將阻劑圖案76形成所定的形狀。
(各膜的蝕刻) (步驟T1)
阻劑圖案76形成後，將晶圓W搬入上述電漿處理裝置2，以和第1實施形態的步驟S1同様的程序，供給CF4 氣體(流量150sccm)，將處理容器21內例如維持於10.7Pa(80mTorr)。然後，藉由使CF4 氣體電漿化，蝕刻光阻劑膜75表面，且沿著阻劑圖案55來繼續蝕刻SiO2 膜74、SiN膜73，形成跨越該等SiO2 膜74及SiN膜73 的光罩圖案77(圖7(d))。例如在有機膜72露出的時間點停止電漿的產生，停止CF4 氣體的供給。
(步驟T2)
接著，以上述實施形態的步驟S2同様的程序，將O2 氣體及Ar氣體分別以流量90sccm及流量150sccm供給至處理容器21內，將處理容器21內例如維持於2.0Pa(15mTorr)後，使各處理氣體電漿化。如第1實施形態的步驟S2所說明那樣，除去光阻劑膜75，接著SiO2 膜74會被濺射，且以光阻劑膜75及SiO2 膜74作為光罩來蝕刻有機膜72，形成凹部78a，更在該凹部78a的側壁79形成保護膜64(圖8(e))。若從電漿的產生開始例如經過所定的時間，則停止電漿的產生及O2 氣體的供給。
(步驟T3)
接著，以和第1實施形態的步驟S3同様的程序，將Ar氣體以流量240sccm供給至處理容器21內，將處理容器21內例如維持於2.0Pa(15mTorr)後，使Ar氣體電漿化，如上述步驟S3所說明那樣濺射SiO2 膜74或SiN膜73，而使保護膜64成長(圖8(f))。然後，若從電漿產生開始例如經過所定的時間，則使電漿的產生停止。
(步驟T4)
接著，以和上述實施形態的步驟S4同様的程序，將 Ar氣體及O2 氣體分別以流量150sccm及90sccm供給至處理容器21內，將處理容器21內例如維持於2.0Pa(15mTorr)後，使該等的處理氣體電漿化，將凹部78a蝕刻於深度方向而使伸長且使保護膜64伸長至下方(圖8(g))。蝕刻開始後，在凹部78a的底部停留於有機膜72中的時間點停止電漿的產生及O2 氣體的供給。
(步驟T5)
接著，再度進行與上述實施形態的步驟T3同樣的程序，使Ar氣體電漿化，濺射SiO2 膜74或SiN膜73，而使保護膜64成長(圖8(h))，開始電漿的產生之後經過所定的時間後，停止電漿的產生。處理容器21內的壓力及Ar氣體的流量是例如與步驟T3相同。
(步驟T6)
接著，再度進行與上述實施形態的步驟T4同樣的程序，使Ar氣體及O2 氣體電漿化，將凹部78a蝕刻於深度方向而使伸長且如上述實施形態所說明那樣濺射SiO2 膜74或SiN膜73而使保護膜64更伸長至下方，形成光罩圖案78，在圖案78的底部露出SiO2 膜的時間點停止電漿的產生及各處理氣體的供給(圖8(i))。處理容器21內的壓力及Ar氣體的流量是例如與步驟T3相同。
若根據如此的第2實施形態，則如後述的評價試驗也會說明那樣可從凹部78a的側壁79的上部到下部形成 SiO2 的保護膜64，可抑止凹部78a的側壁79被蝕刻於橫方向，其垂直性降低。又，亦可將此第2實施形態之含矽膜的膜厚與有機膜的膜厚的關係適用於第1實施形態，在第1實施形態中以SiO2 膜53的厚度能夠形成有機膜52的厚度的1/5以上之方式來形成各膜。
又，由於第2實施形態中是重複進行：只使用Ar氣體來濺射SiO2 膜74及SiN膜73而使保護膜64成長的工程、及除了Ar氣體以外還使用O2 氣體來一邊形成保護膜64一邊蝕刻凹部78a的工程，因此凹部78a的側壁79會更確實地藉由保護膜64來保護，抑止圖案78之橫方向的擴大。這亦可適用於第1實施形態，亦即在第1實施形態中可藉由重複進行由步驟S3及步驟S4所構成循環，使凹部57a伸長於深度方向。
並且，在上述各步驟T1~T6，控制濺射SiO2 膜74及SiN膜73的條件，控制所被形成的保護膜64的厚度，加厚形成保護膜64之下，各工程中所產生的電漿的活性種會難以進入凹部78a內，因此可使光罩圖案78的下方側的線寬比上方側的線寬小。圖9是在上述的各步驟T形成有比圖8厚的保護膜時所形成的圖案的模式圖，圖9(a)是表示步驟T3終了後的凹部78a，圖9(b)是表示步驟T4終了後的凹部78a，圖9(c)是表示步驟T5終了後的凹部78a，且圖9(d)是表示步驟T6終了後的光罩圖案78。若如此地圖案78的下方側的線寬小，則例如沿著圖案78來蝕刻SiO2 膜71時可縮小形成於SiO2 膜71的圖案 ，在該圖案中埋入配線金屬時，因為配線的線寬的微細化可能，所以較為理想。如此控制保護膜的厚度來控制圖案的底部的線寬，亦可適用於第1實施形態。
[評價試驗]
(評價試驗1－1)
評價試驗1－1是針對圖2(a)所示之具有膜構造的晶圓W，按照上述第1實施形態的程序來進行蝕刻，然後觀察晶圓W的縱剖側面。蝕刻時間是分別在步驟S1設定為50秒，在步驟S2設定為30秒，在步驟S3設定為40秒，在步驟S4設定為255秒。圖10(a)、(b)是分別在晶圓W的中央部、周緣部所觀察的圖案形狀的模式圖，如該等的圖所示，形成於晶圓W的中央部及周緣部的有機膜之圖案的側壁具有高垂直性。
(評價試驗1－2)
評價試驗1－2是針對與評價試驗1－1相同膜構造的晶圓W，按照步驟S1來進行蝕刻後，實施步驟S2。但，此步驟S2的蝕刻時間是設定此成比評價試驗1－1的蝕刻時間更長，不進行步驟S3及S4。圖10(c)、(d)是分別在晶圓W的中央部、周緣部所觀察的圖案形狀的模式圖，由該等的圖可知，各圖案的側壁形成碗形狀。由該等評價試驗1－1及1－2的結果可顯示本發明的效果，亦即藉由實施本發明的製程，形成於有機膜的圖案的垂直性高，可 抑止形成碗形狀。
(評價試驗2)
評價試驗2是在晶圓形成與圖7(c)同様的膜構造。但，有機膜的厚度(圖中H3)是800nm，SiO2 膜及SiN膜的合計厚度(圖中H4)是90nm。針對此晶圓W，按照第2實施形態的步驟T1~T6所示的程序來進行蝕刻。步驟T1，T2，T3，T4，T5，T6的蝕刻時間是分別設定成33秒、20秒、40秒、100秒、40秒、120秒。
圖11(b)是蝕刻終了後的晶圓W的縱剖側面的模式圖。確認保護膜64被形成於有機膜72的凹部78a內，未產生碗形狀。保護膜64是從有機膜72的表面(有機膜72與SiN膜73的境界)往凹部78a的下部形成，圖中H5所示，從保護膜64的上端到下端為止的大小是450nm。然後，SiO2 膜71是被削至實現用以蝕刻有機膜72的光罩之機能的限度為止。由該實驗結果可推測，為了以能夠具有和有機膜的厚度同樣800nm的深度之方式來形成保護膜，必須以能夠具有(800nm/450nm)×90nm＝160nm的厚度之方式來形成SiO2 膜74及SiN膜73，這是因為為有機膜72的厚度的1/5，所以含矽膜是以能夠對有機膜具有1/5以上的厚度之方式形成下可保護圖案的側壁全體。
W‧‧‧半導體晶圓
2‧‧‧電漿處理裝置
51，53‧‧‧SiO2 膜
52‧‧‧有機膜
54‧‧‧光阻劑膜
57‧‧‧光罩圖案
61‧‧‧氬離子
62‧‧‧氧自由基
64‧‧‧保護膜
圖1是表示實施本發明的半導體裝置的製造方法的電 漿處理裝置之一例的縱剖側面圖。
圖2是表示本發明中一邊在有機膜形成保護膜一邊形成圖案的製程之工程圖。
圖3是表示一邊在積層有阻劑及含矽膜的有機膜形成保護膜一邊形成圖案的製程之工程圖。
圖4是表示形成有上述保護膜的狀態之工程圖。
圖5是表示形成有上述保護膜的狀態之工程圖。
圖6是表示形成圖案的其他製程之工程圖。
圖7是表示其他的發明中一邊在積層有阻劑及含矽膜的有機膜形成保護膜一邊形成圖案的製程之工程圖。
圖8是表示其他的發明中一邊在積層有阻劑及含矽膜的有機膜形成保護膜一邊形成圖案的製程之工程圖。
圖9是表示形成圖案的其他例的說明圖。
圖10是表示在評價試驗所取得的圖案的縱剖側面的模式圖。
圖11是表示在評價試驗所取得的圖案的縱剖側面的模式圖。
圖12是藉由以往的蝕刻方法所取得的有機膜的圖案形狀圖。
51，53‧‧‧SiO2 膜
52‧‧‧有機膜
54‧‧‧光阻劑膜
55‧‧‧阻劑圖案
56‧‧‧光罩圖案
57‧‧‧光罩圖案
57a‧‧‧凹部
58‧‧‧側壁
61‧‧‧氬離子
62‧‧‧氧自由基
64‧‧‧保護膜
W‧‧‧半導體晶圓

Claims (10)

  1. 一種半導體裝置的製造方法，係藉由電漿來對由下依序積層有機膜、含矽膜及圖案光罩的基板進行蝕刻，在上述有機膜形成孔或溝之半導體裝置的製造方法，其特徵係包含：藉由電漿來蝕刻上述含矽膜，而將上述圖案光罩的圖案複製於該含矽膜之工程；其次藉由電漿來除去上述圖案光罩，而使上述含矽膜的表面露出之工程；利用電漿中的氧的活性種，經由上述含矽膜的圖案來蝕刻上述有機膜的表面，藉此形成其深度比該有機膜的厚度更小的凹部之工程；然後，濺射上述含矽膜，在上述凹部的內壁面形成由含矽物所構成的保護膜之工程；及利用電漿中的氧的活性種，經由上述含矽膜的圖案來將形成有上述保護膜的有機膜的凹部更蝕刻於深度方向，而形成孔或溝之工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，上述圖案光罩係由光阻劑膜所構成者。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，將圖案光罩的圖案複製於含矽膜的工程，係將含矽膜予以過蝕刻，蝕刻有機膜的表面，藉此形成上述凹部，且僅蝕刻圖案光罩的一部份除去。
  4. 如申請專利範圍第1項之半導體裝置的製造方法， 其中，除去圖案光罩的工程，係利用使含有用以濺射含矽膜的濺射用氣體之氣體電漿化的電漿來進行。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中，將凹部蝕刻於深度方向而形成孔或溝的工程，係利用使含有用以濺射含矽膜的濺射用氣體之氣體電漿化的電漿來進行。
  6. 如申請專利範圍第4項之半導體裝置的製造方法，其中，上述濺射用氣體係包含由Ar、Xe或He所構成的氣體。
  7. 一種半導體裝置的製造方法，係藉由電漿來對由下依序積層有機膜、含矽膜及圖案光罩的基板進行蝕刻，在上述有機膜形成孔或溝之半導體裝置的製造方法，其特徵係包含：在設於基板上的有機膜形成其厚度可成為該有機膜的厚度的1/5以上的含矽膜之工程；在含矽膜上形成用以蝕刻含矽膜的圖案光罩之工程；藉由電漿來蝕刻上述含矽膜，而將上述圖案光罩的圖案複製於該含矽膜之工程；其次藉由電漿來除去上述圖案光罩，而使上述含矽膜的表面露出之工程；利用電漿中的氧的活性種，經由上述含矽膜的圖案來蝕刻上述有機膜的表面，藉此形成其深度比該有機膜的厚度更小的凹部之工程；然後，濺射上述含矽膜，而於上述凹部的內壁面形成 由含矽物所構成的保護膜之工程；及利用電漿中的氧的活性種，經由上述含矽膜的圖案來將形成有上述保護膜的有機膜的凹部予以更蝕刻於深度方向，而形成孔或溝之工程。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，上述圖案光罩係由光阻劑膜所構成者。
  9. 如申請專利範圍第7項之半導體裝置的製造方法，其中，在形成上述凹部之後，依序重複進行：形成上述保護膜的工程、及將凹部蝕刻於深度方向的工程，藉此來形成孔或溝。
  10. 一種記憶媒體，係使用於對基板進行蝕刻的電漿處理裝置，儲存動作於電腦上的電腦程式之記憶媒體，其特徵為：上述電腦程式係以能夠實施申請專利範圍第1~9項中任一項所記載之半導體裝置的製造方法之方式編入步驟。
TW097131284A 2007-08-17 2008-08-15 Semiconductor device manufacturing method and memory medium TWI425567B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213021A JP5067068B2 (ja) 2007-08-17 2007-08-17 半導体装置の製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
TW200913057A TW200913057A (en) 2009-03-16
TWI425567B true TWI425567B (zh) 2014-02-01

Family

ID=40362149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097131284A TWI425567B (zh) 2007-08-17 2008-08-15 Semiconductor device manufacturing method and memory medium

Country Status (5)

Country Link
US (1) US8071473B2 (zh)
JP (1) JP5067068B2 (zh)
KR (1) KR100976882B1 (zh)
CN (1) CN101369537B (zh)
TW (1) TWI425567B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
CN102208333A (zh) * 2011-05-27 2011-10-05 中微半导体设备(上海)有限公司 等离子体刻蚀方法
JP5810693B2 (ja) * 2011-07-08 2015-11-11 富士通株式会社 電子デバイス及びその製造方法
JP2013109920A (ja) * 2011-11-18 2013-06-06 Canon Inc 有機ｅｌ装置の製造方法
KR20150109466A (ko) * 2013-01-24 2015-10-01 피에스5 뤽스코 에스.에이.알.엘. 반도체 장치의 제조 방법
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6331452B2 (ja) * 2014-02-19 2018-05-30 愛知製鋼株式会社 有機膜のエッチング方法
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
US11037784B2 (en) * 2018-02-05 2021-06-15 Lam Research Corporation Amorphous carbon layer opening process
JP2019204815A (ja) * 2018-05-21 2019-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2019212776A (ja) * 2018-06-05 2019-12-12 東京エレクトロン株式会社 成膜用組成物および成膜装置
JP2019212777A (ja) * 2018-06-05 2019-12-12 東京エレクトロン株式会社 成膜用組成物および成膜装置
JP7339032B2 (ja) 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7336365B2 (ja) 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US11443954B2 (en) 2019-12-10 2022-09-13 Tokyo Electron Limited Method and apparatus for controlling a shape of a pattern over a substrate
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20230298896A1 (en) * 2021-02-24 2023-09-21 Lam Research Corporation Metal-based liner protection for high aspect ratio plasma etch
US20240112919A1 (en) * 2022-09-29 2024-04-04 Tokyo Electron Limited Low-Temperature Etch
CN116705596B (zh) * 2023-08-01 2023-11-10 通威微电子有限公司 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914327B2 (en) * 2003-12-03 2005-07-05 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
TW200618174A (en) * 2004-07-09 2006-06-01 Sony Corp Method of manufacturing semiconductor device
TWI284932B (en) * 2003-11-28 2007-08-01 Hynix Semiconductor Inc Method for fabricating semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251141A (ja) * 1989-03-24 1990-10-08 Sony Corp 異方性エッチング方法
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP4477750B2 (ja) 2000-06-26 2010-06-09 東京エレクトロン株式会社 エッチング方法
JP2002203852A (ja) 2001-01-05 2002-07-19 Mitsubishi Electric Corp 絶縁膜の形成方法及び絶縁膜
JP4391127B2 (ja) 2003-05-16 2009-12-24 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2005167081A (ja) * 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
KR20060100092A (ko) * 2005-03-16 2006-09-20 삼성전자주식회사 반도체 장치의 제조 방법
JP5358165B2 (ja) * 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI284932B (en) * 2003-11-28 2007-08-01 Hynix Semiconductor Inc Method for fabricating semiconductor device
US6914327B2 (en) * 2003-12-03 2005-07-05 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
TW200618174A (en) * 2004-07-09 2006-06-01 Sony Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101369537A (zh) 2009-02-18
JP2009049141A (ja) 2009-03-05
JP5067068B2 (ja) 2012-11-07
KR100976882B1 (ko) 2010-08-18
CN101369537B (zh) 2011-12-14
US20090045165A1 (en) 2009-02-19
KR20090018589A (ko) 2009-02-20
TW200913057A (en) 2009-03-16
US8071473B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
TWI425567B (zh) Semiconductor device manufacturing method and memory medium
TWI801673B (zh) 用來蝕刻含碳特徵之方法
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP5642001B2 (ja) プラズマエッチング方法
US7077973B2 (en) Methods for substrate orientation
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
KR101433987B1 (ko) 에칭 동안 라인 말단 단축의 감소 방법
JP6185305B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP2006215552A (ja) フォトマスク製作に適したクロム層をプラズマエッチングするための方法
US20060163203A1 (en) Methods and apparatus for etching metal layers on substrates
JP2006215552A5 (zh)
KR101333744B1 (ko) 포토리소그래픽 레티클을 프로세싱하기 위한 방법
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
KR20120022582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
TWI525692B (zh) Plasma etching method, control program and computer memory media
JP2011049360A (ja) プラズマエッチング方法
JP2004503829A (ja) 基板上のメタル層をエッチングする方法および装置
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
JP4509842B2 (ja) エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JP2023159347A (ja) 基板処理方法および基板処理装置
JP4060450B2 (ja) ドライエッチング方法
JP2010062212A (ja) 半導体装置の製造方法
JP3696442B2 (ja) ドライエッチング方法および装置