JP5712653B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP5712653B2
JP5712653B2 JP2011025083A JP2011025083A JP5712653B2 JP 5712653 B2 JP5712653 B2 JP 5712653B2 JP 2011025083 A JP2011025083 A JP 2011025083A JP 2011025083 A JP2011025083 A JP 2011025083A JP 5712653 B2 JP5712653 B2 JP 5712653B2
Authority
JP
Japan
Prior art keywords
deposit
silicon layer
recess
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011025083A
Other languages
English (en)
Other versions
JP2012164875A (ja
Inventor
一仁 遠江
一仁 遠江
祐介 平山
祐介 平山
泰義 石山
泰義 石山
渉 橋爪
渉 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011025083A priority Critical patent/JP5712653B2/ja
Priority to US13/983,826 priority patent/US8975191B2/en
Priority to KR1020137021021A priority patent/KR101894613B1/ko
Priority to PCT/JP2012/052789 priority patent/WO2012108445A1/ja
Priority to TW101104123A priority patent/TWI475612B/zh
Publication of JP2012164875A publication Critical patent/JP2012164875A/ja
Application granted granted Critical
Publication of JP5712653B2 publication Critical patent/JP5712653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、レジストマスク、シリコンと窒素とを含む中間膜及びシリコン層が上方側から積層された基板に対して処理ガスのプラズマを供給し、前記シリコン膜をエッチングして凹部を形成するプラズマエッチング方法に関する。
近年におけるデバイス構造の3次元化に伴って、集積回路の実装された例えば半導体ウエハなどの基板(以下「ウエハ」と言う)同士を立体的に集積し、各々のウエハ内に埋め込まれた配線金属により互いに隣接するウエハ同士を電気的に接続する構造が検討されている。この場合、各々のウエハには、配線金属を当該ウエハに埋め込むためのホールなどの凹部がプラズマエッチング処理により形成される。このようなウエハは、具体的には前記凹部の形成される例えば単結晶シリコン(Si)層と、当該シリコン層の上方に積層されると共に凹部のパターンに対応するようにパターニングされたレジストマスクとを備えている。そして、これらシリコン層とレジストマスクとの間には、凹部に配線金属を埋め込んだ後に余剰な配線金属を除去するために行われる例えばCMP(Chemical Mechanical Policing)工程において、終点検出用のストッパ膜として用いるために、例えば窒化シリコン(SiN)膜などのシリコンを含む中間膜が介在している。従って、この中間膜に対してエッチングを行ってシリコン層を露出させた後、当該シリコン層のエッチング処理が行われる。
ここで、前記凹部は、例えば10μm程度の大きさの開口径に対して100μmもの深さ寸法に形成される場合がある。従って、例えばフッ化硫黄(SF)ガスや酸素(O)ガスなどを含む処理ガスのプラズマによりシリコン層がエッチングされる間に亘って、当該プラズマに窒化シリコン膜の側壁が曝されることになる。そのため、窒化シリコン膜が側方側(凹部側)からサイドエッチングされて、凹部の周囲においてレジストマスクとシリコン膜との間に空隙が形成されてしまう場合がある。この空隙が形成されると、その後の工程において当該空隙に配線金属が入り込み、リーク電流が大きくなるなど、所望のデバイスの特性が得られなくなる。
特許文献1には、例えばCガスのプラズマを用いてフォトレジスト膜102の側壁に保護膜103を形成して、アンダーカットの発生を抑制する技術について記載されている。しかし、このようなCFガスを用いた場合には、堆積物(保護膜103)の形成効率が悪くスループットの低下を招いてしまうし、処理チャンバー1の内壁面に付着した付着物によって、処理チャンバー1において続いて行われる処理に悪影響を及ぼしてしまうおそれがある。
特開2009−206410(段落0047等)
本発明はこのような事情の下になされたものであり、その目的は、レジストマスク、シリコンと窒素とを含む中間膜及びシリコン層が上方側からこの順番で積層された基板に対して、レジストマスクのパターンを介してプラズマエッチング処理を行ってシリコン層に凹部を形成するにあたり、前記中間膜のサイドエッチングの発生を抑えることのできるプラズマエッチング方法を提供することにある。
本発明のプラズマエッチング方法は、
基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第1の工程と、
次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第2の工程と、
その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第3の工程と、を含むことを特徴とする。
前記第2の工程は、3E-6Pa〜7E-4Pa(3×10−6Pa〜7×10−4Pa)の圧力雰囲気下で行っても良い。
また、前記基板は12インチウエハであり、
前記第2の工程は、基板に対向する対向面に多数のガス供給孔が形成されたガスシャワーヘッドから塩素ガスを供給すると共に、塩素ガスの供給流量を50sccm〜1000sccmに設定して行っても良い。
更に、前記第2の工程は、前記第3の工程において前記シリコン層に凹部を形成した時に、前記イオウとフッ素との化合物を含む処理ガスによって反応生成物が除去されるように膜厚を調整して反応生成物を付着させる工程であっても良い。
本発明は、レジストマスクの下方に位置するシリコン及び窒素を含む中間膜をエッチングして、当該中間膜の下方に位置するシリコン層を露出させた後、塩素ガスを基板に供給して、中間膜の開口部の側壁に反応生成物を付着させている。そのため、シリコン層に対してイオウとフッ素との化合物を含む処理ガスを供給して前記開口部に対応する部位をエッチングして凹部を形成する時に、前記反応生成物が中間膜の側壁の保護膜として機能するので、当該中間膜のサイドエッチングを抑えることができる。
本発明のプラズマエッチング方法が適用される基板の一例を示す縦断面図である。 前記プラズマエッチング方法の一連の工程を示すフロー図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法の作用を示す基板の縦断面図である。 前記プラズマエッチング方法を実施するためのプラズマエッチング装置の一例を示す縦断面図である。 本発明の実施例において得られた基板の縦断面を示す概観図である。 前記実施例にて得られた付着物の寸法を説明するための概略図である。 本発明の実施例において得られた基板の縦断面を示す概観図である。 本発明の実施例にて得られた特性を示す特性図である。
[ウエハの構成及び本発明の概要]
本発明のプラズマエッチング方法の実施の形態の一例について、図1〜図11を参照して説明する。先ず、このプラズマエッチング方法が適用される例えば12インチサイズのウエハWの構成の一例について説明する。このウエハWは、図1に示すように、例えば単結晶シリコン(Si)層1上に、例えば厚さ寸法tが100μmのシリコンと窒素(N)とを含む中間膜例えば窒化シリコン(SiN)膜2及び樹脂などからなるレジストマスク3が下側からこの順番で積層されて構成されている。このレジストマスク3には、開口径(直径寸法)D1が例えば11.2μmの円形の開口部11が複数箇所にパターニングされており、後述するように、各々の開口部11に対応する位置において、下層側の窒化シリコン膜2及びシリコン層1に対して、処理ガスのプラズマにより例えば100μmもの深さを持つホールなどの凹部12が形成される。そして、本発明では、シリコン層1に対して凹部12を形成する時に、窒化シリコン膜2が側方側(凹部12側)からサイドエッチングされないように、あるいは窒化シリコン膜2のサイドエッチングが抑えられるように、当該窒化シリコン膜2の側壁に保護膜(付着物13)を形成している。尚、図1ではウエハW上における一つの開口部11付近の領域を拡大して示している。
次に、既述の付着物13を形成する工程を含むプラズマエッチング方法について図2〜図11を参照して説明する。尚、プラズマエッチング工程を実施する装置は、公知のプラズマ装置を用いることができるため、この装置の一例については後述することとする。プラズマエッチング工程は、以下に詳述するように、窒化シリコン膜2をエッチングする第1の工程(ステップS1)、シリコン層1を僅かに(例えば1μm程度)エッチングしながら窒化シリコン膜2の側壁に保護膜を形成する第2の工程(ステップS2)及びシリコン層1に対してエッチングを行って例えば100μmもの深さの凹部12を形成する第3の工程(ステップS3)によって構成されている。尚、前記保護膜を形成する工程においてシリコン層1のエッチングにより形成される領域についても、「凹部12」の用語を用いる。
[ステップS1:窒化シリコン膜のエッチング工程]
先ず、窒化シリコン膜2に対してエッチング処理を行う。具体的には、ウエハWの置かれる処理雰囲気(後述の処理容器50内)を真空雰囲気に設定すると共に、SF(フッ化硫黄)ガスとO(酸素)ガスとを含む処理ガスのプラズマをウエハWに供給する。このプラズマによって、図3に示すように、レジストマスク3を介して窒化シリコン膜2がエッチングされて下層側のシリコン層1が露出する。尚、前記プラズマによってレジストマスク3についてもエッチングされているが、レジストマスク3に対する窒化シリコン膜2のエッチング選択比がかなり大きいため、図3では図示を省略している。以降の図4〜図10についても同様である。
[ステップS2:保護膜の形成工程]
次いで、窒化シリコン膜2の側壁に保護膜を形成する。具体的には、前記処理ガスを排気した後、処理雰囲気の真空度を6.67Pa(50mTorr)〜13.33Pa(100mTorr)この例では6.67Pa(50mTorr)に設定すると共に、処理ガス(エッチングガス)として塩素(Cl)ガスを200sccm以上の流量この例では400sccmで前記処理雰囲気に供給する。そして、この処理ガスにプラズマ発生用の高周波電力を印加すると共に、ウエハWに対してバイアス用の高周波電力を印加すると、処理ガスは、図4に示すように、プラズマ化(イオン化)されてウエハWに向かって引き込まれていく。尚、後述の平行平板型プラズマ装置を用いる場合、平行平板電極間にプラズマ発生用の高周波電力が印加され、下部電極にバイアス用の高周波電力が印加されることになる。この塩素イオンがシリコン層1に接触すると、当該シリコン層1は開口部11に対応するように極めて僅かにエッチングされて凹部12が形成されていく。
ここで、シリコン層1が塩素ガスのプラズマによりエッチングされると、シリコンと塩素とを含む反応生成物である塩化シリコン(SiCl)が生成して、レジストマスク3、窒化シリコン膜2及び当該シリコン層1における凹部12の側壁に付着物13として付着(堆積)する。この付着物13は、図5及び図6に示すように、シリコン層1及び窒化シリコン膜2よりもエッチングされにくい。そのため、この付着物13は、当該付着物13の付着工程に続いて行われるシリコン層1のエッチング工程において、窒化シリコン膜2の保護膜として機能することになる。尚、図5及び図6において、縦軸は各種の膜(Si膜、フォトレジスト膜、SiN膜、SiO膜及びSiCl膜)を夫々エッチングした時のエッチング量(膜厚)、横軸は各膜をエッチングしたエッチング時間を示している。また、図6は、図5における縦軸の下側(ゼロ)付近を拡大したグラフである。
この時、付着物13の付着工程が進行するにつれて、シリコン層1に形成される凹部12の開口径D1が徐々に狭まっていくことになる。微視的な説明になるが、シリコン層1が極僅かにエッチングされた状態では、図7に示すように、凹部12は、例えばレジストマスク3の開口部11と概略同じ寸法に形成される。そして、このエッチングによって凹部12の側壁に付着物13が付着すると、この付着物13は、ウエハW側に引き込まれて来る塩素イオン(プラズマ)に対して障壁となる。そのため、シリコン層1は、図8に示すように、シリコン層1の凹部12の内壁面に周方向に亘って付着した付着物13をマスクとして、前記塩素イオンによってエッチングされることになる。尚、図7及び図8は、レジストマスク3の開口部11付近を拡大して模式的に示しており、開口部11の深さ寸法については誇張して大きく描画している。
続いて、新たに露出した凹部12の内壁面に再度付着物13が付着し、この付着物13をマスクとしてシリコン層1が更にエッチングされ、こうして付着物13の付着工程が進行するに従って凹部12の開口径D1が徐々に狭まっていく。そのため、この付着物13の付着工程によって形成された凹部12の下端の開口径に符号「D2」を付すと、シリコン層1の上端位置には、既述の図4に示したように、上方側から下方側に向かって開口径がD1からD2に緩やかに縮径するテーパー面14が周方向に亘って形成される。
そして、この付着物13の幅寸法(厚さ寸法)uが例えば0.6μm程度となるまで、例えば2分間に亘って付着物13の付着工程を続けると、レジストマスク3からシリコン層1のテーパー面14に亘って、開口部11及び凹部12の内周面に付着物13が付着、堆積する。この時、塩素ガスのプラズマによりエッチングされたシリコン層1の深さ寸法h1は、例えば1μmとなる。また、既述の開口径D2は、例えば10μmとなる。前記シリコン層1は塩素イオンによって異方性高くエッチングされるため、当該シリコン層1は側方側からのサイドエッチングが抑えられる。
ここで、付着物13の幅寸法uは次の観点から設定される。既述の図5及び図6に示したように、シリコン及び塩素を含む付着物13は、窒化シリコン膜2やシリコン層1よりもエッチングされにくいが、僅かにエッチングされる。そのため、窒化シリコン膜2の側壁に付着させた付着物13について、続いて行われるシリコン層1のエッチング工程の途中において除去(エッチング)されてしまうと、窒化シリコン膜2の保護作用が良好に得られないおそれがある。一方、シリコン層1のエッチング工程が終了した後に窒化シリコン膜2の側壁に付着物13が残ったままになると、更にその後に行われる工程において凹部12内に配線金属を埋め込みにくくなったり、あるいは当該配線金属の電気抵抗の増大の要因となってしまうおそれもある。そこで、本発明では、シリコン層1のエッチング工程が終了した時に、この例では凹部12の深さ寸法h2が既述の100μm程度となった時に、窒化シリコン膜2の側壁の付着物13がエッチングによって除去されるように、あるいは付着物13がほとんど残らないように、当該付着物13の幅寸法uを設定する、または付着物13を除去するプロセスを追加する。
具体的には、図5及び図6に示すように、シリコン層1のエッチング工程の処理ガス(エッチングガス)を用いて、シリコン層1及び付着物13(SiCl)をエッチングして、これらシリコン層1及び付着物13の各々において単位時間あたりのエッチング量(膜厚)を予め測定しておく。そして、シリコン層1に形成する凹部12の深さ寸法h2(この例では100μm)をエッチングするために要する時間を算出すると、この例では20分となる。そのため、付着物13は、シリコン層1のエッチング処理の間、20分間に亘って残っている(20分後に除去される)ことが好ましい。図6において、20分間でエッチングされる付着物13の膜厚がおよそ0.6μm程度であり、従って窒化シリコン膜2の側壁に形成する付着物13の幅寸法uは0.6μmとなる。
この時、後述の実施例に示すように、付着物13の幅寸法uについて、窒化シリコン膜2の上端側から下端側にかけてばらつくことがある。具体的には、付着物13の幅寸法uは、下端側よりも上端側において厚くなる場合がある。従って、窒化シリコン膜2の側壁に付着させる付着物13の幅寸法uについて、窒化シリコン膜2のサイドエッチングをできるだけ抑えたい場合には、窒化シリコン膜2の上端側から下端側における付着物13の幅寸法uの最小値が既述の0.6μmあるいは0.6μm以上となるように設定する。一方、凹部12の形成が完了した時に付着物13ができるだけ残らないようにする場合には、窒化シリコン膜2の上端側から下端側における付着物13の幅寸法uの最大値が既述の0.6μmあるいは0.6μm以下となるように設定する。この時、既述のように、付着物13の幅寸法uを既述のように設定することに代えて、あるいは幅寸法uを以上のように設定すると共に付着物13を除去するプロセスを行っても良い。
[ステップS3:シリコン層1のエッチング工程]
次に、シリコン層1のエッチング工程について説明する。始めに、ウエハWの置かれる処理雰囲気を排気して既述の塩素ガスを除去した後、真空雰囲気に設定された処理雰囲気において、図9に示すように、SFガス、SiF(フッ化シリコン)ガス、Oガス及びHBr(臭化水素)ガスを含む処理ガスのプラズマ(ラジカル)をウエハWに供給する。このプラズマにより、シリコン層1が下方側に向かってエッチングされると共に、レジストマスク3、窒化シリコン膜2及び凹部12の側壁に付着した既述の付着物13についても例えば側方側から僅かにエッチングされていく。この時、付着物13が側方側からエッチングされるにつれて、既述のテーパー面14の下端側(内周側)が露出する。そのため、テーパー面14の下端側についても下方に向かってエッチングされるので、当該テーパー面14は、シリコン層1のエッチング処理が進むにつれて、いわばテーパー角度が急峻になっていく。尚、シリコン層1がエッチングされていくにあたり、プラズマ中において、SFガス由来のフッ素、またはフッ素とイオウとを含むラジカル(活性種)が特に寄与していると考えられる。
こうして凹部12の深さ寸法h2が例えば100μm程度となるまでシリコン層1のエッチング処理を行うと、図10に示すように、レジストマスク3、窒化シリコン膜2及びシリコン層1の上端部に付着していた付着物13が除去されるか、あるいはほとんどなくなる。そして、既述のテーパー面14については、シリコン層1のエッチングが進むにつれて下端側(内周側)から上端側(外周側)に向かって徐々にプラズマに曝されることになるので、テーパー角度が一層急峻になって(垂直に近づいて)いき、例えば凹部12の上下方向に亘ってテーパー面14が形成される。この凹部12の下端における開口径は、予め設計していた寸法D2例えば10μmとなっている。従って、レジストマスク3の開口部11の開口径D1は、付着物13の幅寸法uの分(0.6μm×2)だけ大きく設計され、この例では10μm+0.6μm×2=11.2μmとなる。
[その後の工程]
シリコン層1をエッチングした後、例えばレジストマスク3をOガスを含む処理ガスのプラズマによってアッシングし、次いでウエハWの表面の洗浄を行う。続いて、CVD(Chemical Mechanical Deposition)法や電解メッキあるいは無電解メッキなどにより、凹部12内に例えば銅(Cu)などの配線金属15を埋め込む。しかる後、図11に示すように、CMP(Chemical Mechanical Policing)加工により、ウエハWの表面に形成された余剰な配線金属15を除去する。この時、窒化シリコン膜2がストッパ膜として作用して、当該窒化シリコン膜2の上端位置においてCMP加工の終点検出が行われる。
[エッチング装置]
続いて、以上のプラズマエッチング方法を実施するためのプラズマエッチング装置の一例について、図12を参照して簡単に説明する。この装置は、ウエハWを載置するための下部電極をなす載置台31と、この載置台31に対向するように処理容器50の上方側に設けられたガスシャワーヘッド32を備えた下部2周波のエッチング装置として構成されている。図12中33a及び33bは、載置台31に各々整合器34を介して接続されたプラズマ発生用の例えば周波数が40MHzの高周波電源及びバイアス用の周波数が2MHzの高周波電源である。
また、この装置は、載置台31上の静電チャック31aに保持されたウエハWに対して、ガスシャワーヘッド32の下面に多数箇所に形成されたガス供給孔32aを介して処理ガス供給源35から処理ガスを供給すると共に、処理容器50の床面側から真空ポンプ36を介して当該処理容器50内の雰囲気を真空排気するように構成されている。図12において、37はバルブなどを含む流量調整部、38はバタフライバルブ、39は載置台31に設けられた温調流路である。また、図12中、40はウエハWの搬送口、41はゲートバルブである。
この装置において既述のプラズマエッチング処理を行う時には、当該装置の外部の搬送アームと、載置台31の下方側に設けられた図示しない昇降ピンとの協働作用により、搬送口40を介して載置台31にウエハWを載置する。次いで、処理容器50内を真空排気して、処理容器50内の雰囲気を処理圧力に調整すると共に、当該処理容器50内に処理ガスを供給する。そして、プラズマ発生用の高周波電源33a及びバイアス用の高周波電源33bから例えば各々1500Wの電力を載置台31に供給して、処理ガスをプラズマ化すると共にプラズマをウエハW側に引き込む。こうして既述の窒化シリコン膜2やシリコン層1がエッチングされる。
上述の実施の形態によれば、窒化シリコン膜2をエッチングしてシリコン層1を露出させた後、塩素を含む処理ガスのプラズマ(イオン)を用いて当該シリコン層1を僅かにエッチングして、窒化シリコン膜2の側壁に塩素とシリコンとを含む付着物13を付着させている。この時、付着物13はシリコン層1よりもエッチングされにくい物質であり、また塩素イオンは異方性エッチングを行うプラズマである。そのため、シリコン層1に例えば100μmもの深さの凹部12を形成する場合であっても、フッ素ラジカルによってエッチングされやすい窒化シリコン膜2についてサイドエッチングを抑えることができる。従って、凹部12に埋め込まれる配線金属15の上端位置の幅寸法を設計通りに形成でき、例えば互いに隣り合う配線金属15、15同士の短絡を防ぐことができる。そのため、リーク電流の増大などの特性の劣化を抑えることができる。
また、窒化シリコン膜2のサイドエッチングが抑えられることから、凹部12の形状について、アンダーカット(凹部12の開口径D1が上方側から下方側に向かうにつれて広がること)の発生を抑えて、上方側の開口径D1よりも下方側の開口径D2が狭いテーパー形状となるようにエッチングできるので、当該凹部12に配線金属15を容易に埋め込むことができる。
更に、レジストマスク3の開口部11の開口径D1について、凹部12の側壁に付着させる付着物13の幅寸法uの分(詳しくは幅寸法u×2の分)だけ、凹部12の下端位置の開口径D2よりも大きくしているので、当該開口径D2を設計通りに形成できる。
更にまた、シリコン層1に凹部12を形成した時に付着物13がエッチングにより除去されるように、あるいはエッチングによってほとんど付着物13が残らないように当該付着物13の幅寸法uを設定している。そのため、例えば凹部12の閉塞や配線金属15の電気抵抗の増大などといった配線金属15に対する悪影響を抑えることができる。
そして、窒化シリコン膜2の側壁に付着物13を付着させる工程において、処理条件(処理圧力及び処理ガスの流量)を既述のように設定することにより、付着物13を速やかに形成できる。また、このように処理条件を設定することにより、後述の実施例に示すように、付着物13の高さ寸法kを大きく形成できるので、シリコン層1のエッチング工程において上方側からウエハWに引き寄せられるプラズマに対して付着物13に高い耐性を持たせることができる。
ここで、レジストマスク3とシリコン層1との間に積層される中間膜として、既述の例では窒化シリコン膜2を例に挙げて説明したが、この窒化シリコン膜2に代えて、シリコン層1のエッチング処理に用いられるプラズマ中のフッ素ラジカルによりエッチングされる化合物種例えばSiCN膜などを用いても良い。また、このシリコンを含む膜(窒化シリコン膜2)に付着物13を付着させるために用いる塩素を含む処理ガスとしては、既述の塩素ガスと共に希釈ガスとして、例えばAr(アルゴン)ガス、He(ヘリウム)ガス、O2(酸素)ガスなどを用いても良い。更に、既述の例では凹部12をテーパー形状となるように形成したが、垂直となるように形成しても良い。更に、窒化シリコン膜2の側壁に付着物13を付着させる工程は、処理圧力を3E-6Pa〜7E-4Pa(3×10−6Pa〜7×10−4Pa)に設定して行っても良いし、また塩素ガスの供給流量を50〜1000sccmに設定しても良い。
既述のエッチング装置としては、図12の装置に代えて、下部1周波の装置あるいは上下2周波のプラズマエッチング装置を用いても良い。
続いて、実際に図12の装置を用いて既述の付着物13を窒化シリコン膜2の側壁に付着させた実験について説明する。
(実験例1)
既述の図3の状態となるように窒化シリコン膜2をエッチングした300mm(12インチ)サイズのウエハWに対して、塩素ガスを用いて、以下のように処理圧力を種々変えてプラズマエッチングを行った。処理圧力以外の処理条件は、各例において共通の条件であり、塩素ガスの流量については100sccmに設定した。
(処理圧力)
実施例:6.67Pa(50mTorr)、13.3Pa(100mTorr)
比較例:2.67Pa(20mTorr)
その結果、図13に示すように、処理圧力が高くなる(真空度が低くなる)程、付着物13の高さ寸法kが高くなり、6.67Pa(50mTorr)以上の処理圧力では付着物13の上端部がレジストマスク3の表面付近にまで到達していた。従って、既述のようにシリコン層1のエッチング時において付着物13の良好なエッチング耐性を得るためには、処理圧力は6.67Pa(50mTorr)以上であることが好ましいことが分かった。尚、図13の下側には、上側に示したSEM(scanning electron microscope)写真を読み取って付着物13と窒化シリコン膜2との境界を示した図を描画している。
(実験例2)
続いて、付着物13を生成させる工程において、塩素ガスの流量を以下の表に示すように種々変えて実験を行った。そして、ウエハWの中央(センター)と端部(エッジ)とにおいて、付着物13の幅寸法u及び高さ寸法kを各々測定した。この実験において、処理圧力を各々6.67Pa(50mTorr)に設定すると共に、2分間に亘って各々エッチング処理を行った。尚、付着物13の幅寸法u及び高さ寸法kについては、図14に示すように、夫々窒化シリコン膜2の上端位置における寸法及び当該付着物13の上端位置から窒化シリコン膜2の上端位置までの間における寸法である。
(表)
Figure 0005712653
その結果、この表及び図15に示すように、いずれの条件においても良好な付着物13が得られた。付着物13の幅寸法uについては、処理ガスの流量を増やす程厚くなっていることが分かった。そのため、付着物13を速やかに得るためには、ガス流量が例えば800sccm以上であることが好ましい。尚、実験結果などの説明については省略するが、処理ガスの流量が200sccm以上であれば、各例と同様に付着物13が得られる。
(実験例3)
また、既述の図12のプラズマエッチング装置を用いて、プラズマ発生用の高周波電源33a及びバイアス用の高周波電源33bからウエハWに対して各々供給する電力量を種々変えて付着物13を付着させた。そして、この付着物13について、ウエハWの中央部側及び端部側において、幅寸法u及び高さ寸法kを夫々測定した。その結果、図16に示すように、各高周波電源33a、33bから供給する高周波電力を1000W以上に設定することにより、良好な(幅寸法uが0.6μm以上の)付着物13が生成することが分かった。また、これら高周波電源33a、33bの高周波電力が1000W以上では、付着物13の各寸法はほぼ同程度となっていた。尚、この実験において、各高周波電源33a、33bの一方の電力量を1000Wあるいは1500Wに設定するにあたり、他方の電力値については50Wに設定した。
W ウエハ
1 シリコン層
2 窒化シリコン膜
3 レジストマスク
11 開口部
12 凹部
13 付着物
14 テーパー面
15 配線金属

Claims (4)

  1. 基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第1の工程と、
    次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第2の工程と、
    その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第3の工程と、を含むことを特徴とするプラズマエッチング方法。
  2. 前記第2の工程は、3×10−6Pa〜7×10−4Paの圧力雰囲気下で行うことを特徴とする請求項1に記載のプラズマエッチング方法。
  3. 前記基板は12インチウエハであり、
    前記第2の工程は、基板に対向する対向面に多数のガス供給孔が形成されたガスシャワーヘッドから塩素ガスを供給すると共に、塩素ガスの供給流量を50sccm〜1000sccmに設定して行うことを特徴とする請求項1または2に記載のプラズマエッチング方法。
  4. 前記第2の工程は、前記第3の工程において前記シリコン層に凹部を形成した時に、前記イオウとフッ素との化合物を含む処理ガスによって反応生成物が除去されるように膜厚を調整して反応生成物を付着させる工程であることを特徴とする請求項1ないし3のいずれか一つに記載のプラズマエッチング方法。
JP2011025083A 2011-02-08 2011-02-08 プラズマエッチング方法 Active JP5712653B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011025083A JP5712653B2 (ja) 2011-02-08 2011-02-08 プラズマエッチング方法
US13/983,826 US8975191B2 (en) 2011-02-08 2012-02-07 Plasma etching method
KR1020137021021A KR101894613B1 (ko) 2011-02-08 2012-02-07 플라즈마 에칭 방법
PCT/JP2012/052789 WO2012108445A1 (ja) 2011-02-08 2012-02-07 プラズマエッチング方法
TW101104123A TWI475612B (zh) 2011-02-08 2012-02-08 電漿蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025083A JP5712653B2 (ja) 2011-02-08 2011-02-08 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2012164875A JP2012164875A (ja) 2012-08-30
JP5712653B2 true JP5712653B2 (ja) 2015-05-07

Family

ID=46638658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025083A Active JP5712653B2 (ja) 2011-02-08 2011-02-08 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US8975191B2 (ja)
JP (1) JP5712653B2 (ja)
KR (1) KR101894613B1 (ja)
TW (1) TWI475612B (ja)
WO (1) WO2012108445A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972055B (zh) * 2013-01-31 2016-09-07 中微半导体设备(上海)有限公司 光刻胶去除方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Sppテクノロジーズ株式会社 プラズマエッチング方法
CN105336664B (zh) * 2014-06-13 2018-06-01 中芯国际集成电路制造(上海)有限公司 刻蚀方法
US9564342B2 (en) * 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
KR102545883B1 (ko) * 2015-04-02 2023-06-20 도쿄엘렉트론가부시키가이샤 플래시 추가부를 통한 부분적 에칭 기억화
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932488B2 (ja) * 1989-03-16 1999-08-09 ソニー株式会社 ドライエッチング方法
JPH11274137A (ja) * 1998-03-18 1999-10-08 Kenichi Nanbu エッチング方法
US6284606B1 (en) * 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004259927A (ja) * 2003-02-26 2004-09-16 Hitachi High-Technologies Corp ドライエッチング方法
JP3816484B2 (ja) * 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
JP2005310944A (ja) * 2004-04-20 2005-11-04 Hitachi High-Technologies Corp ドライエッチング方法
JP2006237356A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法
JP4652140B2 (ja) * 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
JP4653603B2 (ja) * 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP5352855B2 (ja) 2008-02-29 2013-11-27 独立行政法人産業技術総合研究所 成分間位相差ソリトンの制御方法及び成分間位相差ソリトン回路装置
US20100326954A1 (en) 2009-06-26 2010-12-30 Zhen Yu Zhuo Method of etching a multi-layer
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride

Also Published As

Publication number Publication date
US8975191B2 (en) 2015-03-10
KR101894613B1 (ko) 2018-10-04
TW201248718A (en) 2012-12-01
TWI475612B (zh) 2015-03-01
WO2012108445A1 (ja) 2012-08-16
KR20140051128A (ko) 2014-04-30
JP2012164875A (ja) 2012-08-30
US20140045338A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5712653B2 (ja) プラズマエッチング方法
US10049891B1 (en) Selective in situ cobalt residue removal
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US9208997B2 (en) Method of etching copper layer and mask
US10916442B2 (en) Etching method
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US9257301B2 (en) Method of etching silicon oxide film
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US8138096B2 (en) Plasma etching method
US9805945B2 (en) Etching method
JP4946138B2 (ja) エッチング方法
JP5203340B2 (ja) 半導体装置の製造方法
EP2863416B1 (en) Method for etching copper layer
US20190237331A1 (en) Metal hard mask layers for processing of microelectronic workpieces
JP4388645B2 (ja) プラズマエッチング方法
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP2021028959A (ja) エッチング方法及び基板処理装置
TWI804054B (zh) 用於移除含鎢膜的系統及方法
KR100816231B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5712653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250