JP5203340B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5203340B2
JP5203340B2 JP2009273840A JP2009273840A JP5203340B2 JP 5203340 B2 JP5203340 B2 JP 5203340B2 JP 2009273840 A JP2009273840 A JP 2009273840A JP 2009273840 A JP2009273840 A JP 2009273840A JP 5203340 B2 JP5203340 B2 JP 5203340B2
Authority
JP
Japan
Prior art keywords
etching
substrate
photoresist film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009273840A
Other languages
English (en)
Other versions
JP2011119359A (ja
Inventor
秀一郎 宇田
幸児 丸山
祐介 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009273840A priority Critical patent/JP5203340B2/ja
Priority to KR1020127013814A priority patent/KR101295889B1/ko
Priority to PCT/JP2010/070464 priority patent/WO2011068029A1/ja
Priority to US13/512,372 priority patent/US8716144B2/en
Priority to TW099141327A priority patent/TWI445080B/zh
Publication of JP2011119359A publication Critical patent/JP2011119359A/ja
Application granted granted Critical
Publication of JP5203340B2 publication Critical patent/JP5203340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板をエッチングして形成する半導体装置の製造方法に関する。
近年、半導体の集積化の手法の一つとして、三次元実装技術が注目されている。三次元実装技術の中に、集積回路を作りこんだ基板に深穴を形成し、上下方向に積層して深穴内に銅などで配線を作成し、立体的に基板を配置することで集積度を上げる方法がある。この深穴を形成する方法では、いかに早く、安い費用で深穴を形成することができるかどうかが、重要である。
基板へ深穴を形成する方法として、集積回路を作りこんだ基板上に、深穴を作成するための開口部を備えたレジストパターンを作成し、レジストパターン（開口部を有するフォトレジスト膜）をマスクとしてプラズマによるエッチングを行う方法が知られている。レジストパターンは、フォトレジストを塗布してフォトレジスト膜を形成し、露光および現像の工程を経て、形成される。開口部を有するフォトレジスト膜が形成された基板をエッチングする場合、穴を形成するエッチング工程と、ポリマーを付着させる重合工程とを交互に繰り返しながら深穴を形成する、いわゆる「ボッシュプロセス」と呼ばれる手法が特に知られている（例えば、特許文献１参照）。エッチング工程では、ＳＦ６ガスとＡｒガスの混合ガスを用いて穴を形成する。重合工程では、ＣＨＦ３ガスとＡｒガスの混合ガスを用いて穴の内壁及び基板表面にポリマーを付着させる。
特開２００７−１２９２６０号公報
しかしながら、ボッシュプロセスでは、エッチング工程と重合工程とを交互に繰り返すことによって、深穴の側壁にスキャロップと呼ばれる微細な凹凸が形成されてしまう。このような微細な凹凸が形成されると、その後の工程で深穴の側壁に絶縁膜を形成する場合に、側壁を被覆する被覆率を低下させ、被覆性を劣化させるおそれがある。
この問題を避けるために別のプロセスの適用が検討される。しかしながら、シリコンをエッチングするプロセスでは、フォトレジスト膜との選択比を十分高く確保することが難しい。フォトレジスト膜との選択比を十分高くできないときは、数十〜数百μｍ程度の深さの深穴を形成している間に、フォトレジスト膜が消失してしまうことがある。フォトレジスト膜が消失してしまうと、開口部以外の基板表面がエッチングされて基板表面の表面荒れが発生するという問題がある。また、深穴の底部側ほど深穴の穴幅が細くなってしまい、形状良く基板に深穴を形成することができないという問題がある。
また、ボッシュプロセスでは、略同程度の時間長を有するエッチング工程及び重合工程を交互に繰り返して深穴を形成する。そのため、全体のプロセス時間に占める約半分の時間が重合工程に費やされ、全プロセス時間での平均的なエッチング速度が高くないという問題がある。
本発明は上記の点に鑑みてなされたものであり、基板上に形成したフォトレジスト膜をマスクとして、高いエッチング速度及び高い選択比で形状良く基板に深穴等の穴を形成することができる半導体装置の製造方法を提供する。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
本発明の一実施例によれば、基板上に開口部を有するフォトレジスト膜が形成された前記基板をエッチングチャンバ内に設置する設置工程と、前記フォトレジスト膜をマスクとして、ＳｉＦ４とＯ２とを含むガスを用いて、前記エッチングチャンバ内に設置された前記基板をエッチングする第１のエッチング工程と、前記第１のエッチング工程に続いて、ＳＦ６とＯ２とＨＢｒとを含むガスを用いて前記基板をエッチングし、前記基板に穴を形成する第２のエッチング工程とを有する、半導体装置の製造方法が提供される。
本発明によれば、基板上に形成したフォトレジスト膜をマスクとして、高いエッチング速度及び高い選択比で形状良く基板に深穴等の穴を形成することができる。
プラズマエッチング装置の構成を示す概略断面図である。 第１の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係る半導体装置の製造方法の各工程における基板の構造を示す概略断面図である。 ステップＳ１３の工程を省略したときの、各工程における基板の構造を示す概略断面図である。 ボッシュプロセスを行う際の、各工程における基板の構造を示す概略断面図である。 第２の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第２の実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。 第３の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第３の実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。 第４の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第４の実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
最初に、図１から図５を参照し、第１の実施の形態に係る半導体装置の製造方法について説明する。
始めに図１を参照し、本実施の形態に係る半導体装置の製造方法を行うためのプラズマエッチング装置について説明する。図１は、プラズマエッチング装置の構成を示す概略断面図である。
図１に示すように、プラズマエッチング装置１は、処理容器２を有する。処理容器２は、例えば表面に陽極酸化処理を施して酸化アルミニウム膜が形成されたアルミニウムからなるとともに、接地されている。処理容器２の側面には基板を搬出入するための搬送口３が設けられている。処理容器２の内部は、搬送口３の外に設けられたゲートバルブ４によって気密に保持されている。処理容器２の底面には排気口５が設けられており、排気口５には外部の真空ポンプ６が接続されている。真空ポンプ６は、排気口５を介し、処理容器２の内部を真空排気する。処理容器２の上面はガスを供給するためのシャワープレートを兼ねた上部電極７になっている。また、処理容器２の上面には供給口７ａが設けられており、供給口７ａにはガス供給源８が接続されている。ガス供給源８は、供給口７ａを介し、エッチングに必要なガス等を処理容器２内に供給する。
なお、処理容器２は、本発明におけるエッチングチャンバに相当する。
処理容器２内には、被処理体である基板Ｓ、例えば半導体ウェハを載置する、下部電極９が配置されている。下部電極９には、整合器１０を介して第１高周波電源１１と第２高周波電源１２とが接続されている。下部電極９の載置面の下側内部には、図示しない高圧直流電源に接続された図示しない静電チャック電極が設けられている。石英で構成されるフォーカスリング１３は、基板Ｓと下部電極９を囲うように配置されている。下部電極９の下面には、セラミックス等よりなる絶縁部材１４が配置されている。下部電極９は、保持部材１５とベローズ１６によって支えられており、図示しない駆動部によって上下動可能になっている。上下動可能なベローズ１６は、ベローズ１６の外側に保持部材１５から下方に延びるカバー部材１７と処理容器２の底面から上方向に延びるカバー部材１８とによって、処理容器２内のプラズマ雰囲気から遮断されている。
なお、下部電極９は、本発明における載置台に含まれるものとする。また、基板Ｓを下部電極９に載置することは、本発明における基板をエッチングチャンバに設置することに相当する。
次に、図１を参照しながら、上記プラズマエッチング装置の動作について説明する。
後述する所定の開口部を有するフォトレジスト膜をマスクとして備えた基板Ｓを、搬送口３よりプラズマエッチング装置１の処理容器２内に搬入し、下部電極９上に載置する。基板Ｓを載置した後、図示しない高圧直流電源のスイッチを入れ、基板Ｓを下部電極９上に静電力により固定する。その状態で排気口５から真空ポンプ６により処理容器２内を排気した後、ガス供給源８からシャワープレート７を介して処理ガスを処理容器２内に導入する。
上記処理ガスとしては、ＳＦ６ガス、Ｏ２ガスに、ＳｉＦ４ガスやＨＢｒガスを加えた混合ガスを使用する。処理ガスの流量は、例えばＳＦ６ガスが５０〜１５０ｓｃｃｍ、Ｏ２ガスが６０〜２００ｓｃｃｍ、ＳｉＦ４ガスが２００〜１０００ｓｃｃｍ、ＨＢｒガスは２０〜２００ｓｃｃｍの範囲で組み合わせることができる。
上記処理ガスを所定の流量に設定し、図示しない温度調節機構により基板Ｓや処理容器２内を所定の温度に設定した状態で、処理容器２内の圧力を所定の値に設定する。また、下部電極９には、第１高周波電源１１から第１周波数ω１を有する第１高周波電力Ｐ１を整合器１０を介して供給するとともに、第２高周波電源１２から第２周波数ω２を有する第２高周波電力Ｐ２を整合器１０を介して供給する。
第１周波数ω１は１００ＭＨｚとし、第２周波数ω２は１３．５６ＭＨｚとする。ここで、それぞれの周波数はこれに固定されるものではないが、自己バイアス電圧を制御するために、４０ＭＨｚ以上の周波数の電源を少なくとも１つ使用することが好ましい。
次に、図２及び図３を参照し、本実施の形態に係る半導体装置の製造方法について説明する。図２は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図３は、本実施の形態に係る半導体装置の製造方法の各工程における基板の構造を示す概略断面図である。
本実施の形態に係る半導体装置の製造方法は、図２に示すように、設置工程（ステップＳ１１）、予備エッチング工程（ステップＳ１２）、第１のエッチング工程（ステップＳ１３）、第２のエッチング工程（ステップＳ１４）及び第３のエッチング工程（ステップＳ１５）を有する。
始めに、ステップＳ１１の設置工程を行う。ステップＳ１１では、開口部１０３を有するフォトレジスト膜１０２が形成された基板１０１（図１に示す基板Ｓと同じ）を処理容器２内に設置する。図３（ａ）は、ステップＳ１１を行った後の基板の構造を示す。
図３（ａ）に示すように、基板１０１として、例えば直径が３００ｍｍの単結晶シリコンからなる半導体ウェハを用いる。また、基板１０１の表面に、深穴を形成するための開口部１０３がフォトリソグラフィ工程によりパターニングされたフォトレジスト膜１０２を形成しておく。深穴として、平面視で円形の断面形状を有するもの、例えばその直径は２〜２０μｍ程度であることが多い。またそのときは、開口部１０３も平面視で同一の形状を有する。フォトレジスト膜１０２と基板１０１との間には、必要に応じて反射防止膜や、形成済みの半導体装置を保護するためのシリコン酸化膜が形成されていることがある。しかし、その場合でも、最表面はフォトレジスト膜１０２となり、フォトレジスト膜１０２がプラズマに対するマスクとなる。
なお、前述したように開口部が平面視において円形の断面形状を有する場合には、後述する開口幅寸法Ｗ１は、円形の開口部の直径を意味するものとする。
次に、フォトレジスト膜１０２をマスクに用い、半導体ウェハ１０１のエッチングを行う。本実施の形態に係るエッチングは、複数の工程（ステップＳ１２〜ステップＳ１５）により行われる。
まず、ステップＳ１２の予備エッチング工程を行う。ステップＳ１２では、予めフォトレジスト膜１０２の上面から開口部１０３の開口幅寸法Ｗ１と略等しい深さＤ１まで基板１０１をエッチングして、穴１０４を形成する。図３（ｂ）は、ステップＳ１２を行った後の基板の構造を示す。
図３（ａ）に示す、開口部１０３を有するフォトレジスト膜１０２を備えた基板１０１を、ＳＦ６とＯ２とＳｉＦ４とＨＢｒとよりなる混合ガス（以下、「ＳＦ６／Ｏ２／ＳｉＦ４／ＨＢｒよりなる混合ガス」と表記する。）を用いて、基板１０１にかかる自己バイアス電圧を低く抑えた条件を用いてエッチングする。ガスの流量を、たとえばＳＦ６は６０ｓｃｃｍ、Ｏ２は１２０ｓｃｃｍ、ＳｉＦ４は６００ｓｃｃｍ、ＨＢｒは５０ｓｃｃｍとする。処理容器２内の圧力は２０．１Ｐａ（１５０ｍＴｏｒｒ相当）とする。第１周波数ω１の第１高周波電力Ｐ１は１１００Ｗとし、第２周波数ω２の第２高周波電力Ｐ２は５０Ｗとする。ガスの比率、圧力、パワーは所望するエッチング形状・エッチングレートによって適宜変更することが出来る。この条件で３０〜９０秒間エッチングを行う。このとき、基板温度は、１０〜６０℃程度であって、処理容器２の内壁よりも低温になるようにする。また、上記の条件により得られるエッチングレートは、例えば５〜１５μｍ／ｍｉｎである。
フォトレジスト膜１０２の開口部１０３の開口幅寸法Ｗ１に対する開口部１０３の深さ寸法Ｔ１の比率であるアスペクト比Ｔ１／Ｗ１が小さい場合には、開口部１０３の底の基板１０１の表面にもシリコン酸化物よりなる薄い膜が形成されてしまう。ここで、開口部１０３の深さ寸法Ｔ１は、フォトレジスト膜１０２の厚さ寸法と同じである。開口部１０３の底の基板１０１の表面にシリコン酸化物よりなる薄い膜が形成されると、この後のエッチングを行った際に、基板１０１のエッチングが阻害されてしまうことがある。
一方、本実施の形態では、最初に若干のエッチング工程を加えるステップＳ１２を行って、予め基板１０１をエッチングして穴１０４を形成しておく。これにより、開口部１０３の開口幅寸法Ｗ１に対する穴１０４のフォトレジスト膜１０２上面からの深さ寸法Ｄ１の比率であるアスペクト比Ｄ１／Ｗ１が大きくなる。従って、開口部１０３の見かけのアスペクト比を大きくすることができ、ステップＳ１３で形成されるシリコン酸化物よりなる薄い膜が開口部１０３の底部へ付着することを防ぐことができる。
具体的には、少なくともフォトレジスト膜１０２上面から開口部１０３の開口幅寸法Ｗ１と略等しい深さＤ１まで基板１０１をエッチングして、穴１０４を形成する。穴１０４の幅寸法Ｗ１（開口部１０３の開口幅寸法に略等しいためＷ１とする）に対する深さ寸法Ｄ１のアスペクト比Ｄ１／Ｗ１は、１以上とすることができる。
次に、ステップＳ１３の第１のエッチング工程を行う。ステップＳ１３では、フォトレジスト膜１０２をマスクとして、ＳｉＦ４とＯ２とを含むガスを用いて、基板１０１をエッチングする。また、基板１０１にかかる自己バイアス電圧を低く抑えた条件を用いてエッチングする。図３（ｃ）は、ステップＳ１３を行った後の基板の構造を示す。
ステップＳ１３では、ステップＳ１２でフォトレジスト膜１０２が有する開口部１０３の開口幅寸法Ｗ１と略等しい深さＤ１までエッチングを行って穴１０４が形成された基板１０１を、ＳＦ６とＯ２とＳｉＦ４とよりなる混合ガス（以下、「ＳＦ６／Ｏ２／ＳｉＦ４よりなる混合ガス」と表記する。）を用いて、エッチングする。また、基板１０１にかかる自己バイアス電圧を低く抑えた条件を用いてエッチングする。また、このとき、フォトレジスト膜１０２の表面にシリコン酸化物よりなる薄い膜１０６が形成される。ガスの流量を、ＳＦ６は６０ｓｃｃｍ、Ｏ２は１２０ｓｃｃｍ、ＳｉＦ４は６００ｓｃｃｍとし、処理容器２内の圧力は２０．１Ｐａ（１５０ｍＴｏｒｒ相当）とする。また、下部電極９に載置された基板１０１の自己バイアス電圧Ｖｄｃが５０Ｖ以下の低バイアス条件になるようにして行う。そのような低バイアス条件にするために、たとえば第１周波数ω１の第１高周波電力Ｐ１は１１００Ｗ程度とし、第２周波数ω２の第２高周波電力Ｐ２は５０Ｗ以下程度とする。本ステップもガスの比率、圧力、パワーは所望するエッチング形状・エッチングレートによって適宜変更することが出来る。この条件で３０〜１２０秒間エッチングを行う。このとき、基板温度は、１０〜６０℃程度であって、処理容器２の内壁よりも低温になるように制御する。また、上記の条件により得られるエッチングレートは、例えば３〜１０μｍ／ｍｉｎである。
ここで、基板１０１の自己バイアス電圧Ｖｄｃを５０Ｖ以下にするのは、フォトレジスト膜１０２をプラズマから保護するためである。基板１０１の自己バイアス電圧Ｖｄｃが５０Ｖよりも大きくなると、フォトレジスト膜１０２がプラズマからダメージを受けたり、除去されてしまう場合がある。従って、ステップＳ１３では、基板１０１の自己バイアス電圧が５０Ｖ以下になるように、第１周波数ω１の第１高周波電力Ｐ１及び第２周波数ω２の第２高周波電力Ｐ２を調整する。
あるいは、基板温度など他のプロセス条件によってフォトレジスト膜１０２をプラズマから保護することができるのであれば、基板１０１の自己バイアス電圧Ｖｄｃを５０Ｖより大きくすることもできる。
この結果、図３（ｃ）に示すように、穴１０４が更に深さ方向にエッチングされ、開口部１０３を介して基板１０１に穴１０５が形成される。それとともに、フォトレジスト膜１０２の表面には約１００ｎｍ程度の厚さのシリコン酸化物よりなる薄い膜１０６が堆積される。薄い膜１０６が堆積される堆積レートは、例えば０．１〜０．５μｍ／ｍｉｎである。
次に、ステップＳ１４の第２のエッチング工程を行う。ステップＳ１４では、ステップＳ１３に続いて、ＳＦ６とＯ２とＨＢｒとを含むガスを用いて基板１０１をエッチングし、基板１０１に深穴１０７を形成する。図３（ｄ）は、ステップＳ１４を行った後の基板の構造を示す。
ステップＳ１４では、ステップＳ１３の第１のエッチング工程に引き続き、基板１０１を処理容器２内で下部電極９に載置したまま、ＳＦ６／Ｏ２／ＳｉＦ４よりなる混合ガスに更にＨＢｒを加え、ＳＦ６／Ｏ２／ＳｉＦ４／ＨＢｒよりなる混合ガスを用いてエッチングする。ガスの流量を、ＳＦ６は６０ｓｃｃｍ、Ｏ２は１２０ｓｃｃｍ、ＳｉＦ４は６００ｓｃｃｍ、ＨＢｒは５０ｓｃｃｍとし、処理容器２内の圧力は２０．１Ｐａ（１５０ｍＴｏｒｒ相当）とする。第１周波数ω１の第１高周波電力Ｐ１は１２００Ｗとし、第２周波数ω２の第２高周波電力Ｐ２は８０Ｗとする。本ステップも同様にガスの比率、圧力、パワーは所望するエッチング形状・エッチングレートによって適宜変更することが出来る。この条件でたとえば５分間エッチングを行う。このとき、基板温度は、１０〜６０℃程度であって、処理容器２の内壁よりも低温になるようにする。また、上記の条件により得られるエッチングレートは、例えば５〜１５μｍ／ｍｉｎである。
この結果、図３（ｄ）に示すように、フォトレジスト膜１０２を残したまま、基板１０１に深さ寸法５０〜１００μｍ程度の深穴１０７を形成することができる。後述するように、ステップＳ１３でフォトレジスト膜１０２の表面に形成されたシリコン酸化物よりなる薄い膜１０６が、ステップＳ１４で行うＨＢｒを含んだガスを用いたエッチングの際に、いわゆるハードマスクのような働きをする。その結果、フォトレジスト膜１０２がプラズマから保護され、深穴１０７を形成することができる。
なお、本実施の形態における「深穴」は、本発明における「穴」に相当する。また、深穴とは、数十〜数百μｍ程度の深さの深穴を意味する。
ここで、図４を参照し、ステップＳ１３の工程を省略すると、形状よく深穴を形成することができないことを説明する。図４は、ステップＳ１３の工程を省略したときの、各工程における基板の構造を示す概略断面図である。
図４（ａ）は、ステップＳ１１を行った後の基板の構造を示すものであり、図３（ａ）と同様の構造を示している。また、ステップＳ１２は、ステップＳ１３において形成されるシリコン酸化物よりなる薄い膜が開口部１０３の底部へ付着することを防ぐためのものであるから、ステップＳ１３の工程を省略するとともに、ステップＳ１２の工程を省略する。
図４（ｂ）は、ステップＳ１２及びステップＳ１３の工程を省略したときの、ステップＳ１４を行った後の基板の構造を示す。図４（ｂ）に示すように、ステップＳ１３（及びステップＳ１２）を省略すると、フォトレジスト膜１０２はエッチングにより全て消失してしまう。その結果、基板１０１の表面全体に細かい穴２０１が形成されてしまい、深穴２０２の形状も底部に向かうほど細くなってしまう。よって、ステップＳ１３（及びステップＳ１２）を省略すると所望の形状の深穴を得ることができない。
上記したようにステップＳ１４までの工程を行った後、ステップＳ１５の第３のエッチング工程を行う。ステップＳ１５では、フルオロカーボンを含むガスを用いて、低バイアス条件でエッチングを行う。図３（ｅ）は、ステップＳ１５を行った後の基板の構造を示す。
ステップＳ１５では、ステップＳ１４の第２のエッチング工程に引き続き、基板１０１を処理容器２内の下部電極９に載置したまま、フルオロカーボンを含むガス、例えばＣＦ４ガスを用いてエッチングする。ＣＦ４ガスの流量は１００ｓｃｃｍとし、処理容器２内の圧力は２０．１Ｐａ（１５０ｍＴｏｒｒ相当）とする。第１周波数ω１の第１高周波電力Ｐ１は５００Ｗとし、第２周波数ω２の第２高周波電力Ｐ２は３００Ｗなどとする。この条件で１分間エッチングを行う。
この結果、図３（ｅ）に示すように、フォトレジスト膜１０２表面に形成されたシリコン酸化物よりなる薄い膜１０６を除去することができる。ステップＳ１５の工程を追加することにより、更に後の工程でフォトレジスト膜１０２を除去する際の工程を簡略化することが出来る。
次に、図５を参照し、本実施の形態に係る半導体装置の製造方法が、基板上に設けたフォトレジスト膜をマスクとして高いエッチング速度及び高い選択比で形状良く基板に深穴を形成することができることについて、ボッシュプロセスと比較しながら説明する。図５は、ボッシュプロセスを行う際の、各工程における基板の構造を示す概略断面図である。
ボッシュプロセスでは、図５（ａ）に示す、開口部３０３を有するフォトレジスト膜３０２が形成された基板３０１をエッチングする場合、エッチング工程と、重合工程を、交互に繰り返しながら、図５（ｄ）のような深穴３０６を形成する。エッチング工程では、ＳＦ６ガスとＡｒガスの混合ガスを用いて基板３０１をエッチングし、図５（ｂ）に示すように穴３０４を形成する。重合工程では、図５（ｃ）に示すように、ＣＨＦ３ガスとＡｒガスの混合ガスを用いて穴３０４の内壁及び基板３０１の表面（フォトレジスト膜３０２の表面）にポリマー３０５を付着させる。
しかしながら、ボッシュプロセスでは、エッチング工程と重合工程とを繰り返すことによって、図５（ｄ）に示すように、深穴３０６の側壁に、スキャロップと呼ばれる微細な凹凸が形成されてしまう。この微細な凹凸が形成されると、その後の工程で深穴３０６の側壁に絶縁膜を形成する場合に、側壁を被覆する被覆率を低下させ、被覆性を悪くしてしまうおそれがある。
また、ボッシュプロセス以外のプロセスにおいて、フォトレジスト膜をマスクとして基板をエッチングする場合、フォトレジスト膜のエッチング速度に対する基板のエッチング速度の比である選択比は、１０〜２０程度である。従って、数十〜数百μｍ程度の深さの深穴を形成している間に、フォトレジスト膜が消失してしまうことがある。
一方、本実施の形態では、第１のエッチング工程において、ＳｉＦ４とＯ２とを含むガスを用いて、開口部１０３の底の基板１０１の一部をエッチングするとともに、フォトレジスト膜１０２の表面にシリコン酸化物よりなる薄い膜１０６が形成する。そして、第１のエッチング工程に引続いて更にＨＢｒを含むガスを用いて第２のエッチング工程を行う際に、第１のエッチング工程で形成された薄いシリコン酸化物よりなる薄い膜１０６が、いわゆるハードマスクのような働きをする。従って、ＨＢｒを含んだガスを用いてエッチングするときも、フォトレジスト膜１０２はプラズマから保護され、フォトレジスト膜のエッチング速度に対する基板のエッチング速度の比である選択比を高くすることができる。よって、基板１０１内に深穴１０７を形成している間にフォトレジスト膜１０２が消失せず、所望の深さの深穴１０７を形成することができる。
また、本実施の形態では、シリコン酸化物よりなる薄い膜１０６がハードマスクのような働きをするため、深穴１０７を形成する際に、ボッシュプロセスのようにエッチング工程と重合工程を繰り返す必要がない。従って、ボッシュプロセスで問題となっているスキャロップが発生することがなく、深穴１０７を形状良く形成することができる。
また、ボッシュプロセスでは、略同程度の時間長を有するエッチング工程及び重合工程を交互に繰り返して深穴を形成するため、全体のプロセス時間に占めるエッチング工程の時間の比率は、略１／２である。一方、本実施の形態では、ボッシュプロセスの重合工程に相当する第１のエッチング工程を、１回行えばよい。また、第１のエッチング工程と、ボッシュプロセスのエッチング工程に相当する第２のエッチング工程との時間の長さの比率は、例えば１：１０程度とすることができる。従って、本実施の形態では、全体のプロセス時間に占めるエッチング工程の時間の比率は、例えば１０／１１程度とすることができ、全体のプロセス時間に占めるエッチング工程の時間の比率を増大させることができる。すなわち、ボッシュプロセスに比べ、高いエッチング速度で基板に深穴等の穴を形成することができる。
更に、本実施の形態では、ボッシュプロセスで用いるＣＨＦ３ガス等のＣＦ系（フルオロカーボン系）ガスを堆積させる重合工程を有していない。従って、深穴の側壁に異物等が付着して半導体装置の特性が劣化することを防止できる。
なお、本実施の形態では、下部電極に高周波を重畳する方式のプラズマエッチング装置を用いて半導体装置の製造方法を行うが、プラズマエッチング装置に限定されず、ＩＣＰプラズマ装置等を用いて行うことが可能である。ただし、低バイアスによるプラズマ処理が行えることが必要であるため、下部電極に高周波電力を供給可能な構成の装置の場合には、供給する高周波電力の周波数を４０ＭＨｚ以上にすることが好ましい。
（第２の実施の形態）
次に、図６及び図７を参照し、第２の実施の形態に係る半導体装置の製造方法について説明する。
図６は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図７は、本実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。なお、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施の形態についても同様）。
本実施の形態に係る半導体装置の製造方法は、第１の実施の形態における予備エッチング工程（ステップＳ１２）を行わない。
本実施の形態に係る半導体装置の製造方法は、図６に示すように、設置工程（ステップＳ２１）、第１のエッチング工程（ステップＳ２２）、第２のエッチング工程（ステップＳ２３）及び第３のエッチング工程（ステップＳ２４）を有する。
始めに、ステップＳ２１の設置工程を行う。ステップＳ２１は、第１の実施の形態におけるステップＳ１１と同様である。図７（ａ）は、ステップＳ２１を行った後の基板の構造を示す。
ただし、本実施の形態では、後述するように、開口部１０３ａの開口幅寸法Ｗ２に対するフォトレジスト膜１０２ａの厚さ寸法Ｔ２の比率であるアスペクト比Ｔ２／Ｗ２を例えば１程度まで大きくする。従って、開口部１０３ａの開口幅寸法Ｗ２にもよるが、例えば開口部１０３ａの開口幅寸法Ｗ２が第１の実施の形態における開口幅寸法Ｗ１と等しい場合には、フォトレジスト膜１０２ａの厚さ寸法Ｔ２を第１の実施の形態における厚さ寸法Ｔ１よりも大きくする。
次に、ステップＳ２２の第１のエッチング工程を行う。ステップＳ２２では、フォトレジスト膜１０２ａをマスクとして、ＳｉＦ４とＯ２とを含むガスを用いて、基板１０１をエッチングする。また、基板１０１にかかる自己バイアス電圧を低く抑えた条件を用いてエッチングする。図７（ｂ）は、ステップＳ２２を行った後の基板の構造を示す。
ステップＳ２２では、基板１０１を、ＳＦ６／Ｏ２／ＳｉＦ４よりなる混合ガスを用いて、基板１０１にかかる自己バイアス電圧を低く抑えた条件を用いてエッチングする。また、同時に、フォトレジスト膜１０２ａの表面にシリコン酸化物よりなる薄い膜１０６ａを形成する。ガスの流量を、ＳＦ６は６０ｓｃｃｍ、Ｏ２は１２０ｓｃｃｍ、ＳｉＦ４は６００ｓｃｃｍとし、処理容器２内の圧力は２０．１Ｐａ（１５０ｍＴｏｒｒ相当）とする。また、下部電極９に載置された基板１０１の自己バイアス電圧Ｖｄｃが５０Ｖ以下の低バイアス条件になるようにして行う。そのような低バイアス条件にするために、第１周波数ω１の第１高周波電力Ｐ１は１１００Ｗとし、第２周波数ω２の第２高周波電力Ｐ２は５０Ｗとする。ガスの比率、圧力、パワーは所望するエッチング形状・エッチングレートによって適宜変更することが出来る。この条件で３０〜９０秒間エッチングを行う。このとき、基板温度は、１０〜６０℃程度であって、処理容器２の内壁よりも低温になるように制御する。また、上記の条件により得られるエッチングレートは、例えば３〜１０μｍ／ｍｉｎである。
ここで、基板１０１の自己バイアス電圧Ｖｄｃを５０Ｖ以下にするのは、第１の実施の形態と同様に、フォトレジスト膜１０２ａをプラズマから保護するためである。あるいは、基板温度など他のプロセス条件によってフォトレジスト膜１０２ａをプラズマから保護することができるのであれば、基板１０１の自己バイアス電圧Ｖｄｃを５０Ｖより大きくすることもできる。
また、本実施の形態では、予め予備エッチング工程を行っていないため、ステップＳ２２を行う前に基板１０１に穴は形成されていない。しかしながら、開口部１０３ａの開口幅寸法Ｗ２に対するフォトレジスト膜１０２ａの厚さ寸法Ｔ２の比率であるアスペクト比Ｔ２／Ｗ２を例えば１程度まで大きくしている。これにより、フォトレジスト膜１０２ａの表面にシリコン酸化物よりなる薄い膜１０６ａを形成する際に、開口部１０３ａの底の基板１０１の表面にシリコン酸化物よりなる薄い膜が形成されてしまうことを防止できる。
あるいは、第１周波数ω１の第１高周波電力Ｐ１及び第２周波数ω２の第２高周波電力Ｐ２を調整し、シリコン酸化物よりなる薄い膜１０６ａの堆積速度を大きくしてもよい。この方法によっても、開口部１０３ａの底の基板１０１の表面にシリコン酸化物よりなる薄い膜が形成されることを防止できる。
この結果、図７（ｂ）に示すように、開口部１０３ａを介して基板１０１に穴１０５ａが形成される。それとともに、フォトレジスト膜１０２ａの表面には約１００ｎｍ程度の厚さのシリコン酸化物よりなる薄い膜１０６ａが堆積される。このときの薄い膜１０６ａが堆積される堆積レートは、例えば０．１〜０．５μｍ／ｍｉｎである。
なお、図７（ｂ）に示すフォトレジスト膜１０２ａの厚さは、図７（ａ）に示すフォトレジスト膜１０２ａの厚さＴ２と同じに記載されている。しかしながら、ステップＳ２２のプロセス条件によっては、フォトレジスト膜１０２ａの表面がエッチングされ、図７（ｂ）に示すフォトレジスト膜１０２ａの厚さが、図７（ａ）に示すフォトレジスト膜１０２ａの厚さＴ２よりも小さくなることもある。
その後、ステップＳ２３の第２のエッチング工程及びステップＳ２４の第３のエッチング工程を行う。ステップＳ２３及びステップＳ２４は、それぞれ第１の実施の形態におけるステップＳ１４及びステップＳ１５と同様である。図７（ｃ）及び図７（ｄ）は、それぞれステップＳ２３及びステップＳ２４を行った後の基板の構造を示す。
なお、本実施の形態における「深穴」も、第１の実施の形態と同様に、本発明における「穴」に相当する。また、深穴とは、数十〜数百μｍ程度の深さの深穴を意味する。
本実施の形態でも、第１のエッチング工程で形成されたシリコン酸化物よりなる薄い膜が、引き続いて行う第２のエッチング工程において、ハードマスクのような働きをする。従って、ボッシュプロセスで問題となっているスキャロップが発生することがなく、深穴を形状良く形成することができる。また全体のプロセス時間に占めるエッチング工程の時間の比率を増大させることができる。従って、本実施の形態でも、基板上に設けたフォトレジスト膜をマスクとして高いエッチング速度及び高い選択比で形状良く基板に深穴等の穴を形成することができる。
加えて、本実施の形態では、フォトレジスト膜の開口部のアスペクト比を１程度に大きくするか、プロセス条件を調整することにより、予備エッチング工程を省略することができる。これにより、基板上に設けたフォトレジスト膜をマスクとして深穴等の穴を形成するための工程を簡略化することができる。
（第３の実施の形態）
次に、図８及び図９を参照し、第３の実施の形態に係る半導体装置の製造方法について説明する。
図８は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図９は、本実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。
本実施の形態に係る半導体装置の製造方法は、第１の実施の形態における第３のエッチング工程（ステップＳ１５）に代え、フォトレジスト除去工程を行う。
本実施の形態に係る半導体装置の製造方法は、図８に示すように、設置工程（ステップＳ３１）、予備エッチング工程（ステップＳ３２）、第１のエッチング工程（ステップＳ３３）、第２のエッチング工程（ステップＳ３４）及びフォトレジスト除去工程（ステップＳ３５）を有する。
始めに、ステップＳ３１の設置工程からステップＳ３４の第２のエッチング工程を行う。ステップＳ３１からステップＳ３４の各ステップは、第１の実施の形態におけるステップＳ１１からステップＳ１４の各ステップと同様である。図９（ａ）から図９（ｄ）は、それぞれステップＳ３１からステップＳ３４の各ステップを行った後の基板の構造を示す。
なお、本実施の形態における「深穴」も、第１の実施の形態と同様に、本発明における「穴」に相当する。また、深穴とは、数十〜数百μｍ程度の深さの深穴を意味する。
本実施の形態では、ステップＳ３４までを行った後、ステップＳ３５のフォトレジスト除去工程を行う。ステップＳ３５では、例えばリフトオフにより、フォトレジスト膜１０２及びシリコン酸化物よりなる薄い膜１０６を除去する。図９（ｅ）は、ステップＳ３５を行った後の基板の構造を示す。
ステップＳ３５では、プラズマエッチング装置内でステップＳ３４までを行って基板１０１に深穴１０７を形成した後、基板１０１をプラズマエッチング装置から取り出す。そして、有機溶剤等のリフトオフ溶剤中に基板１０１を浸漬するか、あるいはリフトオフ溶剤を基板１０１の表面に供給することにより、フォトレジスト膜１０２を溶解除去し、フォトレジスト膜１０２とともにシリコン酸化物よりなる薄い膜１０６を除去する。
また、ステップＳ３５では、フォトレジスト膜１０２とシリコン酸化物よりなる薄い膜１０６とをともに除去することができるのであれば、リフトオフに限られず、各種の方法を用いることができる。
本実施の形態でも、第１のエッチング工程で形成されたシリコン酸化物よりなる薄い膜が、引き続いて行う第２のエッチング工程において、ハードマスクのような働きをする。従って、ボッシュプロセスで問題となっているスキャロップが発生することがなく、深穴を形状良く形成することができる。また全体のプロセス時間に占めるエッチング工程の時間の比率を増大させることができる。従って、本実施の形態でも、基板上に設けたフォトレジスト膜をマスクとして高いエッチング速度及び高い選択比で形状良く基板に深穴等の穴を形成することができる。
加えて、本実施の形態では、リフトオフ等によりフォトレジスト膜とシリコン酸化物とをともに除去することにより、第３のエッチング工程を省略することができる。これにより、基板上に設けたフォトレジスト膜をマスクとして深穴等の穴を形成するための工程を簡略化することができる。
（第４の実施の形態）
次に、図１０及び図１１を参照し、第４の実施の形態に係る半導体装置の製造方法について説明する。
図１０は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図１１は、本実施の形態に係る半導体装置の製造方法の各工程における基板の構造を模式的に示す断面図である。
本実施の形態に係る半導体装置の製造方法は、第２の実施の形態における第３のエッチング工程（ステップＳ２４）に代え、フォトレジスト除去工程を行う。
本実施の形態に係る半導体装置の製造方法は、図１０に示すように、設置工程（ステップＳ４１）、第１のエッチング工程（ステップＳ４２）、第２のエッチング工程（ステップＳ４３）及びフォトレジスト除去工程（ステップＳ４４）を有する。
始めに、ステップＳ４１の設置工程からステップＳ４３の第２のエッチング工程を行う。ステップＳ４１からステップＳ４３の各ステップは、第２の実施の形態におけるステップＳ２１からステップＳ２３の各ステップと同様である。図１１（ａ）から図１１（ｃ）は、それぞれステップＳ４１からステップＳ４３の各ステップを行った後の基板の構造を示す。
ただし、本実施の形態でも、第２の実施の形態と同様に、開口部１０３ａの開口幅寸法Ｗ２に対するフォトレジスト膜１０２ａの厚さ寸法Ｔ２の比率であるアスペクト比Ｔ２／Ｗ２を例えば１程度まで大きくする。従って、開口部１０３ａの開口幅寸法Ｗ２にもよるが、例えば開口部１０３ａの開口幅寸法Ｗ２が第１の実施の形態における開口幅寸法Ｗ１と等しい場合には、フォトレジスト膜１０２ａの厚さ寸法Ｔ２を第１の実施の形態における厚さ寸法Ｔ１よりも大きくする。
なお、本実施の形態における「深穴」も、第１の実施の形態と同様に、本発明における「穴」に相当する。また、深穴とは、数十〜数百μｍ程度の深さの深穴を意味する。
本実施の形態では、ステップＳ４３までを行った後、ステップＳ４４のフォトレジスト除去工程を行う。ステップＳ４４は、第３の実施の形態におけるステップＳ３５と同様である。図１１（ｄ）は、ステップＳ４４を行った後の基板の構造を示す。
本実施の形態でも、第１のエッチング工程で形成されたシリコン酸化物よりなる薄い膜が、引き続いて行う第２のエッチング工程において、ハードマスクのような働きをする。従って、ボッシュプロセスで問題となっているスキャロップが発生することがなく、深穴を形状良く形成することができる。また全体のプロセス時間に占めるエッチング工程の時間の比率を増大させることができる。従って、本実施の形態でも、基板上に設けたフォトレジスト膜をマスクとして高いエッチング速度及び高い選択比で形状良く基板に深穴等の穴を形成することができる。
加えて、本実施の形態では、予備エッチング工程及び第３のエッチング工程を省略することができる。これにより、基板上に設けたフォトレジスト膜をマスクとして深穴等の穴を形成するための工程を更に簡略化することができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、本発明はシリコン基板上に半導体装置を製造する場合にのみ適用されるものではなく、例えばＳＯＩ（Silicon On Insulator）基板等各種の基板上に半導体装置を製造する場合にも適用可能である。
また、本発明の好ましい実施の形態では、基板をエッチングして数十〜数百μｍ程度の深さの深穴を形成する半導体装置の製造方法について説明した。しかしながら、基板をエッチングして形成する穴は深穴に限定されない。従って、本発明は、数十μｍ程度以下の深さのより浅い穴を形成する場合にも適用可能である。
２ 処理容器（エッチングチャンバ）
９ 下部電極（載置台）
１０１、Ｓ 基板（半導体ウェハ）
１０２、１０２ａ フォトレジスト膜
１０３、１０３ａ 開口部
１０４、１０５、１０５ａ 穴
１０６、１０６ａ 薄い膜
１０７、１０７ａ 深穴

Claims (4)

  1. シリコン基板上に開口部を有するフォトレジスト膜が形成された前記シリコン基板をエッチングチャンバ内に設置する設置工程と、
    前記フォトレジスト膜をマスクとして、ＳｉＦ４とＯ２とを含むガスを用いて、前記エッチングチャンバ内に設置された前記シリコン基板をエッチングする第１のエッチング工程と、
    前記第１のエッチング工程に続いて、ＳＦ６とＯ２とＨＢｒとを含むガスを用いて前記シリコン基板をエッチングし、前記シリコン基板に穴を形成する第２のエッチング工程と
    を有し、
    前記第１のエッチング工程の前に、予め前記開口部の開口幅寸法と略等しい深さまで前記シリコン基板をエッチングする予備エッチング工程を有する、半導体装置の製造方法。
  2. 前記第２のエッチング工程に続いて、フルオロカーボンを含むガスを用いて、前記シリコン基板をエッチングする第３のエッチング工程を有する、請求項１記載の半導体装置の製造方法。
  3. 前記設置工程において、前記シリコン基板を前記エッチングチャンバ内に設けられた載置台に載置し、
    前記第３のエッチング工程において、前記載置台に載置された前記シリコン基板の自己バイアス電圧が５０Ｖ以下の条件でエッチングする、請求項２に記載の半導体装置の製造方法。
  4. 前記第１のエッチング工程において、前記載置台に載置された前記シリコン基板の自己バイアス電圧が５０Ｖ以下の条件でエッチングする、請求項３に記載の半導体装置の製造方法。
JP2009273840A 2009-12-01 2009-12-01 半導体装置の製造方法 Active JP5203340B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009273840A JP5203340B2 (ja) 2009-12-01 2009-12-01 半導体装置の製造方法
KR1020127013814A KR101295889B1 (ko) 2009-12-01 2010-11-17 반도체 장치의 제조 방법
PCT/JP2010/070464 WO2011068029A1 (ja) 2009-12-01 2010-11-17 半導体装置の製造方法
US13/512,372 US8716144B2 (en) 2009-12-01 2010-11-17 Method for manufacturing semiconductor device
TW099141327A TWI445080B (zh) 2009-12-01 2010-11-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009273840A JP5203340B2 (ja) 2009-12-01 2009-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011119359A JP2011119359A (ja) 2011-06-16
JP5203340B2 true JP5203340B2 (ja) 2013-06-05

Family

ID=44114881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009273840A Active JP5203340B2 (ja) 2009-12-01 2009-12-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8716144B2 (ja)
JP (1) JP5203340B2 (ja)
KR (1) KR101295889B1 (ja)
TW (1) TWI445080B (ja)
WO (1) WO2011068029A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416009B2 (en) * 2011-07-13 2013-04-09 International Business Machines Corporation Solutions for controlling bulk bias voltage in an extremely thin silicon-on-insulator (ETSOI) integrated circuit chip
JP2013084695A (ja) * 2011-10-06 2013-05-09 Tokyo Electron Ltd 半導体装置の製造方法
TWI584374B (zh) * 2012-09-18 2017-05-21 Tokyo Electron Ltd Plasma etching method and plasma etching device
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
KR20150015978A (ko) 2013-08-02 2015-02-11 삼성디스플레이 주식회사 표시 장치의 방법
TWI593015B (zh) 2014-07-10 2017-07-21 東京威力科創股份有限公司 基板之高精度蝕刻方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
KR100881472B1 (ko) * 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
US6303513B1 (en) * 1999-06-07 2001-10-16 Applied Materials, Inc. Method for controlling a profile of a structure formed on a substrate
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
AU2002367178A1 (en) * 2001-12-27 2003-07-15 Kabushiki Kaisha Toshiba Etching method and plasma etching device
US20070131652A1 (en) 2003-01-12 2007-06-14 Mitsuhiro Okune Plasma etching method
JP2006156467A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Ind Co Ltd プラズマエッチング方法
US7405162B2 (en) 2004-09-22 2008-07-29 Tokyo Electron Limited Etching method and computer-readable storage medium
JP4672318B2 (ja) * 2004-09-22 2011-04-20 東京エレクトロン株式会社 エッチング方法
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP4653603B2 (ja) 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US7902078B2 (en) 2006-02-17 2011-03-08 Tokyo Electron Limited Processing method and plasma etching method
JP4722725B2 (ja) * 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
JP5124121B2 (ja) 2006-10-02 2013-01-23 株式会社アルバック ガラス基板のエッチング方法
JP5154260B2 (ja) * 2008-02-26 2013-02-27 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置

Also Published As

Publication number Publication date
KR101295889B1 (ko) 2013-08-12
KR20120073365A (ko) 2012-07-04
WO2011068029A1 (ja) 2011-06-09
TW201137968A (en) 2011-11-01
JP2011119359A (ja) 2011-06-16
US20120238098A1 (en) 2012-09-20
TWI445080B (zh) 2014-07-11
US8716144B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
JP5642001B2 (ja) プラズマエッチング方法
JP5203340B2 (ja) 半導体装置の製造方法
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR102023784B1 (ko) 질화규소막 에칭 방법
JP5712653B2 (ja) プラズマエッチング方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2014225501A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TW202004902A (zh) 基板處理方法及基板處理裝置
KR100893959B1 (ko) 처리 방법 및 플라즈마 에칭 방법
JP6096438B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
WO2003081655A1 (fr) Procédé d'attaque chimique au plasma
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
US7501350B2 (en) Plasma processing method
JP5089871B2 (ja) 半導体装置の製造方法
JP2017143194A (ja) 半導体素子の製造方法
JP2005026348A (ja) プラズマ処理方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2011086783A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Ref document number: 5203340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250