JP6859088B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6859088B2
JP6859088B2 JP2016241999A JP2016241999A JP6859088B2 JP 6859088 B2 JP6859088 B2 JP 6859088B2 JP 2016241999 A JP2016241999 A JP 2016241999A JP 2016241999 A JP2016241999 A JP 2016241999A JP 6859088 B2 JP6859088 B2 JP 6859088B2
Authority
JP
Japan
Prior art keywords
etching
ratio
trench
temperature
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241999A
Other languages
English (en)
Other versions
JP2018098371A (ja
Inventor
秋広 菊池
秋広 菊池
黒田　武
武 黒田
伸太郎 小関
伸太郎 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016241999A priority Critical patent/JP6859088B2/ja
Priority to TW106137414A priority patent/TWI731190B/zh
Priority to US15/814,999 priority patent/US10658188B2/en
Priority to KR1020170152859A priority patent/KR102451206B1/ko
Priority to CN201711145121.5A priority patent/CN108231576A/zh
Publication of JP2018098371A publication Critical patent/JP2018098371A/ja
Application granted granted Critical
Publication of JP6859088B2 publication Critical patent/JP6859088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Description

本発明は、半導体装置の製造方法にかかり、特にトレンチを有する半導体装置の製造方法に関する。
半導体装置の製造工程において、半導体基板に素子分離用のトレンチやゲート電極用のトレンチを形成する目的で半導体基板を構成するシリコンをエッチングするシリコンエッチングが行われる。このシリコンエッチングでは、シリコン酸化膜などの酸化膜をマスクとして、半導体基板の温度を−２０℃に保持し、プラズマエッチングガスの主成分を６フッ化硫黄として酸素等を添加することを特徴とするプラズマエッチング方法が提案されている（例えば、特許文献１参照）。
特開２００３−３７１００号公報
しかしながら、特許文献１に開示された条件では、基板温度（試料台温度）を０℃以下の−２０℃に設定する必要があるため、エッチング装置の冷却箇所や冷媒流路に結露対策が必要になる。また、基板温度を常温付近に設定して処理するエッチング条件と上記のように基板温度を−２０℃として処理するエッチング条件の両方を同一のエッチング装置で行う場合、温度が安定するまでに相当の時間を要することになる。さらに、他の特許文献では基板温度を−４５℃としたものもある。そこで、図１０に１５℃／−４５℃間の昇降温に要する時間の一例を示した。昇温には４時間、降温には１０時間程度かかるので、エッチング装置の稼働時間を大きく制約することになり、スループットが著しく低下することになる。そこで、エッチング装置の稼働時間を増やすために、例えば、特許文献１に記載のガス条件や圧力等を同じにして基板温度だけを常温にすると所望のトレンチ形状が得られないという問題がある。
本発明は、上記問題を解決するためになされたもので、常温であっても所望のトレンチ形状を得られる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために本発明では以下の手段を用いた。
まず、半導体基板にトレンチを形成する半導体装置の製造方法であって、
前記トレンチを形成する部分が開口部となるように前記半導体基板の表面に無機材質のマスクを形成する工程と、
エッチング装置の反応容器内の試料台の温度を常温に制御する工程と、
前記試料台上に前記半導体基板を載置する工程と、
酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比が７０％から１００％の間となるように維持して、前記反応容器内に導入する工程と、
前記エッチングガスで前記半導体基板をプラズマエッチングして前記トレンチを形成する工程と、
を備えることを特徴とする半導体装置の製造方法とした。
別の態様においては、半導体基板にトレンチを形成する半導体装置の製造方法であって、
前記トレンチを形成する部分が開口部となるように前記半導体基板の表面に無機材質のマスクを形成する工程と、
エッチング装置の反応容器内の試料台の温度を常温に制御する工程と、
前記試料台上に半導体基板を載置する工程と、
酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比を第１の比率で前記反応容器内に導入する工程と、
前記第１の比率のエッチングガスで前記半導体基板をプラズマエッチングする第１エッチング工程と、
前記第１エッチング工程の後に、
酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比が前記第１の比率より低い第２の比率で前記反応容器内に導入する工程と、
前記第２の比率のエッチングガスで前記半導体基板をプラズマエッチングする第２エッチング工程と、
を備えることを特徴とする半導体装置の製造方法とした。
さらに、前記エッチングガスである酸素の６フッ化硫黄に対する流量比の前記第１の比率および前記第２の比率が７０％から１００％の間であることを特徴とする半導体装置の製造方法とした。
更に別の態様においては、半導体基板にトレンチを形成する半導体装置の製造方法であって、
前記トレンチを形成する部分が開口部となるように前記半導体基板の表面に無機材質のマスクを形成する工程と、
エッチング装置の反応容器内の試料台の温度を常温に制御する工程と、
前記試料台上に半導体基板を載置する工程と、
酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比を第１の比率で前記反応容器内に導入してプラズマエッチングを開始する工程と、
前記第１の比率より低い第２の比率まで無段階で変化させたエッチングガスを前記反応容器内に導入しながら、プラズマエッチングを継続する工程と、
を備えることを特徴とする半導体装置の製造方法とした。
さらに、前記エッチングガスである酸素の６フッ化硫黄に対する流量比の前記第１の比率から前記第２の比率まで７０％から１００％の間であることを特徴とする半導体装置の製造方法とした。
上記全ての態様において、前記エッチングガスの流量和が一定であることを特徴とする半導体装置の製造方法とした。
上記全ての態様において、前記温度は、５℃から３０℃であることを特徴とする記載の半導体装置の製造方法とした。
上記全ての態様において、前記酸素および６フッ化硫黄からなるエッチングガスは、酸素および６フッ化硫黄のみからなることを特徴とする半導体装置の製造方法とした。
上記手段を用いることで基板温度が常温であっても、半導体基板の厚さ方向にほぼ垂直で平滑な側壁面を有するトレンチ形状を持つ半導体装置の製造が可能となる。
プラズマエッチングに用いるエッチング装置の概略図である。 プラズマエッチングに用いる半導体基板の断面図である。 本発明のプラズマエッチング方法の第一実施形態のフローチャートである。 本発明のプラズマエッチング方法の第一実施形態による試料断面図である。 常温でプラズマエッチングしたときの試料断面図である。 第一実施形態によるプラズマエッチング方法の実施形態におけるボーイングおよびエッチングレートを説明する図である。 本発明のプラズマエッチング方法の第二実施形態のフローチャートである。 本発明のプラズマエッチング方法の第二実施形態による試料断面図である。 本発明のプラズマエッチング方法の第三実施形態のフローチャートである。 試料台設定温度を昇降温させたときの温度安定性に係るデータである。
以下、図面を参照して、本発明の実施例を説明する。
図１は、本発明の実施例となるエッチング方法に適用するエッチング装置の概略図である。本装置はマイクロ波と磁界を利用したＥＣＲ型のマイクロ波プラズマエッチング装置である。
プラズマエッチング装置は、アルミニウムまたはステンレス鋼等から構成される円筒状の反応容器１を有し、半導体基板（シリコン基板又はＳＯＩ基板）２を載置する導電性の試料台３が内設されている。試料台は外部定温化ユニット１４にて所望の温度に制御される。
エッチングに利用されるガスは、図示しないガス流量調整器（ＭＦＣ：Mass Flow Controller）やエアーバルブにより供給流量や供給タイミングが制御され、ガス導入口４から多孔構造の透過窓であるシャワープレート５を介して均一に半導体基板２の表面に供給される。
反応容器１の下方には、図示しないターボ分子ポンプ（ＴＭＰ）等からなる真空排気器が配設され、オートプレッシャーコントローラー（ＡＰＣ）等の調圧器（図省略）により反応容器１内が所定の圧力に保持される。そして、処理後の反応ガスは真空排気器を介して、反応容器１外へ排出される。
マイクロ波電源６とマイクロ波発生装置１６によって生じたマイクロ波は、導波管７を通して電磁波を透過可能な誘電体窓８やシャワープレート５を介して、反応容器１へ導入される。また、反応容器１の外周壁には、磁場発生用の電磁石９が配設され、これにより発生する磁界と、入射されるマイクロ波との相互作用により電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）が発生し、高密度プラズマを形成できる構造となっている。
導電性の試料台３表面には、静電チャック１０が配設され、静電吸着電源１７より直流電圧を印加することにより静電吸着力が発生し、半導体基板２が静電チャック１０表面に固定される。半導体基板２の周囲には、セラミックスや石英製の絶縁カバー１８が配置されている。これら装置の中央に配設され、半導体基板２を載置させる構造体を総称して電極と呼ぶ。
静電チャック１０表面には溝が形成され、固定された半導体基板２の裏面と静電チャック１０間で形成される定温ガス流路１２に、定温ガス供給口１５よりＨｅ等の不活性ガスを供給し、流路１２内を所定圧力に維持できる構造となっている。また試料台３に埋設された定温循環流路１３に定温化ユニット１４（例えば、チラーユニット）で温度制御された媒体が循環しており、定温ガス流路１２のガス伝熱と接触面による熱伝導により半導体基板２を定温化している。
導電性の試料台３には、高周波電源１１が接続され、１３.５６ＭＨｚの正弦波電圧を印加できる構成となっている。
すなわち、エッチング装置は、反応容器１と、反応容器１内に設けたシリコン又はＳＯＩの基板を載置する電極（試料台）３と、プラズマ生成用マイクロ波電源（マグネトロン）６と、反応容器１の外周壁に設けた磁場発生用電磁石９と、反応容器１内にフッ素含有ガスと酸素ガスの混合ガスを供給するプロセスガス導入口４と、電極に載置されたシリコン又はＳＯＩの基板を定温化する手段（定温ガス流路１２、定温循環流路１３および定温化ユニット１４）と、電極に高周波バイアスを供給する高周波電源１１とを備えた、シリコン又はＳＯＩの半導体基板２に溝および／または穴を形成するエッチング装置である。プロセスガス導入口から供給されるフッ素含有ガスと酸素含有ガスの混合ガスを試料台温度と同じ温度に定温化して供給することで、半導体基板２を載置する試料台３の温度制御に寄与している。
次に、図１〜３を用いて本発明の実施例となる半導体基板のプラズマエッチング手順について説明する。
まず、図１に示す定温化ユニット１４を働かせ、試料台３の温度を常温付近の設定温度にする。本実施形態では試料台の設定温度は１５℃とした。他のポリシリコンエッチングなどのエッチング条件の設定温度と相違がなくエッチング条件の切替え時に長時間の待機を必要としない。さらに、低温設定を行わないため、定温化流路に結露対策を必要としない。
一方、図２に示すようなシリコン基板２１上にトレンチ加工用のマスク２２を有する半導体基板２を用意する。このマスク２２は、シリコン基板のトレンチ加工面（図では上側の面）全面にシリコン酸化膜（ＳｉＯ２）を形成した後、必要とするトレンチの平面形状に合わせたマスク開口領域２０を設けたもので、マスク材にはシリコン酸化膜のほか、シリコン窒化膜、シリコン酸窒化膜、或いはこれらの複合膜が使用される。なお、ここではマスク２２形成に用いたレジストは除去され、無機材質のみのハードマスクを使用するため、トレンチエッチングの安定化に貢献する構成となっている。なお、マスク２２の厚みはマスク材であるシリコン酸化膜とシリコン基板との選択比から適宜決めるものとする。
以下、図３に示す本発明のプラズマエッチング方法の第一実施形態のフローチャートに沿って説明する。
まず、反応容器内の試料台温度を常温付近の所望の設定温度とする（Ｓ０）。次いで、マスク２２が形成されている半導体基板２を反応容器１の中に搬入し、温度制御された試料台３の上に載置する（Ｓ１）。次に、真空ポンプ装置により排気を行なって反応容器１内を真空にし（Ｓ２）、次いで、エッチングガスであるＳＦ６およびＯ２を反応容器内に導入し（Ｓ３）、所定の圧力、例えば２.５Ｐａの圧力に保持した上で、マイクロ波電源と電磁石９を動作させプラズマを発生させる（Ｓ４）。
更に、高周波電源１１から試料台３に高周波電圧を印加する（Ｓ５）。これにより、エッチングガスのプラズマをイオン源とするイオンが高周波電界により加速され、半導体基板２にイオンが高速で入射されるようになる。この結果、半導体基板２のプラズマエッチングが開始され、エッチング処理が進むにつれ、半導体基板２にトレンチが形成されてゆく（Ｓ６）。所定の時間の経過後、高周波電圧の印加とマイクロ波の導入及び磁界の印加を止めてエッチング処理を終了させる（Ｓ７）。
このときの所定の時間は、所望の深さまでエッチングが進むのに必要な時間のことで、予め計算や試しエッチングなどにより割り出した上で設定しておけばよい。半導体装置はトランジスタ、抵抗など様々な素子から構成され、その製造方法は上記のプラズマエッチングのほか、さまざまな半導体工程から構成されるものである。
この後、反応容器１内からエッチングガスを排気したのち、半導体基板２を搬出すると（Ｓ８）、図４（ａ）に一例を示すように垂直で平滑な側壁面と半円形の底面からなるほぼ理想的な形状で、所望の深さのトレンチが形成された半導体基板２を得ることができる。左の写真がウェハ中央部、右の写真がウェハ周辺部における試料断面図である。
このときのエッチングパラメータは次の通りである。
エッチングガス：ＳＦ６(６フッ化硫黄)＋Ｏ２(酸素)
ガス流量：ＳＦ６ →４０ｓｃｃｍ、Ｏ２ →３０ｓｃｃｍ
ガス比：Ｏ２／ＳＦ６比＝３／４＝７５％）
ガス圧：２．５Ｐａ
試料台温度：１５℃
また、このときのエッチング特性は次の通りになった。
エッチングレート：２.６μｍ／ｍｉｎ(最低値)
選択比：２０(最低値)
選択比とはシリコンの対酸化膜選択比のことで、基板材であるシリコンとマスク材であるシリコン酸化膜とのエッチングレートの比のことである。
また、本条件により得られたトレンチ形状は以下の通りである。
トレンチの形状：垂直（傾斜角１°以内）で平滑な側壁面とラウンド形状の底面
トレンチの幅０.８μｍ
トレンチの深さ１.８μｍ
アスペクト比 ２.２５
なお、トレンチの幅２３と深さ２４についての定義は、それぞれトレンチ上端での幅とトレンチの最も低い点に至る深さとし、図４（ｂ）に示す通りである。
本実施形態の場合、試料台温度は１５℃であり、エッチングガスがＯ２ガスおよびＳＦ６ガスだけであるので、エッチング処理中にＳｉＣｌ、ＳｉＢr などの蒸気圧が低い成分が生成される恐れがなく、高いエッチングレートが容易に得られ、且つ、Ｏ２／ＳＦ６のガス比が適正に設定できるので、ボーイングやサイドエッチの発生は抑制され、適切な異方性エッチングが可能になる。このため、最低でも２.６μｍ／ｍｉｎという高いエッチングレートが確実に得られ、選択比についても２０という高い値が得られる。
また、従来では低温環境下でエッチングが行われたが、本エッチングでは常温でのエッチングであるため、相対的に基板温度が高温となるため、半導体基板への反応生成物の物理吸着も低減するため半導体基板を汚染させることなく歩留まりを大きく向上させることができる。以上のように、本実施形態を利用することで、基板温度が常温で、２元のエッチングガス系で単一ステップという、扱いやすいプラズマエッチング条件であっても所望のトレンチ形状を得ることが可能となる。
本実施形態に置いては、試料台温度は１５℃としたが、１０℃から２０℃であれば同様の結果を得ることができる。さらに、５℃から３０℃の範囲であれば良好な結果をいることができる。
図５にエッチングガス流量比率を変更した場合の形状を比較例として示した。基板温度等の他の条件は実施例のエッチング条件と同じ設定とし、図５（ａ）の左側にはウェハ中央部の写真を、右側にはウェハ周辺部の写真を示し、図５（ｂ）には模式図を示した。
比較例ではＯ２：ＳＦ６の比率を２：３（６６．７％）とし、実施例のエッチング条件に比べ、ＳＦ６の比率を高めに設定しているが、図のようにトレンチの中央部が膨らむ現象（ボーイング）が発生しており、その傾向はウェハ周辺部で顕著である。なお、ボーイング幅２５とはトレンチ膨らみの最大値を示すものである。
ＳＦ６ガスはシリコンをエッチングする働きをするが、これに対し、Ｏ２ガスはマスク材であるシリコン酸化膜のエッチングレートを抑制する働きと、反応生成物であるシリコンとフッ化シリコンを酸化して、マスク材であるシリコン酸化膜の表面に保護膜を形成させる働き、それにエッチングされたトレンチ内壁面のシリコン表面を酸化して保護膜を形成する働きをする。前述のボーイングが発生した比較例は本発明の実施形態のエッチング条件に比べ、Ｏ２比率が低く、エッチングに耐えうる保護膜を形成できなかったためにトレンチ中央部が膨らんだトレンチ形状となったと考えられる。
図６は、この実施形態におけるＳＦ６とＯ２の流量比とボーイング、エッチレートの特性図の一例である。横軸にＯ２／ＳＦ６のガス比率、左縦軸にトレンチの膨らみを示すボーイング幅、右側縦軸にトレンチエッチレート（エッチング速度）を取り、半導体基板の中心（center）、周辺（edge）におけるボーイング幅とエッチレートを示している。白抜き菱形が半導体基板中心におけるボーイング幅、黒塗り菱形が半導体基板中心におけるエッチレートであり、白抜き四角が半導体基板中心におけるボーイング幅、黒塗り四角が半導体基板中心におけるエッチレートである。また、横軸に平行な左縦軸の目盛り８００ｎｍと交叉する横線はボーイングの無い場合のトレンチ幅を示す線であり、この線上にプロットされることが垂直なトレンチ形状であることの必要条件のひとつになる。
ここで、ボーイングの定義は図４（ｂ）、図５（ｂ）の符号２５に示す通りで、ボーイング発生時はトレンチ幅の最大箇所を測定、ボーイング未発生時はトレンチ底部のラウンドの直上で測定している。本発明の実施形態の場合、エッチングガスがＳＦ６＋Ｏ２ガスで、且つ、試料の温度が５〜３０℃であることが要件になっているが、このとき、この特性図によれば、Ｏ２／ＳＦ６＝７０〜１００％の範囲でボーイングを抑制でき、かつ適正なエッチレートが得られる。Ｏ２／ＳＦ６＝１００％以上の場合にもボーイングのない形状が得られるが、エッチレートが低下し、１２５％ではエッチングがストップし実用的な運用が図れない。前述の図４が本実施形態における適正領域の形状例となる。これに対し、ガス比の領域６０％未満においては図５のような著しいボーイング形状を生じる。なお、本実施形態において試料台温度が５〜３０℃であれば良好な効果を得ることが可能である。
図７は、本発明のプラズマエッチング方法の第二実施形態のフローチャートである。
第一実施形態は、Ｏ２／ＳＦ６＝７０〜１００％の範囲の任意の比率でエッチングガスを反応容器に導入してトレンチエッチングするものであるが、第二実施形態では、まず、Ｏ２／ＳＦ６＝７０〜１００％の範囲の任意の第１の比率でトレンチエッチングし、次いで、Ｏ２／ＳＦ６＝７０〜１００％の範囲の任意の第２の比率でトレンチエッチングするというものである。ここで、第１の比率は第２の比率よりも高いものとする。例えば、第１の比率をＯ２／ＳＦ６＝１００％として所定の時間エッチングし（Ｓ３〜Ｓ６）、次に、ガスの流量比率を第２の比率Ｏ２／ＳＦ６＝７０％に変更してエッチング（Ｓ１１〜Ｓ１４）するという手順でエッチングを行う。本実施例ではエッチングガスはＯ２とＳＦ６の２種類のみである。
具体的な例として、第１の比率でのガス流量は、例えば、Ｏ２／ＳＦ６＝１００％とすると、Ｏ２：ＳＦ６＝１：１となり、第２の比率でのガス流量は、例えば、Ｏ２／ＳＦ６＝７５％とすると、Ｏ２：ＳＦ６＝３：４となる。さらに、ガス流量の合計が同じになるようにする。このように、両比率におけるガス流量和を同じにすることで反応容器内の圧力を一定に保つことができ、オートプレッシャーコントローラー（ＡＰＣ）等の調圧器のバタツキを回避でき、安定したエッチングが可能となる。
第１の比率でのエッチングでは酸素濃度が高く異方性の高いエッチングが望め、第２の比率でのエッチングは第１の比率よりも酸素濃度が低いためトレンチ深さ方向へのエッチングレートが高く、残渣の少ないエッチングが可能となる。このように、第１の比率によるエッチングの後に第２の比率によるエッチングを行うことで垂直で平滑な側壁面とラウンド形状の底面を有し、かつ残渣の無いトレンチ形状が得られる。
詳しくは、以下のような手順でエッチングを行う。
まず、反応容器内の試料台温度を常温付近の所望の設定温度とする（Ｓ０）。次いで、半導体基板を反応容器の中に搬入し、温度制御された試料台３の上に載置する（Ｓ１）。次に、真空ポンプ装置により排気を行なって反応容器１内を真空にし（Ｓ２）、次いで、エッチングガスであるＳＦ６およびＯ２を第１の比率で反応容器内に導入し（Ｓ３）、所定の圧力、例えば２.５Ｐａの圧力に保持した上で、マイクロ波電源と電磁石９を動作させプラズマを発生させる（Ｓ４）。
更に、高周波電源１１から試料台３に高周波電圧を印加する（Ｓ５）。これにより、エッチングガスのプラズマをイオン源とするイオンが高周波電界により加速され、半導体基板２にイオンが高速で入射されるようになり、半導体基板２がプラズマエッチングされる（Ｓ６）。所定時間経過したら高周波電圧の印加を停止する（Ｓ７）。
次いで、エッチングガスであるＳＦ６およびＯ２を第２の比率で反応容器内に導入し（Ｓ１１）、所定の圧力、例えば２.５Ｐａの圧力に保持した上で、マイクロ波電源と電磁石９を動作させプラズマを発生させる（Ｓ１２）。更に、高周波電源１１から試料台３に高周波電圧を印加する（Ｓ１３）。これにより、エッチングガスのプラズマをイオン源とするイオンが高周波電界により加速され、半導体基板２にイオンが高速で入射されるようになり、半導体基板にトレンチを形成する（Ｓ１４）。
所定の時間の経過後、高周波電圧の印加とマイクロ波の導入及び磁界の印加を止めてエッチング処理を終了し（Ｓ１５）、半導体基板を反応容器外へ搬出する（Ｓ８）。
図８は、第二実施形態による試料断面の模式図である。第１の比率でのエッチングをすることでトレンチ深さ３１、トレンチ幅３３のトレンチが図８（ａ）のように形成され、さらに第２の比率でのエッチングを施すことでトレンチ深さ３２、トレンチ幅３３のトレンチが図８（ｂ）のように形成される。ボーイング幅３４、３５はトレンチ幅３３と略同じである垂直な側壁面を有するトレンチが形成される。
また、第１の比率でのエッチングに比べ、第２の比率でのエッチング後には相対的に曲率の大きなラウンド状の底面が形成される。なお、第１の比率でのエッチングにおけるトレンチ深さ３１は最終的なトレンチ深さ３２の８０〜９９％、第２の比率でのエッチングは残部であるトレンチ深さ３２の２０〜１％が望ましい。さらには、第１の比率でのエッチングにおけるトレンチ深さ３１は最終的なトレンチ深さ３２の９０〜９９％、第２の比率でのエッチングは残部であるトレンチ深さ３２の１０〜１％が望ましい。
上記では、第１の比率でのエッチングおよび第２の比率でのエッチングの例で説明したが、第３、第４等の比率を設けても構わない。その場合、Ｏ２／ＳＦ６の比率は、以下のように、次のステップの比率はその前のステップの比率よりも小さくなるように設定する。ただし、ガスの流量和は一定とすることが望ましいが、異なる流量でも構わない
第１の比率＞第２の比率＞第３の比率＞第４の比率＞・・・＞最終の比率
図９は、本発明のプラズマエッチング方法の第三実施形態のフローチャートである。
第二実施形態は、エッチングＯ２／ＳＦ６＝７０〜１００％の範囲の任意の第１の比率および第２の比率のエッチングガスでトレンチエッチングするものであるが、第三実施形態は、エッチング中にガス比を第１の比率から第２の比率まで無段階で連続的に変えてエッチングする手法である。
まず、反応容器内の試料台温度を常温付近の所望の設定温度とする（Ｓ０）。次いで、半導体基板を反応容器の中に搬入し、温度制御された試料台３の上に載置する（Ｓ１）。次に、真空ポンプ装置により排気を行なって反応容器１内を真空にし（Ｓ２）、次いで、エッチングガスであるＳＦ６およびＯ２を第１の比率で反応容器内に導入し（Ｓ３）、所定の圧力、例えば２.５Ｐａの圧力に保持した上で、マイクロ波電源と電磁石９を動作させプラズマを発生させる（Ｓ４）。
更に、高周波電源１１から試料台３に高周波電圧を印加する（Ｓ５）。これにより、エッチングガスのプラズマをイオン源とするイオンが高周波電界により加速され、半導体基板２にイオンが高速で入射されるようになる。この結果、半導体基板２のプラズマエッチングが開始される。
エッチングガスの混合比率を固定せずに第２の比率まで無段階で変化させながらエッチング処理を行い（Ｓ２１）、半導体基板にトレンチを形成する（Ｓ６）。所定の時間の経過後、高周波電圧の印加とマイクロ波の導入及び磁界の印加を止めてエッチング処理を終了し（Ｓ７）、半導体基板を反応容器外へ搬出する（Ｓ８）。
本第三実施形態によれば、第二実施形態のようなエッチングガスの比率の切り替えに伴う高周波電圧印加の停止や開始が少なく、エッチング時間の短縮が可能となる。また、トレンチの安定形成にも寄与する。
なお、本発明の実施形態におけるエッチングガスは、上記したＳＦ６＋Ｏ２ に限らず、エッチングガスの主成分がＳＦ６＋Ｏ２ガスであることを前提とする限りは、Ｃｌ２(塩素)を添加したＳＦ６＋Ｏ２＋Ｃｌ２ ガスで実施しても、或いはＨＢr を添加したＳＦ６＋Ｏ２＋ＨＢr ガス、或いはＳｉＦ４を添加したＳＦ６＋Ｏ２＋ＳｉＦ４ ガス或いはＮＦ３を添加したＳＦ６＋Ｏ２＋ＮＦ３、さらに希ガスＨｅ,Ｎｅ,Ａｒ,Ｋｒ,Ｘｅのいずれか、または複数を混合した形態で実施してもよい。
また、本実施例の設定条件を用いて、単一でのエッチング条件加工に限らず、その前後に異なるエッチング条件を挿入した場合でもよい。
以上、本発明について、幾つかの実施形態により説明したが、本発明は、プラズマの生成方法の如何に関わらず適用可能であり、従って、例えば平行平板型ＲＩＥ装置、ヘリコン波エッチング装置、誘導結合型エッチング装置などにより実施しても同様の効果を得ることができる。
１ 反応容器
２ 半導体基板
３ 試料台
４ プロセスガス導入口
５ シャワープレート
６ マイクロ波電源
７ 導波管
８ 誘電体窓
９ 電磁石
１０ 静電チャック
１１ 高周波電源
１２ 定温ガス流路
１３ 定温循環流路
１４ 定温化ユニット
１５ 定温ガス供給口
１６ マイクロ波発生装置
１７ 静電吸着用電源
１８ 絶縁カバー
２０ マスク開口
２１ シリコン基板
２２ トレンチ加工用マスク
２３、３３ トレンチ幅
２４、３１、３２ トレンチ深さ
２５、３４、３５ ボーイング幅

Claims (5)

  1. シリコン基板にトレンチを形成する半導体装置の製造方法であって、
    前記トレンチを形成する部分が開口部となるように前記シリコン基板の表面に無機材質のマスクを形成する工程と、
    エッチング装置の反応容器内の試料台の温度を常温に制御する工程と、
    前記試料台上に前記シリコン基板を載置する工程と、
    酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比が７０％から１００％の範囲内の任意の比率となるように維持して、前記反応容器内に導入する工程と、
    前記エッチングガスで前記シリコン基板をプラズマエッチングして前記トレンチを形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. シリコン基板にトレンチを形成する半導体装置の製造方法であって、
    前記トレンチを形成する部分が開口部となるように前記シリコン基板の表面に無機材質のマスクを形成する工程と、
    エッチング装置の反応容器内の試料台の温度を常温に制御する工程と、
    前記試料台上に前記シリコン基板を載置する工程と、
    酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比を第１の比率で前記反応容器内に導入する工程と、
    前記第１の比率のエッチングガスで前記シリコン基板をプラズマエッチングする第１エッチング工程と、
    前記第１エッチング工程の後に、
    酸素および６フッ化硫黄からなるエッチングガスを、酸素の６フッ化硫黄に対する流量比が前記第１の比率より低い第２の比率で前記反応容器内に導入する工程と、
    前記第２の比率のエッチングガスで前記シリコン基板をプラズマエッチングする第２エッチング工程と、
    を備え、
    前記エッチングガスである酸素の６フッ化硫黄に対する流量比の前記第１の比率および前記第２の比率が７０％から１００％の範囲内の任意の比率であることを特徴とする半導体装置の製造方法。
  3. 前記エッチングガスの流量和が一定であることを特徴とする請求項１乃至または請求項２に記載の半導体装置の製造方法。
  4. 前記温度は、５℃から３０℃であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記酸素および６フッ化硫黄からなるエッチングガスは、酸素および６フッ化硫黄のみからなることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
JP2016241999A 2016-12-14 2016-12-14 半導体装置の製造方法 Active JP6859088B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016241999A JP6859088B2 (ja) 2016-12-14 2016-12-14 半導体装置の製造方法
TW106137414A TWI731190B (zh) 2016-12-14 2017-10-30 半導體裝置的製造方法
US15/814,999 US10658188B2 (en) 2016-12-14 2017-11-16 Method of manufacturing a semiconductor device
KR1020170152859A KR102451206B1 (ko) 2016-12-14 2017-11-16 반도체 장치의 제조 방법
CN201711145121.5A CN108231576A (zh) 2016-12-14 2017-11-17 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241999A JP6859088B2 (ja) 2016-12-14 2016-12-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018098371A JP2018098371A (ja) 2018-06-21
JP6859088B2 true JP6859088B2 (ja) 2021-04-14

Family

ID=62490264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241999A Active JP6859088B2 (ja) 2016-12-14 2016-12-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10658188B2 (ja)
JP (1) JP6859088B2 (ja)
KR (1) KR102451206B1 (ja)
CN (1) CN108231576A (ja)
TW (1) TWI731190B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020203817A (ja) * 2019-06-19 2020-12-24 株式会社アルバック シリコンナノチューブの製造方法
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
CN112928237A (zh) * 2021-01-22 2021-06-08 惠州亿纬锂能股份有限公司 一种硅氧复合材料、其制备方法和在电池中的应用

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5935874A (en) * 1998-03-31 1999-08-10 Lam Research Corporation Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US6954716B2 (en) * 2000-07-07 2005-10-11 Tokyo Electron Limited Method of automatically resetting processing apparatus
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
JP3527901B2 (ja) 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
US7109517B2 (en) * 2001-11-16 2006-09-19 Zaidi Saleem H Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
JP4982962B2 (ja) * 2005-04-14 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US20100093111A1 (en) * 2006-10-13 2010-04-15 Omron Corporation Method for manufacturing electronic device using plasma reactor processing system
JP2008118120A (ja) * 2006-10-13 2008-05-22 Omron Corp プラズマ反応炉処理システムを用いた電子装置の製造方法
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
US7955516B2 (en) * 2006-11-02 2011-06-07 Applied Materials, Inc. Etching of nano-imprint templates using an etch reactor
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US7972966B2 (en) * 2009-05-19 2011-07-05 International Business Machines Corporation Etching of tungsten selective to titanium nitride
CN102484066B (zh) * 2010-01-26 2014-11-19 株式会社爱发科 干式蚀刻法
JP5712653B2 (ja) * 2011-02-08 2015-05-07 東京エレクトロン株式会社 プラズマエッチング方法
WO2012109572A1 (en) 2011-02-11 2012-08-16 Brookhaven Science Associates, Llc Technique for etching monolayer and multilayer materials
JP5830275B2 (ja) * 2011-06-15 2015-12-09 東京エレクトロン株式会社 プラズマエッチング方法
WO2013108750A1 (ja) * 2012-01-17 2013-07-25 東京エレクトロン株式会社 基板載置台及びプラズマ処理装置
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
CN102751186A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 沟槽的制作方法
US8753902B1 (en) * 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
US10189704B2 (en) * 2013-06-15 2019-01-29 Brookhaven Science Associates, Llc Formation of superhydrophobic surfaces
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP2015070232A (ja) * 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法及び半導体製造装置
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment
JP6643802B2 (ja) * 2014-05-09 2020-02-12 キヤノン株式会社 硬化性組成物、その硬化物、硬化物の製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法
US10134840B2 (en) * 2015-06-15 2018-11-20 International Business Machines Corporation Series resistance reduction in vertically stacked silicon nanowire transistors
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9842914B1 (en) * 2016-08-19 2017-12-12 International Business Machines Corporation Nanosheet FET with wrap-around inner spacer
US9947804B1 (en) * 2017-07-24 2018-04-17 Globalfoundries Inc. Methods of forming nanosheet transistor with dielectric isolation of source-drain regions and related structure

Also Published As

Publication number Publication date
KR102451206B1 (ko) 2022-10-05
KR20180068851A (ko) 2018-06-22
TWI731190B (zh) 2021-06-21
JP2018098371A (ja) 2018-06-21
US10658188B2 (en) 2020-05-19
CN108231576A (zh) 2018-06-29
US20180166290A1 (en) 2018-06-14
TW201826384A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
US8808562B2 (en) Dry metal etching method
US9673059B2 (en) Method for increasing pattern density in self-aligned patterning integration schemes
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
TWI296132B (en) Method of etching high aspect ratio features
JP4877747B2 (ja) プラズマエッチング方法
KR100428889B1 (ko) 플라즈마에칭방법
KR101188553B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP6859088B2 (ja) 半導体装置の製造方法
US20150099366A1 (en) Plasma etching method
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
KR102174452B1 (ko) 에칭 방법
US9111727B2 (en) Plasma tuning rods in microwave resonator plasma sources
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
KR102304163B1 (ko) 에칭 방법
JP2016207753A (ja) プラズマエッチング方法
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
WO2015170676A1 (ja) プラズマエッチング処理方法
US10811275B2 (en) Plasma etching method and plasma etching apparatus
JP7296602B2 (ja) ＳｉＣ基板の製造方法
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP5918886B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210325

R150 Certificate of patent or registration of utility model

Ref document number: 6859088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350