WO2016047493A1 - 基板処理方法、コンピュータ記憶媒体及び基板処理システム - Google Patents

基板処理方法、コンピュータ記憶媒体及び基板処理システム Download PDF

Info

Publication number
WO2016047493A1
WO2016047493A1 PCT/JP2015/076101 JP2015076101W WO2016047493A1 WO 2016047493 A1 WO2016047493 A1 WO 2016047493A1 JP 2015076101 W JP2015076101 W JP 2015076101W WO 2016047493 A1 WO2016047493 A1 WO 2016047493A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
block copolymer
wafer
resist pattern
substrate
Prior art date
Application number
PCT/JP2015/076101
Other languages
English (en)
French (fr)
Inventor
村松　誠
忠利 冨田
久志 源島
元 楊
北野　高広
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020177007295A priority Critical patent/KR20170060003A/ko
Priority to US15/512,614 priority patent/US10418242B2/en
Publication of WO2016047493A1 publication Critical patent/WO2016047493A1/ja
Priority to US16/516,344 priority patent/US11574812B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Definitions

  • the present invention uses a block copolymer comprising a hydrophilic (polar) polymer having hydrophilicity (polarity) and a hydrophobic (nonpolar) polymer having hydrophobicity (no polarity).
  • the present invention relates to a substrate processing method, a computer storage medium, and a substrate processing system.
  • a resist coating process for coating a resist solution on a semiconductor wafer to form a resist film
  • an exposure process for exposing a predetermined pattern on the resist film A photolithography process for sequentially performing a development process for developing the exposed resist film is performed to form a predetermined resist pattern on the wafer.
  • an etching process is performed on the film to be processed on the wafer, and then a resist film removing process is performed to form a predetermined pattern on the film to be processed.
  • Patent Document 1 a wafer processing method using a block copolymer composed of two types of block chains (polymer), hydrophilic and hydrophobic, has been proposed (Patent Document 1).
  • a guide is formed on a wafer by using a resist pattern, for example.
  • a block copolymer is applied onto the wafer, and the block copolymer is subjected to a heat treatment to cause phase separation into a hydrophilic polymer and a hydrophobic polymer.
  • the wafer is irradiated with ultraviolet rays to modify the polymer, and an organic solvent is supplied onto the wafer, whereby the hydrophilic polymer is selectively removed.
  • a fine pattern by the hydrophobic polymer is formed on the wafer.
  • the pattern formed by the hydrophobic polymer after removing the hydrophilic polymer may not have a desired shape, that is, a shape following the resist pattern as a guide. .
  • the resist pattern was deformed by heat in the heat treatment for phase-separating the block copolymer into a hydrophilic polymer and a hydrophobic polymer. For this reason, it is inferred that phase separation of the block copolymer occurs along the deformed resist pattern, and as a result, a pattern of the hydrophobic polymer is formed in a shape different from the desired shape.
  • Such deformation of the resist pattern is caused by the fact that the resist pattern dissolves because the heat treatment at the time of phase separation of the block copolymer is performed at a relatively high temperature, and by reducing the heating temperature, It is thought to improve.
  • the heating temperature cannot be lowered in order to diffuse the block copolymer polymer and appropriately perform phase separation. Therefore, at present, it is difficult to prevent the deformation of the resist pattern.
  • the present invention has been made in view of such points, and an object of the present invention is to appropriately form a predetermined pattern on a substrate in substrate processing using a block copolymer containing a hydrophilic polymer and a hydrophobic polymer. It is said.
  • the present invention provides a substrate processing method for processing a substrate using a block copolymer containing a hydrophilic polymer and a hydrophobic polymer, wherein a predetermined resist is formed on the substrate by a resist film.
  • the present inventors have obtained the knowledge that by forming a predetermined thin film on the surface of the resist pattern, it is possible to suppress deformation when the resist pattern is heated at the heating temperature when phase-separating the block copolymer. .
  • the present invention since a thin film is formed on the surface of the resist pattern after the resist pattern is formed and before the phase separation of the block copolymer, the heat treatment for phase separation of the block copolymer is performed. The deformation of the resist pattern can be suppressed. Therefore, the block copolymer can be phase-separated in a desired shape, whereby a predetermined pattern on the substrate can be appropriately formed.
  • a readable computer storage medium storing a program operating on a computer of a control unit that controls the substrate processing system so that the substrate processing method is executed by the substrate processing system.
  • a substrate processing system for processing a substrate using a block copolymer including a hydrophilic polymer and a hydrophobic polymer, and a resist coating apparatus for coating a resist film on the substrate.
  • a development processing apparatus for developing a resist film after exposure processing to form a resist pattern, a thin film forming apparatus for forming a thin film on the surface of the resist pattern for suppressing deformation of the resist pattern, and the thin film formation
  • a block copolymer coating device for coating the block copolymer on a subsequent substrate; and a polymer separation device for phase-separating the block copolymer into the hydrophilic polymer and the hydrophobic polymer.
  • a predetermined pattern can be appropriately formed on a substrate in substrate processing using a block copolymer containing a hydrophilic polymer and a hydrophobic polymer.
  • FIG. 1 is a plan view showing an outline of a configuration of a substrate processing system 1 according to the present embodiment.
  • the substrate processing system 1 includes a coating processing apparatus 2 that performs liquid processing such as photolithography processing on a wafer as a substrate, and a plasma processing apparatus 3 that performs plasma processing such as plasma etching processing on the wafer.
  • the coating processing apparatus 2 includes a cassette station 10 in which a cassette C containing a plurality of wafers W is loaded and unloaded, and a processing station 11 having a plurality of various processing apparatuses that perform predetermined processing on the wafers W. And an interface station 13 that transfers the wafer W to and from the exposure apparatus 12 adjacent to the processing station 11 is integrally connected.
  • the cassette station 10 is provided with a cassette mounting table 20.
  • the cassette mounting table 20 is provided with a plurality of cassette mounting plates 21 on which the cassette C is mounted when the cassette C is carried into and out of the substrate processing system 1.
  • the cassette station 10 is provided with a wafer transfer device 23 that is movable on a transfer path 22 extending in the X direction as shown in FIG.
  • the wafer transfer device 23 is also movable in the vertical direction and the vertical axis direction ( ⁇ direction), and includes a cassette C on each cassette mounting plate 21 and a delivery device for a third block G3 of the processing station 11 described later.
  • the wafer W can be transferred between the two.
  • the processing station 11 is provided with a plurality of, for example, four blocks G1, G2, G3, and G4 having various devices.
  • the first block G1 is provided on the front side of the processing station 11 (X direction negative direction side in FIG. 2), and the second side is provided on the back side of the processing station 11 (X direction positive direction side in FIG. 2).
  • Block G2 is provided.
  • a third block G3 is provided on the cassette station 10 side (Y direction negative direction side in FIG. 1) of the processing station 11, and the interface station 13 side (Y direction positive direction side in FIG. 2) of the processing station 11 is provided. Is provided with a fourth block G4.
  • a plurality of liquid processing apparatuses for example, a developing apparatus 30 that develops the wafer W, an organic solvent supply apparatus 31 that supplies an organic solvent onto the wafer W, and a wafer W
  • the resist coating device 34 for forming the block copolymer and the block copolymer coating device 35 for coating the block copolymer on the wafer W are stacked in order from the bottom.
  • the developing device 30, the organic solvent supply device 31, the antireflection film forming device 32, the neutral layer forming device 33, the resist coating device 34, and the block copolymer coating device 35 are arranged side by side in the horizontal direction. .
  • the number and arrangement of the developing device 30, the organic solvent supply device 31, the antireflection film forming device 32, the neutral layer forming device 33, the resist coating device 34, and the block copolymer coating device 35 can be arbitrarily selected.
  • the organic solvent supply device 31 the antireflection film forming device 32, the neutral layer forming device 33, the resist coating device 34, and the block copolymer coating device 35, for example, a predetermined coating solution is applied onto the wafer W.
  • a predetermined coating solution is applied onto the wafer W.
  • Spin coating is performed.
  • a coating liquid is discharged onto the wafer W from a coating nozzle, and the wafer W is rotated to diffuse the coating liquid to the surface of the wafer W.
  • the block copolymer applied on the wafer W by the block copolymer coating device 35 is a first polymer (a first monomer having a linear weight) in which a first monomer and a second monomer are linearly polymerized.
  • a hydrophilic polymer having hydrophilicity (polarity) is used
  • a hydrophobic polymer having hydrophobicity (nonpolarity) is used.
  • polymethyl methacrylate PMMA
  • polystyrene PS
  • the molecular weight ratio of the hydrophilic polymer in the block copolymer is about 20% to 40%, and the molecular weight ratio of the hydrophobic polymer in the block copolymer is about 80% to 60%.
  • the block copolymer is obtained by making a copolymer of these hydrophilic polymer and hydrophobic polymer into a solution with a solvent.
  • the neutral layer formed on the wafer W by the neutral layer forming apparatus 33 has an intermediate affinity for the hydrophilic polymer and the hydrophobic polymer.
  • a random copolymer or an alternating copolymer of polymethyl methacrylate and polystyrene is used as the neutral layer.
  • neutral means having an intermediate affinity for the hydrophilic polymer and the hydrophobic polymer.
  • a heat treatment apparatus 40 that heat-treats the wafer W, an adhesion apparatus 41 that hydrophobizes the wafer W, a peripheral exposure apparatus 42 that exposes the outer periphery of the wafer W, and a wafer
  • An ultraviolet irradiation device 43 for irradiating W with ultraviolet rays is provided side by side in the vertical direction and the horizontal direction.
  • the heat treatment apparatus 40 includes a hot plate for placing and heating the wafer W and a cooling plate for placing and cooling the wafer W, and can perform both heat treatment and cooling treatment.
  • some of the heat treatment apparatuses 40 are polymers that cause the block copolymer coated on the wafer W by the block copolymer coating apparatus 35 to phase-separate into a hydrophilic polymer and a hydrophobic polymer. Functions as a separation device. Further, the number and arrangement of the heat treatment apparatus 40, the adhesion apparatus 41, and the peripheral exposure apparatus 42 can be arbitrarily selected.
  • a plurality of delivery devices 50, 51, 52, 53, 54, 55, 56 are provided in order from the bottom.
  • the fourth block G4 is provided with a plurality of delivery devices 60, 61, 62 in order from the bottom.
  • a wafer transfer area D is formed in an area surrounded by the first block G1 to the fourth block G4.
  • a plurality of wafer transfer devices 70 having transfer arms that are movable in the Y direction, the X direction, the ⁇ direction, and the vertical direction are arranged.
  • the wafer transfer device 70 moves in the wafer transfer area D and transfers the wafer W to a predetermined device in the surrounding first block G1, second block G2, third block G3, and fourth block G4. it can.
  • a shuttle transfer device 80 that transfers the wafer W linearly between the third block G3 and the fourth block G4 is provided.
  • the shuttle transport device 80 is linearly movable in the Y direction, for example.
  • the shuttle transfer device 80 moves in the Y direction while supporting the wafer W, and can transfer the wafer W between the transfer device 52 of the third block G3 and the transfer device 62 of the fourth block G4.
  • a wafer transfer device 90 is provided next to the third block G3 on the positive side in the X direction.
  • the wafer transfer device 90 has a transfer arm that is movable in the X direction, the ⁇ direction, and the vertical direction, for example.
  • the wafer transfer device 90 moves up and down while supporting the wafer W, and can transfer the wafer W to each delivery device in the third block G3.
  • the interface station 13 is provided with a wafer transfer device 91 and a delivery device 92.
  • the wafer transfer device 91 has a transfer arm that is movable in the Y direction, the ⁇ direction, and the vertical direction, for example.
  • the wafer transfer device 91 can transfer the wafer W between each transfer device, the transfer device 92, and the exposure device 12 in the fourth block G4 by supporting the wafer W on the transfer arm.
  • the plasma processing apparatus 3 performs, for example, a plasma etching process on the cassette station 100 that carries the wafer W into and out of the plasma processing apparatus 3, the common transfer unit 101 that transfers the wafer W, and the wafer W.
  • Etching devices 102 and 103 as polymer removing devices for selectively removing either hydrophilic polymer or hydrophobic polymer, and thin film formation for forming a predetermined thin film on the resist pattern by performing plasma treatment on the wafer W It has devices 104 and 105.
  • the cassette station 100 has a transfer chamber 111 in which a wafer transfer mechanism 110 for transferring the wafer W is provided.
  • the wafer transfer mechanism 110 has two transfer arms 110a and 110b that hold the wafer W substantially horizontally, and is configured to transfer the wafer W while holding the wafer W by either of the transfer arms 110a and 110b.
  • a cassette mounting table 112 on which a cassette C capable of accommodating a plurality of wafers W arranged side by side is mounted on the side of the transfer chamber 111. In the illustrated example, a plurality of, for example, three cassettes C can be mounted on the cassette mounting table 112.
  • the transfer chamber 111 and the common transfer unit 101 are connected to each other via two load lock devices 113a and 113b that can be evacuated.
  • the common transfer unit 101 includes a transfer chamber chamber 114 having a sealable structure formed to have a substantially polygonal shape (hexagonal shape in the illustrated example) when viewed from above, for example.
  • a wafer transfer mechanism 115 that transfers the wafer W is provided in the transfer chamber 114.
  • the wafer transfer mechanism 115 has two transfer arms 115a and 115b that hold the wafer W substantially horizontally, and is configured to transfer the wafer W while holding it by either of the transfer arms 115a and 115b. .
  • Etching devices 102 and 103, thin film forming devices 104 and 105, and load lock devices 113 b and 113 a are arranged outside the transfer chamber chamber 114 so as to surround the periphery of the transfer chamber chamber 114.
  • the etching apparatuses 102 and 103, the thin film forming apparatuses 104 and 105, and the load lock apparatuses 113b and 113a are arranged in this order in the clockwise direction as viewed from above, for example, and with respect to the six side surfaces of the transfer chamber chamber 114, respectively. They are arranged so as to face each other.
  • the thin film forming apparatus 104 is a parallel plate type plasma processing apparatus, and includes a substantially cylindrical processing container 201 provided with a mounting table 200 on which a wafer W is mounted.
  • the processing container 201 is electrically connected to the ground line 202 and grounded. Further, the inner wall of the processing vessel 201 is covered with a liner (not shown) having a thermal spray coating made of a plasma-resistant material on the surface.
  • the mounting table 200 includes a substantially disc-shaped electrostatic chuck 203 and a substantially annular focus ring 204.
  • the electrostatic chuck 203 is a substantially disk-shaped member, and is formed, for example, by sandwiching an electrostatic chuck electrode between a pair of ceramics.
  • a susceptor 210 as a lower electrode is provided on the lower surface of the electrostatic chuck 203.
  • the susceptor 210 is formed in a substantially disc shape with a metal such as aluminum.
  • a support base 212 is provided on the bottom of the processing vessel 201 via an insulating plate 211, and the susceptor 210 is supported on the upper surface of the support base 212.
  • An electrode (not shown) is provided inside the electrostatic chuck 203 so that the wafer W can be attracted and held by an electrostatic force generated by applying a DC voltage to the electrode.
  • the focus ring 204 for improving the uniformity of the plasma processing is formed of conductive silicon made of, for example, silicon, and is disposed on the outer surface of the electrostatic chuck 203 on the upper surface of the susceptor 210.
  • the outer surfaces of the susceptor 210 and the support base 212 are covered with a cylindrical member 213 made of, for example, quartz.
  • a coolant channel (not shown) through which a coolant flows is provided inside the support base 212, and the temperature of the wafer W held by the electrostatic chuck 203 is controlled by controlling the coolant temperature. .
  • the susceptor 210 is electrically connected via a first matching unit 231 to a first high frequency power supply 230 for supplying high frequency power to the susceptor 210 to generate plasma.
  • the first high frequency power supply 230 is configured to output a high frequency power of, for example, 27 to 100 MHz, for example, 100 MHz in the present embodiment. Further, the internal impedance and the load impedance of the first high frequency power supply 230 are matched by the first matching unit 231.
  • the susceptor 210 is provided with a second high-frequency power supply 240 for supplying ions to the wafer W by supplying high-frequency power to the susceptor 210 and applying a bias to the wafer W via the second matching unit 241.
  • the second high frequency power supply 240 is configured to output a high frequency power of, for example, 400 kHz to 13.56 MHz, for example, 3.2 MHz in the present embodiment. Similar to the first matching unit 231, the second matching unit 241 matches the internal impedance of the second high-frequency power source 240 with the load impedance.
  • the first high-frequency power source 230, the first matching unit 231, the second high-frequency power source 240, and the second matching unit 241 are connected to a control unit 300 to be described later, and these operations are controlled by the control unit 300. Is done.
  • an upper electrode 242 is provided in parallel to face the susceptor 210.
  • the upper electrode 242 is supported on the upper portion of the processing container 201 via a conductive holding member 243 and is at a ground potential similarly to the processing container 201.
  • the upper electrode 242 includes an electrode plate 250 that forms an opposing surface to the wafer W held by the electrostatic chuck 203, and an electrode support 251 that supports the electrode plate 250 from above.
  • a plurality of gas supply ports 252 for supplying a processing gas into the processing vessel 201 are formed so as to penetrate the electrode plate 250.
  • the electrode plate 250 is made of a low-resistance conductor or semiconductor containing silicon and low Joule heat.
  • the electrode support 251 is made of a conductor, and aluminum is used in the present embodiment, for example.
  • a gas diffusion chamber 260 formed in a substantially disc shape is provided at the center inside the electrode support 251.
  • a plurality of gas holes 261 extending downward from the gas diffusion chamber 260 are formed in the lower part of the electrode support 251, and the gas supply port 252 is connected to the gas diffusion chamber 260 through the gas hole 261.
  • a gas supply pipe 262 is connected to the gas diffusion chamber 260.
  • a processing gas supply source 263 is connected to the gas supply pipe 262 as shown in FIG. 1, and the processing gas supplied from the processing gas supply source 263 is supplied to the gas diffusion chamber 260 via the gas supply pipe 262. Is done.
  • the processing gas supplied to the gas diffusion chamber 260 is introduced into the processing container 201 through the gas hole 261 and the gas supply port 252.
  • the processing gas supply source 263 includes a gas supply unit 263a that supplies a processing gas for plasma processing.
  • the processing gas supply source 263 includes a valve 264 provided between the gas supply unit 263 a and the gas diffusion chamber 260, and a flow rate adjusting mechanism 265 that controls the flow rate of the gas supplied to the gas diffusion chamber 260. ing.
  • An exhaust port 270 is provided on the bottom surface of the processing vessel 201.
  • An exhaust chamber 271 is formed below the exhaust port 270, and an exhaust device 273 is connected to the exhaust chamber 271 via an exhaust pipe 272. Therefore, by driving the exhaust device 273, the atmosphere in the processing container 201 can be exhausted through the exhaust port 270, and the inside of the processing container can be decompressed to a predetermined degree of vacuum.
  • the thin film forming apparatus 105 has the same configuration as that of the thin film forming apparatus 104 and is the same as the configuration of the thin film forming apparatus 104 except that the processing gas used for the etching apparatuses 102 and 103 is different.
  • the substrate processing system 1 described above is provided with a control unit 300 as shown in FIG.
  • the control unit 300 is a computer, for example, and has a program storage unit (not shown).
  • the program storage unit stores a program for controlling the processing of the wafer W in the substrate processing system 1.
  • the program storage unit also stores a program for controlling the operation of drive systems such as the above-described various processing apparatuses and transfer apparatuses to realize substrate processing described later in the substrate processing system 1.
  • the program is recorded on a computer-readable storage medium such as a computer-readable hard disk (HD), flexible disk (FD), compact disk (CD), magnetic optical desk (MO), or memory card. Or installed in the control unit 300 from the storage medium.
  • HD computer-readable hard disk
  • FD flexible disk
  • CD compact disk
  • MO magnetic optical desk
  • FIG. 7 is a flowchart showing an example of main steps of such wafer processing.
  • a cassette C storing a plurality of wafers W is carried into the cassette station 10 of the coating processing apparatus 2, and each wafer W in the cassette C is sequentially transferred to the transfer apparatus 53 of the processing station 11 by the wafer transfer apparatus 23. .
  • the wafer W is transported to the heat treatment apparatus 40 and the temperature is adjusted, and then transported to the antireflection film forming apparatus 32 to form an antireflection film 400 on the wafer W as shown in FIG. 8 (FIG. 7).
  • Step S1 Thereafter, the wafer W is transferred to the heat treatment apparatus 40, heated, and the temperature is adjusted.
  • the wafer W is conveyed to the neutral layer forming apparatus 33, and as shown in FIG. 8, a neutral agent is applied on the antireflection film 400 of the wafer W to form a neutral layer 401 (FIG. 7).
  • Step S2 Thereafter, the wafer W is transferred to the heat treatment apparatus 40, heated, and the temperature is adjusted.
  • the wafer W is transferred to the adhesion apparatus 41 and subjected to an adhesion process. Thereafter, the wafer W is transferred to the resist coating device 34, and a resist solution is applied onto the neutral layer 401 of the wafer W to form a resist film. Thereafter, the wafer W is transferred to the heat treatment apparatus 40 and pre-baked. Thereafter, the wafer W is transferred to the peripheral exposure device 42 and subjected to peripheral exposure processing.
  • the wafer W is transferred to the exposure apparatus 12 by the wafer transfer apparatus 91 of the interface station 13 and subjected to exposure processing. Thereafter, the wafer W is transferred to the heat treatment apparatus 40 and subjected to post-exposure baking. Thereafter, the wafer W is transferred to the developing device 30 and developed. After completion of the development, the wafer W is transferred to the heat treatment apparatus 40 and subjected to a post baking process.
  • a predetermined resist pattern 402 is formed from the resist film on the neutral layer 401 of the wafer W (step S3 in FIG. 7).
  • the resist pattern 402 in this embodiment is a pattern in which a plurality of circular hole portions 402a are arranged in a lattice shape in plan view.
  • the wafer W is transferred to the delivery device 50 by the wafer transfer device 70, and then transferred to the cassette C of the predetermined cassette mounting plate 21 by the wafer transfer device 23 of the cassette station 10.
  • the cassette C containing the wafer W is unloaded from the coating processing apparatus 2 and then loaded into the plasma processing apparatus 3.
  • the wafer transfer mechanism 110 transfers the wafer W from the load lock device 113 a and transfers it to the thin film forming apparatus 104 via the transfer chamber 114.
  • the wafer W is first placed and held on the electrostatic chuck 203.
  • Ar gas for plasma generation is supplied as a processing gas from the processing gas supply source 263 into the processing container 201.
  • the first high-frequency power source 230 and the second high-frequency power source 240 continuously apply high-frequency power to the susceptor 210 that is the lower electrode, and a high-frequency electric field is formed between the upper electrode 242 and the electrostatic chuck 203. Is done.
  • plasma is generated in the processing container 201, and the electrode plate 250 of the upper electrode 242 is sputtered by the plasma.
  • the sputtered electrode plate material is supplied to the surface of the wafer W, the resist pattern 402 on the wafer W is modified by plasma, and the electrode plate 250 is formed on the resist pattern 402 as shown in FIG.
  • a thin film 403 derived from the material, that is, a thin film 403 containing silicon is formed (step S4 in FIG. 7).
  • the material of the thin film 403 is, for example, SiO, SiO 2 , SiOC or the like.
  • the preferable thickness of the thin film 403 is approximately 5 nm or less, more preferably approximately 2 to 3 nm.
  • the thin film 403 is formed on the resist pattern 402 in the thin film forming apparatus 104, in addition to an inert gas (Ar gas in this embodiment) as a plasma generating gas. It has been confirmed that film formation can be performed efficiently by supplying H 2 gas. It is considered that this is because the sputtering of the electrode plate 250 is promoted by adding H 2 gas in addition to the inert gas for plasma generation. Therefore, in the plasma processing in the thin film forming apparatus 104, it is preferable to supply H 2 gas in addition to the inert gas.
  • an inert gas Ar gas in this embodiment
  • the wafer W is transferred again by the wafer transfer mechanism 115 to the wafer transfer mechanism 110 via the transfer chamber chamber 114 and the load lock device 113b, and stored in the cassette C. Thereafter, the cassette C containing the wafer W is unloaded from the plasma processing apparatus 3 and loaded into the coating processing apparatus 2 again.
  • the wafer W carried into the coating processing apparatus 2 is transferred to the block copolymer coating apparatus 35.
  • the block copolymer coating device 35 the block copolymer 404 is coated on the resist pattern 402 on which the thin film 403 is formed as shown in FIG. 12 (step S5 in FIG. 7).
  • the wafer W is transferred to a heat treatment apparatus 40 as a polymer separation apparatus.
  • the heat treatment is performed on the wafer W at a predetermined temperature of approximately 200 to 300 ° C., for example, 260 ° C. in the present embodiment.
  • the block copolymer 404 on the wafer W is phase-separated into a hydrophilic polymer 405 and a hydrophobic polymer 406 (step S6 in FIG. 7).
  • the molecular weight ratio of the hydrophilic polymer 405 is 20% to 40%, and the molecular weight ratio of the hydrophobic polymer 406 is 80% to 60%.
  • step S6 as shown in FIGS. 13 and 14, the cylindrical hydrophilic polymer 405 is phase-separated at the center of the hole 402a of the resist pattern 402.
  • the hydrophobic polymer 406 is phase-separated into a cylindrical shape concentric with the hydrophilic polymer 405 so as to surround the outer periphery of the hydrophilic polymer 405.
  • the silicon-containing thin film 403 is formed on the surface of the resist pattern 402 before the phase separation, the resist pattern 402 is deformed even if the resist pattern 402 is dissolved during the heat treatment accompanying the phase separation. Can be suppressed. Therefore, the hydrophilic polymer 405 and the hydrophobic polymer 406 can be phase-separated into a desired shape by maintaining the resist pattern 402 in a desired shape.
  • the wafer W is transferred to the ultraviolet irradiation device 43.
  • the ultraviolet irradiation device 43 irradiates the wafer W with ultraviolet rays to break the bond chain of polymethyl methacrylate, which is the hydrophilic polymer 405, and also causes the polystyrene, which is the hydrophobic polymer 406, to undergo a crosslinking reaction (step of FIG. 7). S7).
  • the wafer W is transferred to the organic solvent supply device 31 by the wafer transfer device 70.
  • an organic solvent having a polarity such as IPA (isopropyl alcohol) is supplied to the wafer W, and the hydrophilic polymer 405 whose bond chain has been cut by ultraviolet irradiation is selectively dissolved and removed.
  • a predetermined pattern of the hydrophobic polymer 406 is formed on the wafer W, for example, as shown in FIG. 15 (step S8 in FIG. 7).
  • the wafer W is transferred to the delivery device 50 by the wafer transfer device 70, Thereafter, the wafer is transferred to the cassette C of the predetermined cassette mounting plate 21 by the wafer transfer device 23 of the cassette station 10.
  • the cassette C is transported to the plasma processing apparatus 3 provided outside the substrate processing system 1, and the etching process of the wafer W is performed in the etching apparatus 102 using the resist pattern 402 and the hydrophobic polymer 406 as a mask. Thereby, a predetermined pattern is transferred onto the wafer W (step S9 in FIG. 7).
  • the hydrophobic polymer 406 and the resist pattern 402 are removed, and a predetermined pattern is formed on the wafer W.
  • the wafer W is stored in the cassette C, and the cassette C storing the wafer W is unloaded from the plasma processing apparatus 3 to complete a series of wafer processing.
  • the thin film 403 is formed on the surface of the resist pattern 402 after the resist pattern 402 is formed in step S3 and before the phase separation of the block copolymer 404 is performed (step S6). Therefore, even if the resist pattern 402 is dissolved during the heat treatment for phase separation of the block copolymer 404, the thin film 403 can suppress the deformation of the resist pattern 402. Therefore, the block copolymer 404 is phase-separated in a state along the resist pattern 402 having a desired shape, whereby a predetermined pattern can be appropriately formed on the wafer W.
  • the thin film 403 is formed on the entire surface of the resist pattern 402.
  • the deformation of the resist pattern 402 is suppressed during the phase separation in step S6. Therefore, it is not always necessary to cover the entire surface of the resist pattern 402 with the thin film 403.
  • the surface of the resist pattern 402 may be a punched metal film having a hole in some places, or a net-like or honeycomb-like film. It is confirmed that the deformation of the resist pattern 402 can be suppressed by forming the resist pattern 402 in the same manner.
  • the material of the thin film 403 is not limited to a silicon-containing film, and for example, a metal film such as W (tungsten), Ti (titanium), TiN (titanium nitride) is formed. Even so, it has been confirmed that the deformation of the resist pattern 402 can be suppressed.
  • a metal film may be formed by, for example, a CVD processing apparatus that performs a CVD (Chemical Vapor Deposition) process or an ALD processing apparatus that performs an ALD (Atomic Layer Deposition) process.
  • the silicon-containing thin film 403 is formed by plasma treatment.
  • the silicon-containing thin film 403 may also be formed by ALD treatment, and the block copolymer 404 is phase-separated. If a thin film 403 having a thickness that does not affect the dimension of the pattern formed by the hydrophobic polymer 406, specifically about 5 nm or less, preferably about 2 nm to 3 nm, can be formed. Can be selected arbitrarily.
  • the deformation of the resist pattern 402 in step S6 is prevented by forming the thin film 403.
  • the resist pattern 402 may be silylated by a known technique, or the resist pattern 402 may be cured by supplying a metal-containing treatment liquid to the resist pattern 402 and infiltrating the metal.
  • the case where a cylindrical pattern is formed by the hydrophobic polymer 406 using the resist pattern 402 having the hole portion 402a has been described as an example.
  • the shape of the resist pattern 402 is the same as that of the present embodiment.
  • a so-called line-and-space resist pattern 402 having a straight line and a straight space portion in a plan view may be used.
  • the block copolymer 404 one having a molecular weight ratio of the hydrophilic polymer 405 of 40% to 60% and a molecular weight ratio of the hydrophobic polymer 406 of 60% to 40% is used.
  • a so-called lamellar structure pattern in which odd-numbered hydrophilic polymers 405 and odd-numbered hydrophobic polymers 406 are alternately arranged in the space portion of the resist pattern can be formed.
  • the antireflection film 400 and the neutral layer 401 are formed as the base film of the resist pattern 402.
  • the neutral layer 401 is used to align the hydrophilic polymer 405 and the hydrophobic polymer 406 along the normal direction of the wafer W when the block copolymer is phase-separated. Even when 401 is not provided, the hydrophilic polymer 405 and the hydrophobic polymer 406 are properly phase-separated even if the base of the resist pattern 402 is neutral or neutral with respect to the hydrophilic polymer and the hydrophobic polymer. If it is a thing, the neutral layer 401 is not necessarily provided. In such a case, the base of the resist pattern 402, that is, the surface on which the block copolymer 404 is applied may be, for example, the antireflection film 400.
  • the present invention is not limited to such examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood.
  • the present invention is not limited to this example and can take various forms.
  • the present invention can also be applied to a case where the substrate is another substrate such as an FPD (flat panel display) other than a wafer or a mask reticle for a photomask.
  • FPD flat panel display
  • the present invention is useful when a substrate is treated with a block copolymer containing, for example, a hydrophilic polymer having hydrophilicity and a hydrophobic polymer having hydrophobicity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Textile Engineering (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Materials For Photolithography (AREA)

Abstract

　本発明の基板処理方法は、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理方法であって、基板上にレジスト膜により所定のレジストパターンを形成するレジストパターン形成工程（Ｓ３）と、レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成工程（Ｓ４）と、薄膜形成後の基板に対してブロック共重合体を塗布するブロック共重合体塗布工程（Ｓ５）と、ブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離させるポリマー分離工程（Ｓ６）と、を有している。

Description

基板処理方法、コンピュータ記憶媒体及び基板処理システム
（関連出願の相互参照）
　本願は、２０１４年９月２４日に日本国に出願された特願２０１４－１９４１６７号に基づき、優先権を主張し、その内容をここに援用する。
　本発明は、本発明は、親水性（極性）を有する親水性（有極性）ポリマーと疎水性を有する（極性を有さない）疎水性（無極性）ポリマーとを含むブロック共重合体を用いた基板処理方法、コンピュータ記憶媒体及び基板処理システムに関する。
　例えば半導体デバイスの製造工程では、例えば半導体ウェハ（以下、「ウェハ」という。）上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、当該レジスト膜に所定のパターンを露光する露光処理、露光されたレジスト膜を現像する現像処理などを順次行うフォトリソグラフィー処理が行われ、ウェハ上に所定のレジストパターンが形成される。そして、このレジストパターンをマスクとして、ウェハ上の被処理膜のエッチング処理が行われ、その後レジスト膜の除去処理などが行われて、被処理膜に所定のパターンが形成される。
　ところで、近年、半導体デバイスのさらなる高集積化を図るため、上述した被処理膜のパターンの微細化が求められている。このため、レジストパターンの微細化が進められており、例えばフォトリソグラフィー処理における露光処理の光を短波長化することが進められている。しかしながら、露光光源の短波長化には技術的、コスト的な限界があり、光の短波長化を進める方法のみでは、例えば数ナノメートルオーダーの微細なレジストパターンを形成するのが困難な状況にある。
　そこで、親水性と疎水性の２種類のブロック鎖（ポリマー）から構成されたブロック共重合体を用いたウェハ処理方法が提案されている（特許文献１）。かかる方法では、先ず、ウェハ上に例えばレジストパターンなどによりガイドを形成する。その後、ウェハ上にブロック共重合体を塗布し、当該ブロック共重合体に対して加熱処理を行うことで親水性ポリマーと疎水性ポリマーに相分離させる。その後、ウェハに紫外線を照射してポリマーの改質処理を行い、ウェハ上に有機溶剤を供給することで、親水性ポリマーが選択的に除去される。これにより、ウェハ上に疎水性ポリマーによる微細なパターンが形成される。
日本国特開２０１３－２３２６２１号公報
　しかしながら本発明者らによれば、親水性ポリマーを除去した後の疎水性ポリマーによるパターンが所望の形状、即ちガイドとしてのレジストパターンに倣った形状になっていない場合があることが確認されている。
　この点について本発明者らが鋭意調査したところ、ブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離させる加熱処理においてレジストパターンが熱により変形してしまっていることが確認された。そのため、変形したレジストパターンに沿ってブロック共重合体の相分離が起こり、その結果、所望の形状とは異なる形状で疎水性ポリマーのパターンが形成されてしまうものと推察される。
　このようなレジストパターンの変形は、ブロック共重合体を相分離させる際の加熱処理が比較的高温で行われるためレジストパターンが溶解してしまうことが原因であり、この加熱温度を低減することで改善するものと考えられる。しかしながら、ブロック共重合体のポリマーを拡散させ、適切に相分離を行うためには、加熱温度を下げることはできない。そのため、現状ではこのレジストパターンの変形を防止することは困難である。
　本発明は、かかる点に鑑みてなされたものであり、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いた基板処理において、基板上に所定のパターンを適切に形成することを目的としている。
　前記の目的を達成するため、本発明は、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理方法であって、基板上にレジスト膜により所定のレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成工程と、前記薄膜形成後の基板に対してブロック共重合体を塗布するブロック共重合体塗布工程と、前記ブロック共重合体を前記親水性ポリマーと前記疎水性ポリマーに相分離させるポリマー分離工程と、を有する。
　本発明者らは、レジストパターンの表面に所定の薄膜を形成することで、ブロック共重合体を相分離させる際の加熱温度でレジストパターンを加熱した際の変形を抑制できるとの知見を得た。そして、本発明によれば、レジストパターンの形成後であってブロック共重合体の相分離を行う前に、レジストパターンの表面に薄膜を形成するので、ブロック共重合体を相分離させる加熱処理の際のレジストパターンの変形を抑制することができる。したがって、ブロック共重合体を所望の形状で相分離させ、それにより、基板上の所定のパターンを適切に形成することができる。
　別な観点による本発明によれば、前記基板処理方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
　さらに別な観点による本発明は、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理システムであって、基板上にレジスト膜を塗布するレジスト塗布装置と、露光処理されたレジスト膜を現像してレジストパターンを形成する現像処理装置と、前記レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成装置と、前記薄膜形成後の基板に対して前記ブロック共重合体を塗布するブロック共重合体塗布装置と、前記ブロック共重合体を前記親水性ポリマーと前記疎水性ポリマーに相分離させるポリマー分離装置と、を有する。
　本発明によれば、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いた基板処理において、基板上に所定のパターンを適切に形成することができる。
本実施の形態にかかる基板処理システムの構成の概略を示す平面図である。 塗布処理装置の構成の概略を示す平面図である。 塗布処理装置の構成の概略を示す正面図である。 塗布処理装置の構成の概略を示す背面図である。 プラズマ処理装置の構成の概略を示す平面図である。 薄膜形成装置の構成の概略を示す縦断面図である。 ウェハ処理の主な工程を説明したフローチャートである。 ウェハ上に反射防止膜と中性層が形成された様子を示す縦断面の説明図である。 中性層上にレジストパターンが形成された様子を示す平面視の説明図である。 中性層上にレジストパターンが形成された様子を示す縦断面の説明図である。 レジストパターン上に薄膜が形成された様子を示す縦断面の説明図である。 薄膜形成後のレジストパターン上にブロック共重合体を塗布した様子を示す縦断面の説明図である。 ブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離した様子を示す縦断面の説明図である。 ブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離した様子を示す平面の説明図である。 相分離後のブロック共重合体から親水性ポリマーを選択的に除去した様子を示す縦断面の説明図である。
　以下、本発明の実施の形態について説明する。図１は、本実施の形態にかかる基板処理システム１の構成の概略を示す平面図である。
　基板処理システム１は、基板としてのウェハにフォトリソグラフィー処理などの液処理を行う塗布処理装置２と、ウェハにプラズマエッチング処理などのプラズマ処理を行うプラズマ処理装置３とを有している。
　塗布処理装置２は、図２に示すように複数枚のウェハＷを収容したカセットＣが搬入出されるカセットステーション１０と、ウェハＷに所定の処理を施す複数の各種処理装置を備えた処理ステーション１１と、処理ステーション１１に隣接する露光装置１２との間でウェハＷの受け渡しを行うインターフェイスステーション１３とを一体に接続した構成を有している。
　カセットステーション１０には、カセット載置台２０が設けられている。カセット載置台２０には、基板処理システム１の外部に対してカセットＣを搬入出する際に、カセットＣを載置するカセット載置板２１が複数設けられている。
　カセットステーション１０には、図１に示すようにＸ方向に延びる搬送路２２上を移動自在なウェハ搬送装置２３が設けられている。ウェハ搬送装置２３は、上下方向及び鉛直軸周り（θ方向）にも移動自在であり、各カセット載置板２１上のカセットＣと、後述する処理ステーション１１の第３のブロックＧ３の受け渡し装置との間でウェハＷを搬送できる。
　処理ステーション１１には、各種装置を備えた複数例えば４つのブロックＧ１、Ｇ２、Ｇ３、Ｇ４が設けられている。例えば処理ステーション１１の正面側（図２のＸ方向負方向側）には、第１のブロックＧ１が設けられ、処理ステーション１１の背面側（図２のＸ方向正方向側）には、第２のブロックＧ２が設けられている。また、処理ステーション１１のカセットステーション１０側（図１のＹ方向負方向側）には、第３のブロックＧ３が設けられ、処理ステーション１１のインターフェイスステーション１３側（図２のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
　例えば第１のブロックＧ１には、図３に示すように複数の液処理装置、例えばウェハＷを現像処理する現像装置３０、ウェハＷ上に有機溶剤を供給する有機溶剤供給装置３１、ウェハＷ上に反射防止膜を形成する反射防止膜形成装置３２、ウェハＷ上に中性剤を塗布して中性層を形成する中性層形成装置３３、ウェハＷ上にレジスト液を塗布してレジスト膜を形成するレジスト塗布装置３４、ウェハＷ上にブロック共重合体を塗布するブロック共重合体塗布装置３５が下から順に重ねられている。
　例えば現像装置３０、有機溶剤供給装置３１、反射防止膜形成装置３２、中性層形成装置３３、レジスト塗布装置３４、ブロック共重合体塗布装置３５は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像装置３０、有機溶剤供給装置３１、反射防止膜形成装置３２、中性層形成装置３３、レジスト塗布装置３４、ブロック共重合体塗布装置３５の数や配置は、任意に選択できる。
　これら現像装置３０、有機溶剤供給装置３１、反射防止膜形成装置３２、中性層形成装置３３、レジスト塗布装置３４、ブロック共重合体塗布装置３５では、例えばウェハＷ上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハＷ上に塗布液を吐出すると共に、ウェハＷを回転させて、塗布液をウェハＷの表面に拡散させる。
　なお、ブロック共重合体塗布装置３５でウェハＷ上に塗布されるブロック共重合体は第１のモノマーと第２のモノマーが直鎖状に重合した、第１のポリマー（第１のモノマーの重合体）と第２のポリマー（第２のモノマーの重合体）とを有する高分子（共重合体）である。第１のポリマーとしては、親水性（極性）を有する親水性ポリマーが用いられ、第２のポリマーとしては、疎水性（非極性）を有する疎水性ポリマーが用いられる。本実施の形態では、親水性ポリマーとして例えばポリメタクリル酸メチル（ＰＭＭＡ）が用いられ、疎水性ポリマーとしては例えばポリスチレン（ＰＳ）が用いられる。また、ブロック共重合体における親水性ポリマーの分子量の比率は約２０％～４０％であり、ブロック共重合体における疎水性ポリマーの分子量の比率は約８０％～６０％である。そして、ブロック共重合体は、これら親水性ポリマーと疎水性ポリマーの共重合体を溶剤により溶液状としたものである。
　また、中性層形成装置３３でウェハＷ上に形成される中性層は、親水性ポリマーと疎水性ポリマーに対して中間の親和性を有する。本実施の形態では、中性層として例えばポリメタクリル酸メチルとポリスチレンとのランダム共重合体や交互共重合体が用いられる。以下において、「中性」という場合は、このように親水性ポリマーと疎水性ポリマーに対して中間の親和性を有することを意味する。
　例えば第２のブロックＧ２には、図４に示すようにウェハＷの熱処理を行う熱処理装置４０、ウェハＷを疎水化処理するアドヒージョン装置４１、ウェハＷの外周部を露光する周辺露光装置４２、ウェハＷに対して紫外線を照射する紫外線照射装置４３が上下方向と水平方向に並べて設けられている。熱処理装置４０は、ウェハＷを載置して加熱する熱板と、ウェハＷを載置して冷却する冷却板を有し、加熱処理と冷却処理の両方を行うことができる。なお、複数の熱処理装置４０のうち、一部の熱処理装置４０は、ブロック共重合体塗布装置３５でウェハＷ上に塗布されたブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離させるポリマー分離装置として機能する。また、熱処理装置４０、アドヒージョン装置４１、周辺露光装置４２の数や配置は、任意に選択できる。
　例えば第３のブロックＧ３には、複数の受け渡し装置５０、５１、５２、５３、５４、５５、５６が下から順に設けられている。また、第４のブロックＧ４には、複数の受け渡し装置６０、６１、６２が下から順に設けられている。
　図２に示すように第１のブロックＧ１～第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、例えばＹ方向、Ｘ方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置７０が複数配置されている。ウェハ搬送装置７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の所定の装置にウェハＷを搬送できる。
　また、ウェハ搬送領域Ｄには、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送装置８０が設けられている。
　シャトル搬送装置８０は、例えばＹ方向に直線的に移動自在になっている。シャトル搬送装置８０は、ウェハＷを支持した状態でＹ方向に移動し、第３のブロックＧ３の受け渡し装置５２と第４のブロックＧ４の受け渡し装置６２との間でウェハＷを搬送できる。
　図２に示すように第３のブロックＧ３のＸ方向正方向側の隣には、ウェハ搬送装置９０が設けられている。ウェハ搬送装置９０は、例えばＸ方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置９０は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡し装置にウェハＷを搬送できる。
　インターフェイスステーション１３には、ウェハ搬送装置９１と受け渡し装置９２が設けられている。ウェハ搬送装置９１は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置９１は、例えば搬送アームにウェハＷを支持して、第４のブロックＧ４内の各受け渡し装置、受け渡し装置９２及び露光装置１２との間でウェハＷを搬送できる。
　プラズマ処理装置３は、図５に示すようにプラズマ処理装置３に対するウェハＷの搬入出を行うカセットステーション１００、ウェハＷの搬送を行う共通搬送部１０１、ウェハＷに対して例えばプラズマエッチング処理を行い、親水性ポリマーまたは疎水性ポリマーのいずれかを選択的に除去するポリマー除去装置としてのエッチング装置１０２、１０３、ウェハＷに対してプラズマ処理を施してレジストパターン上に所定の薄膜を形成する薄膜形成装置１０４、１０５を有している。
　カセットステーション１００は、ウェハＷを搬送するウェハ搬送機構１１０が内部に設けられた搬送室１１１を有している。ウェハ搬送機構１１０は、ウェハＷを略水平に保持する２つの搬送アーム１１０ａ、１１０ｂを有しており、これら搬送アーム１１０ａ、１１０ｂのいずれかによってウェハＷを保持しながら搬送する構成となっている。搬送室１１１の側方には、ウェハＷを複数枚並べて収容可能なカセットＣが載置されるカセット載置台１１２が備えられている。図示の例では、カセット載置台１１２には、カセットＣを複数、例えば３つ載置できるようになっている。
　搬送室１１１と共通搬送部１０１は、真空引き可能な２つのロードロック装置１１３ａ、１１３ｂを介して互いに連結させられている。
　共通搬送部１０１は、例えば上方からみて略多角形状（図示の例では六角形状）をなすように形成された密閉可能な構造の搬送室チャンバー１１４を有している。搬送室チャンバー１１４内には、ウェハＷを搬送するウェハ搬送機構１１５が設けられている。ウェハ搬送機構１１５は、ウェハＷを略水平に保持する２つの搬送アーム１１５ａ、１１５ｂを有しており、これら搬送アーム１１５ａ、１１５ｂのいずれかによってウェハＷを保持しながら搬送する構成となっている。
　搬送室チャンバー１１４の外側には、エッチング装置１０２、１０３、薄膜形成装置１０４、１０５、ロードロック装置１１３ｂ、１１３ａが、搬送室チャンバー１１４の周囲を囲むように配置されている。エッチング装置１０２、１０３、薄膜形成装置１０４、１０５、ロードロック装置１１３ｂ、１１３ａは、例えば上方からみて時計回転方向においてこの順に並ぶように、また、搬送室チャンバー１１４の６つの側面部に対してそれぞれ対向するようにして配置されている。
　次に薄膜形成装置１０４について説明する。薄膜形成装置１０４は、平行平板型のプラズマ処理装置であり、ウェハＷを載置する載置台２００が設けられた略円筒状の処理容器２０１を有している。処理容器２０１は、接地線２０２により電気的に接続されて接地されている。また、処理容器２０１の内壁は、表面に耐プラズマ性の材料からなる溶射皮膜が形成されたライナ（図示せず）により覆われている。
　載置台２００は、略円盤状の静電チャック２０３と、略円環状のフォーカスリング２０４を備えている。静電チャック２０３は、略円板状の部材であり、例えば一対のセラミックの間に静電チャック用の電極を挟みこんで形成されている。
　静電チャック２０３の下面には下部電極としてのサセプタ２１０が設けられている。サセプタ２１０は、例えばアルミニウム等の金属により略円盤状に形成されている。処理容器２０１の底部には、絶縁板２１１を介して支持台２１２が設けられ、サセプタ２１０はこの支持台２１２の上面に支持されている。静電チャック２０３の内部には電極（図示せず）が設けられており、当該電極に直流電圧を印加することにより生じる静電気力でウェハＷを吸着保持することができるように構成されている。
　プラズマ処理の均一性を向上させるためのフォーカスリング２０４は、例えばシリコンからなる導電性のシリコンにより形成されており、サセプタ２１０の上面であって静電チャック２０３の外周部に配置されている。サセプタ２１０及び支持台２１２は、例えば石英からなる円筒部材２１３によりその外側面が覆われている。
　支持台２１２の内部には、冷媒が流れる冷媒流路（図示せず）が設けられており、冷媒の温度を制御することにより、静電チャック２０３で保持されるウェハＷの温度が制御される。
　サセプタ２１０には、当該サセプタ２１０に高周波電力を供給してプラズマを生成するための第１の高周波電源２３０が、第１の整合器２３１を介して電気的に接続されている。第１の高周波電源２３０は、例えば２７～１００ＭＨｚの周波数、本実施の形態では例えば１００ＭＨｚの高周波電力を出力するように構成されている。また、第１の高周波電源２３０の内部インピーダンスと負荷インピーダンスは、第１の整合器２３１によりマッチングされる。
　また、サセプタ２１０には、当該サセプタ２１０に高周波電力を供給してウェハＷにバイアスを印加することでウェハＷにイオンを引き込むための第２の高周波電源２４０が、第２の整合器２４１を介して電気的に接続されている。第２の高周波電源２４０は、例えば４００ｋＨｚ～１３．５６ＭＨｚの周波数、本実施の形態では例えば３．２ＭＨｚの高周波電力を出力するように構成されている。第２の整合器２４１は、第１の整合器２３１と同様に、第２の高周波電源２４０の内部インピーダンスと負荷インピーダンスをマッチングさせるものである。
　これら第１の高周波電源２３０、第１の整合器２３１、第２の高周波電源２４０、第２の整合器２４１は、後述する制御部３００に接続されており、これらの動作は制御部３００により制御される。
　下部電極であるサセプタ２１０の上方には、上部電極２４２がサセプタ２１０に対向して平行に設けられている。上部電極２４２は、導電性の保持部材２４３を介して処理容器２０１の上部に支持されており、処理容器２０１と同様に接地電位となっている。
　上部電極２４２は、静電チャック２０３に保持されたウェハＷと対向面を形成する電極板２５０と、当該電極板２５０を上方から支持する電極支持体２５１とにより構成されている。電極板２５０には、処理容器２０１の内部に処理ガスを供給する複数のガス供給口２５２が当該電極板２５０を貫通して形成されている。電極板２５０は、シリコンを含有し且つジュール熱の少ない低抵抗の導電体または半導体により構成されている。また、電極支持体２５１は導電体により構成され、本実施の形態においては例えばアルミニウムが用いられる。
　電極支持体２５１内部の中央部には、略円盤状に形成されたガス拡散室２６０が設けられている。また、電極支持体２５１の下部には、ガス拡散室２６０から下方に伸びるガス孔２６１が複数形成され、ガス供給口２５２は当該ガス孔２６１を介してガス拡散室２６０に接続されている。
　ガス拡散室２６０には、ガス供給管２６２が接続されている。ガス供給管２６２には、図１に示すように処理ガス供給源２６３が接続されており、処理ガス供給源２６３から供給された処理ガスは、ガス供給管２６２を介してガス拡散室２６０に供給される。ガス拡散室２６０に供給された処理ガスは、ガス孔２６１とガス供給口２５２を通じて処理容器２０１内に導入される。
　処理ガス供給源２６３は、プラズマ処理用の処理ガスを供給するガス供給部２６３ａを備えている。また、処理ガス供給源２６３は、ガス供給部２６３ａとガス拡散室２６０との間に設けられたバルブ２６４と、ガス拡散室２６０に供給されるガスの流量を制御する流量調整機構２６５を有している。
　処理容器２０１の底面には排気口２７０が設けられている。排気口２７０の下方には、排気室２７１が形成されており、当該排気室２７１には排気管２７２を介して排気装置２７３が接続されている。したがって、排気装置２７３を駆動することにより、排気口２７０を介して処理容器２０１内の雰囲気を排気し、処理容器内を所定の真空度まで減圧することができる。
　なお、薄膜形成装置１０５は薄膜形成装置１０４と同一の構成であり、エッチング装置１０２、１０３についても用いる処理ガスが異なる点以外は薄膜形成装置１０４の構成と同様であるので説明を省略する。
　以上の基板処理システム１には、図１に示すように制御部３００が設けられている。制御部３００は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理システム１におけるウェハＷの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１における後述の基板処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部３００にインストールされたものであってもよい。
　次に、以上のように構成された基板処理システム１を用いて行われるウェハ処理について説明する。図７は、かかるウェハ処理の主な工程の例を示すフローチャートである。
　先ず、複数のウェハＷを収納したカセットＣが、塗布処理装置２のカセットステーション１０に搬入され、ウェハ搬送装置２３によりカセットＣ内の各ウェハＷが順次処理ステーション１１の受け渡し装置５３に搬送される。
　次にウェハＷは、熱処理装置４０に搬送されて温度調節された後、反射防止膜形成装置３２に搬送され、図８に示すようにウェハＷ上に反射防止膜４００が形成される（図７の工程Ｓ１）。その後ウェハＷは、熱処理装置４０に搬送され、加熱され、温度調節される。
　次にウェハＷは、中性層形成装置３３に搬送され、図８に示すようにウェハＷの反射防止膜４００上に中性剤が塗布されて、中性層４０１が形成される（図７の工程Ｓ２）。その後ウェハＷは、熱処理装置４０に搬送され、加熱され、温度調節される。
　次にウェハＷは、アドヒージョン装置４１に搬送され、アドヒージョン処理される。その後ウェハＷは、レジスト塗布装置３４に搬送され、ウェハＷの中性層４０１上にレジスト液が塗布されて、レジスト膜が形成される。その後ウェハＷは、熱処理装置４０に搬送されて、プリベーク処理される。その後ウェハＷは、周辺露光装置４２に搬送され、周辺露光処理される。
　次にウェハＷは、インターフェイスステーション１３のウェハ搬送装置９１によって露光装置１２に搬送され、露光処理される。その後ウェハＷは、熱処理装置４０に搬送され、露光後ベーク処理される。その後ウェハＷは、現像装置３０に搬送され、現像処理される。現像終了後、ウェハＷは、熱処理装置４０に搬送され、ポストベーク処理される。こうして、図９、図１０に示すようにウェハＷの中性層４０１上にレジスト膜による所定のレジストパターン４０２が形成される（図７の工程Ｓ３）。本実施の形態におけるレジストパターン４０２は、平面視において円形状のホール部４０２ａが、格子状に複数並んだパターンである。
　その後ウェハＷは、ウェハ搬送装置７０によって受け渡し装置５０に搬送され、その後カセットステーション１０のウェハ搬送装置２３によって所定のカセット載置板２１のカセットＣに搬送される。ウェハＷを収納したカセットＣは、塗布処理装置２から搬出され、次にプラズマ処理装置３に搬入される。
　プラズマ処理装置３では、先ず、ウェハ搬送機構１１０によって、カセット載置台１１２上のカセットＣから１枚のウェハＷが取り出され、ロードロック装置１１３ａに搬送される。そして、ウェハ搬送機構１１５によって、ウェハＷがロードロック装置１１３ａから搬出され、搬送室チャンバー１１４を介して薄膜形成装置１０４に搬送される。
　薄膜形成装置１０４では、先ず静電チャック２０３にウェハＷが載置されて保持される。次いで、処理ガス供給源２６３から処理容器２０１内に処理ガスとしてプラズマ生成用の例えばＡｒガスが供給される。その後、第１の高周波電源２３０と第２の高周波電源２４０により、下部電極であるサセプタ２１０に高周波電力が連続的に印加され、上部電極２４２と静電チャック２０３との間において、高周波電界が形成される。これにより、処理容器２０１内にプラズマが発生し、当該プラズマにより上部電極２４２の電極板２５０がスパッタされる。スパッタされた電極板の材料は、ウェハＷの表面に供給され、ウェハＷ上のレジストパターン４０２がプラズマにより改質処理されると共に、図１１に示すように、レジストパターン４０２上に電極板２５０の材料由来の薄膜４０３、即ちシリコンを含有した薄膜４０３が形成される（図７の工程Ｓ４）。薄膜４０３の材質は、例えばＳｉＯ、ＳｉＯ２、ＳｉＯＣなどである。また、好ましい薄膜４０３の厚みとしては概ね５ｎｍ以下であり、より好ましくは概ね２～３ｎｍである。なお、本発明者らによれば、薄膜形成装置１０４においてレジストパターン４０２上に薄膜４０３を形成するときに、プラズマ生成用のガスとしての不活性ガス（本実施の形態ではＡｒガス）に加えてＨ２ガスを供給することで、成膜を効率的に行えることが確認されている。これは、プラズマ生成用の不活性ガスに加えてＨ２ガスを添加することで電極板２５０のスパッタが促進されるものと考えられる。したがって、薄膜形成装置１０４でのプラズマ処理においては、不活性ガスに加えて、Ｈ２ガスを供給することが好ましい。
　その後ウェハＷは、ウェハ搬送機構１１５によって再び搬送室チャンバー１１４、ロードロック装置１１３ｂを介してウェハ搬送機構１１０に受け渡され、カセットＣに収納される。その後、ウェハＷを収納したカセットＣがプラズマ処理装置３から搬出され、塗布処理装置２に再び搬入される。
　塗布処理装置２に搬入されたウェハＷは、ブロック共重合体塗布装置３５に搬送される。ブロック共重合体塗布装置３５では、図１２に示すように薄膜４０３が形成されたレジストパターン４０２上に、ブロック共重合体４０４が塗布される（図７の工程Ｓ５）。
　次にウェハＷは、ポリマー分離装置としての熱処理装置４０に搬送される。熱処理装置４０では、ウェハＷに所定の温度として概ね２００～３００℃、本実施の形態では例えば２６０℃で熱処理が行われる。そうすると、図１３及び図１４に示すようにウェハＷ上のブロック共重合体４０４が、親水性ポリマー４０５と疎水性ポリマー４０６に相分離される（図７の工程Ｓ６）。
　ここで、上述したように、ブロック共重合体４０４において親水性ポリマー４０５の分子量の比率は２０％～４０％であり、疎水性ポリマー４０６の分子量の比率は８０％～６０％である。そうすると、工程Ｓ６において、図１３及び図１４に示すように、レジストパターン４０２のホール部４０２ａの中心に円柱形状の親水性ポリマー４０５が相分離される。疎水性ポリマー４０６は、親水性ポリマー４０５外周を囲むように、当該親水性ポリマー４０５と同心円の円筒形状に相分離される。
　また、相分離を行う前にレジストパターン４０２の表面にシリコン含有の薄膜４０３を形成したことで、相分離に伴う熱処理の際にレジストパターン４０２が溶解しても、当該レジストパターン４０２が変形することを抑制できる。したがって、レジストパターン４０２を所望の形状に維持することで、親水性ポリマー４０５と疎水性ポリマー４０６を所望の形状に相分離させることができる。
　次にウェハＷは、紫外線照射装置４３に搬送される。紫外線照射装置４３では、ウェハＷに紫外線を照射することで、親水性ポリマー４０５であるポリメタクリル酸メチルの結合鎖を切断すると共に、疎水性ポリマー４０６であるポリスチレンを架橋反応させる（図７の工程Ｓ７）。
　次にウェハＷは、ウェハ搬送装置７０によって有機溶剤供給装置３１に搬送される。有機溶剤供給装置３１では、ウェハＷに例えばＩＰＡ（イソプロピルアルコール）などの極性を有する有機溶剤が供給され、紫外線照射で結合鎖が切断された親水性ポリマー４０５が選択的に溶解除去される。これにより、ウェハＷには、例えば図１５に示すように疎水性ポリマー４０６の所定のパターンが形成される（図７の工程Ｓ８）。
　その後ウェハＷは、ウェハ搬送装置７０によって受け渡し装置５０に搬送され、
その後カセットステーション１０のウェハ搬送装置２３によって所定のカセット載置板２１のカセットＣに搬送される。
　その後、カセットＣは基板処理システム１の外部に設けられたプラズマ処理装置３に搬送され、エッチング装置１０２においてレジストパターン４０２、疎水性ポリマー４０６をマスクとして、ウェハＷのエッチング処理が行われる。これにより、ウェハＷに所定のパターンが転写される（図７の工程Ｓ９）。
　その後、疎水性ポリマー４０６及びレジストパターン４０２が除去されて、ウェハＷに所定のパターンが形成される。
　その後ウェハＷは、カセットＣに収納され、ウェハＷを収納したカセットＣがプラズマ処理装置３から搬出されて一連のウェハ処理が終了する。
　以上の実施の形態によれば、工程Ｓ３でレジストパターン４０２を形成した後であってブロック共重合体４０４の相分離を行う（工程Ｓ６）前に、レジストパターン４０２の表面に薄膜４０３を形成するので、ブロック共重合体４０４を相分離させる熱処理の際にレジストパターン４０２が溶解しても、当該薄膜４０３によりレジストパターン４０２の変形を抑制することができる。したがって、ブロック共重合体４０４を所望の形状のレジストパターン４０２に沿った状態で相分離させ、それにより、ウェハＷ上に所定のパターンを適切に形成することができる。
　なお、図１１では、レジストパターン４０２の表面の全面に薄膜４０３を形成した状態を描図したが、本発明者らによれば、工程Ｓ６の相分離の際にレジストパターン４０２の変形を抑制するためには、必ずしもレジストパターン４０２の全面を薄膜４０３で覆う必要はなく、例えばところどころに穴が開いたパンチングメタル状の膜や、網状、或いはハニカム状の膜であっても、レジストパターン４０２の表面に形成することで、当該レジストパターン４０２の変形を抑制できることが確認されている。
　また、本発明者らによれば、薄膜４０３の材質としては、シリコン含有の膜に限られるものではなく、例えばＷ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）などの金属膜を形成しても、レジストパターン４０２の変形を抑制できることが確認されている。なお、このような金属膜は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）処理を行うＣＶＤ処理装置やＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）処理を行うＡＬＤ処理装置により形成されてもよい。
　また、以上の実施の形態では、シリコン含有の薄膜４０３をプラズマ処理により形成したが、シリコン含有の薄膜４０３の場合も、ＡＬＤ処理により形成してもよく、ブロック共重合体４０４を相分離させた際に、疎水性ポリマー４０６で形成されるパターンの寸法に影響を与えない程度の厚み、具体的には約５ｎｍ以下、好ましくは２ｎｍ～３ｎｍ程度の薄膜４０３を形成することができれば、その形成方法については任意に選択できる。
　なお、以上の実施の形態では、薄膜４０３を形成することにより工程Ｓ６におけるレジストパターン４０２の変形を防止したが、レジストパターン４０２の変形を防止するという観点からは、薄膜４０３の形成以外に、例えば公知の技術であるレジストパターン４０２のシリル化を行ったり、レジストパターン４０２に金属含有の処理液を供給して金属を浸潤させることによりレジストパターン４０２の硬化を行ったりしてもよい。
　なお、以上の実施の形態では、ホール部４０２ａを有するレジストパターン４０２を用いて、疎水性ポリマー４０６により円筒形状のパターンを形成する場合を例に説明したが、レジストパターン４０２の形状は本実施の形態に限定されるものではなく、例えば平面視において直線状のラインと直線状のスペース部を有する、いわゆるラインアンドスペースのレジストパターン４０２を用いてもよい。かかる場合、ブロック共重合体４０４としては、親水性ポリマー４０５の分子量の比率が４０％～６０％、疎水性ポリマー４０６の分子量の比率が６０％～４０％のものが用いられる。それにより、レジストパターンのスペース部に、奇数の親水性ポリマー４０５と奇数の疎水性ポリマー４０６が交互に配列した、所謂ラメラ構造のパターンを形成することができる。
　また、以上の実施の形態では、レジストパターン４０２の下地膜として、反射防止膜４００や中性層４０１を形成していたが、これらについても必ずしも必要ではない。特に、中性層４０１は、ブロック共重合体を相分離させた際に、ウェハＷの法線方向に沿って親水性ポリマー４０５と疎水性ポリマー４０６を配列させるために用いられるため、中性層４０１を設けない場合でも、レジストパターン４０２の下地が親水性ポリマーと疎水性ポリマーに対して中性か、或いは中性ではなくても、親水性ポリマー４０５と疎水性ポリマー４０６が適正に相分離するものであれば、中性層４０１は必ずしも設ける必要がない。かかる場合、レジストパターン４０２の下地、即ちブロック共重合体４０４が塗布される面は、例えば反射防止膜４００であってもよい。
　以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のＦＰＤ（フラットパネルディスプレイ）、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
　本発明は、例えば親水性を有する親水性ポリマーと疎水性を有する疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する際に有用である。
　　１　　基板処理システム
　　２　　プラズマ処理装置
　　３　　塗布処理装置
　　３０　現像装置
　　３１　有機溶剤供給装置
　　３２　反射防止膜形成装置
　　３３　中性層形成装置
　　３４　レジスト塗布装置
　　３５　ブロック共重合体塗布装置
　　４０　熱処理装置
　　１０４、１０５　薄膜形成装置
　　３００　制御部
　　４００　反射防止膜
　　４０１　中性層
　　４０２　レジストパターン
　　４０３　薄膜
　　４０４　ブロック共重合体
　　４０５　親水性ポリマー
　　４０６　疎水性ポリマー
　　Ｗ　　ウェハ
 

Claims (13)

  1. 親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理方法であって、
    基板上にレジスト膜により所定のレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成工程と、
    前記薄膜形成後の基板に対してブロック共重合体を塗布するブロック共重合体塗布工程と、
    前記ブロック共重合体を前記親水性ポリマーと前記疎水性ポリマーに相分離させるポリマー分離工程と、を有する。
  2. 請求項１に記載の基板処理方法において、
    前記薄膜は、シリコン含有膜である。
  3. 請求項２に記載の基板処理方法において、
    前記シリコン含有膜は、プラズマ処理により形成され、
    前記プラズマ処理は、シリコンを含有する電極に高周波電力を印加して行われる。
  4. 請求項２に記載の基板処理方法において、
    前記シリコン含有膜は、ＳｉＯ、ＳｉＯ２、またはＳｉＯＣのいずれかである。
  5. 請求項１に記載の基板処理方法において、
    前記薄膜は、Ｗ、Ｔｉ、またはＴｉＮのいずれかである。
  6. 請求項１に記載の基板処理方法において、
    前記薄膜は、ＣＶＤ処理またはＡＬＤ処理により形成される。
  7. 親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体であって、
    前記基板処理方法は、
    基板上にレジスト膜により所定のレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成工程と、
    前記薄膜形成後の基板に対してブロック共重合体を塗布するブロック共重合体塗布工程と、
    前記ブロック共重合体を前記親水性ポリマーと前記疎水性ポリマーに相分離させるポリマー分離工程と、を有する。
  8. 親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理システムであって、
    基板上にレジスト膜を塗布するレジスト塗布装置と、
    露光処理されたレジスト膜を現像してレジストパターンを形成する現像処理装置と、
    前記レジストパターンの表面に、当該レジストパターンの変形を抑制するための薄膜を形成する薄膜形成装置と、
    前記薄膜形成後の基板に対して前記ブロック共重合体を塗布するブロック共重合体塗布装置と、
    前記ブロック共重合体を前記親水性ポリマーと前記疎水性ポリマーに相分離させるポリマー分離装置と、を有する。
  9. 請求項８に記載の基板処理システムにおいて、
    前記薄膜は、シリコン含有膜である。
  10. 請求項９に記載の基板処理システムにおいて、
    前記薄膜形成装置はプラズマ処理装置であり、
    前記プラズマ処理装置では、シリコンを含有する電極に高周波電力を印加してプラズマ処理が行われる。
  11. 請求項９に記載の基板処理システムにおいて、
    前記シリコン含有膜は、ＳｉＯ、ＳｉＯ２、またはＳｉＯＣのいずれかである。
  12. 請求項８に記載の基板処理システムにおいて、
    前記薄膜は、Ｗ、Ｔｉ、またはＴｉＮのいずれかである。
  13. 請求項１２に記載の基板処理システムにおいて、
    前記薄膜形成装置はＣＶＤ処理装置またはＡＬＤ処理装置である。
PCT/JP2015/076101 2014-09-24 2015-09-15 基板処理方法、コンピュータ記憶媒体及び基板処理システム WO2016047493A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020177007295A KR20170060003A (ko) 2014-09-24 2015-09-15 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
US15/512,614 US10418242B2 (en) 2014-09-24 2015-09-15 Substrate treatment method using a block copolymer containing a hydrophilic and a hydrophobic polymers
US16/516,344 US11574812B2 (en) 2014-09-24 2019-07-19 Computer storage medium to perform a substrate treatment method using a block copolymer containing a hydrophilic and hydrophobic copolymers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-194167 2014-09-24
JP2014194167A JP6235974B2 (ja) 2014-09-24 2014-09-24 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/512,614 A-371-Of-International US10418242B2 (en) 2014-09-24 2015-09-15 Substrate treatment method using a block copolymer containing a hydrophilic and a hydrophobic polymers
US16/516,344 Division US11574812B2 (en) 2014-09-24 2019-07-19 Computer storage medium to perform a substrate treatment method using a block copolymer containing a hydrophilic and hydrophobic copolymers

Publications (1)

Publication Number Publication Date
WO2016047493A1 true WO2016047493A1 (ja) 2016-03-31

Family

ID=55581020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/076101 WO2016047493A1 (ja) 2014-09-24 2015-09-15 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Country Status (5)

Country Link
US (2) US10418242B2 (ja)
JP (1) JP6235974B2 (ja)
KR (1) KR20170060003A (ja)
TW (1) TWI612559B (ja)
WO (1) WO2016047493A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9964863B1 (en) * 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
JP2021118347A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
US20230100863A1 (en) * 2021-09-27 2023-03-30 Applied Materials, Inc. Water vapor plasma to enhance surface hydrophilicity

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316846A (ja) * 1987-06-19 1988-12-26 Sony Corp レジストパタ−ンの形成方法
JPH1165119A (ja) * 1997-08-22 1999-03-05 Ube Ind Ltd ポジ型感光性ポリアミド酸組成物およびパタ−ン形成方法
JP2002064054A (ja) * 2000-05-18 2002-02-28 Murata Mfg Co Ltd レジストパターン、配線形成方法、及び電子部品
WO2008149989A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2013083812A (ja) * 2011-10-11 2013-05-09 Az Electronic Materials Ip Ltd レジストパターンの表面処理方法およびそれを用いたレジストパターン形成方法、ならびにそれらに用いる被覆層形成用組成物
JP2013225026A (ja) * 2012-04-20 2013-10-31 Tokyo Ohka Kogyo Co Ltd パターンの縮小方法、及び組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764946B1 (en) * 2003-10-01 2004-07-20 Advanced Micro Devices, Inc. Method of controlling line edge roughness in resist films
US7723235B2 (en) * 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
US8361704B2 (en) * 2009-01-12 2013-01-29 International Business Machines Corporation Method for reducing tip-to-tip spacing between lines
KR101211736B1 (ko) 2010-12-20 2012-12-12 엘지이노텍 주식회사 액정표시장치용 고정세 인쇄판 및 그의 제조 방법
JP5918122B2 (ja) 2012-04-06 2016-05-18 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5919210B2 (ja) * 2012-09-28 2016-05-18 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR101674972B1 (ko) * 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
KR102270752B1 (ko) * 2014-08-11 2021-07-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316846A (ja) * 1987-06-19 1988-12-26 Sony Corp レジストパタ−ンの形成方法
JPH1165119A (ja) * 1997-08-22 1999-03-05 Ube Ind Ltd ポジ型感光性ポリアミド酸組成物およびパタ−ン形成方法
JP2002064054A (ja) * 2000-05-18 2002-02-28 Murata Mfg Co Ltd レジストパターン、配線形成方法、及び電子部品
WO2008149989A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2013083812A (ja) * 2011-10-11 2013-05-09 Az Electronic Materials Ip Ltd レジストパターンの表面処理方法およびそれを用いたレジストパターン形成方法、ならびにそれらに用いる被覆層形成用組成物
JP2013225026A (ja) * 2012-04-20 2013-10-31 Tokyo Ohka Kogyo Co Ltd パターンの縮小方法、及び組成物

Also Published As

Publication number Publication date
JP2016066681A (ja) 2016-04-28
TW201624541A (zh) 2016-07-01
KR20170060003A (ko) 2017-05-31
US10418242B2 (en) 2019-09-17
US20190341255A1 (en) 2019-11-07
US11574812B2 (en) 2023-02-07
US20170287749A1 (en) 2017-10-05
JP6235974B2 (ja) 2017-11-22
TWI612559B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
KR101578939B1 (ko) 처리 시스템 및 가스 분배 시스템
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US10763123B2 (en) Method for processing workpiece
US20180158684A1 (en) Method of processing target object
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
US11574812B2 (en) Computer storage medium to perform a substrate treatment method using a block copolymer containing a hydrophilic and hydrophobic copolymers
WO2014051063A1 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
TW201724162A (zh) 被處理體之處理方法
US20150228512A1 (en) Substrate treatment method, computer-readable storage medium, and substrate treatment system
JP2014027228A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9748100B2 (en) Substrate processing method, storage medium and substrate processing system
TW201426845A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP2014026230A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9721766B2 (en) Method for processing target object
JP2023551182A (ja) 堆積残留物制御のためのシステム及び方法
JP5089871B2 (ja) 半導体装置の製造方法
JP6177723B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
TWI751326B (zh) 自對準通孔處理流程
WO2017069200A1 (ja) 基板処理方法及びコンピュータ記憶媒体
TWI782981B (zh) 子鰭片至絕緣體矽之轉換
TWI798215B (zh) 選擇性側壁間隔物
JP6678183B2 (ja) 基板処理方法及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15845236

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20177007295

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15512614

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15845236

Country of ref document: EP

Kind code of ref document: A1