TW201624541A - 基板處理方法、程式、電腦記憶媒體及基板處理系統 - Google Patents

基板處理方法、程式、電腦記憶媒體及基板處理系統 Download PDF

Info

Publication number
TW201624541A
TW201624541A TW104130605A TW104130605A TW201624541A TW 201624541 A TW201624541 A TW 201624541A TW 104130605 A TW104130605 A TW 104130605A TW 104130605 A TW104130605 A TW 104130605A TW 201624541 A TW201624541 A TW 201624541A
Authority
TW
Taiwan
Prior art keywords
film
wafer
substrate processing
block copolymer
substrate
Prior art date
Application number
TW104130605A
Other languages
English (en)
Other versions
TWI612559B (zh
Inventor
Makoto Muramatsu
Tadatoshi Tomita
Hisashi Genjima
Gen You
Takahiro Kitano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201624541A publication Critical patent/TW201624541A/zh
Application granted granted Critical
Publication of TWI612559B publication Critical patent/TWI612559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Medicinal Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Polymers & Plastics (AREA)
  • Textile Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Materials For Photolithography (AREA)

Abstract

在使用了包含有親水性聚合物與疏水性聚合物之嵌段共聚物的基板處理中，於基板上適當地形成預定圖案。 一種使用包含有親水性聚合物與疏水性聚合物之嵌段共聚物來處理晶圓的方法，在晶圓上形成預定之光阻圖案(工程S3)，在光阻圖案之表面形成用以抑制該光阻圖案之變形的薄膜(工程S4)。其後，對薄膜形成後之晶圓塗佈嵌段共聚物(工程S5)，其次，使嵌段共聚物相分離成親水性聚合物與疏水性聚合物。

Description

基板處理方法、程式、電腦記憶媒體及基板處理系統
本發明，係關於使用了包含具有親水性(極性)之親水性(有極性)聚合物與具有疏水性(不具有極性)之疏水性(無極性)聚合物之嵌段共聚物的基板處理方法、程式、電腦記憶媒體及基板處理系統。
例如在半導體元件之製造工程中，進行光微影處理而在晶圓上形成預定的光阻圖案，該光微影處理，係依序進行例如在半導體晶圓(以下，稱為「晶圓」)上塗佈光阻液而形成光阻膜的光阻塗佈處理、在該光阻膜對預定圖案進行曝光的曝光處理、對已被曝光之光阻膜進行顯像的顯像處理等。而且，將該光阻圖案作為光罩，進行晶圓上之被處理膜的蝕刻處理，其後，進行光阻膜之去除處理等，從而在被處理膜形成預定圖案。
然而，近年來，為了謀求半導體元件更進一步高積體化，而要求上述之被處理膜的圖案之微細化。因此，光阻圖案之微細化便日益演進，例如使光微影處理中之曝光處理的光進行短波長化一事便日益演進。然而，在 曝光光源的短波長化中，係在技術上、成本上有所限制，若是僅靠將光更加短波長化的方法，在例如形成數奈米等級之微細的光阻圖案一事上，仍是處於困難的狀況。
因此，提出一種使用了由親水性與疏水性之2種類的嵌段鏈(聚合物)所構成之嵌段共聚物的晶圓處理方法(專利文獻1)。在該方法中，係首先在晶圓上例如藉由光阻圖案等來形成導引件。其後，以在晶圓上塗佈嵌段共聚物，對該嵌段共聚物進行加熱處理的方式，使相分離成親水性聚合物與疏水性聚合物。其後，以對晶圓照射紫外線而進行聚合物之改質處理，並對晶圓上供給有機溶劑的方式，選擇性地去除親水性聚合物。藉此，在晶圓上形成疏水性聚合物所致之微細圖案。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-232621號公報
然而，根據本發明者們，確認有下述情形：去除親水性聚合物後之疏水性聚合物所致之圖案，係不會形成為所期望的形狀亦即仿照作為導引件之光阻圖案的形狀。
關於該點，在本發明者們進行審慎調查後， 確認了下述情形：在使嵌段共聚物相分離成親水性聚合物與疏水性聚合物的加熱處理中，光阻圖案因熱而變形。因此，推測沿著變形的光阻圖案會引發嵌段共聚物之相分離，其結果，將導致疏水性聚合物之圖案以不同於所期望之形狀的形狀而形成。
像這樣之光阻圖案變形的原因，係在於因以較高的溫度進行使嵌段共聚物相分離時的加熱處理，而導致光阻圖案溶解所致，從而考慮以降低該加熱溫度的方式來改善。然而，為了使嵌段共聚物之聚合物擴散並適切地進行相分離，係無法降低加熱溫度。因此，就現狀而言，防止該光阻圖案之變形是困難的。
本發明，係有鑑於該點所進行者，以在使用了包含有親水性聚合物與疏水性聚合物之嵌段共聚物的基板處理中，於基板上適當地形成預定圖案為目的。
為了達成前述目的，本發明，係一種使用包含有親水性聚合物與疏水性聚合物之嵌段共聚物來處理基板的方法，其特徵係，具有：光阻圖案形成工程，藉由光阻膜，在基板上形成預定圖案；薄膜形成工程，在前述光阻圖案的表面，形成用以抑制該光阻圖案之變形的薄膜；嵌段共聚物塗佈工程，對前述薄膜形成後的基板塗佈嵌段共聚物；及聚合物分離工程，使前述嵌段共聚物相分離成前述親水性聚合物與前述疏水性聚合物。
本發明者們得到如下述之見解：以在光阻圖案之表面形成預定薄膜的方式，可抑制以使嵌段共聚物相分離時的加熱溫度來加熱光阻圖案後時的變形。而且，根據本發明，係由於在光阻圖案形成後且進行嵌段共聚物的相分離之前，在光阻圖案的表面形成薄膜，因此，可抑制使嵌段共聚物相分離之加熱處理時之光阻圖案的變形。因此，可使嵌段共聚物以所期望之形狀相分離，藉由此，適當地形成基板上之預定圖案。
前述薄膜，係亦可為含矽膜。
前述含矽膜，係藉由電漿處理所形成，前述電漿處理，係亦可對含有矽的電極施加高頻電力。
前述含矽膜，係亦可為SiO、SiO2、或SiOC之任一。
前述薄膜，係亦可為W、Ti、或TiN之任一。
前述薄膜，係亦可藉由CVD處理或ALD處理所形成。
又，根據另一個觀點之本發明，提供一種程式，係在控制該基板處理系統之控制部的電腦上動作，以便藉由基板處理系統來執行前述基板處理方法。
又，根據另一觀點之本發明，提供一種儲存有前述程式之可讀取之電腦記憶媒體。
而且，另一觀點之本發明，係一種使用包含有親水性聚合物與疏水性聚合物之嵌段共聚物來處理基板 的系統，其特徵係，具有：光阻塗佈裝置，在基板上塗佈光阻膜；顯像處理裝置，對被曝光處理後的光阻膜進行顯像，而形成光阻圖案；薄膜形成裝置，在前述光阻圖案之表面，形成用以抑制該光阻圖案之變形的薄膜；嵌段共聚物塗佈裝置，對前述薄膜形成後的基板塗佈前述嵌段共聚物；及聚合物分離裝置，使前述嵌段共聚物相分離成前述親水性聚合物與前述疏水性聚合物。
前述薄膜，係亦可為含矽膜。
前述薄膜形成裝置，係電漿處理裝置，在前述電漿處理裝置中，係亦可對含有矽的電極施加高頻電力，而進行電漿處理。
前述含矽膜，係亦可為SiO、SiO2、或SiOC之任一。
前述薄膜，係亦可為W、Ti、或TiN之任一。
前述薄膜形成裝置，係亦可為CVD處理裝置或ALD處理裝置。
根據本發明，在使用了包含有親水性聚合物與疏水性聚合物之嵌段共聚物的基板處理中，可在基板上適當地形成預定圖案。
1‧‧‧基板處理系統
2‧‧‧塗佈處理裝置
3‧‧‧電漿處理裝置
30‧‧‧顯像裝置
31‧‧‧有機溶劑供給裝置
32‧‧‧反射防止膜形成裝置
33‧‧‧中性層形成裝置
34‧‧‧光阻塗佈裝置
35‧‧‧嵌段共聚物塗佈裝置
40‧‧‧熱處理裝置
104、105‧‧‧薄膜形成裝置
300‧‧‧控制部
400‧‧‧反射防止膜
401‧‧‧中性層
402‧‧‧光阻圖案
403‧‧‧薄膜
404‧‧‧嵌段共聚物
405‧‧‧親水性聚合物
406‧‧‧疏水性聚合物
W‧‧‧晶圓
[圖1]表示本實施形態之基板處理系統之構成之概略的平面圖。
[圖2]表示塗佈處理裝置之構成之概略的平面圖。
[圖3]表示塗佈處理裝置之構成之概略的正視圖。
[圖4]表示塗佈處理裝置之構成之概略的後視圖。
[圖5]表示電漿處理裝置之構成之概略的平面圖。
[圖6]表示薄膜形成裝置之構成之概略的縱剖面圖。
[圖7]說明晶圓處理之主要工程的流程圖。
[圖8]表示在晶圓上形成有反射防止膜與中性層之情況之縱剖面的說明圖。
[圖9]表示在中性層上形成有光阻圖案之情況之平面視圖的說明圖。
[圖10]表示在中性層上形成有光阻圖案之情況之縱剖面的說明圖。
[圖11]表示在光阻圖案上形成有薄膜之情況之縱剖面的說明圖。
[圖12]表示在薄膜形成後之光阻圖案上塗佈嵌段共聚物之情況之縱剖面的說明圖。
[圖13]表示將嵌段共聚物相分離成親水性聚合物與疏水性聚合物之情況之縱剖面的說明圖。
[圖14]表示將嵌段共聚物相分離成親水性聚合物與疏水性聚合物之情況之平面的說明圖。
[圖15]表示從相分離後之嵌段共聚物來選擇性地去除 親水性聚合物之情況之縱剖面的說明圖。
以下，說明本發明之實施形態。圖1，係表示本實施形態之基板處理系統1之構成之概略的平面圖。
基板處理系統1，係具有：塗佈處理裝置2，對作為基板之晶圓進行光微影處理等的液處理；及電漿處理裝置3，對晶圓進行電漿蝕刻處理等的電漿處理。
塗佈處理裝置2，係如圖2所示，具有一體連接如下述者之構成，其包含有：匣盒站10，搬入搬出收容有複數片晶圓W之匣盒C；處理站11，具備有對晶圓W施予預定處理的複數個各種處理裝置；及介面站13，在與鄰接於處理站11的曝光裝置12之間，進行晶圓W之收授。
在匣盒站10，係設置有匣盒載置台20。在匣盒載置台20，係設置有複數個在對基板處理系統1之外部搬入搬出匣盒C之際，載置匣盒C的匣盒載置板21。
在匣盒站10，係如圖1所示，設置有在往X方向延伸之搬送路徑22上移動自如的晶圓搬送裝置23。晶圓搬送裝置23，係亦可在上下方向及繞垂直軸周圍(θ方向)移動自如，且可在各匣盒載置板21上的匣盒C及後述之處理站11之第3區塊G3的收授裝置之間搬送晶圓W。
在處理站11，係設置有具備各種裝置的複數 個例如4個區塊G1、G2、G3、G4。例如在處理站11之正面側(圖2之X方向負方向側)，係設置有第1區塊G1，在處理站11之背面側(圖2之X方向正方向側)，係設置有第2區塊G2。又，在處理站11的匣盒站10側(圖1之Y方向負方向側)，係設置有第3區塊G3，在處理站11的介面站13側(圖2之Y方向正方向側)，係設置有第4區塊G4。
例如在第1區塊G1，係如圖3所示，從下方依序重疊有複數個液處理裝置，例如對晶圓W進行顯像處理的顯像裝置30、對晶圓W上供給有機溶劑的有機溶劑供給裝置31、在晶圓W上形成反射防止膜的反射防止膜形成裝置32、在晶圓W上塗佈中性劑而形成中性層的中性層形成裝置33、在晶圓W上塗佈光阻液而形成光阻膜的光阻塗佈裝置34、在晶圓W上塗佈嵌段共聚物的嵌段共聚物塗佈裝置35。
例如顯像裝置30、有機溶劑供給裝置31、反射防止膜形成裝置32、中性層形成裝置33、光阻塗佈裝置34、嵌段共聚物塗佈裝置35，係分別沿水平方向排列配置3個。另外，該些顯像裝置30、有機溶劑供給裝置31、反射防止膜形成裝置32、中性層形成裝置33、光阻塗佈裝置34、嵌段共聚物塗佈裝置35的數量或配置，係可任意選擇。
在該些顯像裝置30、有機溶劑供給裝置31、反射防止膜形成裝置32、中性層形成裝置33、光阻塗佈 裝置34、嵌段共聚物塗佈裝置35中，係進行例如在晶圓W上塗佈預定之塗佈液的旋轉塗佈法。在旋轉塗佈法中，係例如從塗佈噴嘴對晶圓W上吐出塗佈液，並且使晶圓W旋轉，使塗佈液在晶圓W的表面擴散。
另外，以嵌段共聚物塗佈裝置35所塗佈於晶圓W上的嵌段共聚物，係指第1單體與第2單體以直鏈狀聚合之具有第1聚合物(第1單體之聚合物)與第2聚合物(第2單體之聚合物)的高分子(共聚物)。作為第1聚合物，係使用具有親水性(極性)的親水性聚合物，作為第2聚合物，係使用具有疏水性(非極性)的疏水性聚合物。在本實施形態中，係例如使用聚甲基丙烯酸甲酯(PMMA)作為親水性聚合物，例如使用聚苯乙烯(PS)作為疏水性聚合物。又，嵌段共聚物中之親水性聚合物之分子量的比率，係20%~40%，嵌段共聚物中之疏水性聚合物之分子量的比率，係80%~60%。而且，嵌段共聚物，係指藉由溶劑使該些親水性聚合物與疏水性聚合物之共聚物成為溶液狀者。
又，以中性層形成裝置33所形成於晶圓W上的中性層，係對於親水性聚合物與疏水性聚合物具有中間親和性。在本實施形態中，係例如使用聚甲基丙烯酸甲酯與聚苯乙烯的隨機共聚物或交替共聚物作為中性層。在下述中，稱為「中性」的情況，係意味著像這樣對於親水性聚合物與疏水性聚合物具有中間親和性。
例如在第2區塊G2，係如圖4所示，沿上下 方向與水平方向排列設置有：熱處理裝置40，進行晶圓W之熱處理；黏著裝置41，對晶圓W進行疏水化處理；周邊曝光裝置42，對晶圓W之外周部進行曝光；及紫外線照射裝置43，對晶圓W照射紫外線。熱處理裝置40，係具有載置晶圓W並進行加熱的熱板與載置晶圓W並進行冷卻的冷卻板，可進行加熱處理與冷卻處理兩者。另外，複數個熱處理裝置40中之一部份的熱處理裝置40，係具有聚合物分離裝置的功能，該聚合物分離裝置，係使以嵌段共聚物塗佈裝置35所塗佈於晶圓W上的嵌段共聚物相分離成親水性聚合物與疏水性聚合物。又，熱處理裝置40、黏著裝置41、周邊曝光裝置42的數量或配置，係可任意選擇。
例如在第3區塊G3，係從下方依序設置有複數個收授裝置50、51、52、53、54、55、56。又，在第4區塊G4，係從下方依序設置有複數個收授裝置60、61、62。
如圖2所示，在被第1區塊G1~第4區塊G4所包圍的區域，係形成有晶圓搬送區域D。在晶圓搬送區域D，係例如配置有複數個具有沿Y方向、X方向、θ方向及上下方向移動自如之搬送臂的晶圓搬送裝置70。晶圓搬送裝置70，係可在晶圓搬送區域D內移動，且將晶圓W搬送至周圍之第1區塊G1、第2區塊G2、第3區塊G3及第4區塊G4內的預定裝置。
又，在晶圓搬送區域D，係設置有在第3區 塊G3與第4區塊G4之間直線地搬送晶圓W的穿梭搬送裝置80。
穿梭搬送裝置80，係例如沿Y方向直線地移動自如。穿梭搬送裝置80，係可在支撐晶圓W的狀態下沿Y方向移動，在第3區塊G3的收授裝置52與第4區塊G4的收授裝置62之間搬送晶圓W。
如圖2所示，在第3區塊G3之X方向正方向側旁，係設置有晶圓搬送裝置90。晶圓搬送裝置90，係具有例如沿X方向、θ方向及上下方向移動自如的搬送臂。晶圓搬送裝置90，係可在支撐晶圓W的狀態下，以上下的方式進行移動，且將晶圓W搬送至第3區塊G3內的各收授裝置。
在介面站13，係設置有晶圓搬送裝置91與收授裝置92。晶圓搬送裝置91，係具有例如沿Y方向、θ方向及上下方向移動自如的搬送臂。晶圓搬送裝置91，係例如可使搬送臂支撐晶圓W，在第4區塊G4內的各收授裝置、收授裝置92及曝光裝置12之間搬送晶圓W。
電漿處理裝置3，係如圖5所示，具有：匣盒站100，對電漿處理裝置3進行晶圓W之搬入搬出；共通搬送部101，進行晶圓W之搬送；蝕刻裝置102、103，作為對晶圓W例如進行電漿蝕刻處理，選擇性地去除親水性聚合物或疏水性聚合物之任一的聚合物去除裝置；及薄膜形成裝置104、105，對晶圓W施予電漿處理，而在光阻圖案上形成預定薄膜。
匣盒站100，係具有搬送室111，該搬送室111，係在內部設置有搬送晶圓W的晶圓搬送機構110。晶圓搬送機構110，係具有略水平地保持晶圓W的2根搬送臂110a、110b，且形成為藉由該些搬送臂110a、110b之任一來一邊保持晶圓W，一邊進行搬送的構成。在搬送室111側方，係具備有匣盒載置台112，該匣盒載置台112，係載置有可並排收容複數片晶圓W的匣盒C。在圖示的例子中，在匣盒載置台112，係可載置複數個例如3個匣盒C。
搬送室111與共通搬送部101，係經由可進行抽真空之2個承載裝置113a、113b，而彼此連結。
共通搬送部101，係具有例如形成為從上方觀察時呈略多角形(圖示中的例子為六角形狀)之可密閉之構造的搬送室腔體114。在搬送室腔體114內，係設置有搬送晶圓W的晶圓搬送機構115。晶圓搬送機構115，係具有略水平地保持晶圓W的2根搬送臂115a、115b，且形成為藉由該些搬送臂115a、115b之任一來一邊保持晶圓W，一邊進行搬送的構成。
在搬送室腔體114之外側，係以包圍搬送室腔體114之周圍的方式，配置有蝕刻裝置102、103、薄膜形成裝置104、105、承載裝置113b、113a。蝕刻裝置102、103、薄膜形成裝置104、105、承載裝置113b、113a，係例如從上方觀察時，以按順時鐘方向依序排列，又與搬送室腔體114之6個側面部分別相對的方式而配 置。
其次，說明薄膜形成裝置104。薄膜形成裝置104，係平行平板型之電漿處理裝置，具有略圓筒狀的處理容器201，該處理容器201，係設置有載置晶圓W的載置台200。處理容器201，係藉由接地線202電性連接而接地。又，處理容器201之內壁，係被表面形成有由耐電漿性之材料所構成之熔射皮膜的襯套(未圖示)覆蓋。
載置台200，係具備有略圓盤狀的靜電夾具203與略圓盤狀的聚焦環204。靜電夾具203，係略圓板狀之構件，例如將靜電夾具用之電極夾入一對陶瓷之間而形成。
在靜電夾具203之下面，係設置有作為下部電極的基座210。基座210，係藉由例如鋁等的金屬而形成為略圓盤狀。在處理容器201之底部，係經由絕緣板211而設置有支撐台212，基座210，係被支撐於該支撐台212的上面。在靜電夾具203之內部，係設置有電極(未圖示)，且構成為可利用藉由對該電極施加直流電壓所產生的靜電力吸附保持晶圓W。
用以提升電漿處理之均勻性的聚焦環204，係藉由例如由矽所構成之導電性的矽所形成，且配置於基座210之上面且靜電夾具203的外周部。基座210及支撐台212，係藉由例如由石英所構成的圓筒構件213來覆蓋其外側面。
在支撐台212之內部，係設置有流通冷媒的 冷媒流路(未圖示)，且藉由控制冷媒之溫度的方式，控制由靜電夾具203所保持之晶圓W的溫度。
在基座210，係經由第1匹配器231而電性連接有第1高頻電源230，該第1高頻電源230，係用以對該基座210供給高頻電力而生成電漿。第1高頻電源230，係構成為輸出例如27~100MHz的頻率，在本實施形態中，係例如100MHz的高頻電力。又，第1高頻電源230之內部阻抗與負載阻抗，係藉由第1匹配器231來進行匹配。
又，在基座210，係經由第2匹配器41而電性連接有第2高頻電源240，該第2高頻電源240，係用於以對該基座210供給高頻電力並對晶圓W施加偏壓的方式，將離子吸引至晶圓W。第2高頻電源240，係構成為輸出例如400kHz~13.56MHz的頻率，在本實施形態中，係例如3.2MHz的高頻電力。第2匹配器241，係與第1匹配器231相同地，使第2高頻電源240之內部阻抗與負載阻抗進行匹配。
該些第1高頻電源230、第1匹配器231、第2高頻電源240、第2匹配器241，係連接於後述之控制部300，該些動作，係藉由控制部300來控制。
在作為下部電極之基座210的上方，係以與基座210相對向的方式，平行地設置有上部電極242。上部電極242，係經由導電性之保持構件243，而支撐於處理容器201之上部，且與處理容器201相同地成為接地電 位。
上部電極242，係由形成與保持於靜電夾具203之晶圓W相對面的電極板250與從上方支撐該電極板250的電極支撐體251所構成。在電極板250，係貫通該電極板250，而形成有對處理容器201之內部供給處理氣體的複數個氣體供給口252。電極板250，係由含有矽且焦耳熱較少之低電阻的導電體或半導體所構成。又，電極支撐體251，係由導電體所構成，在本實施形態中，係使用例如鋁。
在電極支撐體251內部之中央部，係設置有形成為略圓盤狀的氣體擴散室260。又，在電極支撐體251之下部，係形成有複數個從氣體擴散室260向下方延伸的氣孔261，氣體供給口252，係經由該氣孔261，而連接於氣體擴散室260。
在氣體擴散室260，係連接有氣體供給管262。在氣體供給管262，係如圖1所示，連接有處理氣體供給源263，從處理氣體供給源263所供給的處理氣體，係經由氣體供給管262供給至氣體擴散室260。供給至氣體擴散室260的處理氣體，係經由氣孔261與氣體供給口252導入至處理容器201內。
氣體供給源263，係具備有供給電漿處理用之處理氣體的氣體供給部263a。又，氣體供給源263，係具有：閥264，設置於氣體供給部263a與氣體擴散室260之間；及流量調整機構265，控制供給至氣體擴散室260 之氣體的流量。
在處理容器201之底面，係設置有排氣口270。在排氣口270之下方，係形成有排氣室271，在該排氣室271，係經由排氣管272，而連接有排氣裝置273。因此，可藉由驅動排氣裝置273的方式，經由排氣口270，對處理容器201內之環境進行排氣，使處理容器內減壓至預定真空度。
另外，薄膜形成裝置105，係與薄膜形成裝置104相同的構成，除了用於蝕刻裝置102、103之處理氣體不同該點以外，其餘與薄膜形成裝置104的構成相同，故省略說明。
在以上之基板處理系統1，係如圖1所示，設置有控制部300。控制部300，係例如電腦，具有程式儲存部(未圖示)。在程式儲存部，係儲存有控制基板處理系統1中之晶圓W之處理的程式。又，在程式儲存部，亦儲存有用以控制上述之各種處理裝置或搬送裝置等之驅動系統的動作，而實現基板處理系統1中之後述的剝離處理之程式。另外，前述程式，係被記錄於例如電腦可讀取之硬碟(HD)、軟碟片(FD)、光碟(CD)、磁光碟(MO)、記憶卡等之電腦可讀取的記憶媒體者，亦可為由該記憶媒體安裝於控制部300者。
其次，說明使用如上述般構成之基板處理系統1所進行的晶圓處理。圖7，係表示該晶圓處理之主要工程之例子的流程圖。
首先，收納有複數個晶圓W的匣盒C，係被搬入至塗佈處理裝置2之匣盒站10，且藉由晶圓搬送裝置23，匣盒C內之各晶圓W，係依序被搬送至處理站11之收授裝置53。
其次，晶圓W，係在被搬送至熱處理裝置40而進行溫度調節後，被搬送至反射防止膜形成裝置32，如圖8所示，在晶圓W上形成反射防止膜400(圖7之工程S1)。其後，晶圓W，係被搬送至熱處理裝置40，進行加熱、溫度調節。
其次，晶圓W，係被搬送至中性層形成裝置33，如圖8所示，在晶圓W之反射防止膜400上塗佈中性劑，而形成中性層401(圖7之工程S2)。其後，晶圓W，係被搬送至熱處理裝置40，進行加熱、溫度調節。
其次，晶圓W，係被搬送至黏著裝置41，進行黏著處理。其後，晶圓W，係被搬送至光阻塗佈裝置34，且在晶圓W的中性層401上塗佈光阻液，而形成光阻膜。其後，晶圓W，係被搬送至熱處理裝置40，進行預烘烤處理。其後，晶圓W，係被搬送至周邊曝光裝置42，進行周邊曝光處理。
其次，晶圓W，係藉由介面站13之晶圓搬送裝置91被搬送至曝光裝置12，進行曝光處理。其後，晶圓W，係被搬送至熱處理裝置40，進行曝光後烘烤處理。其後，晶圓W，係被搬送至顯像裝置30，進行顯像處理。顯像結束後，晶圓W，係被搬送至熱處理裝置 40，進行後烘烤處理。如此一來，如圖9、圖10所示，在晶圓W之中性層401上，形成有光阻膜所致之預定的光阻圖案402(圖7之工程S3)。本實施形態中之光阻圖案402，係指在俯視下，格子狀地排列有複數個圓形狀之孔部402a的圖案。
其後，晶圓W，係藉由晶圓搬送裝置70被搬送至收授裝置50，其後，藉由匣盒站10的晶圓搬送裝置23被搬送至預定之匣盒載置板21的匣盒C。收納有晶圓W的匣盒C，係從塗佈處理裝置2被搬出，接著被搬入至電漿處理裝置3。
在電漿處理裝置3中，係首先藉由晶圓搬送機構110，從匣盒載置台112上的匣盒C取出1片晶圓W，並搬送至承載裝置113a。而且，藉由晶圓搬送機構115，晶圓W，係從承載裝置113a被搬出，並經由搬送室腔體114被搬送至薄膜形成裝置104。
在薄膜形成裝置104中，首先，晶圓W，係被載置並保持於靜電夾具203。其次，從處理氣體供給源263，對處理容器201內供給作為處理氣體之電漿生成用的例如Ar氣體。其後，藉由第1高頻電源230與第2高頻電源240，對作為下部電極之基座210連續地施加高頻電力，在上部電極242與靜電夾具203之間形成高頻電場。藉由此，在處理容器201內產生電漿，藉由該電漿，濺鍍上部電極242之電極板250。所濺鍍之電極板的材料，係被供給至晶圓W之表面，晶圓W上的光阻圖案 402，係藉由電漿來進行改質處理，並且如圖11所示，在光阻圖案402上，形成有源自電極板250之材料的薄膜403，亦即含有矽的薄膜403(圖7之工程S4)。薄膜403之材質，係例如SiO、SiO2、SiOC等。又，作為較佳之薄膜403的厚度，係大致5nm以下，更佳的是大致2~3nm。另外，根據本發明者們，確認了在薄膜形成裝置104中，在光阻圖案402上形成薄膜403時，可藉由除了作為電漿生成用之氣體的惰性氣體(在本實施形態中，係Ar氣體)外，另供給H2氣體的方式，有效率地進行成膜。這被認為，以除了電漿生成用之惰性氣體外，另添加H2氣體的方式，可促進電極250之濺鍍。因此，在薄膜形成裝置104之電漿處理中，係除了惰性氣體外，另供給H2氣體為較佳。
其後，晶圓W，係藉由晶圓搬送機構115，再次經由搬送室腔體114、承載裝置113b被收授至晶圓搬送機構110，且收納至匣盒C。其後，收納有晶圓W之匣盒C，係從電漿處理裝置3被搬出，且再次被搬入至塗佈處理裝置2。
被搬入至塗佈處理裝置2的晶圓W，係被搬送至嵌段共聚物塗佈裝置35。在嵌段共聚物塗佈裝置35中，係如圖12所示，在形成有薄膜403的光阻圖案402上塗佈嵌段共聚物404(圖7之工程S5)。
其次，晶圓W，係被搬送至作為聚合物分離裝置的熱處理裝置40。在熱處理裝置40中，係以作為預 定溫度之大致200~300℃，在本實施形態中係例如260℃來對晶圓W進行熱處理。如此一來，如圖13及圖14所示，晶圓W上之嵌段共聚物404，係被相分離成親水性聚合物405與疏水性聚合物406(圖7之工程S6)。
在此，如上述，在嵌段共聚物404中，親水性聚合物405之分子量的比率，係20%~40%，疏水性聚合物406之分子量的比率，係80%~60%。如此一來，在工程S6中，如圖13及圖14所示，在光阻圖案402之孔部402a的中心，圓柱形狀的親水性聚合物405被相分離。疏水性聚合物406，係以包圍親水性聚合物405外周的方式，被相分離成與該親水性聚合物405同心的圓筒形狀。
又，以在進行相分離之前，在光阻圖案402之表面形成含矽之薄膜403的方式，即使光阻圖案402在伴隨著相分離之熱處理時溶解，亦可抑制該光阻圖案402變形的情形。因此，以將光阻圖案402維持所期望之形狀的方式，可使親水性聚合物405與疏水性聚合物406相分離成所期望之形狀。
其次，晶圓W，係被搬送至紫外線照射裝置43。在紫外線照射裝置43，係以對晶圓W照射紫外線的方式，切斷作為親水性聚合物405之聚甲基丙烯酸甲酯的J鏈(joining chain)，並且使作為疏水性聚合物406之聚苯乙烯進行交聯反應(圖7之工程S7)。
其次，晶圓W，係藉由晶圓搬送裝置70被搬 送至有機溶劑供給裝置31。在有機溶劑供給裝置31中，係對晶圓W供給具有例如IPA(異丙醇)等之極性的有機溶劑，而選擇性地溶解去除J鏈被紫外線照射切斷的親水性聚合物405。藉此，在晶圓W，係例如圖15所示，形成有疏水性聚合物406之預定圖案(圖7之工程S8)。
其後，晶圓W，係藉由晶圓搬送裝置70被搬送至收授裝置50，其後，藉由匣盒站10的晶圓搬送裝置23被搬送至預定之匣盒載置板21的匣盒C。
其後，匣盒C，係被搬送至設置於基板處理系統1之外部的電漿處理裝置3，在蝕刻裝置102中，將光阻圖案402、疏水性聚合物406作為光罩，進行晶圓W之蝕刻處理。藉此，預定圖案被轉印至晶圓W(圖7之工程S9)。
其後，疏水性聚合物406及光阻圖案402被去除，而在晶圓W形成預定圖案。
其後，晶圓W，係被收納至匣盒C，收納有晶圓W之匣盒C，係從電漿處理裝置3被搬出，便結束一連串的晶圓處理。
根據以上之實施形態，由於是在以工程S3形成光阻圖案402後且進行嵌段共聚物404的相分離(工程S6)之前，在光阻圖案402之表面形成薄膜403，因此，即使光阻圖案402在使嵌段共聚物404相分離之熱處理時溶解，亦可藉由該薄膜403來抑制該光阻圖案402之變形。因此，在沿著所期望之形狀之光阻圖案402的狀態下，使 嵌段共聚物404相分離，藉由此，可在晶圓W上適當地形成預定圖案。
另外，在圖11中，雖描繪了在光阻圖案402表面之全面形成薄膜403的狀態，但根據本發明者們，確認了為了在工程S6之相分離時抑制光阻圖案402之變形，而並不一定要以薄膜403來覆蓋光阻圖案402之全面，即使為例如在某些部分開孔之衝孔金屬板狀的膜或網狀抑或蜂窩狀的膜，亦能夠以形成於光阻圖案402之表面的方式，抑制該光阻圖案402之變形。
又，根據本發明者們，確認了作為薄膜403之材質，係不限於含矽膜，即使形成例如W(鎢)、Ti(鈦)、TiN(氮化鈦)等的金屬膜，亦可抑制光阻圖案402之變形。另外，像這樣的金屬膜，係亦可例如藉由進行CVD(Chemical Vapor Deposition)處理的CVD處理裝置或進行ALD(Atomic Layer Deposition)處理的ALD處理裝置來形成。
又，在以上之實施形態中，雖係藉由電漿處理形成含矽之薄膜403，但在含矽之薄膜403的情形下，亦可藉由ALD處理來形成，且在使嵌段共聚物404相分離時，只要可形成不會對由疏水性聚合物406所形成之圖案之尺寸帶來影響程度的厚度，具體而言係約5nm以下，較佳的係2nm~3nm左右的薄膜403，則可任意選擇其形成方法。
另外，在以上之實施形態中，雖係藉由形成 薄膜403的方式，防止工程S6中之光阻圖案402的變形，但從防止光阻圖案402之變形的觀點來看，除了薄膜403之形成外，亦可例如進行屬於習知技術之光阻圖案402之矽烷化，或藉由對光阻圖案402供給含金屬之處理液而使金屬浸潤的方式，進行光阻圖案402之硬化。
另外，在以上之實施形態中，雖係以使用具有孔部402a之光阻圖案402，藉由疏水性聚合物406來形成圓筒形狀的圖案為例而進行說明，但光阻圖案402之形狀並不限定於本實施形態，亦可使用例如在俯視下具有直線狀的線與直線狀的間隔部，即所謂直線與間隔的光阻圖案402。在該情況下，作為嵌段共聚物404，係使用親水性聚合物405之分子量的比率為40%~60%，疏水性聚合物406之分子量的比率為60%~40%者。藉此，在光阻圖案之間隔部，可形成交互地配列有奇數個親水性聚合物405與奇數個疏水性聚合物406之所謂層狀構造的圖案。
又，在以上之實施形態中，雖係形成反射防止膜400或中性層401作為光阻圖案402之基底膜，但並不一定要進行該等。特別是，由於中性層401，係在使嵌段共聚物相分離時，用以沿著晶圓W之法線方向，使親水性聚合物405與疏水性聚合物406排列，因此，不論在未設置中性層401的情況下，或是相對於親水性聚合物與疏水性聚合物，光阻圖案402之底層為中性或非中性，只要是具有可適當地相分離親水性聚合物405與疏水性聚合物406者，則中性層401並不一定要設置。在該情形下， 光阻圖案402之底層亦即塗佈有嵌段共聚物404的面，係例如亦可為反射防止膜400。
以上，雖參閱附加圖面說明了本發明之適當的實施形態，但本發明並不限定於該例。只要是所屬技術領域中具有通常知識者，可於申請專利範圍所記載之思想範圍內，想到各種變形例或修正例係屬顯見，且了解到關於該等當然亦屬於本發明之技術範圍者。本發明，係不限於該例，可採用各種態樣者。本發明，係亦適用於基板為晶圓以外之FPD(平板顯示器)、光罩用之光柵(mask reticle)等之其他基板的情形。
[產業上之可利用性]
本發明，係用於使用包含例如具有親水性之親水性聚合物與具有疏水性之疏水性聚合物的嵌段共聚物來處理基板。
104(105)‧‧‧薄膜形成裝置
200‧‧‧載置台
201‧‧‧處理容器
202‧‧‧接地線
203‧‧‧靜電夾具
204‧‧‧聚焦環
210‧‧‧基座
211‧‧‧絕緣板
212‧‧‧支撐台
213‧‧‧圓筒構件
230‧‧‧第1高頻電源
231‧‧‧第1匹配器
240‧‧‧第2高頻電源
241‧‧‧第2匹配器
242‧‧‧上部電極
243‧‧‧保持構件
250‧‧‧電極板
251‧‧‧電極支撐體
252‧‧‧氣體供給口
260‧‧‧氣體擴散室
261‧‧‧氣孔
262‧‧‧氣體供給管
263‧‧‧處理氣體供給源
263a‧‧‧氣體供給部
264‧‧‧閥
265‧‧‧流量調整機構
270‧‧‧排氣口
271‧‧‧排氣室
272‧‧‧排氣管
273‧‧‧排氣裝置
300‧‧‧控制部
W‧‧‧晶圓

Claims (14)

  1. 一種基板處理方法，係使用包含有親水性聚合物與疏水性聚合物之嵌段共聚物來處理基板的方法，其特徵係，具有：光阻圖案形成工程，藉由光阻膜，在基板上形成預定圖案；薄膜形成工程，在前述光阻圖案的表面，形成用以抑制該光阻圖案之變形的薄膜；嵌段共聚物塗佈工程，對前述薄膜形成後的基板塗佈嵌段共聚物；及聚合物分離工程，使前述嵌段共聚物相分離成前述親水性聚合物與前述疏水性聚合物。
  2. 如申請專利範圍第1項之基板處理方法，其中，前述薄膜，係含矽膜。
  3. 如申請專利範圍第2項之基板處理方法，其中，前述含矽膜，係藉由電漿處理所形成，前述電漿處理，係對含有矽的電極施加高頻電力。
  4. 如申請專利範圍第2或3項之基板處理方法，其中，前述含矽膜，係SiO、SiO2、或SiOC之任一。
  5. 如申請專利範圍第1項之基板處理方法，其中，前述薄膜，係W、Ti、或TiN之任一。
  6. 如申請專利範圍第5項之基板處理方法，其中，前述薄膜，係藉由CVD處理或ALD處理所形成。
  7. 一種程式，係在控制該基板處理系統之控制部的電腦上動作，以便藉由基板處理系統來執行如申請專利範圍第1~6項中任一項之基板處理方法。
  8. 一種可讀取之電腦記憶媒體，係儲存有如申請專利範圍第7項之程式。
  9. 一種基板處理系統，係使用包含有親水性聚合物與疏水性聚合物之嵌段共聚物來處理基板的系統，其特徵係，具有：光阻塗佈裝置，在基板上塗佈光阻膜；顯像處理裝置，對被曝光處理後的光阻膜進行顯像，而形成光阻圖案；薄膜形成裝置，在前述光阻圖案之表面，形成用以抑制該光阻圖案之變形的薄膜；嵌段共聚物塗佈裝置，對前述薄膜形成後的基板塗佈前述嵌段共聚物；及聚合物分離裝置，使前述嵌段共聚物相分離成前述親水性聚合物與前述疏水性聚合物。
  10. 如申請專利範圍第9項之基板處理系統，其中，前述薄膜，係含矽膜。
  11. 如申請專利範圍第10項之基板處理系統，其中，前述薄膜形成裝置，係電漿處理裝置，在前述電漿處理裝置中，係對含有矽的電極施加高頻電力，而進行電漿處理。
  12. 如申請專利範圍第10或11項之基板處理系統，其中，前述含矽膜，係SiO、SiO2、或SiOC之任一。
  13. 如申請專利範圍第9項之基板處理系統，其中，前述薄膜，係W、Ti、或TiN之任一。
  14. 如申請專利範圍第13項之基板處理系統，其中，前述薄膜形成裝置，係CVD處理裝置或ALD處理裝置。
TW104130605A 2014-09-24 2015-09-16 基板處理方法、程式、電腦記憶媒體及基板處理系統 TWI612559B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014194167A JP6235974B2 (ja) 2014-09-24 2014-09-24 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
TW201624541A true TW201624541A (zh) 2016-07-01
TWI612559B TWI612559B (zh) 2018-01-21

Family

ID=55581020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130605A TWI612559B (zh) 2014-09-24 2015-09-16 基板處理方法、程式、電腦記憶媒體及基板處理系統

Country Status (5)

Country Link
US (2) US10418242B2 (zh)
JP (1) JP6235974B2 (zh)
KR (1) KR20170060003A (zh)
TW (1) TWI612559B (zh)
WO (1) WO2016047493A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812927B (zh) * 2016-12-20 2023-08-21 美商應用材料股份有限公司 後期曝光處理設備

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102478444B1 (ko) 2018-07-03 2022-12-15 엘지디스플레이 주식회사 표시 장치
JP7557969B2 (ja) * 2020-01-29 2024-09-30 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
US20230100863A1 (en) * 2021-09-27 2023-03-30 Applied Materials, Inc. Water vapor plasma to enhance surface hydrophilicity

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316846A (ja) * 1987-06-19 1988-12-26 Sony Corp レジストパタ−ンの形成方法
JPH1165119A (ja) * 1997-08-22 1999-03-05 Ube Ind Ltd ポジ型感光性ポリアミド酸組成物およびパタ−ン形成方法
JP2002064054A (ja) * 2000-05-18 2002-02-28 Murata Mfg Co Ltd レジストパターン、配線形成方法、及び電子部品
US6764946B1 (en) * 2003-10-01 2004-07-20 Advanced Micro Devices, Inc. Method of controlling line edge roughness in resist films
US7723235B2 (en) * 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
KR101011490B1 (ko) * 2007-06-08 2011-01-31 도쿄엘렉트론가부시키가이샤 패터닝 방법
US8361704B2 (en) * 2009-01-12 2013-01-29 International Business Machines Corporation Method for reducing tip-to-tip spacing between lines
KR101211736B1 (ko) 2010-12-20 2012-12-12 엘지이노텍 주식회사 액정표시장치용 고정세 인쇄판 및 그의 제조 방법
JP5840446B2 (ja) * 2011-10-11 2016-01-06 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ レジストパターンの表面処理方法およびそれを用いたレジストパターン形成方法
JP5918122B2 (ja) 2012-04-06 2016-05-18 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5934565B2 (ja) * 2012-04-20 2016-06-15 東京応化工業株式会社 パターンの縮小方法、及び組成物
JP5919210B2 (ja) * 2012-09-28 2016-05-18 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR101674972B1 (ko) * 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
KR102270752B1 (ko) * 2014-08-11 2021-07-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812927B (zh) * 2016-12-20 2023-08-21 美商應用材料股份有限公司 後期曝光處理設備

Also Published As

Publication number Publication date
WO2016047493A1 (ja) 2016-03-31
US20170287749A1 (en) 2017-10-05
US10418242B2 (en) 2019-09-17
JP6235974B2 (ja) 2017-11-22
JP2016066681A (ja) 2016-04-28
KR20170060003A (ko) 2017-05-31
TWI612559B (zh) 2018-01-21
US11574812B2 (en) 2023-02-07
US20190341255A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
US11574812B2 (en) Computer storage medium to perform a substrate treatment method using a block copolymer containing a hydrophilic and hydrophobic copolymers
US10763123B2 (en) Method for processing workpiece
TWI549161B (zh) 基板處理方法、電腦程式產品、電腦記憶媒體及基板處理系統
TW201724162A (zh) 被處理體之處理方法
JPH03161929A (ja) 連続処理エッチング方法及びその装置
KR102107248B1 (ko) 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법
JP2012142481A (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
TW201443987A (zh) 基板處理裝置、基板處理方法、程式及電腦記憶媒體
JP2014027228A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9748100B2 (en) Substrate processing method, storage medium and substrate processing system
TW201426845A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP2014026230A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9721766B2 (en) Method for processing target object
JP5089871B2 (ja) 半導体装置の製造方法
KR102268930B1 (ko) 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템
WO2017069200A1 (ja) 基板処理方法及びコンピュータ記憶媒体
TWI723052B (zh) 基板處理方法、程式及電腦記憶媒體
JP5847738B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
KR20080023589A (ko) 플라즈마 처리 장치